DK163397B - Fremgangsmaade ved regulering af en taktgenerators fase i forhold til et datasignal - Google Patents

Description

i

DK 163397 B

Opfindelsen angår en fremgangsmåde ved regulering af en taktgenerators fase i forhold til et datasignal. Mere specifikt angår det fase- og frekvens-regulering af en taktgenerator, hvis frekvens er lavere end datasignalets.

For at· undgå en ekstern synkronisering ved demultiplexing 3 af et serielt datasignal, er det ønskværdigt at regenerere et taktsignal på basis af den indkommende datastrøm. I den forbindelse er det nødvendigt at kunne relatere den regenererede takts frekvens og fase i forhold til datasignalet. Dette frembyder en del problemer, hvis bit-møn-10 steret i datasignalet er meget uregelmæssigt.

Fra bl.a. Engel Roza: "Analysis of Phase-locked Timing

Extraction Circuits for Pulse Code Transmission", IEEE

Transactions on Communications, COM-22, No. 9, s. 1236, september 1974 er det kendt at regenerere et taktsignal ved hjælp af en analog behandling af det indkommende datasignal. Denne analoge behandling består af en ikke- lineær signalbehandling med en efterfølgende filtrering.

Fremgangsmåden har den ulempe, at man mister en nøjagtig 90 w fasereference til data. Desuden er dimensioneringen af et sådant analogt kredsløb meget kompleks, hvorfor denne løsning lider af mangel på fleksibilitet.

Fra EP Al 270 236 og US A 4 288 874 er det kendt at styre 33 oscillatoren i den faselåste sløjfe ved at detektere faseforskellen ved hjælp af logiske kredse.

Ved demultiplexing af et datasignal, er man imidlertid, med henblik på at opnå så høj en operationsfrekvens for 30 demultiplexeren som muligt, opmærksom på hvorledes taktstyrede elementer er implementeret, da det normalt er disse, der begrænser hastigheden. Det foretrækkes derfor, at takt-styrede elementer opererer ved en lavere taktfrekvens end datastrømmen. Dette kan realiseres med et i 33 og for sig kendt kredsløb, som vist på fig. 1, hvor de 2

DK 163397 B

første huskeelementer i demultiplexeren bliver styret med et differentielt taktsignal, hvis frekvens er halvt så stor som datasignalets bit-frekvens. De to første huskeelementer trigges af henholdsvis den positive og den 5 negative taktfase, hvorved to på hinanden følgende databit bliver klokket ind i hver sit huskeelement. Da de-multiplexerens konverteringshastighed i princippet er begrænset af huskeelementernes arbejdshastighed, vil denne konfiguration i realiteten fordoble den maksimalt op-10 nåelige hastighed i forhold til den konventionelle metode, hvor den fulde taktfrekvens gendannes. Denne parallelle demultiplexing kan endvidere udvides til f.eks. at omfatte fire indgangs-huskeelementer, der trigges af taktsignaler med en frekvens, der er en fjerdedel af da-15 tafrekvensen, hvor de respektive taktsignaler er indbyrdes faseforskudt 90®.

Pra EP Bl 0 027 289 er det kendt at foretage fasesammenligning mellem et datasignal og et taktsignal, hvis fre-20 kvens er halv så stor som datasignalets bit-frekvens.

Dette kendte kredsløb er imidlertid uhensigtsmæssigt, da der før fasesammenligningen foretages en differentiering og en ensretning af datasignalet, hvilket medfører en usikkerhed i fasen mellem den regenererede takt og data-25 signalet. Endvidere omfatter kredsløbet forsinkelseselementer, der skal forsinke signalet svarende til en fasedrejning på 90 °, hvilket enten forudsætter at der anvendes et taktsignal, hvis frekvens er dobbelt så stor som datasignalets frekvens, eller at der anvendes en passiv 30 forsinkelse. Ulemperne ved et taktsignal med høj frekvens er omtalt tidligere, og anvendelsen af en passiv forsinkelse medfører, at kredsløbet bliver datafrekvens afhængigt.

35 Formålet med opfindelsen er, at angive en digital fremgangsmåde ved regulering af en regenereret taktfrekvens' faseforskel i forhold til et datasignal. Der ønskes en 3

DK 163397 B

fremgangsmåde, der medfører, at fasen af taktsignalet er relateret direkte til datasignalet, og hvor frekvensen af det regenererede taktsignal fortrinsvis er halvdelen af datasignalets frekvens.

5

Dette formål opnås ved en fremgangsmåde, som ifølge opfindelsen er ejendommelig ved det i den kendetegnende del af krav 1 angivne, idet der i afhængighed af data- og taktsignal dannes et hjælpesignal, som udviser en, til 10 forskellige datasignaltyper svarende, uens repræsentation af faseforskellen mellem data- og taktsignalet; og at nævnte forskellige datasignaltyper detekteres og resultatet benyttes sammen med hjælpesignalet til frembringelse af et fasereguleringssignal, med en til de forskellige 15 datasignaltyper svarende ens repræsentation. Herved opnås et digitalt fasereguleringssignal, hvis middelværdi er et udtryk for faseforskellen imellem data- og taktsignalet, hvorfor det kan benyttes direkte til regulering af en spændingsstyret oscillator.

20

Ved kombinering af det i krav 2 nævnte referencesignal og fasereguleringssignalet, opnås et forbedret fasereguleringssignal, der er direkte proportionalt med faseafvigelsen fra ideel fase, uanset hyppigheden af skift 25 mellem databitsekvenser.

Kravene 3 og 4 angiver nærmere specificerede udførelsesformer for den i krav 1 og 2 beskrevne fremgangsmåde.

30 Krav 5 angiver en hensigtsmæssig frembringelse af referencesignalet, når taktfrekvensen er den halve databitfrekvens .

Krav 6 angiver tilsvarende en generel fremgangsmåde til 35 frembringelse af referencesignalet når datasignalets fre kvens er et multiplum af to gange taktsignalets frekvens, hvor referencesignalet genereres ved kombinering af et 4

DK 163397 B

første signal, der er proportionalt med faseinformationen i fasereguleringssignalet, og et andet signal, der er sammensat af bidrag fra de databit, der ankommer, mens taktsignalet har konstant logisk niveau.

5

Krav 7 angiver en yderligere anvendelse af referencesignalet i et kredsløb, hvor taktgeneratorens frekvens styres ved hjælp af fasereguleringssignalet i en faselåst sløjfe. Denne yderligere foranstaltning medfører, at 10 fremgangsmåden giver en meget stabil regulering af den regenererede takt.

1 Nogle foretrukne udførelsesformer for opfindelsen forkla res detaljeret i det efterfølgende under henvisning til 15 tegningen, hvor fig. 1 viser princippet i en demultiplexer, der fungerer ved anvendelse af en maksimal taktfrekvens, der er halvt så stor som datasignalets bit-frekvens; 20 fig. 2A viser hjælpesignalet, når faseforskellen imellem data og takt er ideel; fig. 2B viser hjælpesignalet, når faseforskellen imellem 25 data og takt er kritisk; fig. 3 viser tidsdiagram for generering af hjælpesignal, detektion af datasignaltyper, og frembringelse af fasereguleringssignal og referencesignal, 30 fig. 4 viser en foretrukket udførelse af det logiske kredsløb til realisering af opfindelsen når taktfrekvensen er halvdelen af datasignalets bit-frekvens, 35 fig. 5 viser tidsdiagram for en udførelsesform af opfindelsen, hvor taktfrekvensen er en fjerdedel af datasignalets bit-frekvens, 5

DK 163397 B

fig. 6 viser et kredsløb ifølge opfindelsen, for brug ved en taktfrekvens der er en fjerdedel af datasignalets bit-frekvens, og 5 fig. 7 viser et generelt kredsløb ifølge opfindelsen.

Fig. 1 viser en parallelderaultiplexer af i og for sig kendt art, hvor opfindelsen med fordel kan anvendes. Et datasignal med bit-frekvensen F modtages på indgangen 10, 10 og skiftes ind i to huskeelementer 12 og 13, der trigges af henholdsvis den positive eller negative taktfase 14 eller 15 af et differentielt taktsignal, hvis frekvens er F/2. Dette medfører at to på hinanden følgende databit skiftes ind i et respektivt huskeelement. Det efterføl-15 gende netværk af huskeelementer 16, der trigges af henholdsvis den positive eller negative taktflanke 14 eller 15, eller af en af faserne 21-24 i et taktsignal med frekvensen F/4, hvor de enkelte faser er forskudt 90® indbyrdes, sørger for, at et antal bit Q0, Ql, Q2, Q3 samti-20 digt bliver tilgængelige på udgangene 17, 18, 19 og 20, hvor de er tilgængelige i fire databitperioder. Opfindelsen er koncentreret omkring kredsløbets fasedetektor 25, hvor fasen imellem datasignalet og det differentielle taktsignal detekteres, hvilket forklares nærmere i det 25 efterfølgende. Udgangssignalerne 54 og 55 fra dette kredsløb anvendes via differensforstærker 5 til at regulere en spændingsstyret oscillator 28 (VCO: Voltage controlled oscillator), hvilken genererer det differentielle taktsignal 14 og 15. Differensforstærker 5 omfatter lav-30 pasfiltre på begge indgange, hvorved signalerne midies.

Fig. 2A viser et tidsdiagram, hvor taktsignalets frekvens er halvdelen af datasignalets bit-frekvens, og hvor fasen imellem datasignalet 30 og det differentielle 35 taktsignal 31 er ideel, dvs. hvor skift i taktsignalet tidsmæssigt sker midt imellem skift i datasignalet. Et hjælpesignal 32 frembringes ved en EXOR-funktion imellem 6

DK 163397 B

datasignal og takt. Ved det ensartede bitmønster i datasignalet ses det at middelværdien af hjælpesignalet er 1/2, også efter tidspunktet 33, hvor datasignaltypen skifter.

5

Fig. 2B viser, hvorledes hjælpesignalet påvirkes når faseforskellen ikke er ideel. Når den første datasignaltype er tilstede, vil middelværdien af hjælpesignalet 42 være større end ved ideel faseforskel, mens middelværdien ved 10 den anden datasignaltype bliver mindre.

I perioder med samme datasignaltype er hjælpesignalet 42 altså et udtryk for faseforskellen, men repræsentationen er indbyrdes inverteret ved de to datasignaltyper. Data-15 signaltyperne detekteres derfor, hvilket i kombination med hjælpesignalet kan benyttes til at frembringe et entydigt fasereguleringssignal.

Fig. 3 viser et tidsdiagram for opfindelsen, hvor der er 20 tættere skift imellem datasignaltyper, og hvor fase forskellen er ideel. Signalet type 53 indikerer, hvilken datasignaltype der på et givet tidspunkt modtages. Den ene datasignaltype er karakteriseret ved, at databit er lav ved opadgående taktflanke og høj ved 25 nedadgående taktflanke, mens den anden datasignaltype er karakteriseret ved, at databit er høj ved opadgående taktflanke og lav ved nedadgående taktflanke. Fasereguleringssignalet 54 frembringes ved at invertere hjælpesignalet 52, når den første datasignaltype er til 30 stede, mens det ikke inverteres, når den anden datasignaltype er til stede. Middelværdien af fasereguleringssignalet 54 er proportional ved faseforskellen imellem datasignalet 50 og taktsignalet 51, men, som det ses, er den samtidig proportional med (1-H), hvor H er 35 hyppigheden af skift mellem datasignaltyper.

Der frembringes derfor et referencesignal 55, hvis mid- 7

DK 163397 B

delværdi er proportional med middelværdien for fasereguleringssignalet 54 ved ideel fase. Ved at kombinere dette referencesignal 55 med fasereguleringssignalet 54 opnås et differenssignal, der er et entydigt udtryk for fase-5 forskydningen fra ideel fase. Det aktuelle reference signal 55 frembringes ud fra den erkendelse, at et skift i datasignaltype kan erkendes ved, at to på hinanden følgende databit har samme logiske niveau, og at skift i datasignaltype vil medføre manglende information i fase-10 reguleringssignalet 54. Referencesignalet frembringes derfor ved, at signalet antager et logisk niveau i en forudbestemt periode, der er mindre end eller lig med varigheden af en databit, når to på hinanden følgende databit har ens logisk niveau, og antager et andet logisk 15 niveau i den resterende tid. Middelværdien af referencesignalet vil således være proportional med (1-H), hvor H er hyppigheden af skift mellem datasignaltyper.

Fig. 4 viser en foretrukken udførelsesform for opfindel-20 sen. Ved hjælp af EXOR-port 60 genereres hjælpesignalet 52 ved en EXOR-funktion imellem datasignal 50 og taktsig-nal 51. Datasignaltyperne detekteres med AND-portene 61 og 62 kombineret med NOR-port 63. AND-port 62 detekterer, hvornår den negative taktfase 15 trigger en lav databit 25 ind i huskeelement 12, og AND-port 61 detekterer, hvornår den positive taktfase 14 trigger en høj databit ind i huskeelement 13. Disse to tilstande er ensbetydende med at den anden datasignaltype er til stede, hvorfor en NOR-funktion (udført i NOR-port 63) vil frembringe et signal, 30 der er højt, når den første datasignaltype er til stede, og lavt, når den anden datasignaltype er til stede (et signal svarende til type 53 på fig. 3). Ved en EX0R-funktion (udført i EXOR-port 64) imellem typesignalet 53 fra port 63 og hjælpesignalet 52 fra port 60 frembringes 35 fasereguleringssignalet 54. Referencesignalet 55 frembringes ved en EXOR-funktion (udført i EXOR-port 65) imellem udgangssignaler fra huskeelementerne 26 og 27, 8

DK 163397 B

U26 og U27 hvilke udgangssignaler repræsenterer to på hinanden følgende databit. Referencesignalet vil altså være højt, når efterfølgende databit er forskellige, hvilket svarer til, at de to databit tilhører samme 5 datasignaltype. Ved skift i datasignaltype er to på hinanden følgende databit ens, hvilket vil give et lavt niveau på referencesignalet 55 i en halv taktperiode ved frekvensen F/2. Referencesignalet 55 normeres ved hjælp af spændingsdeler 4, således at amplituden passer sammen 10 med fasereguleringssignalet 54, inden disse signaler via differensforstærker 5 anvendes til styring af en 2-faset spændingsreguleret oscillator. Hvis amplituden af udgangsspænding for de logiske porte er ens skal signalet 87 deles med to i spændingsdeler 4.

15 På fig. 5 ses et tidsdiagram, der viser en udførelsesform af opfindelsen for implementering i et kredsløb, hvor der ønskes faseregulering af et taktsignal, hvis frekvens er en fjerdedel af datasignalets bit-frekvens. Hjælpesig-20 nalet genereres ligesom tidligere ved en EXOR-funktion mellem en fase af taktsignalet med en frekvens F/4 og det indkommende datasignal med en bit-frekvens F. Datasignaltyperne detekteres efter de samme kriterier som tidligere, altså afhængigt af det logiske niveau af den 25 databit, der er repræsenteret på indgangen, når der sker et skift i taktsignalet. Da taktfrekvensen er F/4, er det kun hver anden databit 87, herefter kaldet detektionsbit, der bidrager med faseinformation, og som er bestemmende for, hvilken datasignaltype der detekteres. Type 83 kom-30 bineres med hjælpesignal 82 ligeledes som tidligere ved, at hjælpesignalet inverteres i afhængighed af den aktuelle datasignaltype. Herved opnås et fasereguleringssignal 84, der ud over en entydig faseinformation 90 · også indeholder irrelevant information 91, hidrørende fra 35 de databit, der ikke benyttes til detektering af datasignaltypeen. I perioden med irrelevant information 91 vil fasereguleringssignalet antage logisk høj værdi, 9

DK 163397 B

når den efter en detektionsbit 87 følgende databit har et logisk niveau, der er forskellig fra det logiske niveau af den pågældende detektionsbit. Tilsvarende vil fasereguleringssignalet antage logisk lav værdi, når den 5 efter en detektionsbit 87 følgende databit har et logisk niveau, der svarer til det logiske niveau af den pågældende detektionsbit. Varigheden af den irrelevante information er lig med varigheden for en databit.

10 Tilsvarende beskrivelsen til fig. 3 genereres et referencesignal, hvis middelværdi er proportional med fasereguleringssignalets middelværdi ved ideel fase. Dette referencesignal består af summen af to bidrag. Det første bidrag 85 er proportionalt med (1-H), hvor H er hyp-15 pigheden af skift mellem datasignaltyper. Middelværdien af det andet bidrag 86 er proportional med middelværdien af den irrelevante information 91, som også er indeholdt i fasereguleringssignalet 84. Herved opnås, at middelværdien af referencesignalet er proportional med middel-20 værdien af fasereguleringssignalet ved ideel faseforskel, uafhængig af datasignaltype og værdien af ikke-detek-tionsbits.

Fig. 6 viser en foretrukken udførelsesform for et kreds-25 løb til faseregulering af et taktsignal, hvis frekvens er en fjerdedel af et datasignals bit-frekvens. Frembringelsen af hjælpesignalet 82, typesignalet 83 og fasereguleringssignalet 84 sker med et kredsløb svarende til det på fig. 4 viste, og disse signaler svarer derfor til 30 signalerne 52, 53 og 54 på fig. 4. Som indgangssignaler til denne del af kredsløbet anvendes det indkommende datasignal DATA, to faser af det firefasede taktsignal, nemlig CLK og det 180° forskudte NCLK, udgangssignalet DBP fra det huskeelement hvor det positive taktsignal CLK 35 skifter en detektionsbit ind, og endelig udgangssignalet DBN fra det huskeelement hvor det negative taktsignal NCLK skifter en detektionsbit ind.

10

DK 163397 B

Frembringelsen af referencesignalet 87 sker ved anvendelse af signalerne DBP og DBN, samt fire parallelle udgangssignaler DBPU, DBPU+1, DBNU og DBNU+1 fra demul-tiplexeren, hvilke udgangssignaler bliver tilgængelige 5 samtidig og er tilgængelige i en hel takt-periode. DBP og DBN er også hver især tilgængelige i en hel taktperiode, men er indbyrdes tidsforskudt en halv taktperiode. EXOR-funktionen i port 100 imellem disse to signaler resulterer i et signal 85 ’, der er proportionalt med den 10 ideelle faseinformation 85, da signalet 85' er højt når to på hinanden følgende detektionsbit DBP og DBN er forskellige. EXOR-funktionen i port 101 imellem DBPU og DBPU+1 resulterer i et signal 86P’, der er proportionalt med den irrelevante information, der fremkommer når 15 databitten umiddelbart efter en detektionsbit, der er skiftet ind af det positive takt-signal CLK, har et andet logisk niveau end den sammenhørende detektionsbit. Ligeledes resulterer EXOR-funktionen i port 102 imellem DBNU og DBNU+1 i et signal 86N', der er proportionalt med 20 den irrelevante information, der fremkommer når data bitten umiddelbart efter en detektionsbit, der er skiftet ind af det negative takt-signal NCLK, har et andet logisk niveau end den sammenhørende detektionsbit. Ved en sumfunktion i sumnetværket 105 opnås altså et refe-25 rencesignal 87, der er proportionalt med fasere guleringssignalet 84 ved ideel fase. I den efterfølgende spændingsdeler 4 normeres signalet 87, således at amplituden passer sammen med fasereguleringssignalet 84, inden disse signaler via differensforstærkeren 5 anvendes 30 til regulering af en 4-faset spændingsreguleret oscillator. Hvis amplituden af udgangsspænding for de logiske porte er ens skal signalet 87 deles med fire i spændingsdeleren 4.

35 Fig. 7 viser en generel udførelsesform af opfindelsen, for brug i en parallel-demultiplexer hvor det indkommende datasignals bit-frekvens er et multiplum af to gange 11

DK 163397 B

takt-signalets frekvens, dvs.

taktfrekvens databitfrekvens/N, hvor N 2, 4, 6, 8....

5

Fasereguleringssignalet 144 frembringes med et kredsløb svarende til det, der anvendes til at frembringe fasereguleringssignalet 84 på fig. 6, og indgangssignalerne er defineret på samme måde.

10

Ved EXOR- funkt ionen i port 110 frembringes, som i port 100 på fig. 6, et signal ved hjælp af to på hinanden følgende detektionsbit, DBP og DBN, hvilket signal er proportionalt med faseinformationen i fasereguleringssig-15 nalet ved ideel fase. De øvrige EXOR-porte 120, 121....

122, 130, 131.... og 132 genererer signaler der, ved summation i SUM-NETVÆRK 140, resulterer i et signal der er proportionalt med den irrelevante information. De enkelte signaler genereres ved hjælp af demultiplexerens 20 udgangssignaler, hvor det antages at N signaler er tilgængelige samtidigt i en takt-periode. Det første udgangssignal DBPU: detektionbit trigget af det positive taktsignal, efterfølges således af (N/2-l)-ikke-detek-tionsbit, DBPU+1, DBPU+2... og DDBPU+(N/2-l), hvor DBPU 25 sammenlignes med de respektive ikke-detektionsbit i EXOR-portene 120, 121... og 122, hvorved der, for hver ikke-detektionsbit, hvis logiske niveau afviger fra det logiske niveau for den sammenhørende detektionsbit DBPU, genereres et signal der svarer til den eventuelle irre-30 levante information som den pågældende ikke-detektionsbit har forårsaget. Tilsvarende generes i EXOR-portene 130, 131... og 132 signaler proportionale med den af ikke-detektionsbittene DBNU+1, DBNU+2.. og DBNU+(N/2-l) genererede irrelevante information, idet disse udgangs-35 signaler sammenlignes med den tilhørende detektionsbit DBNU. Det summerede referencesignal 141 fra SUM-NETVÆRK 140 er således proportionalt med fasereguleringssignalet 12

DK 163397 B

144 ved ideel faseforskel, og i spændingsdeleren 4 normeres referencesignalet 141 i forhold til fasereguleringssignalet 144. Hvis amplituden af udgangsspændingerne for de logiske porte er ens, skal referencesignalet 141 5 deles med N i spændingsdeler 4. Det normerede referencesignal fra spændingsdeleren kombineres med fasereguleringssignalet i differensforstærker 5, og anvendes til regulering af en N-faset spændingsreguleret oscillator 145.

10 15 20 25 30 35

Claims (7)

1. Fremgangsmåde ved regulering af en taktgenerators fase 5 i forhold til fasen af et modtaget datasignal ved hjælp af en faselåst sløjfe, hvor nævnte taktgenerators frekvens er lavere end datasignalets bit-frekvens, kendetegnet ved, 10 at der i afhængighed af datasignalet (30, 50, 80) og taktsignalet (31, 41, 51, 81) dannes et hjælpesignal (32, 42, 52, 82), som udviser en, til forskellige data signaltyper svarende, uens repræsentation af faseforskellen mellem data- og takt-signal; hvor en første 15 datasignaltype er karakteriseret ved at databit er lav ved opadgående taktflanke og høj ved nedadgående taktflanke, mens en anden datasignaltype er karakteriseret ved at databit er høj ved opadgående taktflanke og lav ved nedadgående taktflanke, 20 og at nævnte forskellige datasignaltyper detekteres, og signalet type (53, 83), som angiver den aktuelle datasignaltype, benyttes sammen med hjælpesignalet (32, 42, 52, 82) til frembringelse af et faseregulerings- 25 signal (54, 84, 144), med en til de forskellige datasignaltyper svarende ens repræsentation, hvis middelværdi afhænger af faseforskellen imellem taktsignal (31, 41, 51, 81) og datasignal (30, 50, 80).

2. Fremgangsmåde ifølge krav 1, kendetegnet ved, at fasereguleringssignalet (54, 84, 144) benyttes sammen med et referencesignal (55, 87, 141), som repræsenterer den til ideel fasetilstand svarende middelværdi af fasereguleringssignalet (54, 84, 144), til styring af 35 taktsignalets fase.

3. Fremgangsmåde ifølge krav 1 eller 2, kendete g- DK 163397 B net ved, at hjælpesignalet (32, 42, 52, 82) frembringes ved en EXOR-operation imellem datasignalet - (30, 50, 80) og taktsignalet (31, 41, 51, 81).

4. Fremgangsmåde ifølge krav 1-3, kendetegnet ved, at reguleringssignalet (54, 84, 144) frembringes ved at hjælpesignalet (32, 42, 52, 82) inverteres, når den første datasignaltype er til stede, mens det ikke inverteres når den anden datasignaltype er tilstede. 10

5. Fremgangsmåde ifølge krav 2-4 og hvor taktfrekvensen er den halve databit frekvens, kendetegnet ved, at referencesignalet (55) frembringes således, at signalet antager ét logisk niveau i en forudbestemt periode, 15 der er mindre end eller lig med varigheden af én databit, når to på hinanden følgende databit har ens logisk niveau, og antager et andet logisk niveau i den resterende tid.

6. Fremgangsmåde ifølge krav 2-4, hvor datasignalets bit-frekvens er et lige multiplum af taktsignalets frekvens, hvor de databit, der ankommer mens taktsignalet skifter logisk niveau, nedenfor betegnes detektionsbit, og hvor de databit, der ankommer imellem to på hinanden 25 følgende detektionsbit, nedenfor betegnes en pakke af ikke-detektionsbit sammenhørende med den umiddelbart foregående detektionsbit, kendetegnet ved, at referencesignalet (87, 141) frembringes ved at kombinere følgende signaler: 30 et første signal (85), der antager et første logisk niveau i en forudbestemt periode, der er mindre end eller lig med varigheden af en halv taktperiode, når de to sidst ankomne detektionsbit har forskellig logisk 35 niveau, og som antager et andet logisk niveau i den re sterende tid; og DK 163397 B et andet signal (86), der i en forudbestemt periode, der er mindre end eller lig med en hel. taktperiode, antager en værdi, som er proportional med et antal af ikke-detektionsbit i den forudbestemte periode, hvilke ikke-detektionsbit har et logisk niveau der er forskellig fra det logiske niveau for den til pakken sammenhørende detektionsbit.

7. Fremgangsmåde ifølge krav 2-5, hvor taktfrekvensen er den halve databitfrekvens, og hvor taktgeneratorens frekvens styres ved hjælp af reguleringssignalet i en faselåst sløjfe, kendetegnet ved, at referencesignalet (55) anvendes til regulering af sløjfeforstærkningen i den faselåste sløjfe.