JP2000244311A - クロック切替調整方法及び回路 - Google Patents
クロック切替調整方法及び回路Info
- Publication number
- JP2000244311A JP2000244311A JP11045882A JP4588299A JP2000244311A JP 2000244311 A JP2000244311 A JP 2000244311A JP 11045882 A JP11045882 A JP 11045882A JP 4588299 A JP4588299 A JP 4588299A JP 2000244311 A JP2000244311 A JP 2000244311A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- frequency
- switching
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
でPLL回路で安定して選択クロック信号の位相を追従
できるクロック切替調整回路を提供すること。 【解決手段】 この回路のクロック入力系の一つには、
クロック信号1を分周器11で1/2分周した1/2分
周クロック信号16を反転して1/2分周クロック反転
信号16´出力する反転回路17と、所定の切替え制御
信号18に従って信号16,16´の何れか一方を切替
え出力するセレクタ12と、クロック信号選択回路40
で現行にあって選択中の選択クロック信号5とセレクタ
12から通常状態で出力される信号16との位相差を検
出し、位相差が±90度以上のときには信号18として
セレクタ12で信号16´を出力させ、且つ±90度未
満のときには信号16を出力させる切替え制御を行う位
相比較器13,CR積分器14,及び比較器15による
位相差検出切替え制御回路とが備えられている。
Description
ック信号における位相変動を抑制することでPhase
・Lock・Loop(以下、PLLとする)で安定し
て選択クロック信号の位相を追従できるクロック切替調
整方法及びこれを適用した位相比較器としてExclu
sive−OR(以下、Ex−ORとする)回路を用い
たPLL回路を含むクロック切替調整回路に関する。
ク切替調整回路では、位相比較器(Ex−OR)により
位相比較される2つのクロック信号のDutyがそれぞ
れ50%であることが条件であり、そうでない場合には
入力されたクロック信号を分周器で分周することによっ
てDuty50%の分周クロック信号を生成することが
必要となっている。
例に係る基本構成を示した回路ブロック図である。この
クロック切替調整回路は、入力されるクロック信号10
1,102,103をそれぞれ1/2分周して1/2分
周クロック信号112,122,132として出力する
ための分周器111,121,131と、入力される切
替信号104に基づいて1/2分周クロック信号11
2,122,132のうちの何れかを選択して選択クロ
ック信号105として出力するクロック信号選択回路1
14と、低域濾波信号に応じて所定の周期に従った出力
クロック信号を発生する電圧制御発振器(VCO)10
8と、電圧制御発振器108からの出力クロック信号と
クロック信号選択回路114からの選択クロック信号1
05との排他的論理和をとって位相比較した結果の位相
比較信号を出力する位相比較器(Ex−OR回路)10
6と、位相比較信号を所定の低域周波数で濾波して低域
濾波信号を出力する低域周波数濾波器(Low・Pas
s・Filter/LPF)107とから成っている。
波数濾波器107,及び電圧制御発振器108は合わせ
てPLL回路を成すもので、電圧制御発振器108にお
いて所定の周期に従って発生する出力クロック信号を、
位相比較器106で選択クロック信号105と出力クロ
ック信号との排他的論理和をとって位相比較した結果の
位相比較信号に対して低域周波数濾波器107で所定の
低域周波数で濾波して得られる低域濾波信号に応じて得
るようにすることにより、選択クロック信号105の位
相を追従するPLL処理が行われるようになっている。
に関連した周知技術(PLL回路,位相比較,位相差検
出,位相調整,クロック制御並びに同期調整等)として
は、特開平6−177866号公報に開示されたクロッ
ク制御方法,特開平6−197101号公報に開示され
た従属同期網におけるクロック再生回路,特開平7−7
9157号公報に開示された同期調整回路,特開平8−
46601号公報に開示されたクロック生成回路等が挙
げられる。
調整回路の場合、Duty50%のクロック信号を生成
するために回路構成上、分周器を設けて1/2分周を行
っているが、こうした1/2分周後の位相の不確定さが
回避されない構成となっているため、例えば入力条件と
して同じ位相のクロック信号が入力されている場合でも
各分周器はそれぞれ独立して1/2分周を行うことによ
り、しばしば1/2分周後の位相差が180度になりク
ロック選択回路でクロック信号の切替を行うときに位相
変動が大きくなってしまい、結果としてクロック選択回
路でクロック信号を切り替えたときに選択クロック信号
において180度の位相差を生じてPLL回路で選択ク
ロック信号の位相を追従する際に位相変動が大きくなる
ことにより、クロック切替調整回路を搭載するシステム
全体のクロック信号に位相飛びを起こすという問題があ
る。
なされたもので、その技術的課題は、選択クロック信号
における位相変動を抑制することでPLLで安定して選
択クロック信号の位相を追従できる位相飛びの回避が可
能なクロック切替調整方法及び回路を提供することにあ
る。
れる互いに同期された複数のクロック信号をそれぞれ別
個に1/2分周してDuty50%の同期された複数の
1/2分周クロック信号を出力するクロック分周段階
と、入力される切替信号に基づいて複数の1/2分周ク
ロック信号のうちの何れかを選択して選択クロック信号
として出力するクロック選択段階と、選択クロック信号
と所定の周期に従って発生した出力クロック信号との排
他的論理和をとって位相比較した結果の位相比較信号を
所定の低域周波数で濾波して得られる低域濾波信号に応
じて該出力クロック信号を発生することによって、該選
択クロック信号の位相を追従するPLL処理段階とを有
するクロック切替調整方法において、複数の1/2分周
クロック信号をそれぞれ別個に反転して1対1の組にし
て1/2分周クロック反転信号を取得する分周クロック
反転段階と、通常状態では複数の1/2分周クロック信
号毎の出力を行うと共に、それぞれ所定の切替え制御信
号に従って1対1の組における1/2分周クロック信号
と1/2分周クロック反転信号との何れか一方を切替え
出力するクロック切替え段階と、それぞれクロック選択
段階で現行にあって選択中の選択クロック信号とクロッ
ク切替え段階により得られる複数の1/2分周クロック
信号毎との位相差を検出すると共に、該位相差が±90
度以上のときには所定の切替え制御信号として該クロッ
ク切替え段階で1対1の組における1/2分周クロック
反転信号を出力させ、且つ±90度未満のときには1/
2分周クロック信号を出力させる旨の切替え制御を行う
クロック位相差検出切替え制御段階とを有するクロック
切替調整方法が得られる。
整方法において、クロック位相差検出切替え制御段階
は、選択クロック信号と切替え段階での複数の1/2分
周クロック信号毎との排他的論理和をとって位相比較し
た結果の位相比較結果信号を出力する位相比較段階と、
それぞれ位相比較結果信号が示す位相比較値を積分して
位相比較積分値を出力する積分段階と、それぞれの位相
比較積分値と所定の数値とを比較した結果に基づいて所
定の切替え制御信号を生成出力する比較制御段階とを有
するクロック切替調整方法が得られる。このクロック切
替調整方法において、比較制御段階では、所定の数値を
0.5として位相比較積分値が0.5以上のときには位
相差90度〜270度の範囲と判断した上、所定の切替
え制御信号としてクロック切替え段階で1/2分周クロ
ック反転信号を出力させることは好ましい。
同期された複数のクロック信号をそれぞれ別個に1/2
分周してDuty50%の同期された複数の1/2分周
クロック信号を出力する複数の分周器と、入力される切
替信号に基づいて複数の1/2分周クロック信号のうち
の何れかを選択して選択クロック信号として出力するク
ロック信号選択回路とを備え、更に、低域濾波信号に応
じて所定の周期に従った出力クロック信号を発生する電
圧制御発振器と、電圧制御発振器からの出力クロック信
号とクロック信号選択回路からの選択クロック信号との
排他的論理和をとって位相比較した結果の位相比較信号
を出力する位相比較器と、位相比較信号を所定の低域周
波数で濾波して低域濾波信号を出力する低域周波数濾波
器とから成るPLL回路を備えたクロック切替調整回路
において、複数の1/2分周クロック信号をそれぞれ別
個に反転して1対1の組にして1/2分周クロック反転
信号を出力する複数の反転回路と、通常状態では複数の
1/2分周クロック信号毎の出力を行うと共に、それぞ
れ所定の切替え制御信号に従って1対1の組における1
/2分周クロック信号と1/2分周クロック反転信号と
の何れか一方を切替え出力する複数の切替え回路と、そ
れぞれクロック信号選択回路で現行にあって選択中の選
択クロック信号と複数の切替え回路からの複数の1/2
分周クロック信号毎との位相差を検出すると共に、該位
相差が±90度以上のときには所定の切替え制御信号と
して該複数の切替え回路でそれぞれ1対1の組における
1/2分周クロック反転信号を出力させ、且つ±90度
未満のときには1/2分周クロック信号を出力させる旨
の切替え制御を行う複数の位相差検出切替え制御回路と
を備えたクロック切替調整回路が得られる。
調整回路において、複数の位相差検出切替え制御回路
は、選択クロック信号と複数の切替え回路からの複数の
1/2分周クロック信号毎との排他的論理和をとって位
相比較した結果の位相比較結果信号を出力する位相比較
器と、それぞれ位相比較結果信号が示す位相比較値を積
分して位相比較積分値を出力する積分器と、それぞれの
位相比較積分値と所定の数値とを比較した結果に基づい
て所定の切替え制御信号を生成出力する比較器とを備え
て成るクロック切替調整回路が得られる。このクロック
切替調整回路において、比較器は、所定の数値を0.5
として位相比較積分値が0.5以上のときには位相差9
0度〜270度の範囲と判断した上、所定の切替え制御
信号として切替え回路で1/2分周クロック反転信号を
出力させることは好ましい。
ロック切替調整方法及び回路について、図面を参照して
詳細に説明する。
概要について説明する。このクロック切替調整方法は、
従来通りに入力される互いに同期された複数のクロック
信号をそれぞれ別個に1/2分周してDuty50%の
同期された複数の1/2分周クロック信号を出力するク
ロック分周段階と、入力される切替信号に基づいて複数
の1/2分周クロック信号のうちの何れかを選択して選
択クロック信号として出力するクロック選択段階と、選
択クロック信号と所定の周期に従って発生した出力クロ
ック信号との排他的論理和をとって位相比較した結果の
位相比較信号を所定の低域周波数で濾波して得られる低
域濾波信号に応じて出力クロック信号を発生することに
よって、選択クロック信号の位相を追従するPLL処理
段階とを有するもので、それ以外にPLL処理段階に先
立ち、複数の1/2分周クロック信号をそれぞれ別個に
反転して1対1の組にして1/2分周クロック反転信号
を取得する分周クロック反転段階と、通常状態では複数
の1/2分周クロック信号毎の出力を行うと共に、それ
ぞれ所定の切替え制御信号に従って1対1の組における
1/2分周クロック信号と1/2分周クロック反転信号
との何れか一方を切替え出力するクロック切替え段階
と、それぞれクロック選択段階で現行にあって選択中の
選択クロック信号とクロック切替え段階により得られる
複数の1/2分周クロック信号毎との位相差を検出する
と共に、位相差が±90度以上のときには所定の切替え
制御信号としてクロック切替え段階で1対1の組におけ
る1/2分周クロック反転信号を出力させ、且つ±90
度未満のときには1/2分周クロック信号を出力させる
旨の切替え制御を行うクロック位相差検出切替え制御段
階とを有するものである。
は、選択クロック信号と切替え段階での複数の1/2分
周クロック信号毎との排他的論理和をとって位相比較し
た結果の位相比較結果信号を出力する位相比較段階と、
それぞれ位相比較結果信号が示す位相比較値を積分して
位相比較積分値を出力する積分段階と、それぞれの位相
比較積分値と所定の数値とを比較した結果に基づいて所
定の切替え制御信号を生成出力する比較制御段階とを有
するものとし、更に、比較制御段階では、所定の数値を
0.5として位相比較積分値が0.5以上のときには位
相差90度〜270度の範囲と判断した上、所定の切替
え制御信号としてクロック切替え段階で1/2分周クロ
ック反転信号を出力させるようにする。
ば、比較制御段階で位相比較積分値が0.5以上のとき
に位相差90度〜270度と判断し、クロック切替え段
階で1/2分周クロック反転信号を出力させる制御が独
立に与えられることにより、現行で選択されている選択
クロック信号の位相差を±90度以下(即ち、0度〜9
0度又は270度〜360度)に調整し、選択クロック
信号の位相変動を小さく抑制することができるため、P
LLで安定して選択クロック信号の位相を追従させるこ
とができる。
した一実施例に係るクロック切替調整回路の基本構成を
示した回路ブロック図である。このクロック切替調整回
路の場合も、図3に示した従来の回路に比べ、入力され
る互いに同期された複数(ここでは以下の構成部分も同
様に3つである場合を示す)のクロック信号1,2,3
をそれぞれ別個に1/2分周してDuty50%の同期
された複数の1/2分周クロック信号16,26,36
を出力する複数の分周器11,21,31と、入力され
る切替信号4に基づいて複数の1/2分周クロック信号
16,26,36のうちの何れかを選択して選択クロッ
ク信号5として出力するクロック信号選択回路40とを
備え、更に、低域濾波信号に応じて所定の周期に従った
出力クロック信号を発生する電圧制御発振器(VCO)
8と、電圧制御発振器8からの出力クロック信号とクロ
ック信号選択回路40からの選択クロック信号5とを位
相比較した結果の位相比較信号を出力する位相比較器
(Ex−OR回路)6と、位相比較信号を所定の低域周
波数で濾波して低域濾波信号を出力する低域周波数濾波
器(LPF)7とから成るPLL回路を備えた構成は共
通している。
濾波器7,及び電圧制御発振器8は合わせてPLL回路
を成すもので、電圧制御発振器8において所定の周期に
従って発生する出力クロック信号を、位相比較器6で選
択クロック信号5と出力クロック信号との排他的論理和
をとって位相比較した結果の位相比較信号に対して低域
周波数濾波器7で所定の低域周波数で濾波して得られる
低域濾波信号に応じて得るようにすることにより、選択
クロック信号5の位相を追従するPLL処理が行われる
ようになっている。
複数の1/2分周クロック信号16,26,36をそれ
ぞれ別個に反転して1対1の組にして1/2分周クロッ
ク反転信号16´,26´,36´を出力する複数の反
転回路17,27,37と、通常状態では複数の1/2
分周クロック信号16,26,36毎の出力を行うと共
に、それぞれ所定の切替え制御信号18,28,38に
従って1対1の組における1/2分周クロック信号1
6,26,36と1/2分周クロック反転信号16´,
26´,36´との何れか一方を切替え出力する複数の
切替え回路としてのセレクタ12,22,32と、それ
ぞれクロック信号選択回路40で現行にあって選択中の
選択クロック信号5と複数のセレクタ12,22,32
からの1/2分周クロック信号16,26,36毎との
位相差を検出すると共に、位相差が±90度以上のとき
には所定の切替え制御信号18,28,38として各セ
レクタ12,22,32でそれぞれ1対1の組における
1/2分周クロック反転信号16´,26´,36´を
出力させ、且つ±90度未満のときには1/2分周クロ
ック信号16,26,36を出力させる旨の切替え制御
を行う複数の位相差検出切替え制御回路とが備えられて
いる。
路は、選択クロック信号5と複数のセレクタ12,2
2,32からの複数の1/2分周クロック信号16,2
6,36毎との排他的論理和をとって位相比較した結果
の位相比較結果信号を出力する位相比較器(Ex−OR
回路)13,23,33と、それぞれ位相比較結果信号
が示す位相比較値を積分して位相比較積分値を出力する
抵抗R並びにコンデンサCから成るCR積分器14,2
4,34と、それぞれの位相比較積分値と所定の数値と
を比較した結果に基づいて所定の切替え制御信号18,
28,38を生成出力する比較器15,25,35とを
備えて成っている。更に、比較器15,25,35は、
所定の数値を0.5として位相比較積分値が0.5以上
のときには位相差90度〜270度の範囲と判断した
上、所定の切替え制御信号18,28,38としてセレ
クタ12,22,32で1/2分周クロック反転信号1
6´,26´,36´を出力させる。
周器11,21,31が入力されたクロック信号1,
2,3を1/2分周して1/2分周クロック信号16,
26,36を生成出力し、セレクタ12,22,32が
比較器15,25,35からの通常の0値を示す切替え
制御信号18,28,38を入力したときに1/2分周
クロック信号16,26,36を切替え出力し、1の値
を示す切替え制御信号18,28,38を入力したとき
に反転回路17,27,37で反転された1/2分周ク
ロック反転信号16´,26´,36´を切替え出力す
る。
12,22,32で選択された1/2分周クロック信号
16,26,36又は1/2分周クロック反転信号16
´,26´,36´(通常は1/2分周クロック信号1
6,26,36)とクロック選択回路40で現行で選択
されている選択クロック信号5との排他的論理和をとっ
て位相比較した結果の位相比較結果信号を出力し、CR
積分器14,24,34は、LPF機能を有して矩形波
の高域成分を遮断して平滑化することにより、位相比較
器13,23,33かの出力される位相比較結果信号を
積分して位相比較積分値を出力する。
とするコンパレータで構成され、CR積分器14,2
4,34から出力される位相比較積分値が0〜1の範囲
であるので、位相比較積分値が0.5以上のときにセレ
クタ12,22,32に対して1の値を示す切替え制御
信号を出力することにより1/2分周クロック反転信号
16´,26´,36´を選択させ、且つ0.5未満の
ときにセレクタ12,22,32に対して0の値を示す
切替え制御信号を出力することにより1/2分周クロッ
ク信号16,26,36を選択させる。
づいて入力された分周クロック信号16,26,36又
は1/2分周クロック反転信号16´,26´,36´
のうちの1つを選択して選択クロック信号5として出力
し、PLL回路では上述したような動作が行われる。
における処理信号の波形を示したタイミングトャートで
ある。
切替信号4によって1/2分周クロック信号16が選択
され、入力されるクロック信号1が分周器11で1/2
分周されて1/2分周クロック信号16となってセレク
タ12により選択され、1/2分周クロック信号16が
クロック選択回路40により選択されて選択クロック信
号として出力される動作を前提としている。
ロック信号2がほぼ同じ位相で入力されいるとき、分周
器11,21の位相不確定によって、分周器11から出
力される1/2分周クロック信号16と分周器21から
出力される1/2分周クロック信号26との位相差が1
80度であるとすると、位相比較器23の出力は図2に
示されるように変化点以外で1になる。
4に入力して積分するとほぼ1の値を得ることができる
ので、比較器25は積分器24の出力(位相比較積分
値)が0.5以上であるためにセレクタ22に対して1
の値を出力して1/2分周クロック反転信号26´を選
択出力する制御を行う。セレクタ22で1/2分周クロ
ック反転信号26´を選択することにより、位相比較器
23の出力23´は変化点以外で0になる。この結果、
位相比較器23の出力23´を積分器24に入力して積
分するとほぼ0の値を得ることができ、1/2分周クロ
ック信号16との位相差を±90度以下にできる。
ク信号3が位相差90度で入力されているとき、分周器
11,31の位相不確定によって、分周器11から出力
される1/2分周クロック信号16と分周器31から出
力される1/2分周クロック信号36との位相差が45
度であるとすると、位相比較器33の出力は25%が1
の値となり、残り75%が0の値となる。
4に入力して積分するとほぼ0.25の値を得ることが
できるので、比較器35は積分器34の出力(位相比較
積分値)が0.5未満であるためにセレクタ32に対し
て0の値を出力して1/2分周クロック信号26を選択
出力する制御を行う。又、位相比較器13では入力され
る信号の位相が同じで位相差0度であり、位相比較器3
3の場合と同様に比較器15は積分器14の出力(位相
比較積分値)が0.5未満であるためにセレクタ12に
対して0の値を出力して1/2分周クロック信号16を
選択出力する制御を行う。
ク切替調整方法及び回路によれば、1/2分周クロック
信号を反転した1/2分周クロック反転信号を取得し、
1/2分周クロック信号と1/2分周クロック反転信号
との何れか一方を切替え出力するようにした上、現行に
あって選択中の選択クロック信号と1/2分周クロック
信号毎との位相差を検出し、位相差が±90度以上のと
きには切替え出力に際して1/2分周クロック反転信号
を出力させ、且つ±90度未満のときには1/2分周ク
ロック信号を出力させる旨の切替え制御を行うようにし
ているので、分周器の位相不確定さ並びに選択クロック
信号の1/2分周後の位相差により現行で選択されてい
る選択クロック信号の位相差が±90度以上になったと
しても±90度以内に調整して位相変動を抑制でき、ク
ロック選択回路でクロックを切り替えたときでも位相変
動が±90度以内なので、結果としてPLL回路で安定
して選択クロック信号の位相を追従でき、クロック切替
調整回路を適用したシステムでの位相飛びを回避できる
ようになる。
施例に係るクロック切替調整回路の基本構成を示した回
路ブロック図である。
る処理信号の波形を示したタイミングトャートである。
構成を示した回路ブロック図である。
R回路) 7,107 低域周波数濾波器(LPF) 8,108 電圧制御発振器(VCO) 11,21,31,111,121,131 分周器 12,22,32 セレクタ 14,24,34 CR積分器 15,25,35 比較器 16,26,36,112,122,132 1/2分
周クロック信号 16´,26´,36´ 1/2分周クロック反転信号 17,27,37 反転回路 18,28,38 切替え制御信号 40,114 クロック信号選択回路
Claims (6)
- 【請求項1】 入力される互いに同期された複数のクロ
ック信号をそれぞれ別個に1/2分周してDuty50
%の同期された複数の1/2分周クロック信号を出力す
るクロック分周段階と、入力される切替信号に基づいて
前記複数の1/2分周クロック信号のうちの何れかを選
択して選択クロック信号として出力するクロック選択段
階と、前記選択クロック信号と所定の周期に従って発生
した出力クロック信号との排他的論理和をとって位相比
較した結果の位相比較信号を所定の低域周波数で濾波し
て得られる低域濾波信号に応じて該出力クロック信号を
発生することによって、該選択クロック信号の位相を追
従するPhase・Lock・Loop処理段階とを有
するクロック切替調整方法において、前記複数の1/2
分周クロック信号をそれぞれ別個に反転して1対1の組
にして1/2分周クロック反転信号を取得する分周クロ
ック反転段階と、通常状態では前記複数の1/2分周ク
ロック信号毎の出力を行うと共に、それぞれ所定の切替
え制御信号に従って1対1の組における前記1/2分周
クロック信号と前記1/2分周クロック反転信号との何
れか一方を切替え出力するクロック切替え段階と、それ
ぞれ前記クロック選択段階で現行にあって選択中の前記
選択クロック信号と前記クロック切替え段階により得ら
れる前記複数の1/2分周クロック信号毎との位相差を
検出すると共に、該位相差が±90度以上のときには前
記所定の切替え制御信号として該クロック切替え段階で
1対1の組における前記1/2分周クロック反転信号を
出力させ、且つ±90度未満のときには前記1/2分周
クロック信号を出力させる旨の切替え制御を行うクロッ
ク位相差検出切替え制御段階とを有することを特徴とす
るクロック切替調整方法。 - 【請求項2】 請求項1記載のクロック切替調整方法に
おいて、前記クロック位相差検出切替え制御段階は、前
記選択クロック信号と前記切替え段階での前記複数の1
/2分周クロック信号毎との排他的論理和をとって位相
比較した結果の位相比較結果信号を出力する位相比較段
階と、それぞれ前記位相比較結果信号が示す位相比較値
を積分して位相比較積分値を出力する積分段階と、それ
ぞれの前記位相比較積分値と所定の数値とを比較した結
果に基づいて前記所定の切替え制御信号を生成出力する
比較制御段階とを有することを特徴とするクロック切替
調整方法。 - 【請求項3】 請求項2記載のクロック切替調整方法に
おいて、前記比較制御段階では、前記所定の数値を0.
5として前記位相比較積分値が0.5以上のときには位
相差90度〜270度の範囲と判断した上、前記所定の
切替え制御信号として前記クロック切替え段階で前記1
/2分周クロック反転信号を出力させることを特徴とす
るクロック切替調整方法。 - 【請求項4】 入力される互いに同期された複数のクロ
ック信号をそれぞれ別個に1/2分周してDuty50
%の同期された複数の1/2分周クロック信号を出力す
る複数の分周器と、入力される切替信号に基づいて前記
複数の1/2分周クロック信号のうちの何れかを選択し
て選択クロック信号として出力するクロック信号選択回
路とを備え、更に、低域濾波信号に応じて所定の周期に
従った出力クロック信号を発生する電圧制御発振器と、
前記電圧制御発振器からの出力クロック信号と前記クロ
ック信号選択回路からの前記選択クロック信号との排他
的論理和をとって位相比較した結果の位相比較信号を出
力する位相比較器と、前記位相比較信号を所定の低域周
波数で濾波して前記低域濾波信号を出力する低域周波数
濾波器とから成るPhase・Lock・Loop回路
を備えたクロック切替調整回路において、前記複数の1
/2分周クロック信号をそれぞれ別個に反転して1対1
の組にして1/2分周クロック反転信号を出力する複数
の反転回路と、通常状態では前記複数の1/2分周クロ
ック信号毎の出力を行うと共に、それぞれ所定の切替え
制御信号に従って1対1の組における前記1/2分周ク
ロック信号と前記1/2分周クロック反転信号との何れ
か一方を切替え出力する複数の切替え回路と、それぞれ
前記クロック信号選択回路で現行にあって選択中の前記
選択クロック信号と前記複数の切替え回路からの前記複
数の1/2分周クロック信号毎との位相差を検出すると
共に、該位相差が±90度以上のときには前記所定の切
替え制御信号として該複数の切替え回路でそれぞれ1対
1の組における前記1/2分周クロック反転信号を出力
させ、且つ±90度未満のときには前記1/2分周クロ
ック信号を出力させる旨の切替え制御を行う複数の位相
差検出切替え制御回路とを備えたことを特徴とするクロ
ック切替調整回路。 - 【請求項5】 請求項4記載のクロック切替調整回路に
おいて、前記複数の位相差検出切替え制御回路は、前記
選択クロック信号と前記複数の切替え回路からの前記複
数の1/2分周クロック信号毎との排他的論理和をとっ
て位相比較した結果の位相比較結果信号を出力する位相
比較器と、それぞれ前記位相比較結果信号が示す位相比
較値を積分して位相比較積分値を出力する積分器と、そ
れぞれの前記位相比較積分値と所定の数値とを比較した
結果に基づいて前記所定の切替え制御信号を生成出力す
る比較器とを備えて成ることを特徴とするクロック切替
調整回路。 - 【請求項6】 請求項5記載のクロック切替調整回路に
おいて、前記比較器は、前記所定の数値を0.5として
前記位相比較積分値が0.5以上のときには位相差90
度〜270度の範囲と判断した上、前記所定の切替え制
御信号として前記切替え回路で前記1/2分周クロック
反転信号を出力させることを特徴とするクロック切替調
整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04588299A JP3239945B2 (ja) | 1999-02-24 | 1999-02-24 | クロック切替調整方法及び回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04588299A JP3239945B2 (ja) | 1999-02-24 | 1999-02-24 | クロック切替調整方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000244311A true JP2000244311A (ja) | 2000-09-08 |
| JP3239945B2 JP3239945B2 (ja) | 2001-12-17 |
Family
ID=12731615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04588299A Expired - Fee Related JP3239945B2 (ja) | 1999-02-24 | 1999-02-24 | クロック切替調整方法及び回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3239945B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3457626B2 (ja) | 2000-04-20 | 2003-10-20 | Necエレクトロニクス株式会社 | ジッタ検出回路 |
| WO2010097846A1 (ja) * | 2009-02-26 | 2010-09-02 | パナソニック株式会社 | 位相調整回路 |
| KR20200054003A (ko) * | 2018-11-09 | 2020-05-19 | 삼성전자주식회사 | 반도체 장치를 테스트하기 위한 클럭 변환 방법 및 이를 포함하는 클럭 변환기 및 테스트 시스템 |
| CN115378568A (zh) * | 2022-08-19 | 2022-11-22 | 深圳市紫光同创电子有限公司 | 一种时钟同步电路以及时钟同步方法 |
-
1999
- 1999-02-24 JP JP04588299A patent/JP3239945B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3457626B2 (ja) | 2000-04-20 | 2003-10-20 | Necエレクトロニクス株式会社 | ジッタ検出回路 |
| WO2010097846A1 (ja) * | 2009-02-26 | 2010-09-02 | パナソニック株式会社 | 位相調整回路 |
| CN102318192A (zh) * | 2009-02-26 | 2012-01-11 | 松下电器产业株式会社 | 相位调整电路 |
| US8106691B2 (en) | 2009-02-26 | 2012-01-31 | Panasonic Corporation | Phase adjustment circuit |
| JP5308510B2 (ja) * | 2009-02-26 | 2013-10-09 | パナソニック株式会社 | 位相調整回路 |
| CN102318192B (zh) * | 2009-02-26 | 2013-11-20 | 松下电器产业株式会社 | 相位调整电路 |
| KR20200054003A (ko) * | 2018-11-09 | 2020-05-19 | 삼성전자주식회사 | 반도체 장치를 테스트하기 위한 클럭 변환 방법 및 이를 포함하는 클럭 변환기 및 테스트 시스템 |
| KR102695012B1 (ko) | 2018-11-09 | 2024-08-13 | 삼성전자주식회사 | 반도체 장치를 테스트하기 위한 클럭 변환 방법 및 이를 포함하는 클럭 변환기 및 테스트 시스템 |
| CN115378568A (zh) * | 2022-08-19 | 2022-11-22 | 深圳市紫光同创电子有限公司 | 一种时钟同步电路以及时钟同步方法 |
| CN115378568B (zh) * | 2022-08-19 | 2023-08-08 | 深圳市紫光同创电子有限公司 | 一种时钟同步电路以及时钟同步方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3239945B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3066690B2 (ja) | 位相同期発振回路 | |
| KR100307990B1 (ko) | 디지털 pll 회로 및 클록 생성 방법 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| KR100421411B1 (ko) | 클록 신호 재생 장치 | |
| JP3566686B2 (ja) | 逓倍クロック生成回路 | |
| JPH08307730A (ja) | 同期信号発生回路 | |
| JP4015254B2 (ja) | ロック検出回路及びpll周波数シンセサイザ | |
| JP3239945B2 (ja) | クロック切替調整方法及び回路 | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| JP2877185B2 (ja) | クロック発生器 | |
| JP2002043929A (ja) | 可変分周回路およびそれを使用するクロック分周方法 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP3005549B1 (ja) | Pll回路及びそのpll同期方法 | |
| JPH07170584A (ja) | クロック切替回路 | |
| JPH09307432A (ja) | Pll回路 | |
| JPH03216025A (ja) | 並列直列変換器 | |
| JPH08172355A (ja) | Pll回路 | |
| JP2979811B2 (ja) | クロック出力回路 | |
| JP4103620B2 (ja) | ディジタルpll回路 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH10163862A (ja) | フェイズロックループ回路 | |
| JP2000341111A (ja) | 可変分周装置 | |
| JP2001156630A (ja) | 位相同期装置 | |
| JPH02192319A (ja) | フェーズロックドループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |