DK163623B - Variabel referencefrekvensgenerator styret af digitale data - Google Patents
Variabel referencefrekvensgenerator styret af digitale data Download PDFInfo
- Publication number
- DK163623B DK163623B DK014684A DK14684A DK163623B DK 163623 B DK163623 B DK 163623B DK 014684 A DK014684 A DK 014684A DK 14684 A DK14684 A DK 14684A DK 163623 B DK163623 B DK 163623B
- Authority
- DK
- Denmark
- Prior art keywords
- frequency
- pulses
- bits
- output
- polarity
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
- i -
DK 163623 B
Den foreliggende opfindelse angår variable frekvensgeneratorer. Radiosendere og -modtagere får større fleksibilitet ved lavere omkostninger ved brug af syntesizere som kilder 5 for de radiofrekvente signaler for sending og modtagning.
Et sådant kredsløb tillader brug af et enkelt frekvensbestemmende element for at muliggøre et udvalg af mange kanaler. Dette repræsenterer en betydelig besparelse sammenlignet med brugen af mange krystaller, nemlig et for hver kanal, som skal bruges. Når en syntesizer anvendes i en typisk installation for mobile eller faste stationer for radioforbindelser på land, hvor der anvendes lydsignaler, kan der bruges en faselåst sløjfe til at generere en frekvens, som er moduleret med et lydsignal for at producere ^ et moduleret signal. Når det modulerende signal er tale, er det ikke noget problem at kontrollere afvigelsen af den faselåste sløjfe og således den syntetiserede frekvens.
Når det modulerende signal er tale, som har nul som gennemsnitsværdi, er den resulterende afvigelse af syntesizerens udgangsfrekvens om bærefrekvensen en meget nøjagtig repræsentation af det modulerende signal.
Situationen forandrer sig imidlertid, når det er ønskeligt at bruge frekvensskifttastning for at sende digitale data i 25 et kredsløb, som bruger en syntesizer. Der er stor sand synlighed for, at dataene vil have en gennemsnitsværdi, som er ulig nul. Med andre ord kan dataene have en DC-komponent. Driften af en syntesizer er sådan, at den ikke vil opretholde DC-komponenten af et signal, men vil forårsage, at gennemsnitsværdien (DC-komponenten) af signalet nærmer sig asymptotisk mod tomgangsbærefrekvensen. Langtidsvirkningen af denne effekt er at generere ulig frekvensafvigelse af signalet rundt om bæreværdien.
35 Fra US patentskrift nr. 4,206,424 kendes et kredsløb til frembringelse af et variabelt frekvenssignal, som varierer i overensstemmelse med de digitale data bestående af et - 2 -
DK 163623 B
kontinuerligt tog af lige signifikante bits.
Dette kendte kredsløb virker imidlertid kun på den øjeblikkelige tilstand af de digitale data, altså kun på synkron ^ måde mellem dataene og de adderede og subtraherede impulser, som er nødvendige for at vedligeholde den nøjagtige fasevinkelstyring, som kræves i forbindelse med fasemodulation.
^ Formålet med opfindelsen er at gøre det muligt at frembringe et variabelt frekvenssignal, som varierer i overensstemmelse med digitale data og på asynkron måde.
Dette opnås ifølge opfindelsen ved det i krav 1 anviste kredsløb.
Påtrykkelse af et forudbestemt antal af digitale datasignaler med ét fortegn forårsager den periodiske subtraktion af impulserne på subtraktoren og reducerer således den gennem-9 Ω snitlige frekvens på udgangen fra impulssubtraktoren. Signalet på udgangen fra subtraktoren føres til en impulsadderer, som adderer en impuls til det subtraherede impulstog som reaktion på et forudbestemt antal dataimpulser af modsat fortegn; impulstoget fra udgangen varieres således i ^ frekvens som reaktion på variation i gennemsnitsværdien af det digitale dataindgangssignal. Rækkefølgen for addition og subtraktion kan ombyttes, og en af funtkionerne kan udføres i tilbagekoblingssløjfen for en frekvenssyntesizer.
Opfindelsen skal i det følgende forklares nærmere i forbindelse med tegningen, hvor fig. 1 viser et blokdiagram for et kredsløb til brug ved udøvelse af opfindelsen, og fig. 2 et detaljeret kredsløbsdiagram af kredsløbet i fig.
1.
- 3 -
DK 163623 B
Pig. 1 er et blokdiagram for et kredsløb til udøvelse af opfindelsen. I fig. 1 føres en konstant AC-referencespæn-ding på terminal 10 til en impulssubtraktor 12. Frekvensen på terminal 10 leveres af en præcisionsfrekvenskilde såsom 5 en krystaloscillator. Udgangen fra subtraktoren 12 er forbundet med en impulsadderer 14, som frembringer et udgangssignal på terminalen 16 ved en frekvens, som er justeret med hensyn til indgangsfrekvensen på terminal 10. Justeringen er en funktion af digitale data i binær form, som ^ føres til terminal 18. Data fra terminal 18 føres som et indgangssignal til OG-porten 20 og også som et indgangssignal til en inverter 22. Udgangssignalet fra inverteren 22 benyttes som et indgangssignal til OG-porten 24. Et andet indgangssignal til OG-portene 20 og 24 afgives fra oscilla-15 toren 26. Udgangssignalet fra OG-porten 20 divideres med en konstant K i deleren 28, og det dividerede resultat anvendes som styresignal for impulssubtraktoren 12 for at subtrahere impulser fra indgangen på terminal 10. Udgangssignalet fra OG-porten 24 føres til deleren 30, hvor det deles 20 med en konstant, her med nævnte værdi K, og anvendes som styresignal for impulsaddereren 14 for at addere impulser til indgangssignalet på terminal 10. Formålet med kredsløbet i fig. 1 er at subtrahere et forudbestemt antal impulser fra referencesignalet på terminal 10 for hvert forudbe-stemt antal af bits med ét fortegn påtrykt terminal 18 og at addere et antal impulser, her det samme antal, til signalet påtrykt referenceterminalen 10 for hvert forudbestemt antal af bits med modsat fortegn på terminal 18.
Driften af kredsløbet i fig. 1 kan forstås ved at betragte først det involverede frekvensområde. Data, der påtrykkes terminal 18, er typisk binære signaler med en basisfrekvens i størrelsesordenen nogle hundrede Hz. Signalet på referenceterminalen 10 er den faste referencefrekvens for en 36 syntesizer, som typisk er af størrelsesorden nogle MHz eller tital af MHz. Frekvensen på oscillatoren vælges i overensstemmelse med delekonstanten K i delerne 28 og 30 - 4 -
DK 163623 B
for at addere eller subtrahere et forudbestemt antal impulser fra signalet, der påtrykkes terminal 10 for hvert binære tal eller forudbestemte antal binære tal på terminal 18. Detaljer i udvælgningen vil fremgå ved en vurdering af de ^ aktuelle involverede kredsløb. Imidlertid skulle det være indlysende ved en inspektion af fig. 1, at hvis det er ønskeligt at foretage en korrektion for hver databit, der påtrykkes terminalen 18, bør frekvensen på oscillator 26 vælges lig med produktet af datafrekvensen på terminal 18 og ^ delekonstanten K for delerne 28 og 30. Hvis det er ønske ligt at foretage to korrektioner for hver datacyklus, bør . frekvensen for oscillator 26 være det dobbelte produkt af frekvensen af data på terminal 18 og konstanten K for delerne 28 og 30. I repræsentationen på fig. 1 er delekon-^ stanterne for delerne 28 og 30 i et forhold 2:1. Det vil ses, at dette giver det samme antal impulser, som skal subtraheres fra referencefrekvensen for en databit af ét fortegn, som der adderes for en databit af det andet fortegn.
I den anvendelse, som kredsløbet ved den foreliggende op- 20 findelse er blevet udviklet for, var det ønskeligt at forandre udgangssignalet fra kredsen med en værdi, som var proportional med forandringen i gennemsnitsværdien af dataindgangssignalet. Det er ligeledes muligt at variere forandringen i de to retninger ved at gøre den næste delekon-25 stant ulig. Dette er et spørgsmål om valg af udformning.
Fig. 2 er et kredsløbsdiagram af et kredsløb til udøvelse af den foreliggende opfindelse. I fig. 2 har elementer, som svarer til de i fig. 1 viste, samme nummer. Således 30 modtager terminal 10 i fig. 2 et passende buffersignal på 14,4 MHz fra en kilde såsom en krystalstyret oscillator.
Det signal omdannes til et firkantsignal som nødvendigt for at danne et impulstog og påtrykkes subtraktoren 12, som om- · fatter en spærrekondensator 36, som er koblet til en pro-^ grammerbar deler 38. Den programmerbare deler er i stand til at dele med enten tre eller fire under ydre styring.
Når den programmerbare deler deler med tre, giver den et - 5 -
DK 163623 B
signal på 4,8 MHz, som vil ses som den nominelle udgangsfrekvens på terminal 16. Det er hensigten at anvende dette signal som referencefrekvenskilde for en syntesizer i en FM sender-modtager. Hvis frekvensen, som skal genereres af 5 syntesizeren, er moduleret med tale eller data uden DC-kom-ponenter, skulle der ikke være nogen grund til at forårsage nogen forandring af frekvensen på referencesignalet på 4,8 MHz. Imidlertid, hvis nærvær af data med gennemsnitsværdi forskellig fra nul gør det ønskeligt at reducere frekvensen på syntesizeren, skal den programmerbare deler 38 fra tid til anden dele med fire i stedet for tre. Dette giver et udgangssignal fra den programmerbare deler 38, som er et impulstog med en blanding af frekvenser på 4,8 MHz og 3,6 MHz. Gennemsnitsværdien af denne blanding vil være et tal mindre end 4,8 MHz, idet værdien er afhængig af den procentdel af tiden, hvor den programmerbare deler har divideret med fire i stedet for tre. Udgangssignalet fra den programmerbare deler 38 ledes til buffer 40, hvorfra det påtrykkes addereren 14. Det er klart, at resultatet af at lade den programmerbare deler 38 dividere skiftevis med fire i stedet for tre har den virkning at subtrahere værdier fra frekvensen på indgangssignalet på terminal 10, hvorved hensigten med subtraktor 12 opnås.
25 Styring af subtraktor 12 og af adderer 14, som den er forbundet med, udføres i fig. 2 ved at tage signalet på 14,4 MHz fra terminal 10, når det er modificeret som oscillator 26. Således divideres signalet fra terminal 10 med to i deleren 42, som er koblet til terminal 10, og udgangssigna-50 let fra deleren 42 divideres igen med 32 i deleren 44.
Dette fremkalder et udgangssignal på 225 kHz, som er udgangssignalet fra oscillator 26 i fig. 1. Dette udgangssignal anvendes som indgangssignal til OG-porte 20 og 24 i fig. 2. Databits, der påtrykkes terminal 18, føres gennem 55 en modstand som et andet indgangssignal til OG-port 20 og gennem inverteren 22 som det andet indgangssignal til OG-porten 24. Inverteren 22 som vist her er egentlig en IKKE- - 6 -
DK 163623 B
-OG-port med begge indgangssignaler fra terminal 18. Med en bitfrekvens i størrelsesorden 150 Hz påtrykt terminalen 18 kan man se, at en bit med et fortegn vil åbne OG-porten 20 og slippe impulser igennem med en frekvens på 225 kHz ** til deleren 28. Denne er indstillet til at dividere med 8192. Resultatet er, at der dannes impulser ved 27,47 Hz, som føres til subtraktor 12. Der påtrykkes de såvel direkte som gennem et lavpasfilter 46 en EKSKLUSIV-ELLER-port (EO) 48. Udgangssignalet fra EO-porten 48 føres gennem modstanden 50, filtreres i lavpasfilteret 52 og føres gennem spærrekondensatoren 54. Der påtrykkes det såvel direkte som gennem et modstandsnetværk 56 den programmerbare deler 38. En RF-choke 57 kompletterer forbindelsen af ydre elementer til den programmerbare deler 38. Resultatet er, 15 at hver gang OG-porten 20 er indkoblet, begynder deleren 28 at foretage en optælling. Antag først, at det er et binært "1", som indkobler OG-porten 20, og at en stabil strøm af l'ere føres til terminalen 18. Deleren 28 vil afgive impulser ved 27,47 Hz, som omformes til smalle impulser af 20 samme frekvens ved kombination af lavpasfilter 46 og E0--port 48. Den programmerbare deler 38 vil således bringes til at forandre sit deleforhold med en frekvens på 27,47 Hz. Dette repræsenterer den maksimale frekvens, hvor kredsløbet i fig. 2 bringer den programmerbare deler 38 til ^ at skifte over til at dividere med fire og vil følgelig forårsage den maksimalt mulige subtraktionsmængde og de laveste gennemsnitsværdier af udgangsfrekvensen. Antag nu, at en enkel bit fra den samme bitstrøm påtrykkes terminalen 18. Dette vil lede 1500 impulser af udgangssignalet fra O Π deleren 44 til deleren 28. Da de 1500 impulser er færre i antal end deleforholdet 8192 for deleren 28, vil dette antal blive akkumuleret. Deleren 28 vil ikke afgive et udgangssignal, før den har fået totalt omtrent seks sådanne impulser (egentlig 8192/1500 = 5,46). Denne akkumulering af tal i deleren 28 reducerer antallet af omkoblinger i den programmerbare deler 38.
- 7 -
DK 163623 B
Hvis det bliver ønskeligt at øge frekvensen på terminal 16 over den, som er på udgangen fra subtraktor 12, bringes ad-dereren 14 til at virke. Addereren 14 omfatter en D-flip- flop 58, som bliver klokket af det signal på 14,4 MHz, som 5 blev ført til terminal 10. Udgangssignalet fra subtrakto-ren 12, som er et AC-signal med en gennemsnitsfrekvens, som er mindre end eller lig med 4,8 MHz, anvendes som indgangssignal til flip-flop 58 og også som indgangssignal til E0-porten 60. Udgangssignalet fra D-flip-flop 58 anvendes til ^ at klokke D-flip-flop 62, der som indgangssignal modtager udgangssignalet fra deleren 30. Deleren 30 deler med 16,384 for at frembringe et signal, som ville være på 13,73 Hz, hvis OG-porten 24 blev holdt fast af et kontinuerligt signal til inverter 22. For at følge driften til addereren 15 14, antag da, at et signal, som indeholder alene "0", påtrykkes terminalen 18. Dette vil bringe inverter 22 til at give et signal til OG-porten 24, medens OG-porten 20 er afskåret. OG-porten 24 vil således føre impulser på 225 kHz til deleren 30, som frembringer udgangsimpulser på 13,73 20
Hz. Dette indgangssignal til D-flip-flop 62 vil frembringe ekstra impulser på udgangen fra D-flip-flop 62, som bringer EO-porten 60 til at danne ekstra impulser i udgangssignalet fra adderer 12. Virkningen er at addere impulser, således at udgangssignalet fra EO-porten 60 er af højere frekvens 25 end udgangssignalet fra subtraktoren 12. Af denne grund er det hensigtsmæssigt at referere til adderer 14 som en adderer.
Kredsløbet i fig. 2 har som sit formål at generere et AC-signal på terminalen 16, som bringes til at variere i frekvens om centerværdien på 4,8 MHz som en funktion af gennemsnitsværdien af dataene. Værdierne for elementerne på fig. 2 blev udvalgt til at fremskaffe en speciel frekvensvariation og responstid. Hvis det er ønskeligt at gøre frekvensvariationerne hurtigere på terminalen 16 som reaktion på forandringer i gennemsnitsværdien af data, der påtrykkes terminal 18, kunne dette udføres ved at reducere - 8 -
DK 163623 B
divisionsforholdet til en eller flere af delerne 42,44,28 og 30. Fx ville udskiftning af deleren 42 med en kortslutning og udeladelse af en division med 2 forårsage, at frekvensvariationerne skete dobbelt så tit. Vinkelfrekvensen 5 til filter 46 bestemmer impulsbredden, som EO 48 vil generere. Bredden af denne impuls vælges for at imødekomme indgangskravene til den programmerbare deler 38. Kredsløbet i fig. 2 viser, at for ens udslag i gennemsnitsværdien på udgangen var frekvensdelerne 30 og 28 i et forhold på to til en. Hvis det er ønskeligt at korrigere frekvensen forskellig for bits med forskelligt fortegn, kunne forholdene for disse to delere indbyrdes ændres tilsvarende. Det skulle også være klart, at hvis kredsløbet i fig. 2 anvendes i en FM-sender for både data og tale, ville det være 1 5 ønskeligt at holde indstillingen af den programmerbare deler uafbrudt på deling med tre og således udkoble delerne 28 og 30 under taletransmission. Under denne omstændighed ville addereren 12 ikke addere, subtraktor 14 ville ikke subtrahere, og kredsen ville omfatte spærrekondensator 36, on programmerbar deler 38 indstillet til at dele med 3, buffer 40 og EO-port 60.
Kredsløbet i fig. 2 er særdeles nyttigt, når det anvendes som kilde for en referencefrekvens for en syntesizer i en
Λ C
radiosender eller -modtager. Et sådant kredsløb er vist i fig. 2 i en opstilling, som også omfatter en alternativ udførelse af den foreliggende opfindelse. Udgangssignalet fra terminalen 16 føres til en referencedeler 64, som deler referencefrekvensen på terminal 16 med et helt tal, som vælges ud til at sætte udgangsfrekvensen fra referencedeleren 64 i relation til den kanalseparation, som er ønsket i udgangsfrekvensen fra syntesizeren. Typiske båndbredder for kanaler i forskellige landmobile bånd er 20, 25 og 40 kHz.
Et passende bånd udvalgt fra disse værdier ville blive ud-valgt som udgang fra referencedeler 64, hvis udgangssignalet fra syntesizeren i fig. 2 blev brugt direkte til at indstille frekvensen for sending eller på en lokal oscilla- - 9 -
DK 163623 B
tor for en modtager. Hvis udgangssignalet fra syntesizeren skal multipliceres med en konstant for at opnå den ønskede slutfrekvens, må den ønskede båndbredde divideres med den samme konstant for at opnå det ønskede udgangssignal fra 5 referencedeleren 64. Et senere eksempel vil gøre dette klart.
Udgangssignalet fra referencedeleren 64 føres til en fasedetektor 66, som frembringer et udgangssignal, som føres til lavpasfilter 68. Det filtrerede udgangssignal fra lav-pasfilter 68 føres til et summeringskredsløb 70, hvor det kombineres enten med et datamodulerende signal fra terminal 18 eller med et talemodulerende signal fra terminal 72. Udgangssignalet fra summeringskredsløbet 70 styrer en spæn-dingsstyret oscillator (VCO) 74, som genererer den ønskede udgangsfrekvens på en terminal 76. Udgangssignalet fra VCO 74 føres også gennem en impulsadderer 78 til deleren 80, hvor det genererer et tilbagekoblingssignal, som føres til fasedetektoren 66 for at lukke syntesizerens sløjfe.
20
Impulsaddereren 78 er en del af en alternativ udførelse af den foreliggende opfindelse, idet det er muligt at erstatte subtraktionsfunktionen, som udføres af den programmerbare deler 38, med addition af impulser i addereren 78. I dette ^5 tilfælde kan den programmerbare deler 38 erstattes med en fast deler, eller den kan være, som den er og bringes til at dividere med kun 3. Impulsaddereren 14 i fig. 2 fortsætter med at addere impulser som reaktion på databits med ét fortegn, og en impulsadderer lig impulsadderer 14 bruges 30 som impulsadderer 78. Det skulle være klart, at addition af impulser i tilbagekoblingssløjfen til syntesizeren i fig. 2 er ligeværdig med subtraktion af impulser i subtrak-tor 12 i fig. 2. Dette følger, fordi virkningen af fasedetektor 66 i sløjfen forårsager forandringer i udgangsfre-55 kvensen fra VCO 74, som har tilbøjelighed til at reducere faseforskellen mellem udgangssignalerne fra referencedeleren 64 og deleren 80. Det følger, at det at addere i sløj-
DK 163623 B
- 10 - fen, som indeholder deleren 80, er ligeværdigt med at subtrahere i kredsen, som forsyner referencedeleren 64.
Kredsløbet i fig. 2 uden impulsadderer 78 er blevet anvendt 5 i en syntetiseret radiosender med en frekvens i størrelsesorden 900 MHz. Dette blev gennemført ved at multiplicere udgangssignalet fra VCO 74 med 6. Referencefrekvensen på terminal 10 var 14,4 MHz, og frekvensen på dataene på terminal 18 var tilnærmelsesvis 150 Hz. Det digitale signal 'O på terminal 18 var på et niveau på nul volt for et binært "0" og fem volt for et binært "1". Der vil blive henvist til dette som signalet af den første polaritet. Det modsatte, altså nul volt for et binært "1" og fem volt for et binært "O" er signalet af den anden polaritet. Dette er et ^5 spørgsmål om valg af udformning. Passende frekvenser i kredsen er anført i nedenstående tabel, som opregner elementerne i fig. 2 og frekvensen på udgangen fra hvert. Med henvisning til tabellen kan man se, at udgangsfrekvensen fra den programmerbare deler 38 er 4,8 MHz for en divisor O Π på 3 og 3,6 MHz for en divisor på 4. I fravær af dataindgangssignal på terminal 18 vil den programmerbare deler 38 blive indstillet til at dele med 3 og således producere et udgangssignal på 4,8 MHz. Når en databit på terminal 18 får den programmerbare deler 38 til at skifte til en anden 25 divisor, er resultatet, at der dannes nogle få bits på 3,6 ' MHz, idet gennemsnitsværdien på udgangssignalet reduceres til et tal mindre end 4,8 MHz. Herved kan man sige, at den programmerbare deler 38 subtraherer fra den nominelle frekvens på 4,8 MHz.
30 I det kredsløb, hvis værdier er repræsenteret i tabellen, blev binære digits med en frekvens på 150 Hz påtrykt terminalen 18. Udgangssignalet fra deleren 44 blev ført som det ene indgangssignal til OG-portene 20 og 24.
35
DK 163623 B
- 11 -TABEL
Frekvenser på udgangssignalerne fra elementer i fig. 2 5
Udgangssignal fra Frekvens
Terminal 10 14,4 MHz
Programmerbar deler 38 t 3- 4,8 MHz 10 t 4 3,6 MHz
Deler 42 7,2 MHz
Deler 44 225 kHz
Terminal 18 150 Hz OG-port 20 225 kHz 15 (pr. databit: 1500 impulser) OG-port 24 225 kHz (pr. databit: 1500 impulser)
Deler 28 27,47 Hz max.
(en impuls pr. 5,46 databits)
Deler 30 13,73 Hz max.
20 (en impuls pr. 10,92 databits)
Terminal 16 4,8 MHz - f
Referencedeler 64 2083,3 Hz - f
Lavpasfilter 68 nær DC
Summeringskredsløb 70 lyd eller data 25 VCO 74 150 MHz nominel
Deler 80 2083,3 Hz - f'
Som et resultat, når enten OG-port 20 eller 24 blev åbnet af en databit med et passende fortegn, var udgagssignalet 30 fra dem 1500 impulser pr. databit med det pågældende fortegn. Således frembringer udgangssignalet fra deleren 28 en korrigerende impuls pr. 5,46 databits med samme fortegn, og deleren 30 frembringer en impuls pr. 10,92 databits med det andet fortegn. Terminalen 16 afgiver et signal med en 35 nominel frekvens på 4,8 MHz, varieret om denne værdi med en størrelse betegnet som f som reaktion på nærværet af data - 12 -
DK 163623 B
af det ene eller andet fortegn. Referencedeleren 64 blev her valgt til at frembringe en frekvens, som ville kontrollere en syntesizer, som frembringer en frekvens, som skulle multipliceres med 6 med en båndbredde på 25 kHz. Af denne ^ grund er udgangsfrekvensen fra referencedeler 64 lig med 2083 1/3 Hz, en sjettedel af 25 kHz, plus eller minus en divideret frekvensvariation f', som er indført for at korrigere for forandringer i gennemsnitsværdien i dataene. Deleren 80 bringes af syntesizerens tilbagekoblingsvirkning ^ til at frembringe et udgangssignal af den samme frekvens.
Den heltallige divisor for deleren 80 forandres med én som reaktion på et signal fra terminal 79 for at skifte kanal i senderen, som kontrolleres af syntesizeren i fig. 2.
1 5 1 kredsløbet, som blev bygget for at udøve den foreliggende opfindelse, var det hensigtsmæssigt at anvende den programmerbare deler 38 i fig. 2 som impulssubtraktoren i fig. 1 og kombinationen af flip-flop 58 og 62 og EO-porten i fig.
2 som impulsaddereren 14 i fig. 1. Dette er et spørgsmål 20 om udnyttelse af kredsløbet, idet en 3/4 programmerbar deler er operabel ved relativt høje frekvenser og giver som udgangssignal et impulstog med en frekvens, som er lavere end indgangssignalet. Det ville imidlertid være lige så effektivt at vende rækkefølgen af impulssubtraktoren 12 og ^ impulsaddereren 14 i fig. 1, således at indgangssigalet på terminal 10 først blev øget i frekvens og derefter mindsket. Dette kunne gøres ganske enkelt ved at erstatte elementerne til impulssubtraktoren 12 i fig. 2' med dem til impulsaddereren 14 i fig. 2, således at terminalen 10 blev O Λ J forbundet direkte som en indgang til D-terminalen på D-flip-flop 58, og udgangen fra EO-port 60 blev anvendt som indgang til den programmerbare deler 38. Ligeledes kunne impulssubtraktionen og impulsadditionen være udført ved at koble to programmerbare delere i kaskade. Den første kunne 3·* forbindes som den programmerbare deler 38 i fig. 2, således at den normale måde var en division med 3, og frekvensjusteringen blev udført ved at dividere med 41 Dette resul-
DK 163623 B
- 13 - terer i en subtraktor. Hvis denne blev kaskadekoblet med en programmerbar deler, som var indstillet normalt på at dele med 4, men kunne trigges som i fig. 2 til at dele med 3, ville den programmerbare deler omfatte en adderer. En 5 sådan kaskadekobling af delere placeret mellem terminalerne 10 og 16 i fig. 1 og 2 ville frembringe et udgangsimpulstog med en frekvens på 1/12 af indgangsfrekvensen, justerbar op eller ned som reaktion på forandringer i gennemsnitsværdien af dataindgangssignalet.
10 15 20 25 30 35
Claims (3)
1. Variabel referencefrekvensgenerator styret af digitale data bestående af et kontinuerligt tog af lige signifikante ^ · bits, hvilken generator omfatter en kilde (10) for impulser med en fast frekvens, og kredsløb (12,14,20,22,24,28,30), der påtrykkes disse impulser og frembringer udgangsimpulser, hvis frekvens ændres selektivt i overensstemmelse med et forudbestemt antal af bits i nævnte datasignal med samme I® polaritet, hvilke kredsløb omfatter en impulsadderer (14), der adderer yderligere impulser, således at udgangsimpulsernes nævnte frekvens ændres i en første forudbestemt retning i overensstemmelse med et forudbestemt antal af bits i de digitale data med en første polaritet, og en impulssub-traktor (12), der subtraherer impulser, således at udgangsimpulsernes nævnte frekvens ændres i en anden forudbestemt retning, der er modsat den første forudbestemte retning, i overensstemmelse med et forudbestemt antal af bits i de digitale data med en anden polaritet, kendetegnet 20 . ved, at impulsaddereren (14) er tilordnet en første deler (30), som reagerer på et forudbestemt antal af bits med den første polaritet i de digitale data og styrer hastigheden, hvormed yderligere impulser adderes til de nævnte udgangsimpulser, og at impulssubtraktoren (12) er tilordnet en an-25 den deler (28), som reagerer på et forudbestemt antal bits med den anden polaritet i de digitale data og styrer hastigheden, hvormed impulser subtraheres fra de nævnte udgangsimpulser. !
2. Frekvensgenerator ifølge krav 1 og beregnet til brug i en frekvenssyntesizer, der moduleres af et digitalt signal med fra nul afvigende middelværdi og bestående af et tog af lige signifikante bits, kendetegnet ved at omfatte kredsløb (12,14,20,22,24,28,30) til at variere ud-55 gangsimpulsernes impulshastighed i overensstemmelse med et forudbestemt antal af bits i det digitale signal af samme polaritet, således at nævnte forudbestemte antal af bit i DK 163623 B - 15 - nævnte digitale signal af modsatte polaritet modulerer fre-kvenssyntesizeren ligeligt.
3. Frekvensgenerator ifølge krav 2, kendetegnet ^ ved, at nævnte kredsløb (12,14,20,22,24,28,30) varierer impulshastigheden på en sådan måde, at en bit af første polaritet i det digitale signal og en anden bit af modsatte polaritet i det digitale signal hver medfører ændring af syn-tesizerens frekvens i lige stor udstrækning. 10 15 20 25 30 35
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37803782A | 1982-05-14 | 1982-05-14 | |
| US37803782 | 1982-05-14 | ||
| PCT/US1983/000615 WO1983004148A1 (en) | 1982-05-14 | 1983-04-21 | Pulse adding and subtracting circuit controlled by digital data |
| US8300615 | 1983-04-21 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| DK14684D0 DK14684D0 (da) | 1984-01-13 |
| DK14684A DK14684A (da) | 1984-01-13 |
| DK163623B true DK163623B (da) | 1992-03-16 |
| DK163623C DK163623C (da) | 1992-08-17 |
Family
ID=23491467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DK014684A DK163623C (da) | 1982-05-14 | 1984-01-13 | Variabel referencefrekvensgenerator styret af digitale data |
Country Status (11)
| Country | Link |
|---|---|
| EP (1) | EP0108124B1 (da) |
| AU (1) | AU561184B2 (da) |
| CA (1) | CA1194156A (da) |
| DE (1) | DE3380333D1 (da) |
| DK (1) | DK163623C (da) |
| FI (1) | FI840102A0 (da) |
| IL (1) | IL68509A (da) |
| MX (1) | MX153073A (da) |
| SG (1) | SG86491G (da) |
| WO (1) | WO1983004148A1 (da) |
| ZA (1) | ZA832834B (da) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61277211A (ja) * | 1985-06-03 | 1986-12-08 | Toshiba Corp | 周波数変換装置 |
| GB2313000B (en) * | 1996-05-07 | 2000-10-25 | Nokia Mobile Phones Ltd | Frequency modulation using a phase-locked loop |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4206424A (en) * | 1978-10-03 | 1980-06-03 | Rca Corporation | Digitized phase modulating means |
-
1983
- 1983-04-20 CA CA000426276A patent/CA1194156A/en not_active Expired
- 1983-04-21 FI FI840102A patent/FI840102A0/fi not_active Application Discontinuation
- 1983-04-21 EP EP83901868A patent/EP0108124B1/en not_active Expired
- 1983-04-21 DE DE8383901868T patent/DE3380333D1/de not_active Expired
- 1983-04-21 ZA ZA832834A patent/ZA832834B/xx unknown
- 1983-04-21 AU AU16090/83A patent/AU561184B2/en not_active Ceased
- 1983-04-21 WO PCT/US1983/000615 patent/WO1983004148A1/en not_active Ceased
- 1983-04-27 IL IL68509A patent/IL68509A/xx not_active IP Right Cessation
- 1983-05-11 MX MX197239A patent/MX153073A/es unknown
-
1984
- 1984-01-13 DK DK014684A patent/DK163623C/da not_active IP Right Cessation
-
1991
- 1991-10-16 SG SG864/91A patent/SG86491G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0108124B1 (en) | 1989-08-02 |
| ZA832834B (en) | 1984-03-28 |
| AU1609083A (en) | 1983-12-02 |
| DK14684D0 (da) | 1984-01-13 |
| EP0108124A4 (en) | 1984-09-11 |
| SG86491G (en) | 1991-11-22 |
| FI840102A7 (fi) | 1984-01-12 |
| IL68509A (en) | 1986-09-30 |
| FI840102L (fi) | 1984-01-12 |
| IL68509A0 (en) | 1983-07-31 |
| DE3380333D1 (en) | 1989-09-07 |
| FI840102A0 (fi) | 1984-01-12 |
| MX153073A (es) | 1986-07-25 |
| WO1983004148A1 (en) | 1983-11-24 |
| EP0108124A1 (en) | 1984-05-16 |
| DK14684A (da) | 1984-01-13 |
| AU561184B2 (en) | 1987-04-30 |
| CA1194156A (en) | 1985-09-24 |
| DK163623C (da) | 1992-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360788A (en) | Phase-locked loop frequency synthesizer | |
| JP2526847B2 (ja) | ディジタル方式無線電話機 | |
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| US5903194A (en) | Digital phase modulation of frequency synthesizer using modulated fractional division | |
| US6873213B2 (en) | Fractional N frequency synthesizer | |
| US5065408A (en) | Fractional-division synthesizer for a voice/data communications systems | |
| US4068198A (en) | Phase-locked loop frequency shift key modulator | |
| US5467373A (en) | Digital frequency and phase modulator for radio transmission | |
| WO1981002498A1 (en) | Transceiver for phase-shift modulated signals | |
| EP0593642A1 (en) | Multi-loop synthesizer | |
| US4471328A (en) | Variable frequency reference source responsive to digital data | |
| JP4903969B2 (ja) | 回転周波数合成器 | |
| US20030189464A1 (en) | Spurious-free fractional-n frequency synthesizer with multi-phase network circuit | |
| US5187722A (en) | Frequency synthesis using fractional frequency multiplication | |
| US5305362A (en) | Spur reduction for multiple modulator based synthesis | |
| WO1991018444A1 (en) | Phase locked loop with d.c. modulation | |
| US4464638A (en) | Universal digital frequency synthesizer using single side band techniques | |
| US7215167B1 (en) | Low noise microwave frequency synthesizer having fast switching | |
| DK163623B (da) | Variabel referencefrekvensgenerator styret af digitale data | |
| US3893039A (en) | Two-channel phase-locked loop | |
| HK97591A (en) | Variable frequency generator responsive to digital data | |
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JPS63260247A (ja) | 変調器 | |
| JPH05167441A (ja) | Pll発振回路 | |
| JPH04273720A (ja) | 位相ロックループ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUP | Patent expired |