DK176895B1 - Abonnentenhed til et trådløst, digitalt abonnentkommunikationssystem - Google Patents

Description

DK 176895 B1 i

Opfindelsen angår abonnentkommunikationssystemer, navnlig en forbedret abonnentenhed til trådløs kommunikation med en grundstation i et trådløst, digitalt abonnentkommunikationssystem.

En typisk abonnentenhed er beskrevet i DE-OS 36 44 066 (David 5 N. Critchlow et al.22. december 1986). En grundstation til brug ved en sådan abonnentenhed i et trådløst, digitalt abonnentkommunikationssystem er beskrevet i US patent nr. 4.777.633.

Den i DE-OS 36 44 066 beskrevne abonnentenhed indbefatter midler til transkodning af et digitalt taleindgangssignal med henblik på dan-10 nelse af digitale indgangssymboler, midler til FIR-filtrering (FIR=finite impulse respons) af de digitale indgangssymboler, midler til ud fra de filtrerede indgangssymboler at tilvejebringe et analogt, mellemfrekvent indgangssignal, midler til kombinering af det mellemfrekvente indgangssignal med en radiobærebølge med henblik på radiotransmission til 15 grundstationen, midler til demodulering af udgangssignaler modtaget fra grundstationen med henblik på dannelse af digitale udgangssymboler, og midler til ud fra de digitale udgangssymboler at syntetisere et digitalt taleudgangssignal. Abonnentenheden indbefatter en basisbånd-processorchip og en modemprocessorchip, begge er digitale signalpro-20 cessorer af typen TMS32020. Basisbånd-processorchippen udfører transkodningen af det digitale taleindgangssignal, syntesen af de digitale udgangssymboler og de forskellige basisbåndstyrefunktioner, og mo-demprocessorchippen udfører FIR-filtreringen af de digitale indgangssymboler og demoduleringen af udgangssignalet fra grundstatio-25 nen. Modemprocessorchippen fungerer generelt som master for systemet.

Opfindelsen giver anvisning på en billigere abonnentenhed. Abonnentenheden ifølge opfindelsen indbefatter en processor til digitalt at behandle kommunikationsudgangssignaler kommunikeret over det tråd-30 løse kommunikationssystem ved at demodulere udgangssignaler til digitale symboler og syntetisere de digitale symboler til et digitalt taleudgangssignal, et langsomt lager forbundet til processoren til at lagre behandlingskoder benyttet af processoren, når koderne ikke behøver at opererer med nul-ventetilstande, et hurtigt lager der er forbundet til 2 DK 176895 B1 processoren og tilgås af processoren via en adresse dekoder, når koderne behøver at opererer med nul-ventetilstande, og at det hurtige lager midlertidigt lagrer behandlingskoder, der uploades fra det langsomme lager når de valgte behandlingsprocedure fordrer nul-ventetilstande.

5 I abonnentenheden kendt fra DE-OS 36 44 066 udfører FIR- chippen den FIR-filtreringsfunktion, der var implementeret i softwareform i modemprocessoren. Ved at fjerne den tidskrævende sende-FIR-filtreringsfunktion fra modemprocessoren, og ved at udføre demodule-ringsfunktionen med den samme processor, der udfører basisbåndpro-10 cessorfunktionen, er der nu kun behov for én enkelt processorchip.

Midlerne til digital syntetisering af det digitale, mellemfrekvente signal, er en direkte digital syntesizer (DDS), der indbefatter midler, som er koblet til processorchippen, for akkumulering af fasedata fra processorchippen, for at angive en forudbestemt mellemfrekvens, og 15 midler til behandling af de akkumulerede fasedata med henblik på dannelse af det digitale, mellemfrekvente signal på nævnte forudbestemte mellemfrekvens. Opfindelsen tilføjer således abonnentenheden en ny funktion, som ikke fandtes i den ovenfor nævnte, kendte abonnentenhed, nemlig den, at den direkte, digitale syntese muliggør en yderst 20 smidig afstemning af abonnentenheden. I den overfor nævnte, kendte abonnentenhed var afstemningen begrænset til et givet antal kanaler med kanalafstand på 25 kHz. Frekvensafstanden mellem sender og modtager var også fastsat til 5 MHz. DIF-chippens DDS-funktion fjerner disse begrænsninger og tillader andre sende/modtage kanalafstands-25 konfigurationer, med minimale ændringer i abonnentenhedens hardware, eller uden ændringer heri.

DIF-chippen afgiver således et fuldt moduleret mellemfrekvenssignal, der digitalt kan syntetiseres på en hvilken som helst af flere forskellige forudbestemte mellemfrekvenser, og i DIF-chippen kan der skabes 30 frekvensjustering med fin opløsning med henblik på frekvenssporing efter det fra grundstationen modtagne udgangssignal. Disse to egenskaber betyder, at abonnentenhedens radiodel kun behøver en given reference-lavfrekvens, og at der ikke er behov for RF-syntesizer. Disse to egenskaber betyder også, at den primære frekvensreference i abon- 3 DK 176895 B1 nentenhedens kan være fastlagt, og at alle justeringer til afstemning foregår i DIF-chippen.

En direkte digital syntesizer er stabil og nem at fremstille. Specifikationerne, hvad angår fasestøj, kan opfyldes uden behov for en kost-5 bar og indviklet faselåst RF-syntesizer. En direkte digital syntesizer sikrer smidig frekvensindstilling i mellemfrekvensbåndet og tillader nemme frekvensmæssige modifikationer for at kunne operere i andre bånd.

En yderligere egenskab ved opfindelsen er, at FIR-chippen indbefatter midler til frembringelse af tidsstyresignaler til styring af transkod-10 ningsoperationen og operationen til syntese af det digitale taleud-gangssignal ved hjælp af processorchippen.

Imidlertid foretager processorchippen demodulering af det fra grundstationen modtagne udgangssignal uafhængigt af tidsstyresignalerne fra FIR-chippen, Processorchippen modtager dette udgangssignal i 15 overensstemmelse med tidsstyresignaler fra FIR-chippen og bufferop-lagrer det modtagne udgangssignal for demodulation, hvorved processorchippen foretager denne demodulering, når den ikke er ved at udføre transkodning og syntetisering.

Opfindelsen nedsætter også fremstillingsomkostningerne ved at 20 anvende en kombination af et langsomt lager, koblet til processorchippen, for oplagring af behandlingskodesignaler, der benyttes af processorchippen, når disse kodesignaler ikke behøver at operere med nul-ventetilstande, og et hurtigt lager, koblet til processorchippen, for midlertidig oplagring af de af processorchippen anvendte behandlingskode-25 signaler, når disse kodesignaler opererer med nul-ventetilstande. Hurtige RAM-lagre (med "zero wait state") og hurtige EPROM-lagre med den samme chiptæthed er meget kostbare. Til reduktion af omkostningerne kan processorkodesignalerne oplagres i et langsomt EPROM-lager (med en eller flere nul-ventetilstande), og når procedurerne skal køres med 30 nul-ventetiistande, kan kodesignalerne overføres fra det langsomme lager til det hurtige lager og benyttes derfra.

Opfindelsen forklares nærmere i det følgende under henvisning til den skematiske tegning, hvor fig. 1 er et blokdiagram over en foretrukken udførelsesform for 4 DK 176895 B1 abonnent-enheden ifølge opfindelsen, fig. 2 et blokdiagram over den FIR-chip, der er indbygget i den i fig, 1 viste udførelsesform, fig. 3 et blokdiagram over den DIF-chip, der er indbygget i den i 5 fig. 1 viste udførelsesform, fig. 4 illustrerer de behandlingsopgaver, der foretages af den processorchip, der er vist i udførelsesformen ifølge fig. 1, og fig. 5 illustrerer de behandlingsrutiner, der er indbefattet i en modembehandlingsopgave, som vist i fig. 4.

10 Fig. 1 viser en foretrukken udførelsesform for abonnentenheden ifølge opfindelsen. Den indbefatter en telefon-interfacekreds 10, en $LIC-(Subscriber Line Interface Circuit) og codec-kreds 11, en processorchip 12, et hurtigt lager 13, et langsomt lager 14, en adressedekoder 15, en FIR-chip 16, en DIF-chip 17, en D/A-konverter 18, en A/D-15 konverter 19, en radio 20, en ringningskreds 21 og en oscillator 22.

FIR-chippen 16, som er en ASIC-chip (Application Specific Integrated Circuit) er koblet til DIF-chippen 17 ved hjælp af linier 23 og 24, til processorchippen 12 gennem en processorbus 25 og linien 26, til A/D-konverteren 19 via linien 27, til SLIC- og codeckredsen 11 via linien 29, 20 til radioen 20 via linien 30 og til ringningskredsen 21 via linien 31.

Telefon-interfacekredsen 10 er forbundet med et telefonapparat 32, der omsætter lydbølger til et taleindgangssignal og omsætter et ta-leudgangssignal til lydbølger.

SLIC- og codeckredsen 11 er forbundet med telefon-25 interfacekredsen 10 for at konvertere taleindgangssignalet til et digitalt indgangssignal i basisbånd, som føres til processorchippen 12.

I en alternativ, ikke-vist udførelsesform kan processorchippen også være direkte forbundet med en UART-sender/modtager (Universal Asynchronous Receiver Transmitter) for skiftevis direkte at modtage di-30 gitale indgangssignaler fra og sende digitale udgangssignaler til en digital I/O-signalkobling.

Processorchippen 12 indbefatter en digital signalprocessor af typen TMS320C25, der foretager transkodning af det digitale basisbånd- 5 DK 176895 B1 indgangssignal i overensstemmelse med en RELP-algoritme (Residual Exci-5 ted Linear Predictive) med henblik på over processorbussen 25 at afgive digitale dataindgangssymboler til udsendelse. Brugen af en digital signalprocessor til udførelse af en RELP-algoritme er beskrevet i ansøg-5 ningen nr. PCT/US85/02168, WO publikations nr. 86/02726, 10 9. maj 1986.

FIR-chippen 16 foretager FIR-filtrering af de digitale indgangssymboler og afgiver over linier 24 I/Q data til DIF-chippen 17.

DIF-chippen 17 interpolerer de filtrerede digitale indgangssymbo- 10 ler, og modulerer et digitalt mellemfrekvent signal med de interpolerede indgangssymboler med henblik på dannelse af et moduleret, digitalt indgangssignal.

D-A-konverteren 18 konverterer det modulerede, digitale indgangssignal til et moduleret analogt indgangssignal.

15 Radioen 20 udsender det modulerede, analoge indgangssignal til grundstationen, og modtager og demodulerer et moduleret, analogt udgangssignal fra grundstationen.

Oscillatoren 22 er en frit svingende oscillator, der afgiver taktsignaler til processor-chippen 12.

20 Forholdet mellem abonnentenheden og grundstationen findes be skrevet i US patent nr. 4 777 633.

A/D-konverteren 19 konverterer det demodulerede, modtagne, analoge udgangssignal til et digitalt udgangssignal, der indeholder digitale udgangssymboler.

25 Ud fra de digitale udgangssymboler foretager processorchippen 12 syntese af et digitalt basisbåndudgangssignal. Syntesen af RELP-transkodede symboler ved hjælp af en digital signalprocessor er også beskrevet i WO-publikationen nr. 86/02726. Processorchippen 12 sørger yderligere for ekko-undertrykkelse som beskrevet i US patent nr. 4 697 30 261.

SLIC- og codeckredsen 11 konverterer det digitale basisbåndudgangssignal til det taleudgangssignal, som telefoninterfacekredsen afgiver til telefonapparatet 32.

Funktionsmæssigt indgår FIR-chippen 16 i en VLSI-kreds (Very 6 DK 176895 B1

Large Scale Integration) med henblik på derved at nedsætte produktionsomkostningerne for abonnentenheden, fordi der herved spares på mange separate mellemstore integrerede kredse.

Der henvises nu til fig. 2. FIR-chippen 16 indbefatter en fanout-5 bufferkreds 33, et internt dekodningsmodul 34, en modtager-samplebufferkreds 35, styre- og statusregistre 36, et dekodningsmodul 37 for ekstern adresse, et "vagthund"-timermodul 38, et modtage-tidsstyremodul 39, et sende-tidsstyremodul 40, et sende-FIR-filter 42, et codec-tidsstyremodul 44 og et styremodul 45 for ringningskreds.

10 FIR-chippen 16 frembringer 45 ms rastermarkering, 11,25 ms slot markering, 16 kHz symboltaktsignal, og sørger for tidsjusteringskredsene, modtage-samplebufferfunktion, sende-symbolbufferfunktion, og frembringer 8 kHz codec-tidsstyresignal og for processor interface dekod-15 ning, ringningstidsstyring, dekodning af ekstern adresse og resetning af vagthund-timer. FIR-chippen 16 sørger for bufferoplagring af to 5-bit sendesymboler på en frekvens på 8 kHz. FIR-chippen 16 konverterer og filtrerer sende-symbolerne til I- og Q-datasymboler, hvor hvert symbol består af 10 bit ved en frekvens på 160 kHz. I- og Q-dataene sammen-20 flettes og overføres til DIF-chippen 17 ved en frekvens på 320 kHz. FIR-chippen 16 sørger også for bufferoplagring af modtage-datasampler ved en frekvens på 64 kHz og fire modtage-datasampler aflæses af proces-sorchippen 12 ved en frekvens på 16 kHz. FIR-chippen 16 frembringer timingtaktsignaler ud fra et ankommende master-taktsignal på 3,2 MHz.

25 Processorchippen 12 synkroniseres på disse datahastigheder ved hjælp af slot- og symbol-interrupt-signaler frembragt af FIR-chippen 16. Strobe- og codec-taktsignalet på 8 kHz til codeckredsen og processoren frembringes af FIR-chippen 16, og synkroniseres med tidspunkterne for de ankommende modtage sampler. FIR-chippen 16 frembringer også 30 styre- og timingssignaler til styring af formen og tidsstyring af det ringningssignal, som tilvejebringes af ringnings-kredsen 21. Vagthund-timermodulet 38 afgiver et reset-signal i de tilfælde, hvor processorchippen 12 ikke udfører instruktioner korrekt.

Fanout-bufferkredsen 33 oplagrer et 3,2 MHz mastertaktsignal, der 7 DK 176895 B1 over en linie 23a modtages fra DIF-chippen 17, et fremskudt (såkaldt "advanced") 3,2 MHz taktsignal, der over linien 23b modtages fra DIF-chippen 17, og et reset-signal der over linien 51 modtages fra vagt-hund-timer-modulet 38. Medmindre andet angives foregår hele tidssty-5 ringen i FIR-chippen 16 ud fra det 3,2 MHz taktsignal, der ankommer over linien 2 3a. Det fremskudte 3,2 MHz taktsignal, der ankommer over linien 23b ligger foran det 3,2 MHz taktsignal, der ankommer over linien 23a med én cyklus af et 21,76 MHz.referencesignal, der er tilstede i DIF-chippen 17. 3,2 MHz taktsignalet udledes fra referencesignalet på 10 21,7 6 MHz i DIF-chippen 17, hvorfor den minimale impulsbredde er på 276 ns. Det fremskudte 3,2 MHz taktsignal fra linien 23b overføres fra bufferkredsen 33 via den indre linie 47 til sende-FIR-filteret 42 og til co-dec-tidsstyremodulet 44. Sende-FIR-filteret 42 er delvis implementeret som et ROM-lager, som er pseudo-statisk og kræver at dets enable-15 indgang er desaktiveret af det fremskudte 3,2 MHz taktsignal over linien 47 mellem successive tilgange.

Hardware-reset-signalet over linien 51 resetter samtlige interne kredse i FIR-chippen 16 og tjener til hardware-resetning af modulerne i fig. 1.

20 De interne taktsignaler er enten bufferoplagrede versioner af det 3,2 MHz mastertaktsignal, der modtages over linien 23a eller opnået ved deling af dette taktsignal.

Dekodningsmodulet 34 giver processor-chippen 12 adgang til de indre funktioner i FIR-chippen 16 med henblik på kontrol af disse funkti-25 oner og fastlæggelse af deres status. Dekodningsmodulet 34 modtager processor-adressesignaler og proces sorstrobesig na ler over bussen 25. Dekodningsmodulet 34 afgiver udgangssignaler på den indre bus 48.

Udgangssignalerne over bussen 48 fra dekodningsmodulet 34 indbefatter et read enable signal til modtage-samplebufferen 35, et kontrol 30 write signal og status read signaler til kontrol og statusregistrene 36, et write signal til sende-FIR-filteret 42, slot- og taktskrivesignaler til mod-tage-timing-modulet 39, et skrivesignal til sende-timing-modulet 40 og styresignaler til sende-FIR-filtermodulet 42 og modtage-samplebufferen 35 og et AM-Strobe-signal, der bringer modtage-timingmodulet 39 til at 8 DK 176895 B1 resette slot-timingen. Til ethvert tidspunkt er der kun et af de respektive læse- eller skrivesignaler over bussen 48 fra intern adressedekodningsmodulet 34, der er aktivt.

Modtage-samplebufferen 35 modtager fire sampler for hver mod-5 tage-symboltid fra A/D-konverteren 19 via linien 27a, med en frekvens på 64 kHz. Den buffer-oplagrer op til to datasymboler, dvs. i alt otte sampler, og den sender sådanne datasampler til processorchippen 12 via processorbussen 25. Modtage-samplebufferen 35 er implementeret i et dual-page RAM. Modtage-samplebufferen 35 modtager et read enable 10 signal over den indre bus 48 fra dekodningsmodulet 34 og et skrive-strobe-signal over en indre linie 49 fra modtage-timingmodulet 39.

Kontrol- og statusregistrene 36 giver processor-chippen 12 mulighed for at kontrollere de indre funktioner i FIR-chippen 16 og tillader processorchippen 12 at aflæse status hos sende-FIR-filteret 42 og mod-15 tage-samplebufferen 35 samt hos andre indre signaler. Styresignalerne leveres af. processor-chippen 12 via processorbussen 25 og statusindikationerne udledes fra forskellige indre moduler i FIR-chippen 16. Statusindikationerne afgives til processor-chippen 12 via processorbussen 25. Status-20 indikationer er: RX Underrun, RX Overrun, TX Underrun, TX Overrun, Start-of-Frame, RX Start of slot, TX symbol Clock, RX Symbol Clock og TX FIR filter Overflow (RX = modtage, TX = sende).

De styresignaler, der fra kontrolregistrene 36 leveres til de indre kredse via den interne bus 48 indbefatter følgende signaler: TX Enable, 25 Modulation

Level, Ringer Enable, Software Reset, Tristate and Watchdog Strobe. Sende-enable signalet angiver begyndelsen af et sende-slot-interval baseret på sende-forsinkelsen som etableres i sende-timingmodulet 40.

Modulation Level-signalet afgives til modtage-timingmodulet 39 og 30 angiver om slot-længden er på 180 eller 360 symboler.

Software-resetsignalet tillader processorchippen 12 at resette de indre funktioner hos FIR-chippen 16.

Tristate-signalet tillader processorchippen 12 at aflåse (disable) udgangene på FIR-chippen 16.

9 DK 176895 B1

Ringer Enable signalet tillader processorchippen 12 at aktivere ringningskredsen 21 on/off. Dette signal former ringningssignalet i en takt på to sekunder og fire sekunder.

Watchdog Strobe tillader processorchippen 12 at resette watch-5 dog-timermodulet for at forhindre hard-ware-resetning i at forekomme.

Processorchippen 12 modtager et RX dock interrupt signal (RXCLKINT) fra modtage-timingmodulet 39 via linien 26c når der er indlæst data i de første fire pladser i dual-page RAM-lageret hos modtage-samplebufferen 35. Processorchippen 12 aflæser så modtage-samplerne 10 fra de første fire pladser i dual-page RAM-lageret via processorbussen 25. På dette tidspunkt indlæses sampler i fire nye pladser af dual-page RAM-lageret med en frekvens på 64 kHz. 16 kHz hændelsen udledes fra 64 kHz hændelsen, hvorved aflæsningen og indlæsningen holdes synkroniserede. Dette sikrer at aflæsnings- og indlæsningsoperationerne 15 ikke forekommer simultant på en hvilken som helst lagerplads og sikrer også passende responstid fra processorchippen 12.

En sende-symbolbuffer i sende-FIR-filteret 42 modtager sendesymboler fra processorchippen 12 via processorbussen 25 og foretager bufferoplagring af op til to sende-symboler. Processorchippen 12 afbry-20 des (interrupt) hveranden sende-symboltid for at skrive to eller flere symboler i sende-symbolbufferen.

Sende-symbolbufferen i sende-FIR-filteret 42 modtager et skrivesignal via den indre bus 48 fra de-kodningsmodulet 34 for intern adresse.

25 Efter hvert sende-clock interrupt-signal (TXCLKINT) på 8 kHz over linien 26a afgiver processorchippen 12 to 5-bit sende-symboler. Dataene er i Gray kodeformat DPSK (Differential Phase Shift Keying). Sende-symbolbufferen afgiver et symbol hvert 16 kHz med henblik på behandling i sende-FIR-filteret 42. Der er dobbelt buffering af disse data på 30 grund af asynkronisme mellem FIR-chippen 16 og processorchippen 12.

Den sidste dataværdi gentages indtil der indlæses nye data. Nul-data kan pa denne måde gentages. Sende-symbolbufferen cleares under et reset.

Under træning sender processorchippen 12 en fast sekvens af 10 DK 176895 B1 symboler til FIR-chippen 16. FIR chippen 16 foretager FIR-filtrering på disse symboler, og afgiver I/Q-par til DIF-chippen 17.

Radioen 20 fører dataene tilbage til A/D-konverteren 19. Samplerne aflæses af processorchippen 12 som i online mode og koefficienterne 5 af det i processorchippen 12 implementerede processor-RX-filter justeres. Den eneste timing der er kritisk for træning genereres af modtage- og sende-timing-modulerne 39, 40.

Modtage-timing modulet 39 frembringer samtlige referenceclock-og strobesignaler til behandling af modtage-symbolerne. Timingen ju-10 steres af processorchippen 12 således at behandlingen kan synkroniseres med de modtage-sampler, der via linien 27a modtages fra grundstationen. Modtage-timingmodulet 39 indbefatter en kreds for modtage-clock-deltiming og en kreds for modtage-slot timing. Formålet med disse to kredse er at synkronisere det modtagende modems timing i pro-15 cessor-chippen 12 med de modtage-sampler, der over linien 27a modtages fra grundstationen, via A/D-kon-verteren 19, og til også at regulere sende-timingmodulet 40 og codec-timingmodulet 44.

Modtage-timing modulet 39 taktstyres på en frekvens på 3,2 MHz, og modtager fra processorchippen 12 via processorbussen 25 følgende 20 styresignaler: AM Strobe signal, RX Slot Clock Write signal og RX Bit Tracking signal.

Modtage-timingmodulet 39 afgiver flere signaler. Et 64 kHz skrive strobe signal afgives over linien 49 til styring af skrivning i modtage-samplebufferen 35, Et 64 kHz A/D-SYNC-strobe signal afgives over lini-25 en 27b til A/D-konverteren 19 med henblik på synkronisering af dennes funktion. Et 8 kHz strobe signal afgives også til codec timing modulet 44 via linien 52. Et 16 kHz modtage-clock interrupt signal (RXCLKINT) over linien 26c og et modtage start-of-slot interrupt signal (RXSOSINT) over linien 26 afgives til processorchippen 12. Et præ-RX slot timing strobe 30 signal afgives over linien 54 til styring af sende-timing modulet 40.

Kredsen til deltiming i modtage-timing modulet 39 sættes af processorchippen 12 for at frembringe RX start of slot interrupt signalet over linien 26b. Processorchippen 12 bestemmer beliggenheden af et "AM hole" (strobe signal) der under indfangningen sendes til grundstati- 11 DK 176895 B1 onen. Når processorchippen 12 detekterer AM-strobe signalet resettes slot timing kredsen i RX-timingmodulet 39 af et resetsignal fra processorchippen 12. Herved bringes frame- og slot-markers til sammenfald med AM-strobe signalet. Frame marker er en 5 15 52,5 us impuls, der forekommer hver 45 ms. Slot marker er en 62,5 us impuls, der gentages hvert 11,25 ms eller 22,5 ms når man opererer i QPSK-mode (Quadrature Phase Shift Keying).

De ankommende modtage-symboler demoduleres af processorchippen 12 og der foretages yderligere timing om nødvendigt. For at ju-10 stere modtage-symbol dock signalet på 16 kHz tvinger processorchippen kredsen til deitiming (bit tracking) til at forkorte eller forlænge 64 kHz strobe signalet med op til halvtreds 3,2 MHz perioder.

Processorchippen 12 overvåger forholdet mellem modtagesymbolerne og rammetiming og sørger for justering af 16 kHz modtage-15 taktsignalet i overensstemmelse hermed. Når modtage-taktsignalet justeres ændres slot- og rammemarkerne også eftersom de afledes fra modtage-taktsignalet.

For at holde det antal PKM-sampler der leveres til eller hidrører fra SLIC- og codeckredsen 11 synkroniseret med rammetiming sørger mod-20 tage-timingmodulet 39 for at styre codec-timingmodulet 44.

Sende-timingmodulet 40 indbefatter en sende-forsinkelseskreds og en sende-tidsstyrekreds. Disse kredse frembringer et sende-dockinterruptsignal (TXCLKINT) der overføres til processorchippen 12 via linien 26a. Sende-timingmodulet 40 synkroniseres med modtage-25 timingmodulet 39 ved hjælp af præ-modtage-5 slottiming strobesigna-let, der af modtage-timingmodulet 39 over linien 54 leveres til sende-timingmodulet og som benyttes til resetning af sendeforsinkelseskredsen som så frembringer sende-slotmarkeren. Timing af sende-clocksignaiet er baseret på det interne 3,2 MHz 10 clocksignal.

30 Processorchippen 12 styrer også sende-forsinkeiseskredsen og sende-timingkredsen ved over processorbussen 25 at afgive sende-dataskrive-styresignaler.

Sende-timingmodulet 40 afgiver et sende/modtage-signal til radioen 20 over linien 30. Dette signal angiver hvorvidt radioen sender eller 12 DK 176895 B1 modtager data.

Sende-timingmodulet 40 styrer også sende-symbolskift, ROM adressering, akkumuleringstiming og I/Q-oplagring for tilførsel til DIF-chippen 17.

5 Sende-timingmodulet 40 afgiver over linien 56 styresignaler for at holde sende-FIR-filteret 42 synkroniseret med sende-symbol- og slottiming. En sådan synkronisering foregår i overensstemmelse med sende-slottimingmarkeren. Efter resetning sørger sende-timingmodulet 40 for aktivt at afgive styresignaler over linien 56 når et sende-slot begynder.

10 Sende-FIR-filteret 42 indbefatter et ROM-lager der udgør et FIR- filter ved at afgive I- og Q-dataprodukter, som svar på adressering af ROM-lageret ved søgning efter en kombination af modtage-symboler, der over processorbussen 25 modtages fra processorchippen 12 og SINUS- og COSINUS- koefficient-counts, som hidrører fra en tæller i sen-15 de-FIR-filtermodulet 42. Sende-FIR-filteret 42 akkumulerer seks sekventielle I- og Q- data produkter, og oplagrer resultaterne for tilførsel til DIF-chippen 17 via linien 24a.

Den minimale frekvens der kræves til operation af sende-FIR-filteret 42 bestemmes af symbolfrekvensen (16 kHz) ganget med antal-20 let af I- og O-sampler (2) ganget med antallet af koefficienter (10) ganget med antallet af "taps" (6) = 1,92 MHz. Masterclockfrekvensen på 3,2 MHz opfylder dette krav om minimal frekvens. Der adderes venteperioder for at kompensere for en hurtigere udførelse.

Sende-timingmodulet 40 taktstyres på 3,2 MHz som bestemmer en 25 tilstandsperiode. Da denne taktfrekvens er større end det fornødne minimum på 1,92 MHz frembringer sende-FIR-filteret 42 signaler i de første seks af ti tilstandsperioder.

Hvert nyt sende-symbol skal indlæses i en cirkulær buffer i sende-FIR-filteret 42 med en frekvens på 16 kHz. Det nye sende-symbol og de 30 foregående fem sende-symboler oplagres i den cirkulære buffer. Det ældste sende-symbol droppes når et nyt sende-symbol skiftes ind. Sende-FIR-filteret 42 afgiver signaler med en frekvens på 320 kHz. Fra hvert sende-symbol frembringes der ti I-dataværdier og ti Q-dataværdier. Den nedenfor viste tabel 1 angiver hvorledes I-, Q- og nul- 13 DK 176895 B1 information kan udledes fra hver 5-bitværdi.

BITI BIT 2 BIT 3 BIT 4 BIT 5

I&QLSB I&Q I MSB Q MSB NUL

Dataene i den cirkulære buffer cirkulerer hver 6. tilstand ud af 10.

Et ny sende-symbol og de fem foregående sende-symboler befinder sig i den cirkulære buffer i tyve af disse ti tilstandsperioder. Koefficientdelen 5 af ROM-adressen øges også hver sjette tilstandsperiode ud af ti. En akkumulator i sende-FIR-filteret 42 adderer resultatet af hvert I-dataprodukt fra ROM-lageret for hver af de seks tilstandsperioder. Derfor deares akkumulatorregisteret for den første addition og hvert successivt additionsresultat klokkes ind i et feed back register i akkumula-10 toren, således at det kan adderes til det nye produkt der søges. Nar der er foretaget seks additioner klokkes resultatet i et udgangsskifteregister. Den samme proces foregår for de samme koefficienter og Q-dataprodukterne fra ROM-lageret for hvert sende-symbol.

ROM-adresselinierne tillader søgning efter tres COS-koefficienter 15 og tres SIN-koefficienter for fire mulige I/Q-dataindekser. Dette kræver syv adresselinier for koefficienter og to adresselinier for I/Q-data. Udgangssignalet fra FIR-filteret kræver 10 bit. Der kræves to ekstra bit for at opretholde nøjagtigheden i brøkdelen af opslagsværdien. Dette indebærer at ROM-lageret har en størrelse på 512 x 12. Den mest betyden-20 de bit af I/Q-dataindeks føres uden om ROM-lageret til en 1-komplement-kreds, der tvinger ROM-lagerets udgangssignal til at blive inverteret eller ikke-inverteret.

Hvis symboladresseringen til ROM-lageret er et nul-symbol, styrer nul-bitten fire af de syv koefficientadresselinier. Da der til søgning efter 25 koefficieter benyttes syv adresselinier er der således skabt 128 pladser.

Der er kun behov for 120 koefficienter, Der er derfor otte pladser, der ikke benyttes. På disse pladser oplagres der nulværdier, således at nulinformation nemt kan udtages fra ROM-lageret.

En 2-komplement-funktion implementeres ved at bruge 1-30 komplement og overføre et logisk 1 i den efterfølgende adder. Adderens udgang er ført tilbage til indgangen til adderen for fire successive additioner gennem en multiplekser til et udgangs-skifteregister. Udgangs- 14 DK 176895 B1 signalet afrundes ved at der kun benyttes de ti øvre bit. Udgangssignalerne fra sende-FIR-filterets cirkulære buffer nulstilles efter et reset.

Dette tillader behandling af nul-information indtil nye sende-symbol-værdier indlæses. I-data behandles først, efterfulgt af Q-data.

5 Sende-clock-interrupt signalet forekommer kun under et sende slot. Processoren ved ikke hvornår et sende-slot begynder eller ender, kun ved at reagere på dette interrupt-signal. Signalet har aktivt lav værdi i en periode af 3,2 MHz clocksignalet for herved at sikre at interrupt ikke er aktivt når det er blevet anvendt. Sende-clock interruptsig-10 nalet forekommer i hveranden symboltid (16 kHz/2).

Modtage-clock interrupt signalet forekommer for en komplet ramme, Prosessorchippen 12 maskerer dette interruptsignal ved at bruge modtage-slot markeren som maske. Modtage-clock interrupt signalet er aktivt på lav værdi i én cyklus af 3,2 MHz clocksignalet.

15 Modtage-start af slot-interruptsignalet forekommer hvert 11,25 ms og har aktiv lav værdi i én cyklus af 3,2 MHz clocksignalet.

Hvert interrupt signal skifter til inaktivt høj tilstand ved resetning.

Codec-timingmodulet 44 frembringer timing-strobesignaler, og sender det fornødne clocksignal via linier 29 til SLIC- og codeckredsen 20 11 for at bevirke overføring af data mellem codeckredsen og proces soren ved en frekvens på 8 kHz. Codeckredsen 11 modtager og sender 8 bit af data hver 8 kHz. Codec-timing-modulet 44 afgiver et codec-clocksignal over linien 29a og et codec-synk signal over linien 29b. Co-dec-clocksignalet over linien 29a frembringes med en frekvens på 1,6 25 MHz, opnået ved at dele det fremskudte 3,2 MHz clocksignal med 2. En 8 kHz impuls fra en 3,2 MHz periode modtages fra modtage-timingkredsen 39 og "genklokkes" for at forekomme i en 1,6 MHz periode, således at der herved opnås sikkerhed for at det forekommer på forflankene af 1,6 MHz clocksignalet. Med disse to signaler udføres over-30 føringen af PKM-dataene mellem codeckredsen 11 og processorchippen 12. Dette tillader synkronisering af abonnentets PKM-data med grundstationens PKM-data.

Ringer-komtrolmodulet 45 reagerer på et ring enable-kontrolsignal der hidrører fra processorchippen 12 og leveres af kontrol· og statusre- DK 176895 B1 15 gisteret 36 over den indre bus 48, ved at frembringe et firkantsignal på 20 Hz over linien 31a og to fasestyresignaler på 80 kHz, nemlig PHASEA over linien 31b og PHASEB over linien 31c, hvilke signaler leveres til ringningskredsen 21. Firkantsignalet på 20 Hz over linien 31a styrer po-5 lariteten af den ringningsspænding der af ringningskredsen 21 leveres til telefon-interface-kredsen 10. Fasesignalerne på 80 kHz over linierne 31b og 31c styrer den impulsbreddemodulerede forsyning i ringnings-kredsen 21.

Et reset eller et SLIC-ringningsordresignal over linien 29c fra SLIC-10 delen af SLIC- og codeckredsen 11 afbryder eller overtager funktionen af disse signaler over linier 31a, 31b og 31c efter at ring enable signalet fra processorchippen 12 har aktiveret disse linier. Dette sikrer, at ringningen er afbrudt, hvis der forekommer et reset eller hvis telefonrøret er taget fra sin gaffel.

15 Da ringningskredsen 21 frembringer en høj spænding og forbruger en vis effekt frembringes dette spændingssignal kun når processorchippen 12 forlanger det.

Dekodningsmodulet 37 for ekstern adresse frembringer chip-select-signaler over processorbussen 25, hvilke signaler af processor-20 chippen 12 benyttes til adgang til DIF-chippen 17, UART-hardware (Universal Asynchronous Receiver Transmitter), og de langsomme EPROM-lagre 14 i separate, distinkte adressesegmenter. Processorchippen 12 afgiver otte MSB-adresse-linier, data space- og program space-signaler.

Disse signaler dekodes til frembringelse af de passende chip-5 select-25 signaler.

Vagthunden-timermodulet 38 frembringer over linien 51 en hard-ware-resetimpuls, der resetter alle FIR-chipmoduler 16 og alle abon-nentenhed-moduler i fig, 1. Vagthunden-timermodulet 38 frembringer en impuls, hvis ikke den indenfor en periode på 512 ms resettes af 30 vagthund-strobesignalet, som kontrol- og statusregistrene 36 afgiver over bussen 48, DIF-chippen 17 har forbindelse med processorchippen 12 via processorbussen 25, med FIR-chippen 16 via linien 23 og 24, med D/A-konverteren 18 via linien 71 og med en oscillator i radioen 20 via linien 72.

16 DK 176895 B1

Oscillatoren i radioen 20 afgiver et master-clocksignal på 21,76 MHz til DIF-chippen 17 via linien 71.

Der henvises nu til fig. 3. DIF-chippen 17 indbefatter en clockgene-5 rator 60, et processor dekodningsmodul 61, et FIR-chip interfacemodul 62, en in-terpolator 63, et styreregister 64, afstemningsregistre 65, en DDS fase akkumulator 66 (Direct Digital Synthesizer), et DDS SIN- og COS-generatormodul 67, en modulator 68 og en støjformer 69. DDS faseakkumulatoren 66 og DDS SIN- og COS-generatoren 67 danner til-10 sammen en DDS-synthesizer til digital syntetisering af et digitalt mellemfrekvent signal.

DIF-chippen 17 er en ASIC-chip (Application Specific Integrated Circuit), der er konfigureret som processordatalager.

DIF-chippen 17 opererer i en af to operations-modes, en mode 15 med moduleret bærebølge, og en mode med ren bærebølge. I mode med moduleret bærebølge indlæses basisbånddata i i/Q-domæne, og disse data benyttes til at modulere den rene bærebølge som frembringes af DDS funktionen i DIF-chippen 17. I mode med rent bærebølge ses der bort fra indlæste basisbånddata,. og en umoduleret bærebølge 20 fra DDS synthesizeren leveres til D/A-konverteren 18.

Taktgeneratoren 60 frembringer samtlige tidsstyre- og taktsignaler til DIF-chippen 17 og den frembringer også taktsignalet på 3,2 MHz og det fremskudte taktsignal på 3,2 MHz, hvilke signaler tilføres FIR-chippen 16 over linierne 23a og 23b. De to primære tidsstyresignaler, 25 der benyttes i DIF-chippen 17 er et 21,76 MHz taktsignai og et 2,56 MHz gate styresignal for interpolation. 3,2 MHz taktsignalet benyttes internt til skiftning af I- og Q-dataene fra FIR-chippen 16 til FIR-interfacemodulet 62 via linien 24a.

Taktgeneratoren 60 foretager bufferoplagring af det fra oscillatoren 30 i radioen 20 over linien 72 modtagne 21,76 MHz taktsignal og afgiver det bufferoplagrede 21,76 taktsignal over linien 71a. En sådan bufferoplagring foretages for at sikre tilstrækkelig styremulighed for interne funktioner og for at minimere skævheden i taktstyringen. Det bufferoplagrede 21,76 MHz taktsignal skaber også taktsignal for D/A-konver- 17 DK 176895 B1 teren 18 og andre eksterne kredse.

Taktgeneratoren 60 skaber 3,2 MHz taktsignalet ved at dele 21,76 MHz taktsignalet med 6 og med 8 i følgende sekvens: 6-8-6-8-6, hvilket sikrer en gennemsnitlig delingsfaktor på 6,8 (21,76 : 6,8 = 3,2). Virk-5 ningen af denne variation pr. cyklus er en minimal periode på 276 ns og en maksimal periode på 368 ns. En fremskudt version af 3,2 MHz taktsignalet frembringes også som det fremskudte 3,2 MHz taktsignal over linien 23b. Begge taktsignaler er identiske, bortset fra at ROM deselect signalet over linien 2 3b ligger én cyklus af 21,76 MHz taktsignalet foran 10 3,2 MHz taktsignalet over linien 23a.

Taktgeneratoren 60 skaber 2,56 MHz gate signalet over den indre linie 74 ved at dele 21,76 MHz taktsignalet med 8 og 9 i en kontinuert sekvens (8-9-8-9-...), hvorved der opnås en gennemsnitlig delingsfaktor på 8,5 (21,76 : 8,5 = 2,56 MHz). Dette signal benyttes af interpolatoren 15 63 og modulatoren 68,

Processor dekodningsmodulet 61 giver processoren mulighed for at styre samtlige indre funktioner i DIF-chippen 17. Processordekodningsmodulet 61 dekoder processor adresser og processor strobesigna-ler, der modtages fra dataspace via processorbussen 25 for at skabe in-20 dre skrivestrobesignaler, der over den indre bus 76 føres til styreregisteret 64 og til afstemningsregistrene 65 for at processor chippen 12 kan skrive styre- og konfigurationsdata. Til enhver tid er der kun én udgang fra processordekodningsmodulet 61 der er aktiv. Processoradresserne bestemmer hvilket udgangssignal frembringes. Hvis en funktion i 25 DIF-chippen 17's adressespace vælges, er der et aktivt chip select-signal over linien 24c fra FIR-chippen 16.

FIR interface modulet 62 modtager fra FIR-chippen 16, over linien 24a, I- og Q-samplerne i serielt format og konverterer dem til 10-bit parallelt 30 format, hvori de over linien 77 tilføres interpola-tormodulet. I-, Q-cfatesignalet fra FIR-chippen 16 over linien 24b benyttes til sondring mellem I-data og Q-data. FIR-interface modulet 62 trækker tidligere I-og Q-sampler fra nuværende sampler for at skabe A I og A Q-sampler, der så skiftes fire pladser til højre (: 16) til dannelse af det korrekte 35 inkrement for interpolatormodulet over linien 78. Da FIR- 18 DK 176895 B1 krement for interpolatormodulet over linien 78. Da FIR-interfacemodulet 62 leverer data til interpolatoren 63 sender FIR-in terfacemodulet 62 et syne signal til taktgeneratoren 60 med henblik på synkronisering af den 2,56 MHz gate impuls der afgives over linien 74.

5 Interpolatoren 63 akkumulerer Δ I, Q ved en frekvens på 160 kHz x 16 = 2,56 MHz, og afgiver interpolerede I- og Q-sampler til modulato-ren 68 over linier henholdsvis 80 og 81. Interpolatoren 63 udfører en 16 ganges lineær interpolation med henblik på reduktion af de 160 kHz samplingsfejl, der er tilstede i de fra FIR-chippen 16 modtagne basis-10 bånddata.

Interpolatoren 63 akkumulerer successivt Δ I og Δ A Q-samplerne med henblik på frembringelse af et udgangssignal pa 2,56 MHz. Ved enden af en akkumulations-cyklus (16 iterationer) skulle udgangssignalet fra interpolatoren være lig med de nuværende I- og Q-sampler. Dette er 15 kritisk eftersom den næste akkumulationscyklus begynder med de nuværende data. For at sikre, at dataene er korrekte føres de nuværende I- og Q-data under den sidste akkumulationscyklus direkte til interpola-torens udgangsregister i stedet for til udgangen på adderen (som bør have de samme data).

20 Styreregistrene 64 benyttes til styring og konfiguration af DiF- chippen 17 og til udvælgelse af operationsmode. Processorchippen 12 foretager indlæsning i samtlige styreregistre 64 via processorbussen 25.

Der er tre styreregistre 64. Det første styreregister får tilført et CW MODE signal, et AUTO TUNE H-L signal og et AUTO TUNE L-H signal. Det 25 andet styreregister får tilført Net SIGN SELECT signal, et OUTPUT CLOCK PHASE SELECT signal, et INTERPOLATOR ENABLE Signal, et SERIAL PORT CLOCK SELECT signal, et SERIAL/PARALLEL MODE SELECT signal og et QUADRATURE ENABLE signal. De styrefunktioner, der knyttes til disse signaler beskrives nærmere senere, ved enden af beskrivelsen af 30 de andre moduler hos DIF-chippen 17.

Det tredje styreregister låser op for og specificerer koefficienterne for støj formeren 69.

Der er tre 8-bit afstemningsregistre 65 til oplagring af 24 bit af fa-seinkrementdata for at specificere frekvensen af den direkte digitale 19 DK 176895 B1 synthesizer. Herved dannes der et afstemningsord på 24 bit, hvilket giver en frekvensopløsning på (sampiefrekvens)/224 = 21,76 MHz/224 » 1,297 Hz. Synthesizerens udgangsfrekvens er lig med opløsningen ganget med 24-bit afstemningsordet.

5 Processorchippen 12's indlæsning i afstemningsregistrene 65 foregår via processorbussen 25. Afstemningsordet oplagres 2 gange i afstemningsregistrene 65 således at processorchippen 12 er i stand til i disse registre frit at indlæse data uden indvirkning på den aktuelle DDS-operation.

10 Afstemningsorden overføres fra buffer-afstemningsregistrene til udgangsafstemningsregistre hver gang der afgives en TUNE-ordre som synkroniseres med 21,76 MHz taktsignalet for at skabe synkron overføring.

DDS faseakkumuiatoren 66 udfører en modulo 224 akkumulering af 15 faseinkrementet, som afstemningsregistrene 65 afgiver over linien 82. Udgangssignalet fra faseakkumulatoren 66 repræsenterer en digitaliseret faseværdi, der over linien 83 afgives til DDS SIN- og COS-generatoren 67. DDS SIN- og COS-generato-ren 67 frembringer en sinusfunktion. En DDS synthesizer arbejder efter det princip, at en digita-20 liseret bølgeform kan tilvejebringes ved akkumulering af faseændringer på en højere frekvens,

Afstemningsordet som er forskelligt for hver abonnentenhed repræsenterer en faseændring til faseakkumulatoren 66. Udgangssignalet fra akkumulatoren 66 kan række fra 0 til 224-l. Dette interval repræsen-25 terer en faseændring pa 360°. Selvom akkumulatoren 66 fungerer i standard binært format, kan denne digitaliserede faserepræsentation indlæses i en bølgesignalgenerator til frembringelse af en vilkårlig bølgeform. I DIF- chippen 17 frembringer DDS SIN- og COS-generatorerne 67 SIN- og COS-funktioner over linierne henholdsvis 84 og 85.

30 Perioden af bølgeformfunktionen er baseret på den tid der kræves til udførelse af summationen til akkumulatorens øvre grænse (224-l).

Dette betyder, at hvis der er skabt et stort faseinkrement vil denne grænse nås hurtigere. Hvis der omvendt er skabt et lille inkrement kræves der længere tid. Faseakkumulatoren 66 udfører en enkelt summa- 20 DK 176895 B1 tion af det tilførte faseinkrement, svarende til følgende ligning: FT=Z".,F* (1) hvor n er antallet af iterationer, og Φ^ er blot de data, der over linien 82 hidrører fra afstemningsregistrene 65.

I den her beskrevne udførelsesform for DIF-chippen 17 er vaerdien 5 af Φτ på grund af akkumulatorlængden begrænset til et maksimum på 224. Derfor kan den aktuelle fase defineres af følgende ligning: F,=(Ft-i+FmC)modul°224 (2)

Da akkumuleringstakten er fastlagt af 21,76 MHz mastersignalet kræver en komplet cyklus 224/ΦίΓΚ iterationer, der hver har en periode på 1/21,76 MHz. Den komplette cyklus kræver derfor en tid på: 234 21,67MHz-Oinc 10 Da denne periode repræsenterer en cyklus på 360° repræsenterer den reciprokke værdi af udtrykket en frekvens. DDS-frekvensen udtrykkes derfor . 21,67MHz-F.

fp« -“ (3) I DDS SIN- og COS-generatormodulet 67 tilvejebringes SIN- og COS- bølgeformerne således, at en kompleks sammenblanding kan ud-15 føres i modulatoren. Hver bølgeform tilvejebringes ved hjælp af to opslagstabeller for henholdsvis grov og fin vurdering af bølgeformen. De to værdier adderes til dannelse af sammensatte 12-bit, 2-komplement, SIN- og COS-dataudgangssignaler over linierne 84 og 85. Opslagstabellerne er implementeret i ROM-lagre, der adresseres af den fjortende 20 mest betydende bit af signalet fra DDS faseakkumulatoren 66 via linien 83.

Det er hensigtsmæssigt at have så meget fase- og amplitudeopløsning som praktisk muligt. Med denne form for DIF-chippen 17 er der i bølgeformgeneratorkredsen skabt 14 bit af faseindgangssignal og 25 12 bit af amplitude-dataudgangssignal. Hvis man til frembringelse af disse data skulle anvende en "rå kraft-løsning" vil der være behov for tabeller med meget stor kapacitet til frembringelse af samtlige mulige 21 DK 176895 B1 fase- og amplitudeværdier (f.eks. 16k-ord x 12 bit hver). For at minimere tabelstørrelsen udnytter DIF-chippen 17 kvadratsymmetri og trigonometrisk dekomponering af udgangsdataene.

Da SIN- og COS-bølgeformerne har kvadrantsymmetri benyttes de 5 to mest betydende bit af fasedataene til at afspejle et enkelt kvadrant-datum i forhold til X- og Y-aksen. For SIN-funktionen er amplituden af bølgen i intervallet fra p til 2p lig med amplituden i intervallet fra 0 til p, med minusfortegnet. For COS-funktionen er amplituden af bølgen i intervallet p/2 til 3p/2 lig med amplituden i intervallet 3p/2 til p/2, med 10 minusfortegnet. De to mest betydende bit af fase-akkumulatoren specificerer kvadranten (00->l, 01->2, 10->3, ll->4). For SIN-funktionen benyttes den mest betydende bit af fasedataene til at negere de positive data, der tilvejebringes i de første to kvadranter. For COS-funktionen anvendes der en eksklusiv-OR på de to mest betydende bit af fasedata-15 ene for at negere de positive data der tilvejebringes i kvadranterne 1 og 4. Den ovenfor beskrevne teknik medfører at kravene til lagerkapacitet reduceres med en faktor 4. Der kræves dog stadigvæk et lager på 4k ord x 12 bit. For yderligere at reducere tabelstørrelsen, foretages der 5 trigonometrisk dekomponering på basis af vinkelværdierne. Man anven-20 der følgende ligning: sinT =sin(F, +F ,) = sinF [COsF , -fsinF 2cosF, (4)

Ved at skrive Φ2<< Φ, opnår man følgende tilnærmelse: sinT « sinF, -I- sinF ,cosF i (5)

Det er ikke nødvendigt at anvende samtlige bit i Φι nar man kalku- Λ lerer det andet led i ligningen, hvorfor Φι er et subsæt af Φι

Til frembringelse af COS-funktionen kan man anvende den samme 25 tilnærmelse eftersom cosT =sin(T + p/2) (6)

A

Dette resulterer i en modifikation af variabierne Φ] og Φι når man kalkulerer COS-funktionen. De data, der er oplagret i COS ROM-lagrene inkorporerer den ene vinkelmodifikation således at der ikke er behov for 22 DK 176895 B1 ændringer til fasedataene.

Modulatoren 68 blander de interpolerede I- og Q-sampler over linierne 80 og 81 med det digitale mellemfrekvenssignal, der repræsenteres af de komplekse SIN- og COS-funktionsdata over linierne 84 og 85 5 med henblik på over linien 87 at afgive et moduleret digitalt mellemfrekvenssignal.

De interpolerede I, Q-sampler og DDS udgangssignalet blandes digitalt ved hjælp af to 10 x 12 multiplikatorer. Udgangssignalerne fra denne blandingsproces opsummeres derefter i en 12 bit adder med 10 henblik på dannelse af en moduleret bærebølge. Det er muligt at ændre operationen af modulatoren 68 ved at tvinge samtlige I-input til at være på 0 og samtlige Q-input til at være på 1. Virkningen af dette er at den ene multiplikator afgiver samtlige nuller, medens den anden kun afgiver signalet fra DDS SIN-, COS-generatoren 67. Summen af disse, to signals ler giver et umoduleret digitalt mellemfrekvenssignal.

Modulatoren 68 skaber et moduleret digitalt mellemfrekvenssignal over linien 87 i overensstemmelse med følgende ligning: f(t) = I-cos(0(/)) + Q-sin(<I>(r)) (7) 12-bit udgangssignalet fra DDS SIN- og COS-generatoren 67 ganges med de interpolerede 10 bit I og Q-sampler fra interpolatoren 6 3 20 for at frembringe to 12 bit produktsignaler. Disse to produktsignaler adderes så (kombineres) til dannelse af et moduleret 12 bit udgangssignal over linien 87.

Da både I-multiplikatoren og Q-multiplikatoren tilvejebringer 12 bit kan der være overløb når deres udgangssignaler kombineres. Det er 25 derfor nødvendigt at sikre, at størrelsen af den vektor, der tilvejebringes af I og Q aldrig overskrider 1 (det antages at |I|,|Q| er brøkværdier <1), Hvis dette ikke er tilfældet kan der være overløb hos modulatorad-deren.

Støj formeren 69 frembringer et filtreret, moduleret eller umodule-30 ret, digitalt mellemfrekvenssignal over linien 71b til D/A-konverteren 18. Støj formeren 69 er indrettet til at nedsætte mængden af støjeffekt i udgangsspektret som skyldes amplitudekvantiseringsfejl.

Støjfilteret 69's funktion baserer sig på det forhold, at kvantise- 23 DK 176895 B1 ringsstøjen er en normal tilfældig proces, og at processens spektrale ef-fekttæthed er konstant over frekvensbåndet. Det ønskede udgangssignal er overlejret på denne kvantiseringsstøj. Støjformeren er et enkelt FIR-filter med multiple udtag. Filteret skaber et nul, der nedsætter 5 kvantiseringsstøjeffekten i en vis del af frekvensbåndet. Nar det ønskede signal overlejres på det filtrerede støj spektrum øges det effektive SQNR.

FIR-filterets overføringsfunktion er: H(z) = 1 + bz"1 - z-2 (8)

Et 2-addertrin danner en anden udtagsværdi af b i området fra 10 +1,75 til -1,75 (i binær vægt af 0, 0,25, 15 0,50, 1,0) som flytter nul værdien af filterets over udgangsfrekvensbåndet således at den kan placeres så tæt op ad den ønskede udgangsfrekvens som muligt med henblik på maksimal SQNR-performance.

Nul-frekvensen kan kalkuleres ved at finde Rødderne i den ovenfor 15 angivne ligning i z-planet, Rødderne er et kompleks konjugeret par, der befinder sig pi enhedscirklen. Nul-frekvensen gives af relationen:

T

^nuU — ^sampling (9) hvor Θ er vinklen til rodværdien i det øvre halvplan. Den konjugerede rod giver nul-værdien ved afspejling i forhold til Nyquist-frekvensen.

Tabel 2 er en liste over nul-frekvenser, som fås fra det andet væg-20 tede binære udtag. Hvis vi siger at b3, b2 og bl svarer til vægtværdierne 1,0, 0,5, 0,25, betyder symbolet ,,+" at udtagsværdien er lig med vægten, symboletat udtagsværdien er den negative værdi af vægten, og "0" betyder at udtagsværdien ingen vægt har. Nogle af nulværdierne er lig med værdierne af andre kombinationer, blot fordi de 25 mulige kombinationer somme tider overlapper hinanden, f.eks. 1,0 + 0,5 - 0,25 = 1,0 + 0,0 + 0,25). fsamPie er 1,00.

TABEL 2 b3 b2 bl_ffnul)_ffalias) 0 0 0 0,250 0,750 0 0 - 0,269 0,731 24 DK 176895 B1 0 0 + 0,230 0,770 0 + 0 0,210 0,790 0 + + 0,188 0,812 0 + - 0,230 0,770 0 - 0 0,290 0,710 0 - + 0,269 0,731 0 - - 0,312 0,688 + 0 0 0,167 0,833 + 0 - 0,188 0,812 + 0 + 0,143 0,857 + + 0 0,115 0,885 + + + 0,080 0,420 + + - 0,143 0,857 + - 0 0,210 0,790 + - + 0,188 0,812 + - - 0,230 0,770 - 0 0 0,333 0,667 - 0 - 0,357 0,643 - 0 + 0,312 0,688 - + 0 0,290 0,710 - + + 0,269 0,731 - + - 0,312 0,688 - - 0 0,385 0,615 - - + 0,357 0,643 - - - 0,420 0,580

Al timing udledes fra 21,76 MHz taktsignal over linien 71a.

De funktioner, der knytter sig ti! signalerne i styreregistrene 64 5 skal nu beskrives nærmere.

Nar CW MODE signalet er sat, er I-indgangssignalet til den pågældende multiplikator i modulatoren 68 overalt på nul, medens det tilsvarende Q-indgangssignal overalt er på 1. Nettovirkningen er at der tilvejebringes en umoduleret bærebølge. Denne funktiondobbeltbuffers og 10 de indlæste data bliver inaktive indtil der afgives en TUNE-ordre.

25 DK 176895 B1 INTERPOLATOR ENABLE-signalet låser op for I, Q-samplerne til xl6 interpolatoren. Hvis ikke INTERPOLATOR ENABLE signalet er sat, føres I, Q-dataene direkte til multiplikatoren.

Den fornødne eksterne lagerfunktion for operation af processor-5 chippen 12 skabes af et hurtigt lager 13 og et langsomt lager 14. Det hurtige lager 13 adresseres af en adressedekoder 15. Det hurtige lager 13 er et maske-lager i form af et RAM-lager med nul-ventetilstande. Det langsomme lager 14 er et EPROM-lager med to ventetilstande. Det langsomme lager 14 er koblet til processorchippen 12 for at oplagre behand- 10 lingskodesignaler, som processorchippen benytter når disse kodesigna-ler ikke behøver at operere med nul-ventetilstande. Det hurtige lager er koblet til processorchippen 12 for midlertidigt at oplagre behandlingsko-designaler som processorchippen 12 benytter når disse kodesignaler opererer med nul-ventetilstande. Når der skal køres procedurer med 15 nul-ventetilstande kan kodesignaiet overføres fra det langsomme lager 14 til det hurtige lager 15 hvorfra det udnyttes. Sådanne procedurer indbefatter interrupt-service rutiner, symboldemodulering, RCC-indfangning (Radio Control Channel) BPSK-demodulering (Binary Phase Shift Keying), samt tale- og databehandling.

20 Processorchippen 12 er en digital signalprocessor af typen TMS320C25, der udfører fire hovedopgaver: subscriber control task (SCT) 91, channel controltask (CCT) 92, signalbehandlingstask (SPT) 93, og modem processing task (MPT) 94, jfr. fig. 4. Disse fire opgaver kontrolleres af et overvågningsmodul 95. SCT-opgaven vedrører telefon-25 interface og behandling af opkald på højt niveau. CCT-opgaven vedrører funktion og timing af modemet, og RELP-operationen (Residual Exci-ted Linear Predictive), og sørger for justering af effektniveauet og sendetiming, afhængigt af anmodninger fra grundstationen. SPT-opgaven er at udføre RELP-funk-tionen, undertrykkelse af ekko og frembringelse af 30 tonesignaler. Overvågningsmodulet kalder disse fire opgaver op sekventielt, og kommunikerer med dem via styreord.

SCT 91 har højniveau-styrefunktionen i abonnentenheden, hvilken funktion har tre primære operationsmodes: tomgang, tale og abort.

SCT skifter til tomgangs-mode efter indkobling af udstyret og hol- 26 DK 176895 B1 der sig i denne tilstand indtil der er skabt tateforbindelse. Nar det befinder sig i tomgangs-mode overvåger SCT abonnentens telefoninterfaces aktivitet, og svarer på grundstationens anmodning som modtages over radiostyrekanalen RCC.

5 SCT's primære funktion er at styre abonnentenheden i opretningen og nedbrydningen af teleforbindelser over en radiokanal. Inden enheden kan være i stand ti! at foretages sig et vilkårligt opkald, skal den dog finde den korrekte grundstation. SCT bestemmer hvilken RCC-frekvens skal benyttes, og sender informationen om frekvensen til CCT-kredsen.

10 Initialiseringen af en kommunikationskanal mellem en abonnentenhed og grundstationen findes beskrevet i US patentansøgning nr. 07/070.970 - indleveret 8. juli 1987.

Når abonnentenheden har fået synkronisering med radiostyrekanalen RCC kan den oprette et opkald ved over radiostyrekanalen at ud-15 veksle meddelelser med grundstationen og ved at overvåge og sætte hardwaresignaler på telefoninterfacen. Under en sådan opretning af et opkald har man en række hændelser, der beskrives kort herefter.

Et opkald begynder med at abonnenten tager røret fra for at igangsætte en serviceanmodning. SCT sender CALL REQUEST-20 meddelelse til grundstationen. SCT modtager CALL CONNECT-meddelelse. SCT giver CCT besked om at prøve på at få synkronisering på den talekanal, som tildeles via CALL CONNECT-meddelelsen. CCT prøver på at få synkronisering på talekanalen. Abonnenten modtager en ringetone fra centralen. Opkaldproceduren er afsluttet. Centralen sørger 25 for resten af opkaldafslutningen.

Den normale procedure for opkaldafslutning er følgende. SCT modtager en PAGE meddelelse fra grundstationen. SCT svarer med CALL ACCEPT. SCT modtager CALL CONNECT-meddelelse. SCT giver CCT besked om at forsøge synkronisering på den talekanal, der er tildelt via 30 CALL CONNECT-meddelelsen, CCT forsøger at opnå synkronisering på denne talekanal. SCT igangsætter ringegeneratoren for at sende ringetonen til den lokale sløjfe. Abonnenten tager røret fra gaflen. Opringningen standses og teleforbindelsen er etableret.

SCT-opgaven tager sig af operationerne til opretning og nedbryd- 27 DK 176895 B1 ning af opkald som en såkaldt "finite state machine".

Hvis det lykkes at indfange en talekanal går SCT over til tale-mode, og udfører et meget begrænset sæt af hjælpefunktioner/ SCT-processorindlæsningen holdes nu på et minimum for at sikre maksimal 5 processortiigængelighed for at algoritmer for RELP-talekompression, ekko undertrykkelse og modem behandling.

SCT skifter over til abort-mode når der er mislykket forsøg på opkald eller når der er en uventet opkaldnedbrydningssekvens. I abortmode sendes der ny ordre til apparatet. SCT overvåger abonnent-10 telefon interface for manglende forbindelse (telefonrøret ikke lagt på i lang tid), hvorefter abonnentenheden skifter over til tomgangsmode. Grundstationens anmodninger over radiostyrekanalen afslås indtil manglende forbindelse er detekteret.

CCT 92 opererer som link level channel controller i basisbånds-15 software. CCT har tre fundamentale tilstande: RCC-operation, refinement og taleoperation.

Nar udstyret kobles ind skifter CCT over til RCC-operationstilstand for at søge efter og derefter anvende RCC-kanalen. RCC-operationen indbefatter føl-gende funktioner: AM hole control, overvågningssynkro-20 nisering og modemopgave-status, justering af radiokanaltiming, filtrering af modtage-RCC-meddelelse, formattering af sende-RCC-meddelelse, overvågning af PKM buffer I/O og behandling af forbindelsesinformation.

Efter etablering af en taleforbindelse går CCT over til finjustering 25 af modemets timing. Finjusteringen indbefatter følgende funktioner:

Tolkning af og reaktion på såkaldte "refinement bursts", dannelse og formattering af sende-refinement bursts, fremsendelse af meddelelser til SCT efter behov, overvågning af modemstatus og overvågning af PKM buffer I/O.

30 Efter finjustering indleder CCT taleoperation der indbefatter føl gende funktioner: Frembringelse af signaleringskodeord, dropout recovery, overvågning af synkronisering og modemstatus og overvågning af PKM buffer I/O.

CCT 92 har tre fundamentale operationstilstande: Tomgang, finju- 28 DK 176895 B1 stering og tale. Herefter gennemgås de tilstandsovergange, der er involveret i CCT operation.

Efter et reset går CCT i tomgangstilstand og det forbliver inaktivt indtil der fra SCT gives instruktioner om kanaltildeling. SCT giver CCT en 5 frekvens, hvormed der kan søges for radiostyrekanalen. CCT giver derefter MPT ordre til at synkronisere modtageren på den givne frekvens, og til at søge for et AM hole. Manglende detektering af et AM hole indenfor en gives tidsperiode bevirker at CCT anmoder om en anden frekvens, hvormed det kan søge fra SCT. Dette fortsætter indtil det lykkes 10 at detektere et AM hole.

Når det lykkes at detektere et AM hole begynder CCT at undersøge de modtagne data for det entydige ord. Der er skandering af et lille vindue omkring positionen af det givne entydige ord eftersom processen for detektering af AM hole kan være forskudt nogle få symboltider. Når 15 det entydige ord er lokaliseret og man har kontrolleret korrektheden af detektionsordet for cyklisk redundans check (CRC) kan den eksakte modtage-symboltiming bestemmes. TDM rammemærkerne (Time Division Multiplexing) justeres nu på den korrekte værdi, og den normale radiokanalstyring indledes. Hvis ikke det entydige ord kan lokaliseres 20 betragtes detektionen af AM hole som værende fejlbehæftet, og CCT anmoder om ny frekvenstildeling fra SCT.

Under RCC-operation modtager CCT-filtrene RCC-meddelelser. Da størsteparten af grundstationens RCC-meddelelser er nulmønstre kasseres de efter aflæsning af link-information fra link-byte. RCC-meddelelser 25 der indeholder reel information føres videre til SCT med henblik på behandling. Hvis RCC-synkronisering går tabt anmoder CCT igen om en ny frekvens fra SCT. SCT svarer med den korrekte frekvens i henhold til algoritmen for søgning efter RCC-frekvens.

Når SCT igangsætter et taleopkald får CCT tildelt en talekanal og 30 et tidsinterval. CCT sørger på basis af denne tildeling at aktivere abonnentenheden, og den indleder finjusteringsprocessen. Under denne proces sender grundstationen og abonnentenhederne et BPSK-signal, der er specielt indrettet til at hjælpe modemet under denne tidsindfangning med bit-brøkdel.

29 DK 176895 B1

Grundstationens kanalstyreenhed (CCU) tilbagesender til abonnentenheden oplysningen om bit timing forskydning i form af en 2-komplement-justeringsværdi. CCT opretholder et tidsmæssigt gennemsnit på disse tilbageførte oplysninger om tidsforskydning. Mår CCT har 5 konstateret at denne tidsmæssige brøkdelsværdi ligger indenfor en fore-skreven tolerance, fortager den en tilsvarende justering af abonnentenhedens sendetiming. Længden af tidsgennemsnittet bestemmes dynamisk, afhængigt af afvigelsen i tidsbrøkdelsamplerne. Efter en justering af timingen resettes tidsgennemsnittet og proceduren genoptages.

10 Når grundstationen har konstateret at abonnentenheden ligger in denfor en accepterbar timingtolerance afslutter den finjusteringen og ta-leoperationen begynder. Længden af finjusteringsprocessen bestemmes dynamisk, afhængigt af hvorvidt justeringen af timing hos abonnentenheden lykkes. Under finjusteringsprocessen er der også overvågning og 15 om nødvendigt justering af effekt og timing af hele symboler. Hvis abonnentenheden efter en tidsperiode ikke er i stand til at fange grundstationens justeringssignaler eller hvis denne finjustering ikke kan give en accepterbar timing, afbrydes forbindelsen og CCT vender tilbage til RCC-drift.

20 Når det lykkes at foretage finjustering skifter CCT over til taleope- ration på det tildelte modulations-niveau. Taleoperationsopgaverne indbefatter operationer til kontrol af RELP og MPT, etablering af talesynkro-nisering og kontinuert overvågning af de fra grundstationen udsendte talesignal-kodeord. Styreændringer i lokal sløjfe, som signaleres via ko-25 deordene, rapporteres til SCT efterhånden som de forekommer. Ændringer i effekten og i inkrementsværdier for brøkdelstiming bestemmes også ud fra kodeordene. De udsendte talekodeord formuleres af CCT på basis af den lokale sløjfestyring, skabt af SCT og af den kanalforbindelseskvalitet, som rapporteres af modemet. CCT vender tilbage til RCC 30 når SCT udfører en sekvens til opkaldsnedbrydning.

Hvis talesynkroniseringen går tabt, indleder CCT en operation til genvinding efter fading. Hvis ikke det efter 10 sekunder lykkes at genetablere en god taleforbindeise, giver CCT besked om denne tilstand til SCT, 5 hvorved der indledes nedbrydning af opkald. Herved vender CCT

30 DK 176895 B1 tilbage til tomgangstilstanden.

Under en kanaltestoperation erstattes et tale-signal-burst med kanaltestdata. Når et burst netop er blevet modtaget analyseres det for bitfejl. Bitfejiop-tællingen føres tilbage til grundstationen via de til-5 bagesendte kanal-bursts.

SPT 93 udfører samtlige opgaver til digital signalbehandling indenfor abonnentenheden. De forskellige DSP funktioner kaldes op efter behov, under styring fra overvågningsmodulet 95.

SPT indbefatter et RELP modul, der udgøres af et højhastigheds 10 RAM-lager. RELP modulet udfører RELP talekompression og -ekspansion med ekkoundertrykkelse. RELP modulet omsætter 180 byte blokke af 64 kbps PKM taledata til og fra 42 bytes af komprimerede taledata under anvendelse af RELP-algoritmen.

SPT indbefatter også et signalbehandlingsmodul (SPC), der be-15 stemmer om der skal kaldes op for frembringelse af tonesignal eller RELP. Hvis det er RELP der kaldes op, bestemmer SPC hvorvidt der skal kaldes op for synteserutine eller analyserutine. Synteserutinen tilbagesender én paritetsfejl-optælling, der behandles af SPTCTL-rutinen. Hvis det er frembringelse af tonesignal, der kræves, bestemmer det om der 20 er behov for at afgive "silence" eller ny ordre.

SPT styres ved hjælp af ordrer fra SCT og CCT. Disse ordrer kalder op for og styrer operationen af de forskellige funktioner hos SPT efterhånden som de kræves af abonnentenheden. Eksempelvis udføres RELP og ekkoundertrykkelse-software kun når abonnentenheden er aktiv på 25 et taleopkald. Tonesignaler for opkaldsudvikling frembringes når abonnentenhedens modtager er taget fra gaflen og RELP ikke er aktivt. Disse tonesignaler indbefatter "silence" og ny ordre. Med undtagelse for tomgangstilstand (IDLE) opererer den interrupt-service rutine der styrer PKM-kodec-kredsen kontinuert som en forgrundsproces, for at fylde den 30 cirkulære PKM-buffer.

Styre- og modem-funktionerne udføres meliem analyse og syntesebehandling.

MPT 94 demoduleringsprocedure er delt op i to procedurer: DEMODA og DEMODB, hvilket tillader udførelse af RELP-syntese på modta- 31 DK 176895 B1 gedata i buffer A straks efter afslutning af DEMODA-proceduren. Efter DEMODA bør samtlige indre RAM-variabler være oplagret i det eksterne RAM-lager, og derefter genindlæst i det indre 15 RAM-lager, inden DE-MODB finder sted. Dette skyldes det forhold, at RELP anvender det indre 5 RAM-lager.

Når processorchippen 12 modtager RXCLK-interrupt over linien 26e bevirker MPT aflæsning af fire modtagne modtage-datasampler, der derefter placeres i en cirkulær buffer med henblik på behandling ved hjælp af demoduleringsproceduren. Dette tillader udførelse af andre op-10 gaver, medens der modtages modtage-sampler.

MPT modtager RXCLK-interrupt signalet over linien 26e fra FIR-chippen 16 hvert 62,5 usek under et modtageinterval eller -slot. RXCLK-interrupt signalet maskeres af processorchippens hardware under tomgangs- eller sendeintervaller.

15 MPT modtager kun TXCLK-interrupt signalet over linien 26f fra FIR- chippen 16 under sendeintervallet. TXCLK-interrupt signalet giver processorchippen 12 besked om hvornår den skal sende et nyt sendesymbol til FIR-chippen.

MPT aflæser fire sampler fra modtage-samplebufferen 35 i FIR-20 chippen 16 under hvert RXCLK-interrupt over linien 26e. MPT resetter indgangs- og udgangsadressetællerne for bufferen ved begyndelsen af modtageintervallet.

MPT afsender sende-symboler til sende-symbolbufferen 36 i FIR-chippen 16.

25 MPT afgiver data til brøkdelstimingskredsen i modtage- timingmodulet 39 i FIR-chippen 16 der benyttes til indstilling af RXCLK-interrupt signalet over linien 26e i forhold til transmissionen fra grund-stationen.

MPT foretager også synkronisering af DDS frekvensen til grundsta-30 tionens sendefrekvens.

Der henvises nu til fig. 5. MPT indbefatter følgende moduler: Et overvågningsmodul 101, et trænings-modul 102, et frekvensindfangningsmodul 103, et bit-synkroniseringsmodul 104, et taledemodule-ringsmodul 105, et symbolmodtagemodul 106 og et sendemodul 107.

32 DK 176895 B1

Overvågningsmodulet 101 er MPT-opgaveovervågeren. Den aflæser MPT-kontrolordet (CTRLO) fra RAM-lageret og opkalder andre rutiner afhængigt af kontrolordet.

Træningsmodulet 102 kalkulerer en vektor på 28 komplekse FIR-5 filterkoefficienter. Den indstilles i tomgangs-mode når apparaturet kobles ind, og ca. hver tredje time. En i MPT indbygget træningssender aktiveres i tilbagekoblet mode for at afsende en given sekvens af symboler. Denne sekvens føres tilbage til den træningsmodtager der er implementeret i MPT, i normal mode, i fremskudt og forsinket timing-10 mode, og i hosliggende øvre og nedre kanaler.

Træningsmodtageren anvender samplerne i den ankommende bølgeform for at skabe en positiv, definite, symmetrisk matrix A af orden 28, På basis af de ankommende sampler dannes der også en vektor V på 28 ord, Koefficientvektoren C gives af følgende formel: C = A_1V (10) 15 Derefter kalkuleres B-koefficienterne i henhold til algoritmen B = A'1, idet A er kendt.

Træningssenderen aktiveres i tilbagekoblingsmode for at udsende fem ligedannede par af sekvenser, hvor hvert par indbefatter følgende to sekvenser: 20 I-sekvens: 9 nul-symboler, "i", 22 nul-symboler Q-sekvens: 9 nul-symboler, "j", 22 nul-symboler

Symbolet "i" kan være et vilkårligt symbol. Symbolet "j" afviger 90° fra "i".

Modtage-behandlingsopgaverne er følgende: 25 Justering af AGK således at signalspacen i normal mode er 50-70% af maksimum, AGK øges med 23 dB for den 4, og den 5, mode.

Aflæsning og oplagring af ankommende sampler. For hver sekvens kasseres de første 32 sampler og de næste 64 sampler oplagres.

Opbygning af matrixen A(28,28). I normal mode foregår følgende 30 proces: A(I, J) = A(U) + £X(4N -1) · X(4N - J) (11)

Additionen gælder for alle N-værdier, der opfylder betingelsen: 33 DK 176895 B1 O <= 4N -1 < 64 & O <= 4N - J < 64 (12)

For de fremskudte og forsinkede sekvenser udføres den samme proces bortset fra at det led, der resulterer af N=8 ikke adderes. I kanalsekvenserne for hosliggende øvre og nedre kanaler udføres følgende proces: A(I, J) - A(I, J) + £ X(2N -1) · X(2N - J) (13) 5 Additionen gælder for alle N-værdier, der opfylder betingelsen: 0 <= 2N -1 < 64 & 0 <= 2N - J < 64 (14)

Dannelse af vektoren V(l:28) ud fra samplerne af det første par af sekvenser.

Re{V(I)}= X(32-l); hvor X er sampler af den første sekvens (I). Im{V(I)}= X(32-l); hvor X er sampler af den anden sekvens (Q).

10 Vektoren C for koefficienterne findes ved løsning af ligningen: A x C -V = 0 (15)

Disse behandlingstrin findes nærmere beskrevet i US patent nr. 4 644 561.

Frekvensindfangningsmodulet 103 kører når den modtager styrekanalen, med henblik på synkronisering af abonnentenhedens modtage-15 frekvens til grundstationens sende-frekvens. Dette foregår ved justering af DDS CW-udgangssignal indtil der er lighed mellem værdierne for energi hos de modtagne signalers to sidebånd. Efterhånden justeres DDS sende-frekvenserne i overensstemmelse med den kalkulerede frekvensafvigelse, 20 Hvis proceduren til opnåelse af frekvenssynkronisering fejler, ind sættes der et passende fejlkodesignal i statusordet.

Bitsynkroniseringsmodulet 104 kører når det modtager RCC og efter gennemført frekvensindfangning. Der udsendes et vist mønster i de første 44 symboler i RCC-transmissionen fra grundstationen og dette 25 benyttes til i dette modul at kalkulere RXCLK-afvigelsen fra den korrekte samplingstid. Afvigelsen benyttes til justering af RXCLK-timingen.

Taledemoduleringsmodulet 105 aktiveres til demodulering af et ta-leinterval. Dette modul befinder sig i det langsomme EPROM-lager, og dets funktioner deles op i to procedurer DEMODA og DEMODB.

34 DK 176895 B1 DEMODA-funktionerne indbefatter initialisering af parametrene for symbolmodtagemodulet 106, opkald af symbolmodtagemodulet til behandling af de modtagne symboler for bufferen A, og oplagring af variabierne i et internt RAM-lager før de føres ud.

5 DEMODB-funktionerne indbefatter indlæsning af variabierne fra ekstern RAM-lager til internt RAM-lager, opkald af symbolmodtagemodulet til behandling af de modtagne symboler for bufferen B, og bestemmelse af forbindelseskvaliteten og anden information efter modtagelse af samtlige symboler i intervallet.

10 Indholdet i symbolmodtage-modulet 106 overføres til RAM-lageret når CCT går over til talemode. Det kaldes op af DEMODA eller DEMODB til udførelse af følgende funktioner: (1) Aflæsning af I og Q-samplerne fra den cirkulære buffer; (2) FIR-filtrering af I og Q- samplerne; (3) bestemmelse af de udsendte symboler og deres indlæsning i en buffer; (4) 15 udførelse af en fase-låsesløjfe til synkronisering af DDS til det ankommende signal; (5) udførelse af bit-sporings-algoritmen; (6) kalkulering af AGK; og (7) akkumulering af data for kalkulering af forbindelseskvalitet.

Sendemodulet 107 indbefatter interrupt servicerutinen for TXCLK 20 interrupt signalet, som over linien 26e modtages fra FIR-chippen 16, hvilket sker en gang pr. 2 symboler under et sendeinterval. Sendemodulet 107's funktioner indbefatter: (1) overtagelse afsende-symbolet fra RELP-bufferen; (2) udførelse af en invers GRAY-kodning på dette symbol; (3) addition af dette til den tidligere udsendte fase (på grund af 25 DPSK-transmission); og (4) afsendelse af dette til sende-bufferen i FIR-chippen 16.

Interface af MPT til basisbindopgaverne finder sted via styre- og statusord og databuffere i fælleslageret. Procedurer der kræver hurtig udførelse overføres til maskelageret når der er behov herfor. De indbe-30 fatter interrupt servicerutiner, symboldemodulering, RCC-indfangning og BPSK-demodulering.

MPT-overvågeren venter ikke på RXSOS for at aflæse og dekode kontrolordet, men gør dette øjeblikkeligt når den kaldes op.

TMS320C25-enheden skifter til powerdown mode når den udfører ί 35 DK 176895 B1 IDLE-instruktionen. Af hensyn til energibesparelser vil hardware være i tomgangsmode det meste af tiden når der ikke er noget telefonopkald i gang. Derfor vil overvågeren efter et reset indfange RCC-synkronise-ring og derefter gå over til tomgangsmode indtil et forudbestemt inter-5 rupt bevirker udførelse af en tilsvarende servicerutine. Når den opererer i powerdown mode går TMS320C25 over til hviletilstand, og den kræver kun en brøkdel af den effekt, der normalt er nødvendig til forsyning af indretningen. I powerdown mode opretholdes alt indhold i processoren for at tillade fortsat og uhindret operation når powerdown mode afslut-10 tes. Ved modtagelse af et interrupt afslutter processorchippen 12 powerdown mode midlertidigt og normal operation genoptages i en minimal tid på én hovedsløjfecyklus. Kravene for powerdown mode kontrolleres attid ved enden af hovedsløjfen for at bestemme hvorvidt abonnentenheden skal vende tilbage til powerdown mode eller ej.

15 Intervaltaktsignalet er baseret på den intervaltiming, der frem bringes af hardware. Nar en intervalmarker trigger et interrupt, sørger rutinen for at inkrementere taktsignalet med ét, hvilket svarer til 11,25 ms.

UART modtage- og sendefunktionerne drives ikke med interrupts, 20 men kontrolleres af baggrund software (dette styrer processorindlæsning og forhindrer "run-away interrupf-tilstande). Behandlingskoden støtter XON/XOFF-protokol ved direkte at opfange disse karakterer og omgående at låse op eller af for UART-transmission som der er behov for. Takten for modtage- og sendeoperationen kan vælges ved hjælp af 25 en ekstern kobleri form af Dual In-line Package.

Typisk er datamodtagehastigheden på 9600 Baud. Der benyttes en cirkulær buffer til styring af UART-transmissionen. Baggrund software foretager periodisk check af kø, og igangsætter transmission hvis ikke den er tom. Den gør dette ved at sende bytes, én byte ad gangen, til 30 UART, indtil køen er tømt.

Der er sampling af gaffelkontakt med TMS320C25's indre timer interrupt rutine. For at simulere jævn-strømssignalering anvendes der en sampleperiode på 1,5 ms. Dette interrupt bringes til at falde sammen med rammetiming ved begyndelsen af hver ramme, hvorfor dens fre- ϊ "Λ 36 DK 176895 B1 kvens faselåses til grundstationen for at forhindre underløb eller overløb af gaffelkontakt-bufferen. For hvert interrupt indføres en bit, der repræsenterer gaffelkontakt-detekteringssignalet (fra SLIC) i 60-bit SSB-bufferen (Switch-hook Sample Buffer). Under normal drift undersøger 5 SCT denne SSB-buffer hvert 45 ms. Softwaren sørger altid for at låse op for dette interrupt.