EP0000472A1 - Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration - Google Patents

Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration Download PDF

Info

Publication number
EP0000472A1
EP0000472A1 EP78100195A EP78100195A EP0000472A1 EP 0000472 A1 EP0000472 A1 EP 0000472A1 EP 78100195 A EP78100195 A EP 78100195A EP 78100195 A EP78100195 A EP 78100195A EP 0000472 A1 EP0000472 A1 EP 0000472A1
Authority
EP
European Patent Office
Prior art keywords
doping region
region
pinch
resistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP78100195A
Other languages
English (en)
French (fr)
Other versions
EP0000472B1 (de
Inventor
Wilfried Klein
Erich Dipl.-Ing. Klink
Volker Dipl.-Phys. Rudolph
Friedrich Dipl.-Ing. Wernicke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0000472A1 publication Critical patent/EP0000472A1/de
Application granted granted Critical
Publication of EP0000472B1 publication Critical patent/EP0000472B1/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 

Definitions

  • the invention relates to a highly integrated semiconductor arrangement containing a diode / resistor configuration according to the preamble of claim 1, which can preferably be used as a separating diode interacting with the selection lines of an integrated memory arrangement with a high-impedance leakage resistance.
  • a constant endeavor in the development of integrated semiconductor circuit concepts consists in designing the individual or more circuit elements to be as space-saving as possible in order to be able to accommodate as many circuit elements or functions as possible on a semiconductor chip.
  • Such increases in the degree of integration have a directly favorable effect on the costs, reliability, etc. of the products made from them.
  • US Pat. No. 3,631,311 deals with an integrated semiconductor circuit arrangement which provides a transistor with a base leakage resistance integrated directly therewith. The resistance area extends on one side into the surrounding insulation area, whereby an external resistance connection can also be saved.
  • the bleeder resistor integrated with the transistor base is designed as a so-called pinch or dumbbell resistor.
  • Such a pinch resistor is a double-diffused resistor, in which the line channel of the actual resistance region is constricted in its cross section by introducing a further doping region of the opposite conductivity type. Relatively high-resistance values can be achieved in this way, without an otherwise inevitably high semiconductor area requirement when the sheet resistance is used.
  • the invention solves the problem of specifying an integrated semiconductor arrangement for a diode / resistor configuration which is as space-saving as possible and which, in particular, requires as few external connection contacts and interconnection conductors as possible and can be produced by conventional process steps.
  • the resistance should be able to be designed for high resistance values, as are required for leakage resistors and have the lowest possible parasitic capacitance.
  • the invention provides for the extremely extensive integration of a Schottky diode with a pinch resistor connected to it, the pinch-up doping region of which also represents the cathode connection doping region of the Schottky-Doide.
  • the Schottky contact can additionally be formed simultaneously with the resistance connection by a common metal electrode overlapping the associated P / N junction.
  • the additional contact for the resistor can also be saved by extending the resistance area into the surrounding insulation area, via which the corresponding voltage supply then takes place when the resistor is used as a discharge resistor.
  • the diode / resistor configuration constructed according to the measures of the invention is distinguished by an extremely small requirement for active semiconductor area, since it manages with a minimum of external connections and interconnections while avoiding intermediate insulation.
  • the available high resistance value with only a small parasitic capacitive influence allows a versatile application, for. B. as a isolation diode / leakage resistance combination with low own power dissipation.
  • the diode D is a Schottky diode with the anode connection A and the cathode connection K.
  • the resistor R is connected to the anode A, and a reference voltage can be applied to the other connection VR. If the resistor R is used as a bleeder resistor, VR can, for example, be the most negative voltage occurring in the circuit.
  • the symbol used for the resistor R in FIG. 1 is intended to indicate that this is a (known per se) pinch Resistance with a cut-off zone in the course of the resistance range.
  • FIG. 2A now shows a particularly advantageous exemplary embodiment for the highly integrated embodiment of the circuit shown in FIG. 1 as a semiconductor arrangement.
  • FIG. 2B additionally shows a cross-sectional illustration along the section line designated in FIG. 2A.
  • the cross-sectional view in, Fig. 2B expanded in the sense of a perspective representation.
  • the diode / resistor combination according to the invention can be produced by means of conventional methods which are customary in the field of integrated semiconductor circuits, which is why there is no need to go into this in the present context.
  • a P-type semiconductor substrate 1, e.g. from single-crystal silicon.
  • buried doping regions in the form of the known subcollector regions can be provided in the substrate 1, but are not shown in the present case for the sake of clarity.
  • an epitaxial layer of the opposite conductivity type is usually applied to the substrate 1 using known epitaxial processes and is divided into individual, delimited regions 3 made of N-conducting semiconductor material by frame-shaped separation or isolation regions 2. These delimited regions 3 of the epitaxial layer serve in a known manner to accommodate the semiconductor components to be formed therein.
  • such a delimited area 3 consists of N conductive semiconductor material the diode D and the resistor R integrated therewith arranged.
  • the resistor R consists of the elongated P-conducting doping region 4, the cross-section of which is constricted in the manner customary for pinch resistors by introducing a further doping region 5 of the opposite conductivity type, in the present case made of N-conducting semiconductor material.
  • the constriction doping region 5 has a smaller penetration depth than the resistance region 4.
  • the pinch-off region 5 extends beyond the width of the resistance region 3 (at 6), so that there it is in connection with the semiconductor material surrounding the resistance region 4 in region 3 of the same conductivity type.
  • the conventional doping methods such as diffusion or ion implantation, can be used to produce the doping regions 4 and 5.
  • the resistance region 4 is equipped with a metal electrode, A, on a vein, in the exemplary embodiment of FIG. 2 at the right end.
  • This metal electrode A forms an ohmic contact with the P-conducting resistance region 4. It is particularly advantageous in the context of the present invention to design the metal electrode A as an overlapping contact, so that it also extends beyond the resistance region 4 into the surrounding N conductive material of the epitaxial layer 3. As a result, in the present case, a rectifying Schottky-Coritakt is formed on the N-conducting semiconductor material of the layer 3 by the metal electrode A in addition to an ohmic contact of the resistance region 4.
  • the metal electrode K can consist of the same metal as the metal electrode A, because the doping level of the pinch-up region 5 is higher than that of the semiconductor material in region 3, so that the matt electrode does not form an ohmic contact.
  • the production of the metal electrodes A and K can also be carried out by means of conventional methods, e.g. B. by means of aluminum vapor deposition, sputtering, etc., take place.
  • both the formation of the doping regions and the metallizations, together with the corresponding method steps can be carried out for the further circuit elements to be produced on the same semiconductor chip, z. B.
  • the P conductive resistance region 4 can be made simultaneously with the base doping, the pinch-up doping region 5 with the emitter doping and the contacting with the other metallizations for the connections and conductor tracks on the chip.
  • the circuit shown in FIG. 1 completes the diode D with its external connections A and K and the resistor R connected to the anode A.
  • the resistor R as a bleed resistor for the most negative potential occurring in the circuit, the contact required on the resistance region 4 can finally be saved, according to an advantageous development of the invention, by having the resistance region 4 with its other end, in the exemplary embodiment shown on the left extends into the insulation zone 2 surrounding the semiconductor region 3. Since the insulation regions 2 for forming blocked P / N transitions are generally at the lowest potential occurring in the circuit, the resistor R receives the corresponding voltage supply at its connection for the reference potential VR without a special, area-consuming additional contact to have to provide.
  • the diode / resistor combination shown in FIG. 1 is therefore extraordinarily high in terms of integration and only two external contacts realizable, which results in a considerable saving of space in comparison to a conventional design of such a circuit part, which is to be illustrated with the aid of FIG. 3 with the aid of a scale comparison of areas.
  • FIG. 3 shows a conventional, integrated semiconductor arrangement for the circuit part shown in FIG. 1.
  • Fig. 3 is in a first isolated semiconductor region 8 of the pinch resistor with its conductive resistance P, area 9 and formed the A bschnürdot ists Scheme 10 as well as the two outer terminals 11 and 12.
  • the Schottky diode is made in a second semiconductor region 13 from N conductive semiconductor material.
  • the metal electrode 14 forms the Schottky junction for the anode, while the further metal electrode 15 on the N-conducting doping region 16 forms an ohmic contact for the cathode of the Schottky diode.
  • a comparison of the area of the conventional embodiment according to FIG. 3 with the embodiment according to a preferred embodiment of the invention according to FIG. 2A results in an area saving of approximately 54% if the diode / resistor configuration according to FIG. 1 is integrated according to the invention.
  • FIG. 4 is as an application example of the use of the diode / resistor configuration according to the invention in the control area of a semiconductor memory.
  • FIG. 4 shows a section of a memory arrangement which is limited to a bit line pair BLO, BL1.
  • BLO bit line pair
  • BL bit line pair
  • Each such group of transistors belonging to a bit line pair or to a word line can be decoupled from the corresponding transistors of another bit line pair or another word line by means of the diode / resistor configuration shown in the boxed area 21 according to FIG. 1. If a chip selection signal is present, all decoupling diodes D on the chip in question are reverse-biased, so that write-in or read-out processes can be carried out for the memory cells on the chip.
  • a bleeder resistor R is additionally provided parallel to the anode connection of the decoupling diode D. So that only the lowest possible current can flow through the bleeder resistor in the selection case, the bleeder resistor R should have the highest possible resistance value and the most parasitic capacitance. These properties go directly into the switching times that can be achieved and the power loss.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Static Random-Access Memory (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine hochintegrierte Halbleiteranordnung für eine Dioden-/Widerstandskonfiguration läßt sich erreichen durch eine besondere Integration einer Schottky-Diode mit einem Pinch-Widerstand, dessen Pinch-Dotierungsbereich (5) das Kathodenanschlußdotierungsgebiet der Schottky-Diode darstellt. Der Schottky-Kontakt wird gleichzeitig mit dem Widerstandsanschluß durch eine gemeinsame den zugehörigen P/N-Übergang überlappende Elektrode (A) gebildet. Derweitere Kontakt für den Widerstand 1 äßt sich dadurch einsparen, daß sich der Widerstandsbereich (4) bis in den umgebenden Isolationsbereich (2) hinein erstreckt, über dessen Potential die entsprechende Spannungszufuhr beim Einsatz des Widerstandes als Ableitwiderstand erfolgt.

Description

  • Die Erfindung bezieht sich auf eine hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration gemäß dem Oberbegriff des Patentanspruchs 1, die vorzugsweise als mit den Auswahlleitungen einer integrierten Speicheranordnung zusammenwirkende Trenndiode mit einem hochohmigen Ableitwiderstand Anwendung finden kann.
  • Ein ständiges Bestreben bel der Entwicklung integrierter Halbleiterschaltungskonzepte besteht darin, die einzelnen oder mehreren Schaltungselemente möglichst flächensparend auszulegen, um so auf einem Halbleiterchip möglichst viele Schaltungselemente bzw. -funktionen unterbringen zu können. Derartige Erhöhungen des Integrationsgrades wirken sich unmittelbar günstig auf die Kosten, die Zuverlässigkeit etc. .der daraus hergestellten Produkte aus.
  • In der US-PS 3 631 311 ist beispielsweise eine integrierte Halbleiterschaltungsanordnung behandelt, die einen Transistor mit einem unmittelbar damit integrierten Basisableitwiderstand vorsieht. Der Widerstandsbereich erstreckt sich dabei einseitig bis in den umgebenden Isolationsbereich, wodurch zusätzlich ein äußerer Widerstandsanschluß eingespart werden kann. In einer ähnlichen Konfiguration ist nach der Veröffentlichung im IBM Technical Disclosure Bulletin Vol. 11, No. 11, April 1969, Seite 1439 der zusammen mit der Transistorbasis integrierte.Ableitwiderstand als sog. Pinch- bzw. Dumbbell-Widerstand ausgelegt. Bei einem solchen Pinch-Widerstand handelt es sich um einen doppeltdiffundierten Widerstand, bei dem der Leitungskanal des eigentlichen Widerstandsbereiches durch Einbringung eines weiteren Dotierungsbereichs vom entgegengesetzten Leitfähigkeitstyp in seinem Querschnitt eingeschnürt wird. Damit lassen sich relativ hochohmige Widerstandswerte erreichen, ohne daß damit ein ansonsten bei Ausnutzung des Bahnwiderstandes zwangsläufiger hoher Halbleiterflächenbedarf verbunden wäre.
  • Schließlich ist in der DT-Auslegeschrift 1 808 342 sowie in der US-PS 4 005 469 eine relativ hochintegrierte Kombination eines Transistors mit einer zugehörigen Antisättigungsdiode angegeben. Dabei wird durch einen übergreifenden Metallkontakt gleichzeitig auf dem Halbleitermaterial des einen Leitfähigkeitstyps ein ohmscher sowie auf dem umgebenden Halbleitermaterial vom anderen Leitfähigkeitstyp ein gleichrichtender Schottky-Kontakt gebildet.
  • Die Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, löst die Aufgabe, eine möglichst flächensparende integrierte Halbleiteranordnung für eine Dioden-/Widerstandskonfiguration anzugeben, die insbesondere mit möglichst wenig äußeren Anschlußkontakten und Zwischenverbindungsleiterzügen auskommt und mittels konventioneller'Verfahrensschritte herstellbar ist. Dabei soll der Widerstand für hohe Widerstandswerte auslegbar sein, wie sie für Ableitwiderstände benötigt werden und eine möglichst geringe parasitäre Kapazität aufweisen.
  • Zusammengefaßt sieht die Erfindung die extrem weitgehende Integration einer Schottky-Diode mit einem damit verbunden Pinch-Widerstand vor, dessen Abschnürdotierungsbereich gleichzeitig das Kathodenanschluß- dotierungsgebiet der Schottky-Doide darstellt. Der Schottky-Kontakt kann zusätzlich gleichzeitig mit dem Widerstandsanschluß durch eine gemeinsame den zugehörigen P/N-Übergang überlappende Metallelektrode gebildet werden. Schließlich läßt sich auch der weitere Kontakt für den Widerstand dadurch einsparen, daß man den Widerstandsbereich bis in den umgebenden Isolationsbereich hinein erstreckt, über den dann die entsprechende Spannungszufuhr beim Einsatz des Widerstandes als Ableitwiderstand erfolgt.
  • Die nach den Maßnahmen der Erfindung aufgebaute Dioden-/ Widerstandskonfiguration zeichnet sich durch einen außerordentlich geringen Bedarf an aktiver Halbleiterfläche aus, da sie unter Vermeidung einer Zwischenisolation mit einem Minimum an äußeren Anschlüssen und Zwischenverbindungen auskommt. Der zur Verfügung stehende hohe Widerstandswert mit nur geringem parasitären kapazitiven Einfluß erlaubt eine vielseitige Anwendbarkeit, z. B. als Trenndioden-/Ableitwiderstandskombination mit geringem eigenen Verlustleistungsverbrauch.
  • Die Erfindung wird im folgenden anhand von Ausführungs-und Anwendungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
  • Es zeigen:
    • Fig. 1 das elektrische Ersatzschaltbild der Dioden-/Widerstandskombination;
    • Fign. 2A u. 2B ein bevorzugtes Ausführungsbeispiel der Erfindung in einer Draufsicht sowie einem perspektivischen Querschnitt durch die zugehörige Halbleiterstruktur;
    • Fig. 3 eine Draufsicht auf eine konventionell integrierte Dioden-/Widerstandskombination, mit der die Erfindung vergleichbar ist und
    • Fig. 4 das elektrische Schaltbild einer Speicheransteuerung zur Erläuterung der vorteilhaften Anwendung der Erfindung.
  • Fig. 1 zeigt das elektrische Ersatzschaltbild der Dioden-/Widerstandskonfiguration, die nach den Maßnahmen der Erfindung in der noch zu beschreibenden Weise besonders vorteilhaft im Sinne einer hohen Integrationsdichte als Halbleiteranordnung ausgebildet werden kann. Bei der Diode D handelt es sich um eine Schottky-Diode mit dem Anondenanschluß A und dem Kathodenanschluß K. Mit der Anode A ist der Widerstand R verbunden, an dessen anderem Anschluß eine Referenzspannung VR-anlegbar ist. Bei einer Benutzung des Widerstandes R als Ableitwiderstand, kann VR beispielsweise die negativste in der Schaltung vorkommende Spannung sein. Das für den Widerstand R in Fig. 1 benutzte Symbol soll darauf hinweisen, daß es sich dabei um einen (an sich bekannten) Pinch-Widerstand mit einer Abschnürzone im Verlauf des Widerstandsbereiches handelt.
  • Fig.. 2A zeigt nun ein besonders vorteilhaftes Ausführungsbeispiel für die hochintegrierte Ausführung der in Fig. 1 gezeigten Schaltung als Halbleiteranordnung. Fig. 2B zeigt ergänzend dazu eine Querschnittsdarstellung entlang der in Fig. 2A bezeichneten Schnittlinie. Zur weiteren Verdeutlichung des Aufbaus der Halbleiteranordnung ist die Querschnittsdarstellung in,Fig. 2B im Sinne einer perspektivischen Darstellung erweitert. Die Herstellung der erfindungsgemäßen Dioden-/ Widerstandskombination kann mittels konventioneller auf dem Gebiet der integrierten Halbleiterschaltungen üblicher Verfahren erfolgen, weshalb darauf im vorliegenden Zusammenhang nicht näher eingegangen zu werden braucht. So kann beispielsweise von einem P leitenden Halbleitersubstrat 1, z.B. aus einkristallinem Silicium, ausgegengen werden. In dem Substrat 1 können ggf. vergrabene Dotierungsbereiche in Form der bekannten Subkollektorregionen vorgesehen werden, die jedoch im vorliegenden Fall der besseren Übersichtlichkeit wegen nicht dargestellt sind. Auf dem Substrat 1 wird bei bipolaren Halbleiteranordnungen anschließen gewöhnlich mittels bekannter Epitaxieverfahren eine Epitaxieschicht vom entgegengesetzten Leitfähigkeitstyp aufgebracht, die durch rahmenförmige Trenn- bzw. Isolationsbereiche 2 in einzelne, abgegrenzte Bereiche 3 aus N leitendem Halbleitermaterial aufgeteilt wird. Diese abgegrenzten Bereiche 3 der Epitaxieschicht dienen in bekannter Weise zur Aufnahme der darin auszubildenden Halbleiterbauelemente.
  • Im vorliegenden Fall sind in einem solchen abgerenzten Bereich 3 aus N leitendem Halbleitermaterial sowohl die Diode D als auch damit integriert der Widerstand R angeordnet. Der Widerstand R besteht aus dem langgestreckten P leitendem Dotierungsbereich 4, dessen Querschnitt in der für Pinch-Widerstände üblichen Art durch Einbringung eines weiteren Dotierungsgebietes 5 vom entgegengesetzten Leitfähigkeitstyp, im vorliegenden Fall aus N leitendem Halbleitermaterial, eingeschnürt ist. Der Abschnürdotierungsbereich 5 weist dabei eine geringere Eindringtiefe als der Widerstandsbereich 4 auf. In der Querrichtung erstreckt sich der Abschnürbereich 5 über die Breite des Widerstandsbereichs 3 hinaus (bei 6), so daß er dort in Verbindung mit dem den Widerstandsbereich 4 umgebenden Halbleitermaterial im Bereich 3 vom gleichen Leitfähigkeitstyp steht. Zur Herstellung der Dotierungsbereiche 4 und 5 können die konventionellen Dotierungsverfahren, wie Diffusion oder Ionenimplantation, Anwendung finden.
  • Zur Herstellung eines äußeren Anschlusses ist der Widerstandsbereich 4 an einem Einde, im Ausführungsbeispiel der Fig. 2 am rechten Ende, mit einer Metallelektrode,A ausgestattet. Diese Metallelektrode A bildet mit dem P leitenden Widerstandsbereich 4 einen ohmschen Kontakt. Besonders vorteilhaft ist es im Rahmen der vorliegenden Erfindung, die Metallelektrode A als übergreifenden Kontakt auszubilden, so daß sie sich auch über den Widerstandsbereich 4 hinaus in das umgebende N leitende Material der Epitaxieschicht 3 erstreckt. Dadurch ist im vorliegenden Fall durch die Metallelektrode A neben einem ohmschen Kontakt des Widerstandsbereichs 4 ein gleichrichtender Schottky-Koritakt auf dem N leitenden Halbleitermaterial der Schicht 3 gebildet. Die für die Erzielung von gleichrichtenden Schottky-Kontakten einzuhaltenden Bedingungen bezüglich der Metall-Halbleiterpaarungen sind in der Halbleiterteohnik gut bekannt. Es ist beispielsweise bekannt, daß Metallkontakte aus Aluminium, Platin usw. auf schwach dotiertem N leitendem Silicium einen Schottky-Kontakt bilden. Der somit neben dem ohmschen Kontakt auf dem Widerstandsbereich 4 durch die Ausbildung der Metallelektrode A als übergreifender Kontakt hergestellte Schottky-Ubergang (bei 7) bildet somit gleichzeitig die Anode der in Fig. 1 im Schaltbild dargestellten Schottky-Diode D. Statt üblicherweise zwei Kontakten wird somit nur ein einziger Kontakt benötigt, was eine entsprechende Einsparung an aktiver Halbleiterfläche mit sich bringt.
  • Auf dem Abschnürdotierungsbereich 5 ist ebenfalls eine Metallelektrode für den äußeren Anschluß vorge-sehen. Diese Metallelektrode ist mit K bezeichnet, weil über sie die Kathode der Schottky-Diode D nach außen zugänglich ist. Dabei wird nun ausgenutzt, daß der Abschnürdotierungsbereich 5 neben dieser Funktion im Rahmen des Pinch-Widerstandsaufbaus infolge seiner Erstreckung in das N leitende Halbleitermaterial der den Widerstandsbereich 4 umgebenden Epitaxieschicht 3 gleichzeitig das Kathodenanschluß- dotierungsgebiet für die aus der Metallelektrode A und das N leitende Halbleitermaterial der Schicht 3 gebildete Schottky-Diode darstellt. Die Metallelektrode K kann aus demselben Metall wie die Metallelektrode A bestehen, weil der Dotierungsgrad des Abschnürdotierungs bereichs 5 höher ist als des Halbleitermaterials im Bereich 3, so daß die Matellelektrode Keinen ohmschen Kontakt bildet. Auch die Herstellung der Metallelektroden A und K kann mittels konventioneller Verfahren, z. B. mittels einer Aluminiumbedampfung, Kathodenzerstäubung usw., erfolgen. In diesem Zusammenhang ist ferner anzumerken, daß sowohl die Ausbildung der Dotierungsbereiche wie auch der Metallisierungen , zusammen mit den entsprechenden Verfahrensschritten für die weiteren auf demselben Halbleiterchip herzustellenden Schaltungselemente durchgeführt werden können, wobei z. B. der P leitende Widerstandsbereich 4 gleichzeitig mit der Basisdotierung, der Abschnürdotierungsbereich 5 mit der Emitterdotierung und die Kontaktierung mit den übrigen Metallisierungen für die Anschlüsse und Leiterzüge auf dem Chip vorgenommen werden kann.
  • Mit dem bisher beschriebenen Aufbau der Halbleiteranordnung sind somit von der in Fig. 1 dargestellten Schaltung die Diode D mit ihren äußeren Anschlüssen A und K sowie der mit der Anode A verbundene Widerstand R fertiggestellt. Bei.einem Einsatz des Widerstandes R als Ableitwiderstand zum negativsten in der Schaltung vorkommenden Potential kann schließlich nach einer vorteilhaften Weiterbildung der Erfindung der ansonsten erforderliche Kontakt auf dem Widerstandsbereich 4 dadurch eingespart werden, daß man den Widerstandsbereich 4 mit seinem anderen, im gezeigten Ausführungsbeispiel linken Ende bis in die den Halbleiterbereich 3 umgebende Isolationszone 2 hinein erstreckt. Da die Isolationsbereiche 2 zur Bildung gesperrter P/N-Ubergänge in der Regel auf dem niedrigsten in der Schaltung vorkommenden Potential liegen, erhält der Widerstand R auf diese Weise an seinem Anschluß für das Referenzpotential VR die entsprechende Spannungszuführung, ohne einen besonderen-flächenaufwendigen zusätzlichen Kontakt vorsehen zu müssen. Dabei kann man sich zunutze machen, daß die Isolationsbereiche 2 infolge ihrer untereinander bestehenden Verbindungen nur einen oder jedenfalls nur wenige Anschlüsse auf dem gesamten Chip erfordern.
  • Insgesamt ist somit die in Fig. 1 gezeigte Dioden-/Widerstandskombination mit einer außerordentlich hohen integrationsdichte und lediglich zwei externen Kontakten realisierbar, was im Vergleich zu einer üblichen Auslegung eines derartigen Schaltungsteils in einer erheblichen Flächeneinsparung resultiert, was anhand eines maßstabsgetreuen Flächenvergleichs unter Zuhilfenahme der Fig. 3 veranschaulicht werden soll.
  • Fig. 3 zeigt eine konventionelle, integrierte Halbleiteranordnung für den in Fig. 1 gezeigten Schaltungsteil. Dabei wurden dieselben Auslegungsrichtlinien, d. h. Abstandsvorschriften, minimale Bereichsgrößen usw. wie in Fig. 2A zugrunde gelegt. In Fig. 3 ist in einem ersten isolierten Halbleiterbereich 8 der Pinch-Widerstand mit seinem P leitenden Widerstands-, bereich 9 und dem Abschnürdotierungsbereich 10 sowie den beiden äußeren Anschlüssen 11 und 12 ausgebildet. Isoliert davon ist in einem zweiten Halbleiterbereich 13 aus N leitendem Halbleitermaterial die Schottky-Diode hergestellt. Die Metallelektrode 14 bildet dabei den Schottky-Übergang für die Anode, während die weitere Metallelektrode 15 auf dem N leitenden Dotierungsbereich 16 einen ohmschen Kontakt für die Kathode der Schottky-Diode bildet. Ein Flächenvergleich der konventionellen Ausführung nach Fig. 3 mit der Ausführung nach einem bevorzugten Ausführungsbeispiel der'Erfindung entsprechend Fig. 2A ergibt eine Flächeneinsparung von etwa 54 %, wenn man die Dioden-/Widerstandskonfiguration nach Fig. 1 gemäß der Erfindung integriert.
  • Mit einer derartig hinsichtlich des Flächenbedarfs attraktiven Integration steht dem mit der Auslegung von integrierten Schaltungen befaßten Fachmann eine Schaltungsanordnung zur Verfügung, die er mit Vorteil in Verbindung mit den verschiedensten Schaltungen einsetzen kann. In Fig. 4 ist als ein Anwendungsbeispiel der Einsatz der erfindungsgemäßen Dioden-/ Widerstandskonfiguration im Ansteuerungsbereich eines Halbleiterspeichers dargestellt. Fig. 4 stellt einen Ausschnitt aus einer Speicheranordnung dar, die auf ein Bitleitungspaar BLO, BL1 beschränkt ist. Soweit es darauf im vorliegenden Fall nicht ankommt, sind die entsprechenden Schaltungsteile lediglich schematisch angedeutet, z. B. die Speicherzellen, Ausgangsverstärker usw. Um bei derartigen Halbleiterspeichern zu kurzen Zykluszeiten bei niedriger Verlustleistungsaufnahme zu kommen, müssen alle Wort- und Bit-Auswahlleitungen nach jeder Zugriffsperiode_durch eine getaktete Kontrollogik auf definierte Gleichspannungspotentiale für den Ruhezustand aufgeladen bzw. gebracht werden. Zu diesem Zweck sind eine Reihe von Transistoren als Stromsenken und Stromquellen vorgesehen, die von einem schematisch angedeuteten Schaltkreis 17 gesteuert werden. Über den Schaltkreis 17 können die Basisanschlüsse der Transistoren 18, 19 und 20 bei nicht vorliegender Selektion auf das Referenzpotential VR, z. B. das kleinste in der Schaltung vorkommende Potential, heruntergezogen werden. Der Spannungsabfall über der Trenndiode sei dabei vernächlässigt. Jede derartige Gruppe von zu einem Bitleitungspaar oder zu einer Wortleitung gehörenden Transistoren ist von den entsprechenden Transistoren eines anderen Bitleitungspaares oder einer anderen Wortleitung durch die in dem eingerahmten Bereich 21 dargestellte Dioden-/Widerstandskonfiguration entsprechend Fig. 1 entkoppelbar. Bei Vorliegen eines Chipauswahlsignals sind alle Entkoppeldioden D auf dem betreffenden Chip in Sperrichtung vorgespannt, so daß für die Speicherzellen auf dem Chip Einschreib- bzw. Auslesevorgänge durchgeführt werden -können. Um bei gesperrter Entkoppeldiode D zu gewährleisten, daß die zu nicht selektierten Auswahlleitungen gehörenden Transistoren (entsprechend 18, 19 und 20) nicht zufällig durch einen durch Leckströme bedingten Potentialanstieg am Punkt A (Anode der Entkoppeldiode D) eingeschaltet werden können, ist zusätzlich ein Ableitwiderstand R parallel zum Anodenanschluß der Entkoppeldiode D vorgesehen. Damit über den Ableitwiderstand jedoch im Selektionsfall nur ein möglichst geringer Strom fließen kann, sollte der Ableitwiderstand R einen möglichst hohen Widerstandswert sowie eine möglichst parasitäre Kapazität aufweisen. Diese Eigenschaften gehen nämlich direkt in die erzielbaren Schaltzeiten sowie die Verlustleistung ein.
  • Es ist ersichtlich, daß im Rahmen einer integrierten Halbleiterspeicheranordnung eine derartige Entkoppeldioden-/Ableitwiderstandskonfiguration auf möglichst kleinem Raum realisieren lassen muß, um nicht eine Einbuße an auf dem Chip vorzusehenden Speicherzellen in Kauf nehmen zu müssen. Wie oben gezeigt wurde, wird diese außerordenlich hochintegrierte Auslegung durch die Erfindung ermöglicht.

Claims (9)

1. Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-Widerstandskonfiguration, wobei der Widerstand(R) als Pinch-Widerstand ausgebildet ist, dessen Pinch-Dotierungsbereich (5) größer als die Querabmessung des Widerstandsdotierungsbereiches (4) ist, dadurch gekennzeichnet,
daß.der Pinch-Dotierungsbereich (5) gleichzeitig das Kathodenanschluß-Dotierungsgebiet für die als Schottky-Diode ausgelegte Diode (D) darstellt, und daß auf dem Widerstandsbereich (4) außerhalb des Pinch-Dotierungsbereiches (5) ein über den Widerstandsbereich (4) übergreifender Metallkontakt (A) vorgesehen ist, der einerseits einen ohmschen Anschluß auf dem Widerstandsbereich (4) und andererseits mit dem den Widerstandsbereich (4) umgebenden Halbleitermaterial (3) vom dazu entgegengesetzten Leitfähigkeitstyp einen gleichrichtenden Übergang (bei 7) für die Schottky-Diodenanode bildet.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet,
daß auf dem Pinch-Dotierungsbereich (5) eine Anschlußkontaktierung (K) für den Kathodenanschluß der Schottky-Diode (D) vorgesehen ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß der Pinch-Dotierungsbereich (5) relativ zum umgebenden Halbleitermaterial (3) vom gleichen Leitfähigkeitstyp einen höheren Dotierungsgrad aufweist,.der mindestens so hoch ist, daß eine darauf angeordnete Metallelektrode (K) einen ohmschen Kontakt bildet....
4. Halbleiteranordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Widerstandsbereich (4) derart angeordnet ist, daß er sich an einem Ende bis in einen in bekannter Weise, insbesondere für die elektrische Isolation vorgesehenen Dotierungsbereich (2) vom gleichen Leitfähigkeitstyp erstreckt und darüber ohne äußere Kontaktierung sein elektrisches Potential (VR) zugeführt erhält.
5. Halbleiteranordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß der Widerstand einen hochohmigen Ableitwiderstand parallel zur Anode der Schottky-Diode dar- stellt.
6. Halbleiteranordnung nach Anspruch 6, dadurch gekennzeichnet,
daß der Ableitwiderstand im Sperrzustand der Schottky- Diode einen Potentialanstieg an der Anode der Schottky-Diode und damit ein Leitendwerden der Schottky-Diode verhindert.
7. Halbleiteranordnung nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die Dioden-/Widerstandskonfiguration in den Auswahlleitungen für eine elektrische Speicherzellenanordnung vorgesehen ist (Fig. 4).
8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet,
daß über die Dioden-/Widerstandskonfiguration die elektrische Trennung bzw. Verbindung der Auswahlleitungen mit bzw. von weiteren Schaltkreisen für die definierte Auf- bzw. Entladung der Auswahlleitungen in bzw. zwischen den Zugriffsoperationen zu den Speicherzellen herstellbar ist.
9. Halbleiteranordnung-nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Pinch-Widerstand aus einem P leitenden Dotierungsbereich (4) innerhalb eines umgebenden N leitenden Halbleitermaterials (3) besteht, daß der Abschnürdotierungsbereich (5) des Pinch-Widerstandes ein zwischen den beiden Enden des P . leitenden Dotierungsbereiches (4) angeordneter relativ hochdotierter N leitender Bereich ist, dessen Eindringtiefe geringer als die des P leitenden Dotierungsbereichs (4) ist, wobei der . Abschnürdotierungsbereich (5) seitlich über den P leitenden.Dotierungsbereich (4) in das umgebende N leitende Halbleitermaterial (3) übergreift, und daß auf dem Abschnürdotierungsbereich (5) eine Metallelektrode (K) als Kathodenanschluß und mindestens an einem Ende des P leitenden Dotierungsbereichs (4) eine seitlich auf das umgebende N leitende Halbleitermaterial (3) übergreifende (bei 7) Metallelektrode (A) als Anodenanschluß der Schottky-Diode angeordnet ist.
EP78100195A 1977-07-26 1978-06-19 Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration Expired EP0000472B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19772733615 DE2733615A1 (de) 1977-07-26 1977-07-26 Hochintegrierte halbleiteranordnung enthaltend eine dioden-/widerstandskonfiguration
DE2733615 1977-07-26

Publications (2)

Publication Number Publication Date
EP0000472A1 true EP0000472A1 (de) 1979-02-07
EP0000472B1 EP0000472B1 (de) 1981-02-11

Family

ID=6014842

Family Applications (1)

Application Number Title Priority Date Filing Date
EP78100195A Expired EP0000472B1 (de) 1977-07-26 1978-06-19 Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration

Country Status (4)

Country Link
US (1) US4170017A (de)
EP (1) EP0000472B1 (de)
JP (1) JPS5424585A (de)
DE (2) DE2733615A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202008004595U1 (de) 2008-04-02 2008-07-17 Wastec B.V. Müllbehälter mit einer elektronischen Dateneinrichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355014A (en) * 1993-03-03 1994-10-11 Bhasker Rao Semiconductor device with integrated RC network and Schottky diode
US6229181B1 (en) 1999-04-30 2001-05-08 Digital Devices, Inc. Semiconductor device and method of forming a semiconductor structure to provide electrostatic discharge protection
US8709833B2 (en) 2011-12-22 2014-04-29 International Business Machines Corporation Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations
US10982399B1 (en) * 2020-04-16 2021-04-20 EBJM Industries, LLC Cable barrier system for use with cable barrier management system including turnbuckle subsystem, and method
WO2024137722A2 (en) * 2022-12-19 2024-06-27 Peiching Ling Semiconductor structures and memory devices and methods for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1574651C3 (de) * 1968-03-01 1976-01-02 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Flip-Flop-Speicherzelle
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US3909837A (en) * 1968-12-31 1975-09-30 Texas Instruments Inc High-speed transistor with rectifying contact connected between base and collector
US3631309A (en) * 1970-07-23 1971-12-28 Semiconductor Elect Memories Integrated circuit bipolar memory cell
US3940785A (en) * 1974-05-06 1976-02-24 Sprague Electric Company Semiconductor I.C. with protection against reversed power supply
US3971060A (en) * 1974-07-12 1976-07-20 Texas Instruments Incorporated TTL coupling transistor
US4005469A (en) * 1975-06-20 1977-01-25 International Business Machines Corporation P-type-epitaxial-base transistor with base-collector Schottky diode clamp

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, Band 14, Juni 1971 New York W.W.WU: "Diode resistor compensation for floating gates", Seite 236. *
IBM TECHNICAL DISCLOSURE BULLETIN, Band 19, November 1976 New York M.A. BATTISTA et al "Variable transition device transistor". Seiten 2073-2074. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202008004595U1 (de) 2008-04-02 2008-07-17 Wastec B.V. Müllbehälter mit einer elektronischen Dateneinrichtung

Also Published As

Publication number Publication date
US4170017A (en) 1979-10-02
JPS5424585A (en) 1979-02-23
DE2733615A1 (de) 1979-02-01
JPS5725982B2 (de) 1982-06-02
EP0000472B1 (de) 1981-02-11
DE2860462D1 (en) 1981-03-26

Similar Documents

Publication Publication Date Title
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE1614373C2 (de)
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE2313312A1 (de) Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE2235801A1 (de) Monolithischer festwertspeicher und verfahren zur herstellung
DE1965340A1 (de) Schottky-Diode
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE1912177A1 (de) Halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE2850864A1 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung
DE69026675T2 (de) MIS-Kapazitätselement
EP0000472B1 (de) Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration
DE2045567A1 (de) Integrierte Halbleiter Schaltungs Einrichtung
DE2657293A1 (de) Transistorschaltung
DE1937853C3 (de) Integrierte Schaltung
DE2736324C2 (de) Logische Verknüpfungsschaltung
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE2848576C2 (de)
DE2531164A1 (de) Transistorvorrichtung
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
DE2431011A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE FR GB

17P Request for examination filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 2860462

Country of ref document: DE

Date of ref document: 19810326

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840605

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840619

Year of fee payment: 7

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19890619

GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19900228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19900301

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT