EP0060738A1 - Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue - Google Patents

Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue Download PDF

Info

Publication number
EP0060738A1
EP0060738A1 EP19820400280 EP82400280A EP0060738A1 EP 0060738 A1 EP0060738 A1 EP 0060738A1 EP 19820400280 EP19820400280 EP 19820400280 EP 82400280 A EP82400280 A EP 82400280A EP 0060738 A1 EP0060738 A1 EP 0060738A1
Authority
EP
European Patent Office
Prior art keywords
varistor
raw materials
powder
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP19820400280
Other languages
German (de)
English (en)
Inventor
Michel Bayard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0060738A1 publication Critical patent/EP0060738A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506Precursor compositions therefor, e.g. pastes, inks, glass frits or green body
    • H01C17/06513Precursor compositions therefor, e.g. pastes, inks, glass frits or green body characterised by the resistive component
    • H01C17/06533Precursor compositions therefor, e.g. pastes, inks, glass frits or green body characterised by the resistive component composed of oxides
    • H01C17/06546Oxides of zinc or cadmium

Definitions

  • the invention relates to a method of manufacturing non-linear resistors, usually designated by the name of varistors, made of thick-film ceramic, in particular on substrates of hybrid circuits, as well as the varistors thus obtained.
  • the invention tends to eliminate most of the drawbacks mentioned above and also to lower the sintering temperature to allow it to be carried out after screen printing on the substrate which serves as a support for the hybrid circuit without damaging the ceramic of the substrate or the electrode or electrodes deposited thereon.
  • step (a) it comprises in step (a) the incorporation, in the raw materials, of finely divided zinc powder.
  • the sintering heat treatment is carried out for a period of thirty to one hundred and twenty minutes, at a temperature between 850 ° C. and a temperature below the melting temperature of the electrode on which the thick layer has been deposited.
  • step (b) the binder, consisting of a mixture of 15% by weight of ethyl cellulose and 85% by weight of carbitol acetate is incorporated in the proportion of 15 percent to the powder obtained with the previous step.
  • step (c) the screen printing takes place on a substrate 1, such as that which is represented in FIG. 2, coated with electrodes 2 in gold.
  • the screen-printing mask (not shown) has narrower windows than the electrodes 2 (while overflowing on one side of the electrode) which allows localized deposits 3 of the varistor paste to be made.
  • the thickness of the layer is 50 to 100 microns.
  • step (d) the heat treatment is carried out at 860 ° C. for a period ranging from 30 to 120 minutes.
  • a second electrode 4 is carried out in particular using a metal deposit (localized by prior masking). This electrode is extended by a metallization 5 which connects the varistor to the rest of the hybrid circuit (not shown) produced on the substrate 1, the electrode 2 being for example grounded.
  • Marked points (I 1 , V 1 and I 2 , V 2 ) correspond to two conduction states of the varistor, namely:
  • the non-linearity coerncient is of the order of 30.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thermistors And Varistors (AREA)

Abstract

L'invention concerne les résistances non linéaires comportant une couche de céramique (3) déposée par sérigraphie sur un substrat (1) par exemple en alumine, déjà revêtu de l'une des électrodes (2) de la future résistance non linéaire ou varistance. Dans le procédé de l'invention, on incorpore aux matériaux de base, outre l'oxyde de zinc classique, de la poudre finement divisée de zinc pur dans la proportion de 40% en moles. Lors du frittage de la couche déposée par sérigraphie, par traitement à 860 °C pendant 30 à 120 minutes, le zinc s'oxyde en produisant une expansion qui compense le retrait nuisible observé dans le procédé classique. Application à la fabrication de circuits hybrides sur substrat en céramique isolante.

Description

  • L'invention concerne un procédé de fabrication de résistances non linéaires, désignées habituellement sous l'appellation de varistances, réalisées en céramique à couche épaisse, notamment sur des substrats de circuits hybrides ainsi que les varistances ainsi obtenues.
  • On sait qu'il existe un petit nombre de matériaux qui présentent des propriétés électriques de résistance non linéaire et dont les caractéristiques tension-courant sont représentées par la relation :
    Figure imgb0001
    où V est la tension entre des points séparés par un corps constitué par le matériau considéré, I est l'intensité du courant s'écoulant entre les deux points, C est une constante et le coefficient de non linéarité,a est un exposant supérieur à 1.
  • On connait des procédés de fabrication de varistances sous forme de couche épaisse à partir d'oxyde de zinc polycristallin mélangé à d'autres oxydes en plus faibles quantités. Ainsi,dans le brevet américain U.S. Patent N° 3 725 836, on décrit une technique de fabrication de varistance à couche épaisse dans laquelle on broie les matériaux comportant 30 à 95% (en poids) d'oxyde de zinc et 5 à 70% (en poids) de poudre de verre, et en outre 0,1 à 8% (en mole) d'oxyde de bismuth, d'oxyde de plomb ou d'oxyde de baryum, puis on effectue le filtrage du mélange ainsi obtenu à une température allant de 1100°C à 1500°C. Après un nouveau broyage, on constitue, avec la poudre ainsi obtenue, une pâte sérigraphique à l'aide d'un solvant approprié. Enfin on utilise les méthodes classiques de fabrication de varistances en couche épaisse en se servant de la pâte ainsi obtenue. Dans cette méthode, on n'observe pas de retrait, lors de la cuisson de la pâte, en raison de la présence de verre en quantité notable.Toutefois, les propriétés électriques de la céramique sont alors modifiées de façon importante. Il en résulte que les performances des varistances ainsi fabriquées sont moindres que celles qui proviennent des méthodes classiques et que l'on ne parvient pas à obtenir de coefficient de non linéarité a supérieur à 10.
  • Si l'on applique la méthode du brevet précité sans utiliser de poudre de verre, on observe, lors de la cuisson de la pâte et du durcissement de la couche, la formation d'îlots de céramique séparés les uns des autres, ce qui entraine des défauts irrémédiables.
  • L'invention tend à éliminer la plupart des inconvénients signalés ci- avant et en outre à abaisser la température de frittage pour permettre d'effectuer celui-ci après sérigraphie sur le substrat qui sert de support au circuit hybride sans endommager la céramique du substrat ni la ou les électrodes déposées sur celui-ci.
  • Le procédé de fabrication de varistances selon l'invention est du type comportant au moins les étapes suivantes :
    • a) Mélange et broyage de matières premières comportant au moins de l'oxyde de zinc et différents oxydes ;
    • b) Incorporation d'un liant à la poudre ainsi obtenue pour constituer une pâte à sérigraphier ;
    • c) Dépôt d'une couche épaisse de la pâte ainsi obtenue sur un substrat ;
    • d) Traitement thermique d'évaporation du liant et de frittage du matériau restant ;
    • e) Finition de la varistance.
  • Il est caractérisé en ce qu'il comporte à l'étape (a) l'incorporation, dans les matières premières, de poudre de zinc finement divisée.
  • Selon une autre caractéristique de l'invention, les matières premières sont introduites, à l'étape (a), dans les proportions suivantes exprimées en , moles :
    • - Zn 0 : 33 à 53 %;
    • - Zn en poudre : 50 % à 30% ;
    • - Bi 2 O3 : 8 à 15 % ;
    • - Sb2 03 : 0,5 à 2 % ;
    • - oxydes de métaux de transition : 0,5 à 2% de chacun d'eux.
  • En outre le traitement thermique de frittage est effectué pendant une durée de trente à cent-vingt minutes, à une température comprise entre 850°C et une température inférieure à la température de fusion de l'électrode sur laquelle on a déposé la couche épaisse.
  • L'invention sera mieux comprise, et d'autres caractéristiques apparai- tront, au moyen de la description qui suit, et des dessins qui l'accompagnent, parmi lesquels :
    • La figure 1 est un diagramme logarithmique de la tension en fonction du courant, pour une varistance selon l'invention.
    • La figure 2 représente un exemple de circuit hybride comportant un substrat revêtu de varistances selon l'invention.
  • Dans l'exemple qui est décrit ci-après, les proportions de matières premières (en moles) de l'étape (a) sont les suivantes :
    • Zn 0 : 43%
    • Zn (en poudre de grain de 1 à 10 microns de diamètre moyen) : 40%
    • Bi2 03 : 12%
    • Sb2 O3 : 1%
    • Ni 0 : 1%
    • Cr 2 0 3 : 1%
    • Mn O2 : 1%
    • CoO:1%.
  • A l'étape (b) le liant, constitué par un mélange de 15% en poids d'éthyl cellulose et de 85% en poids d'acétate de carbitol est incorporé dans la proportion de 15 pour cent à la poudre obtenue à l'étape précédente.
  • A l'étape (c) la sérigraphie a lieu sur un substrat 1, tel que celui qui est représenté à la figure 2, revêtu d'électrodes 2 en or. Le masque de sérigraphie (non représenté) comporte des fenêtres plus étroites que les électrodes 2 (tout en débordant sur un des côtés de l'électrode) ce qui permet d'effectuer des dépôts localisés 3 de la pâte à varistance. L'épaisseur de la couche est de 50 à 100 microns.
  • A l'étape (d) le traitement thermique est effectué à 860°C pendant une durée allant de 30 à 120 minutes.
  • A l'étape (e) de finition, on effectue notamment la réalisation d'une deuxième électrode 4 à l'aide d'un dépôt de métal (localisé grâce à un masquage préalable). Cette électrode se prolonge par une métallisation 5 qui relie la varistance au reste du circuit hybride (non représenté) réalisé sur le substrat 1, l'électrode 2 étant par exemple à la masse.
  • La caractéristique courant-tension de la varistance ainsi réalisée est représentée à la figure 1, en coordonnées logarithmiques du courant I en ampères et de la tension V en volts.
  • Des points marqués (I1, V1 et I2, V2) correspondent à deux états de conduction de la varistance, soit :
    Figure imgb0002
    Figure imgb0003
    Le coerncient a de non linéarité est de l'ordre de 30.

Claims (5)

1. Procédé de fabrication de varistances selon l'invention du type comportant au moins les étapes suivantes :
a) mélange et broyage de matières premières comportant au moins de l'oxyde de zinc et différents oxydes ;
b) incorporation d'un liant à la poudre ainsi obtenue pour constituer une pâte à sérigraphier ;
c) dépôt d'une couche épaisse de la pâte ainsi obtenue sur un substrat ;
d) traitement thermique d'évaporation du liant et de frittage du matériau restant ;
e) finition de la varistance ;

caractérisé en ce qu'il comporte en outre à l'étape (a) l'incorporation, dans les matières premières, de poudre de zinc finement divisée.
2. Procédé selon la revendication 1, caractérisé en ce qu'à l'étape (a) les matières premières sont introduites dans les proportions suivantes exprimées en moles :
- Zn O : 33 à 53 % ;
- Zn en poudre : 50% à 30% ;
-Bi2O3:8 à 15 %;
- Sb2 O3 : 0,5 à 2% ;
- oxydes de métaux de transition : 0,5 à 2% de chacun d'eux.
3. Procédé selon la revendication 2, caractérisé en ce qu'à l'étape (d) le traitement thermique de frittage est effectué pendant une durée de trente à cent vingt minutes à une température comprise entre 850°C et une température inférieure à la température de fusion de l'électrode sur laquelle on a déposé la couche épaisse.
4. Procédé selon la revendication 1, caractérisé en ce qu'à l'étape (a) les matières premières sont les suivantes :
Zn O : 43%
Zn (en poudre de grain de 1 à 10 microns de diamètre moyen) : 40%
Bi2 O3 12%
Sb 2 0 3 : 1%
Figure imgb0004
et qu'à l'étape (d) le traitement thermique est effectué à 860°C pendant une durée allant de 30 à 120 minutes.
5. Varistance fabriquée par un procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'elle comprend :
- une première électrode déposée sur un substrat ;
- une couche de céramique à varistance ;
- une deuxième électrode déposée sur ladite couche.
EP19820400280 1981-02-27 1982-02-17 Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue Withdrawn EP0060738A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8103992A FR2500952A1 (fr) 1981-02-27 1981-02-27 Procede de fabrication d'une varistance a couche epaisse en ceramique a retrait compense, et varistance ainsi obtenue
FR8103992 1981-02-27

Publications (1)

Publication Number Publication Date
EP0060738A1 true EP0060738A1 (fr) 1982-09-22

Family

ID=9255718

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19820400280 Withdrawn EP0060738A1 (fr) 1981-02-27 1982-02-17 Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue

Country Status (3)

Country Link
EP (1) EP0060738A1 (fr)
JP (1) JPS57155705A (fr)
FR (1) FR2500952A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008064647A1 (fr) * 2006-11-28 2008-06-05 Nano-X Gmbh Matériau de revêtement céramique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041436A (en) * 1975-10-24 1977-08-09 Allen-Bradley Company Cermet varistors
US4172922A (en) * 1977-08-18 1979-10-30 Trw, Inc. Resistor material, resistor made therefrom and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041436A (en) * 1975-10-24 1977-08-09 Allen-Bradley Company Cermet varistors
US4172922A (en) * 1977-08-18 1979-10-30 Trw, Inc. Resistor material, resistor made therefrom and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008064647A1 (fr) * 2006-11-28 2008-06-05 Nano-X Gmbh Matériau de revêtement céramique

Also Published As

Publication number Publication date
FR2500952A1 (fr) 1982-09-03
JPS57155705A (en) 1982-09-25

Similar Documents

Publication Publication Date Title
US4186367A (en) Thick film varistor and method of producing same
EP0974558B1 (fr) Pâte électriquement conductrice et substrat en verre ayant un circuit électrique déposé sur celui-ci
JP4431052B2 (ja) 抵抗器の製造方法
EP0074312B1 (fr) Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue
JPH0773731A (ja) 厚膜導電性ペースト組成物
JPS6359999B2 (fr)
CN111052270B (zh) 厚膜电阻膏以及厚膜电阻膏在电阻器中的用途
JPH02249203A (ja) 抵抗材料、その製造方法およびそれを用いた抵抗ペースト
CN100590755C (zh) 可变电阻素体和可变电阻
EP0060738A1 (fr) Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue
WO2021221173A1 (fr) Pâte de résistance à couche épaisse, corps de résistance à couche épaisse, et composant électronique
JP2001196201A (ja) 厚膜抵抗体
CN107240466B (zh) 电压非线性电阻元件及其制法
US6190790B1 (en) Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate
JP2007066671A (ja) チップ型ヒューズ素子及びその製造方法
JPH07249507A (ja) 抵抗体用組成物及びそれを用いた半固定抵抗器
JP3567774B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JPH03233805A (ja) 電子部品の電極
JPH05335107A (ja) 抵抗ペースト
JP3538699B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JP3016560B2 (ja) 電圧非直線抵抗体の製造方法
FR2523993A1 (fr) Pate serigraphiable a oxydes metalliques et produit obtenu avec cette pate
KR800001624B1 (ko) 전자 기기용 비전도성 기층상의 후막도체
JP2937072B2 (ja) 抵抗材料組成物、抵抗ペースト及び抵抗体
US20220238261A1 (en) High Adhesion Resistive Composition

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE GB IT SE

17P Request for examination filed

Effective date: 19821006

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Withdrawal date: 19850725

RIN1 Information on inventor provided before grant (corrected)

Inventor name: BAYARD, MICHEL