EP0074312A1 - Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue - Google Patents

Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue Download PDF

Info

Publication number
EP0074312A1
EP0074312A1 EP82401594A EP82401594A EP0074312A1 EP 0074312 A1 EP0074312 A1 EP 0074312A1 EP 82401594 A EP82401594 A EP 82401594A EP 82401594 A EP82401594 A EP 82401594A EP 0074312 A1 EP0074312 A1 EP 0074312A1
Authority
EP
European Patent Office
Prior art keywords
screen printing
varistor
deposited
electrode
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP82401594A
Other languages
German (de)
English (en)
Other versions
EP0074312B1 (fr
Inventor
Michel Graciet
Annick Romann
François Buchy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0074312A1 publication Critical patent/EP0074312A1/fr
Application granted granted Critical
Publication of EP0074312B1 publication Critical patent/EP0074312B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body characterised by the resistive component
    • H01C17/06533—Precursor compositions therefor, e.g. pastes, inks, glass frits or green body characterised by the resistive component composed of oxides
    • H01C17/06546—Oxides of zinc or cadmium

Definitions

  • the invention relates to a method for manufacturing non-linear resistors, usually designated by the name of varistors, made of thick-film ceramic, in particular on a hybrid circuit substrate or a device requiring not to exceed, during their manufacture, a predetermined temperature, which is particularly the case for display screens with matrix access (the varistor deposition substrate then being glass).
  • Varistors are known which are manufactured in the form of discrete components, the most used being polycrystalline ceramic resistors prepared from a metal oxide with small amounts of one or more metal oxides or metal salts.
  • the majority metal oxide is zinc oxide with small amounts of bismuth oxide, antimony, cobalt, chromium and manganese. To obtain high coefficients of non-linearity, it is known that it is necessary to sinter these materials at temperatures above 1000 ° C.
  • the invention aims to eliminate these drawbacks while making the method of manufacturing a thick film varistor compatible with the use of non-refractory supports.
  • the electrodes are deposited only in step (d) in two non-contiguous positions of the varistor deposit in a thick layer.
  • the conductive or semiconductor material can be a semiconductor glass and in particular comprise vanadium oxide in a percentage of 50 to 90 mol%.
  • the sintering temperature of the initial ceramic is between 1050 ° C and 1350 ° C.
  • step (a) a powder is prepared containing 50 to 90 mol% of vanadium oxide (V 2 0 5 ) and 10 to 50 mol% of sodium metaphosphate (Na P 0 3 ).
  • the powder obtained by mixing the raw materials and grinding by a conventional method is brought to 950 ° C for four hours then poured onto a plate at 100 ° C.
  • the deposit thus obtained is ground into a fine powder.
  • This powder is subjected to a heat treatment of half an hour to two hours at a temperature between 200 ° C and 400 ° C in order to increase its electrical conductivity.
  • the resistivity of the powder grains must be between 1 and 1000 ohms-cm.
  • step (b) a mixture is carried out comprising 40 to 90% by weight of the powder obtained at the end of the preliminary steps, 20 to 30% by weight of the powder obtained during step (a), and 10 to 40% of organic binder.
  • This binder is prepared from 170 g of nitrocellulose mixed with a sufficient amount of butoxyacetate to obtain a volume of two and a half liters by varying this latter volume according to the desired viscosity.
  • an insulating substrate is taken, constituted for example by a glass of very pure borosilicate (less than 0.2% of alkaline ions in the case of glass of commercial designation Corning No. 7059).
  • a first thick varistor electrode is deposited by screen printing using a nickel screen printing ink, for example the paste of commercial designation "nickel T 9197 Engelhardt”. This deposit is treated for ten minutes at 520 ° C.
  • step (b) the paste prepared in step (b) is deposited on the electrode and the paste is dried at 120 ° C to remove the binder and then sintered at 580 ° C for 10 minutes.
  • a second electrode is screen-printed using a gold screen-printing ink, for example the paste with the commercial designation "gold 6394 Engelhardt". This second electrode is heat treated like the first.
  • step (c) The following result was observed by depositing, by screen printing, in step (c), a layer of thirty microns. For a voltage of 32 volts, the intensity is 10 m A / cm 2. The coefficient of non-linearity measured between 1 and 10 mA is of the order of 28.
  • the powder produced in the preliminary stages is identical to that of the first example.
  • the powder prepared in step (b) is similar to that of the first example, except that the sodium phosphate is replaced by potassium phosphate. Therefore the sintering temperature of step (c) is 520 ° C, the duration of the heat treatment being identical.
  • the current measured under conditions analogous to those of the first example is 10 mA for a voltage of 28 volts, the coefficient of non-linearity measured between 1 and 10 mA being of the order of 37.
  • step (b) The powder produced in the preliminary stages is identical to that of the first example. The same is true for the powder prepared in step (b). However, the substrate of step (c) is alumina covered with a silver electrode deposited by screen printing and treated at 850 ° C. In step (d) a silver lacquer is deposited which is treated at 250 ° C for ten minutes.
  • the current measured under conditions analogous to those of the first example is 10 mA for a voltage of 50 volts, the coefficient of non-linearity measured between 1 and 10 mA being of the order of 16 .
  • step (c) the first thick layer of 30 microns forming the varistor is deposited by screen printing, directly on the glass substrate, then the two electrodes each covering part of the thick layer, after sintering. of it. Between the electrodes a space of 1/10 mm is left, for example.
  • the electrodes are both formed from the same gold paste designated for the second electrode in the first example.
  • a current of 1 mA is measured for a voltage of 112 volts.
  • the coefficient of non-linearity measured between 0.1 and 1 mA is of the order of 12.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

L'invention concerne un procédé de fabrication de résistances nonlinéaires (varistances) réalisées en céramique à couche épaisse, notamment sur un substrat de circuit hybride ou tout autre dispositif exigeant de ne pas dépasser, lors de sa fabrication, une température prédéterminée. Selon l'invention, après broyage d'une céramique pour obtenir une poudre très fine de matériau pour varistance, on prépare une poudre de matériaux conducteur ou semiconducteur susceptible de prendre l'état pâteux à une température inférieure à 850°C et on y incorpore un liant pour obtenir une pâte sérigraphique. La couche déposée par sérigraphie sur un substrat tel que du verre, est sèchée puis traitée thermiquement pour assurer la cohésion de la couche. Cette couche est, soit insérée entre une électrode déposée préalablement et une autre électrode, soit revêtue de deux électrodes non jointives. Application aux écrans de visualisation à accès matriciel.

Description

  • L'invention concerne un procédé de fabrication de résistances non linéaires, désignées habituellement sous l'appellation de varistances, réalisées en céramique à couche épaisse, notamment sur un substrat de circuit hybride ou un dispositif exigeant de ne pas dépasser, lors de leur fabrication, une température prédéterminée, ce qui est notamment le cas pour les écrans de visualisation à accès matriciel (le substrat de dépôt de la varistance étant alors le verre).
  • On sait qu'il existe un petit nombre de matériaux qui présentent des propriétés électriques de résistance non linéaire et dont les caractéristiques tension-courant sont représentées par la relation :
    Figure imgb0001
    où V est la tension entre des points séparés par un corps constitué par le matériau considéré, I est l'intensité du courant s'écoulant entre les deux points, C est une constante et le coefficient de non linéarité, est un exposant supérieur à 1.
  • On connaît des varistances fabriquées sous la forme de composants discrets, les plus utilisées étant des résistances céramiques polycristallines préparées à partir d'un oxyde métallique avec de petites quantités d'un ou plusieurs oxydes métalliques ou sels métalliques. A titre d'exemple l'oxyde métallique majoritaire est l'oxyde de zinc avec de petites quantités d'oxyde de bismuth, d'antimoine, de cobalt, de chrome et de manganèse. Pour obtenir des coefficients élevés de non-linéarité, il est connu qu'il est nécessaire de fritter ces matériaux à des températures supérieures à 1000°C.
  • Or, en technologie de circuit hybride, il est intéressant de fabriquer les résistances non plus en composants discrets mais sous la forme de dépôts effectués par sérigraphie, c'est-à-dire en couche épaisse. En ce cas la nature du substrat de circuit hybride déjà revêtu, au moment de la sérigraphie, d'électrodes non réfractaires aux températures élevées, interdit l'utilisation des procédés classiques de fabrication de telles varistances. On a donc recours à une technique de frittage préalable du matériau à 1100°C puis au broyage de ce matériau pour obtenir une poudre polycristalline qui sert de matière première au dépôt par sérigraphie. La demande de brevet français publiée sous le N° 2 315 772 décrit notamment un procédé de fabrication de varistances sous forme de couches épaisses caractérisé en ce qu'il consiste à :
    • - fabriquer préalablement une varistance sous la forme d'un corps céramique ;
    • - broyer ce corps céramique en grains inférieurs à 3 microns ;
    • - mélanger la poudre ainsi obtenue avec une fritte de verre en poudre de même granulométrie et incorporer au mélange un liant organique pour obtenir une pâte sérigraphiable ;
    • - appliquer cette pâte en couche épaisse, par sérigraphie, sur un substrat diélectrique ;
    • - cuire la pâte à une température comprise entre 650°C et 1100°C selon les caractéristiques de non-linéarité désirées pour la varistance en couche épaisse.
  • Ce procédé présente toutefois deux inconvénients :
    • 1°) Les coefficients de non-linéarité sont faibles, en général bien inférieurs à 10 ;
    • 2°) L'isolement électrique en basse tension est médiocre, dans la plupart des cas, en raison, notamment, du manque d'adhérence des grains entre eux et avec le substrat. On peut éviter ce dernier inconvénient en utilisant le procédé du brevet de la République Fédérale Allemande publié sous le N° 2 375 484, dans lequel on emploie des températures supérieures à 1100°C, mais cela exige alors l'utilisation d'un substrat réfractaire tel que l'alumine, ce que l'on désire précisément éviter dans le cas présent.
  • L'invention vise à supprimer ces inconvénients tout en rendant le procédé de fabrication d'une varistance en couche épaisse compatible avec l'utilisation de supports non réfractaires.
  • Le procédé selon l'invention comporte les étapes préliminaires de fabrication d'une varistance sous la forme d'un corps céramique et de broyage de ce corps céramique en grains de taille homogène et contrôlée, par exemple de l'orde de trois microns. Il est caractérisé en ce qu'il comporte en outre les étapes suivantes :
    • a) Préparation d'une poudre constituée par un matériau conducteur ou semiconducteur de conductivité comprise entre 10-8 ohm.cm et 106 ohm.cm, susceptible de prendre l'état liquide ou un état pâteux à une température prédéterminée inférieure à 850°C ;
    • b) Préparation d'une pâte sérigraphique comprenant 40 à 90 % en poids de grains de céramique obtenue au cours des étapes préliminaires, 10 à 30 % en poids de la poudre obtenue à l'étape (a) ci-avant, le reste étant constitué, pour 10 % en poids au moins, par un liant organique du type utilisé en sérigraphie ;
    • c) Dépôt,par exemple par sérigraphie, de la pâte ainsi obtenue, sur un substrat préalablement muni par exemple par sérigraphie d'une électrode constituant la première électrode de la varistance à couche épaisse et cuisson du dépôt s'il a été obtenu par sérigraphie ;
    • d) Finition de la varistance en déposant par exemple par sérigraphie une deuxième électrode sur le dépôt effectué au cours de l'étape (c) ci-avant et en cuisant cette dernière électrode.
  • Dans une variante de l'invention, les électrodes sont déposées seulement à l'étape (d) sur deux positions non jointives du dépôt de varistance en couche épaisse.
  • A l'étape (a) le matériau conducteur ou semiconducteur peut être un verre semiconducteur et en particulier comporter de l'oxyde de vanadium dans un pourcentage de 50 à 90 % en moles.
    • L'invention sera mieux comprise au moyen des exemples suivants : Premier exemple :
  • La poudre fabriquée au cours des étapes préliminaires est constituée par des cristallites ou morceaux de cristallites d'une céramique comprenant, avant frittage, en moles :
    • 97 % de Zn 0 ;
    • 0,5 % de Co 0 ;
    • 0,5 % de Bi2 03 ;
    • 0,5 % de Mn 2 0 3 ;
    • 0,5 % de Ni 2 0 3 ;
    • 1 % de Sb2 03
  • La température de frittage de la céramique initiale est comprise entre 1050° C et 1350° C.
  • A l'étape (a), on prépare une poudre contenant 50 à 90 % en moles d'oxyde de vanadium (V 2 05) et 10 à 50 % en moles de métaphosphate de sodium (Na P 03). La poudre obtenue par mélange des matières premières et broyage par une méthode classique est portée à 950° C pendant quatre heures puis coulée sur une plaque à 100°C. On broie en poudre fine le dépôt ainsi obtenu. On fait subir à cette poudre un traitement thermique d'une demi-heure à deux heures à une température comprise entre 200°C et 400°C en vue d'augmenter sa conductivité électrique. La résistivité des grains de poudre doit être comprise entre 1 et 1000 ohms-cm.
  • A l'étape (b), on effectue un mélange comprenant 40 à 90 % en poids de la poudre obtenue à la fin des étapes préliminaires, 20 à 30 % en poids de la poudre obtenue au cours de l'étape (a), et 10 à 40 % de liant organique. Ce liant est préparé à partir de 170 g de nitrocellulose mélangé à une quantité suffisante de butoxyacétate pour obtenir un volume de deux litres et demi en faisant varier ce dernier volume selon la viscosité désirée.
  • Au cours de l'étape (c), on prend un substrat isolant constitué par exemple par un verre de borosilicate très pur (moins de 0,2 % d'ions alcalins dans le cas du verre de désignation commerciale Corning N° 7059). Sur ce substrat on dépose par sérigraphie une première électrode de la varistance à couche épaisse en utilisant une encre à sérigraphier au nickel, par exemple la pâte de désignation commerciale "nickel T 9197 Engelhardt". Ce dépôt est traité pendant dix minutes à 520°C.
  • Ensuite on dépose sur l'électrode la pâte préparée à l'étape (b) et l'on procède au séchage de cette pâte à 120°C pour éliminer le liant puis au frittage à 580°C pendant 10 minutes.
  • Au cours de l'étape (d) on dépose par sérigraphie une deuxième électrode en utilisant une encre à sérigraphier à l'or, par exemple la pâte de désignation commerciale "or 6394 Engelhardt". Cette deuxième électrode est traitée thermiquement comme la première.
  • On a observé le résultat suivant en déposant par sérigraphie, à l'étape (c), une couche de trente microns. Pour une tension de 32 volts, l'intensité est de 10 m A/cm2. Le coefficient de non-linéarité mesuré entre 1 et 10 mA est de l'ordre de 28.
    • Deuxième Exemple :
  • La poudre fabriquée aux étapes préliminaires est identique à celle du premier exemple. La poudre préparée à l'étape (b) est analogue à celle du premier exemple, si ce n'est que le phosphate de sodium est remplacé par du phosphate de potassium. De ce fait la température de frittage de l'étape (c) est de 520°C, la durée du traitement thermique étant identique.
  • En ce qui concerne le résultat obtenu, le courant mesuré dans des conditions analogues à celles du premier exemple, est de 10 mA pour une tension de 28 volts, le coefficient de non-linéarité mesuré entre 1 et 10 mA étant de l'ordre de 37.
    • Troisième Exemple :
  • La poudre fabriquée aux étapes préliminaires est identique à celle du premier exemple. Il en est de même pour la poudre préparée à l'étape(b). Mais le substrat de l'étape (c) est de l'alumine recouverte d'une électrode d'argent déposée par sérigraphie et traitée à 850°C. A l'étape (d) on dépose une laque d'argent que l'on traite à 250°C pendant dix minutes.
  • En ce qui concerne le résultat obtenu, le courant mesuré dans des conditions analogues à celles du premier exemple est de 10 mA pour une tension de 50 volts, le coefficient de non-linéarité mesuré entre 1 et 10 mA étant de l'ordre de 16.
    • Quatrième Exemple :
  • Les étapes préliminaires ainsi que les étapes (a) et (b) sont identiques à celles du premier exemple. Mais, à l'étape (c), on dépose d'abord par sérigraphie, directement sur le substrat en verre, la couche épaisse de 30 microns formant la varistance, puis les deux électrodes recouvrant chacune une partie de la couche épaisse, après frittage de celle-ci. Entre les électrodes on laisse un espace de 1/10 mm, par exemple. Les électrodes sont formées toutes deux de la même pâte à l'or désignée pour la deuxième électrode dans le premier exemple.
  • Pour des électrodes se faisant face sur une longueur de 1 cm et distantes de 1/10 mm, on mesure un courant de 1 mA pour une tension de 112 volts. Le coefficient de non-linéarité mesuré entre 0,1 et 1 mA est de l'ordre de 12.
  • Les variantes des procédés de fabrication illustrés par les 1er, 2e et 4e exemples, sont également applicables au cas d'un substrat en alumine.
  • Les varistances obtenues par le procédé de l'invention sont de deux types principaux :
    • - un type dans lequel la couche épaisse de matériau à résistance non-linéaire est insérée entre deux électrodes d'entrée et de sortie ;
    • - un type dans lequel la couche épaisse du même matériau est revêtue, sur deux portions distinctes de sa surface, d'électrodes d'entrée et de sortie.

Claims (10)

1. Procédé de fabrication de varistance à couche épaisse déposée sur un substrat de circuit hybride, du type comportant des étapes préliminaires de fabrication d'une varistance sous la forme d'un corps céramique et de broyage de ce corps céramique en grains de taille homogène et contrôlée caractérisé en ce qu'il comporte en outre les étapes suivantes :
a) Préparation d'une poudre constituée par un matériau conducteur ou semiconducteur de conductivité comprise entre 10-8 ohm.cm et 106ohms.cm, susceptible de prendre l'état liquide ou un état pâteux à une température prédéterminée inférieure à 850°C ;
b) Préparation d'une pâte sérigraphique comprenant 40 à 90 % en poids de grains en céramique, provenant des étapes préliminaires, 10 à 30 % en poids de la poudre obtenue à l'étape (a), le reste étant constitué, pour 10 % en poids au moins, par un liant organique du type utilisé en sérigraphie ;
c) Dépôt, par sérigraphie, de la pâte ainsi obtenue, sur le substrat, préalablement muni d'une électrode constituant la première électrode de la varistance à fabriquer ;
d) Finition de la varistance en déposant, par sérigraphie, une deuxième électrode sur le dépôt effectué au cours de l'étape (c).
2. Procédé de fabrication de varistance à couche épaisse déposée sur un substrat de circuit hybride, du type comportant des étapes préliminaires de fabrication d'une varistance sous la forme d'un corps céramique et de broyage de ce corps céramique en grains caractérisé en ce qu'il comporte en outre les étapes suivantes :
a) Préparation d'une poudre constituée par un matériau conducteur ou semiconducteur de conductivité comprise entre 10-8 ohm.cm et 106 ohm.cm, susceptible de prendre l'état liquide ôu un état pâteux à une température prédéterminée inférieure à 850°C ;
b) Préparation d'une pâte sérigraphique comprenant 40 à 90 % en poids de grains en céramique, provenant des étapes préliminaires, 10 à 30 % en poids de la poudre obtenue à l'étape (a), le reste étant constitué, pour 10 % en poids au moins, par un liant organique du type utilisé en sérigraphie ;
c) Dépôt sur le substrat, par sérigraphie, de la pâte obtenue à l'étape précédente ;
d) Finition de la varistance en déposant, par sérigraphie, deux électrodes, sur deux parties distinctes du dépôt effectué au cours de l'étape (c).
3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'à l'étape (a), le matériau est un verre semiconducteur.
4. Procédé selon la revendication 3, caractérisé en ce que le verre semiconducteur utilisé à l'étape (a) comporte 50 à 90 % en moles d'oxyde de vanadium.
5. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce qu'à l'étape (a) on prépare une poudre contenant 50 à 90 % en moles d'oxyde de vanadium (V2 05) et 10 à 50 % en moles de métaphosphate de sodium ou de potassium, la poudre obtenue par mélange des matières premières suivi d'un broyage effectué par une méthode classique, le mélange étant ensuite porté à 950°C pendant quatre heures puis coulé sur une plaque à 100°C, le dépôt ainsi obtenu étant broyé en poudre fine, et la poudre ainsi obtenue étant enfin traitée thermiquement pendant une demi-heure à deux heures à une température comprise entre 200°C et 400°C, et en ce qu'à l'étape (b) on effectue un mélange comprenant 40 à 90 % en poids de la poudre obtenue à la fin des étapes préliminaires, 20 à 30 % en poids de la poudre obtenue à la fin de l'étape (a) et 10 à 40 % de liant organique du type utilisé en sérigraphie.
6. Procédé selon la revendication 1, caractérisé en ce qu'au cours de l'étape- (c) on dépose par sérigraphie sur un substrat en verre une première électrode constituée par une encre au nickel, que l'on fait subir au substrat un traitement thermique de dix minutes à 520°C, puis qu'on dépose en couche épaisse, par sérigraphie, la pâte obtenue à l'étape (b) sur la première électrode, cette couche étant ensuite sèchée à 120°C puis frittée à une température comprise entre 520°C et 580°C pendant dix minutes, enfin qu'on dépose sur cette couche un électrode par sérigraphie d'une encre à l'or.
7. Procédé selon la revendication 1, caractérisé en ce qu'au cours de l'étape (c), on dépose par sérigraphie sur un substrat en alumine une première électrode constituée par une encre à l'argent, que l'on fait subir à cette électrode un traitement thermique à 850°C, puis qu'on dépose en couche épaisse, par sérigraphie, la pâte obtenue à l'étape (b) sur la première électrode, cette couche étant ensuite sèchée à 120°C puis frittée à une température comprise entre 520°C et 580°C pendant dix minutes, enfin qu'on dépose par sérigraphie sur cette couche une laque d'argent que l'on traite à 250°C pendant dix minutes.
8. Procédé selon la revendication 2, caractérisé en ce que, au cours de l'étape (c) on dépose par sérigraphie, directement sur le substrat, la pâte obtenue à l'étape (b), cette couche étant ensuite sèchée à 120°C puis frittée à une température comprise entre 520°C et 580°C pendant dix minutes, enfin que l'on dépose par sérigraphie sur deux parties distinctes de cette couche une encre à l'or que l'on traite pendant dix minutes à 520°C.
9. Varistance obtenue par un procédé selon l'une quelconque des revendications 1 à 8, caractérisée en ce qu'elle est du type dans lequel la couche épaisse de matériau à résistance non-linéaire est insérée entre deux électrodes d'entrée et de sortie.
10. Varistance obtenue par un procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'elle est du type dans lequel la couche épaisse de matériau à résistance non-linéaire est revêtue sur deux portions distinctes de sa surface par des électrodes d'entrée et de sortie.
EP82401594A 1981-09-04 1982-08-27 Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue Expired EP0074312B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8116872 1981-09-04
FR8116872A FR2512578A1 (fr) 1981-09-04 1981-09-04 Procede de fabrication de varistance, a couche epaisse sur un substrat de circuit hybride, et varistance ainsi obtenue

Publications (2)

Publication Number Publication Date
EP0074312A1 true EP0074312A1 (fr) 1983-03-16
EP0074312B1 EP0074312B1 (fr) 1986-03-12

Family

ID=9261912

Family Applications (1)

Application Number Title Priority Date Filing Date
EP82401594A Expired EP0074312B1 (fr) 1981-09-04 1982-08-27 Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue

Country Status (6)

Country Link
US (1) US4460624A (fr)
EP (1) EP0074312B1 (fr)
JP (1) JPS5854601A (fr)
CA (1) CA1197022A (fr)
DE (1) DE3269837D1 (fr)
FR (1) FR2512578A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542914A1 (fr) * 1983-03-18 1984-09-21 Thomson Csf Element de resistance non lineaire en fonction de la tension, en couche epaisse, et son procede de fabrication
GB2242068A (en) * 1990-03-16 1991-09-18 Ecco Ltd Manufacture of varistors
US5973588A (en) * 1990-06-26 1999-10-26 Ecco Limited Multilayer varistor with pin receiving apertures

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61194794A (ja) * 1985-02-22 1986-08-29 三菱電機株式会社 混成集積回路基板の製造方法
JPS62242308A (ja) * 1986-04-14 1987-10-22 松下電器産業株式会社 電圧非直線性素子
JPS62242303A (ja) * 1986-04-14 1987-10-22 松下電器産業株式会社 電圧非直線性素子
WO2002017686A1 (fr) * 2000-08-14 2002-02-28 Giovanna Carrara Quereilhac Vitro-chauffage comportant un eclairage
JP4432489B2 (ja) * 2003-12-25 2010-03-17 パナソニック株式会社 静電気対策部品の製造方法
US20060163315A1 (en) * 2005-01-27 2006-07-27 Delsman Mark A Ribbon bonding tool and process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836340A (en) * 1972-01-03 1974-09-17 Du Pont Vanadium based resistor compositions
FR2315772A1 (fr) * 1975-06-23 1977-01-21 Gen Electric Procede de fabrication de varistors sous forme de films epais
US4041436A (en) * 1975-10-24 1977-08-09 Allen-Bradley Company Cermet varistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3598762A (en) * 1962-03-22 1971-08-10 Hitachi Ltd Vanadium oxide semiconductors and method of manufacturing same
US3670221A (en) * 1968-12-02 1972-06-13 Matsushita Electric Industrial Co Ltd Voltage variable resistors
US3622523A (en) * 1969-10-30 1971-11-23 Du Pont Air fireable compositions containing vanadium oxide and boron, and devices therefrom
GB1346851A (en) * 1971-05-21 1974-02-13 Matsushita Electric Industrial Co Ltd Varistors
US3839231A (en) * 1972-04-27 1974-10-01 Du Pont Air fireable compositions containing vanadium oxide and boron silicide, and devices therefrom
US3916366A (en) * 1974-10-25 1975-10-28 Dale Electronics Thick film varistor and method of making the same
JPS5366561A (en) * 1976-11-26 1978-06-14 Matsushita Electric Industrial Co Ltd Thick film varistor composition
DE2719602C3 (de) * 1977-05-02 1980-01-31 C. Conradty Nuernberg Gmbh & Co Kg, 8505 Roethenbach Spannungsabhängiger Metalloxidwiderstand auf der Basis von Zinkoxid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836340A (en) * 1972-01-03 1974-09-17 Du Pont Vanadium based resistor compositions
FR2315772A1 (fr) * 1975-06-23 1977-01-21 Gen Electric Procede de fabrication de varistors sous forme de films epais
US4041436A (en) * 1975-10-24 1977-08-09 Allen-Bradley Company Cermet varistors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542914A1 (fr) * 1983-03-18 1984-09-21 Thomson Csf Element de resistance non lineaire en fonction de la tension, en couche epaisse, et son procede de fabrication
GB2242068A (en) * 1990-03-16 1991-09-18 Ecco Ltd Manufacture of varistors
GB2242068B (en) * 1990-03-16 1994-05-04 Ecco Ltd Varistor manufacturing method and apparatus
US6334964B1 (en) 1990-03-16 2002-01-01 Littelfuse, Inc. Varistor ink formulations
US6743381B2 (en) 1990-03-16 2004-06-01 Littlefuse, Inc. Process for forming varistor ink composition
US5973588A (en) * 1990-06-26 1999-10-26 Ecco Limited Multilayer varistor with pin receiving apertures

Also Published As

Publication number Publication date
CA1197022A (fr) 1985-11-19
DE3269837D1 (en) 1986-04-17
FR2512578B1 (fr) 1984-10-05
JPS5854601A (ja) 1983-03-31
US4460624A (en) 1984-07-17
EP0074312B1 (fr) 1986-03-12
FR2512578A1 (fr) 1983-03-11

Similar Documents

Publication Publication Date Title
JPS5851503A (ja) 導体組成物
JPH0350365B2 (fr)
EP0074312B1 (fr) Procédé de fabrication de varistance à couche épaisse sur un substrat de circuit hybride, et varistance ainsi obtenue
US4692735A (en) Nonlinear voltage dependent resistor and method for manufacturing thereof
JP4161423B2 (ja) 窒化アルミニウム焼結体及びそのメタライズ基板
JPS5928962B2 (ja) 厚膜バリスタの製造方法
FR2528058A1 (fr) Procede de preparation d'une surface revetue d'un pigment conducteur
FR2491715A1 (fr) Circuits a conducteur de cuivre en film epais et leur procede de fabrication
JPH0773731A (ja) 厚膜導電性ペースト組成物
JPH08306506A (ja) 酸化亜鉛バリスタ用側面高抵抗剤とそれを用いた酸化亜鉛バリスタとその製造方法
FR2570223A1 (fr) Dispositif piezoelectrique et procede de realisation d'un tel dispositif
JPS5836482B2 (ja) 抵抗物質
EP1252643B1 (fr) Utilisation d'un verre recristallisable comme liant mineral d'une pate electrodes pour un panneau a plasma
US4278725A (en) Cermet resistor and method of making same
EP0055277A1 (fr) Circuits a resistances a films epais.
GB2050051A (en) Temperature sensitive electrical element and method and material for making the same
EP0167198B1 (fr) Mélange de départ pour une composition isolante comprenant un verre au plomb, encre sérigraphiable comportant un tel mélange et utilisation de cette encre pour la protection de microcircuits hybrides sur substrat céramique
JPH05234703A (ja) 厚膜抵抗体を製造するための抵抗組成物
JP2555536B2 (ja) 白金温度センサの製造方法
EP0060738A1 (fr) Procédé de fabrication d'une varistance à couche épaisse en céramique à retrait compensé, et varistance ainsi obtenue
JP3765162B2 (ja) セラミック基板、およびその製造方法
CN101506912B (zh) 包括钝化层的变阻器的制造
US7300607B2 (en) Conductive sintered compact for fixing electrodes in electronic device envelope
FR2523993A1 (fr) Pate serigraphiable a oxydes metalliques et produit obtenu avec cette pate
JPH0834123B2 (ja) Ａ▲ｌ▼Ｎセラミックスヒータ及びその製造方法

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE GB IT NL SE

17P Request for examination filed

Effective date: 19830328

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB IT NL SE

ITF It: translation for a ep patent filed
REF Corresponds to:

Ref document number: 3269837

Country of ref document: DE

Date of ref document: 19860417

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19870831

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19880827

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19880828

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19890301

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19890503

GBPC Gb: european patent ceased through non-payment of renewal fee
EUG Se: european patent has lapsed

Ref document number: 82401594.5

Effective date: 19890510