EP0188401A2 - Source de tension de référence - Google Patents

Source de tension de référence Download PDF

Info

Publication number
EP0188401A2
EP0188401A2 EP86810010A EP86810010A EP0188401A2 EP 0188401 A2 EP0188401 A2 EP 0188401A2 EP 86810010 A EP86810010 A EP 86810010A EP 86810010 A EP86810010 A EP 86810010A EP 0188401 A2 EP0188401 A2 EP 0188401A2
Authority
EP
European Patent Office
Prior art keywords
compatible bipolar
reference voltage
bipolar transistor
compatible
voltage source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP86810010A
Other languages
German (de)
English (en)
Other versions
EP0188401B1 (fr
EP0188401A3 (en
Inventor
Marc Degrauwe
Eric A. Vittoz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger SA
Original Assignee
Centre Electronique Horloger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger SA filed Critical Centre Electronique Horloger SA
Publication of EP0188401A2 publication Critical patent/EP0188401A2/fr
Publication of EP0188401A3 publication Critical patent/EP0188401A3/fr
Application granted granted Critical
Publication of EP0188401B1 publication Critical patent/EP0188401B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Definitions

  • the present invention relates to circuits that can serve as reference voltage sources and relates more particularly to voltage sources referring to the band gap and compatible with MOS technologies.
  • CMOS complementary MOS
  • circuits with an analog part require the creation of a block delivering a reference voltage.
  • Such blocks have already been proposed in CMOS technology and are most often derived from circuits known in bipolar technology under the name of band gap references.
  • These circuits use a pair of transistors working at different current densities and which, while having a bipolar operating characteristic, are compatible with CMOS technology.
  • Such transistors also called transistors to the substrate, always have their collector connected to the substrate, which limits their application, in particular when it is desired to adapt the circuits which have been developed in bipolar technology.
  • an object of the present invention is a circuit that can serve as a reference voltage source and does not have the drawbacks mentioned above.
  • Another object of the invention is a reference voltage source compatible with MOS technology and using compatible bipolar transistors.
  • Another object of the invention is a reference voltage source whose temperature dependence can be easily compensated.
  • Another object of the invention is a reference voltage source having a low output impedance.
  • the circuit of the invention has the property of allowing the adjustment of its temperature coefficient by adjusting the circuit to a given temperature while, for circuits known in CMOS technology, the two effects are not correlated.
  • FIG. 1 illustrates the principle of the invention.
  • Two compatible bipolar transistors as described in the aforementioned patent application, work at different current densities.
  • the bases are connected via a resistor 3, and the transmitters are connected to the negative supply terminal 7 of the circuit.
  • the collectors of T1 and T2, traversed by the currents I1 and 12 respectively, are connected to the inputs 8 and 9, respectively the inverse input and the direct input, of a transresistance amplifier 1.
  • the output of the amplifier 1 is connected on the one hand to the output terminal 5 and on the other hand to the base of the transistor T1 through the resistor 2.
  • the base of the transistor T2 is still connected to the terminal 7 via a conductive block 4 intended to draw, through the resistor 3, a very large current 13 in front of the currents I1 and 12.
  • V S represents the output voltage of the amplifier
  • K1 is the ratio of the gain of input 9 to that of input 8.
  • Y BE1 is the base-emitter voltage of T1
  • R2 and R1 are the values of the resistors 2 and 3 respectively
  • k is the Boltzmann constant
  • T is the absolute temperature
  • q is the elementary charge of the electron
  • K1 has the previously defined value
  • K2 is the ratio of the effective emitter areas of transistor T2 to transistor T1.
  • the two bipolar transistors compatible T1 and T2 must work at different current densities; that passing through transistor T2 must be less than that passing through transistor T1.
  • K1 the currents 11 and 12 may be equal, while in the second case, they will be in the ratio K1.
  • the transistors T1 and T2 are compatible bipolar transistors as described in the aforementioned patent application. Such transistors have a poorly defined gain in current which is difficult to reproduce from one integration to another. For the relation (1) to be verified despite the use of compatible bipolar transistors, it is necessary that the value of the current 13, drawn by the block 4 through the resistor 3, is large compared to that of the current 11.
  • FIG. 3 A first exemplary embodiment is shown in FIG. 3, in which the elements identical to those of FIG. 1 have the same references.
  • the amplifier 1 is essentially constituted by a current mirror and a voltage follower stage.
  • the current mirror is formed by the P-channel MOS transistors 11 and 12, connected to the positive supply terminal V DD .
  • the transistor 11 has its drain connected to the branch 9 as well as to the gates of the transistors 11 and 12.
  • the drain of the transistor 12 is connected to the branch 8 as well as to the gate of the N-channel MOS transistor 13, mounted in stages voltage follower between the supply terminal V DD and the terminal 5.
  • the transistors T1 and T2 are identical and the current mirror is of ratio K1, so that the currents passing through the transistors T1 and T2 are in the same ratio.
  • the conductive block 4 is constituted by a compatible bipolar transistor 41 whose emitter is connected to terminal 7 and the base and the collector are connected to point 6, common to the base of T2 and to resistor 3. To ensure the inequality I3 I I1, it is important that the transistor 41 is dimensioned so that its effective emitter surface is significantly larger than that of the transistor T1.
  • FIG. 5 Another embodiment of the transresistance amplifier 1 is shown in FIG. 5.
  • a current mirror formed by the P channel MOS transistors 101 and 102 on the one hand and 103 and 104 on the other hand, is connected in series between the positive supply terminal V DD and the branches 8 and 9.
  • the two transistors 101 and 103 are mounted as a diode and all of the transistors 101 to 104 have a ratio K1.
  • the P channel transistors 105 and 106 form a voltage follower stage.
  • Transistor 105 has its gate connected to the gate of transistors 101 and 102, its source connected to terminal V DD and its drain connected to the source of transistor 106, whose gate is connected to the drain of transistor 104 and whose drain is connected to the negative supply terminal 7 of the circuit.
  • Point 108 common to the drain of transistor 105 and to the source of transistor 106, is connected to the base of a compatible bipolar transistor 107 whose collector is connected to terminal V DD and whose emitter is connected to terminal 5.
  • the mounting of the four transistors 101 to 104 makes it possible to reduce the effects of a variation of the supply voltage on the value of the ratio of the currents I1 and 12, and therefore on the precision of 1 4 reference voltage V ref .
  • the output transistor 13 of the assembly of FIG. 3 has been replaced, in FIG. 5, by a compatible bipolar transistor 107 associated with a voltage follower stage constituted by the transistors 105 and 106. This arrangement of the transistors 105 to 107 reduces the output resistance of the circuit and therefore to supply additional circuits from the reference voltage circuit.
  • FIG. 6 shows yet another exemplary embodiment of the amplifier 1.
  • the output of amplifier 110 is connected to terminal 5.
  • a diagram such as that of FIG. 6 is known per se and can, for example, be found in the article by Carl R. Palmer et al, entitled “A curvature corrected micropower voltage reference" published in IEEE International Solid-State Circuits Conference of 1981.
  • the reference voltage Y ref delivered by the previous circuits is well defined and close to 1.2 volts. It is sometimes desirable to be able to have a reference voltage greater than this value.
  • the circuit of FIG. 7 shows how to obtain a voltage greater than the voltage V ref from the circuit of the invention without degrading the performance thereof. Elements identical to those in FIG. 1 have the same references.
  • the output of the transresistance amplifier 1 is connected to a voltage divider 200 whose output is applied through a voltage follower stage 210 to the resistor 2.
  • the voltage divider 200 can be a potentiometer delivering a fraction l of the output voltage of amplifier 1.
  • the output voltage of follower stage 210 is always equal to V ref , while the output voltage of amplifier 1 is:
  • the voltage follower stage 210 must have an "offset" voltage as low as possible and, preferably, proportional to the absolute temperature.
  • the circuit also includes a MOS transistor 214 whose gate is connected to the point common to the drain of transistor 212 and to the collector of transistor 215, whose drain is connected to the supply terminal V DD and whose source is connected to the base. of transistor 215.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

La présente invention se rapporte à une source de tension de référence en technologie CMOS.
La source de tension de référence est basée sur l'utilis- tion de deux transistors bipolaires compatibles (T1) et (T2) travaillant à des densités de courant différentes. Un amplificateur à tansrésistance (1), monté en contre-réaction entre les collecteurs et les bases de (T1 ) et (T2) délivre la tension de référence (Vref). Un bloc conducteur (4) permet de tirer, à travers les résistances (2) et (3), un courant suffisant pour rendre négligeable le courant de base de (T1).

Description

  • La présente invention se rapporte aux circuits pouvant servir de sources de tension de référence et concerne plus particulièrement les sources de tension faisant référence à la bande interdite et compatibles avec les technologies MOS.
  • L'évolution actuelle des circuits électroniques montre une tendance croissante à réaliser, sur le même circuit, des fonctions numériques et des fonctions analogiques. Bien que les technologies bipolaires s'avèrent plus intéressantes pour les circuits purement analogiques, les technologies MOS prennent l'avantage lorsque la partie numérique du circuit est importante. Parmi ces dernières, la technologie MOS complémentaire (ou CMOS) offre, outre l'avantage d'une grande densité d'intégration, la possibilité d'une très faible consommation des circuits.
  • La plupart des circuits ayant une partie analogique requiert la réalisation d'un bloc délivrant une tension de référence. De tels blocs ont déjà été proposés en technologie CMOS et, sont le plus souvent dérivés de circuits connus en technologie bipolaire sous le nom de références de tension à la bande interdite. Ces circuits utilisent une paire de transistors travaillant à des densités de courant différentes et qui, tout en ayant une caractéristique de fonctionnement bipolaire, sont compatibles avec une technologie CMOS. De tels transistors, encore appelés transistors au substrat ont toujours leur collecteur relié au substrat ce qui en limite l'application notamment lorsqu'on désire adapter les circuits qui ont été développés en technologie bipolaire.
  • Un exemple de circuit utilisant de tels transistors peut être trouvé dans l'article de R. Ye et Y. Tsividis intitulé "Bandgap voltage reference sources in CMOS technology" et paru dans Electronics Letters du 7 janvier 1982, Vol. 18, No 1. La tension de référence est obtenue en effectuant une combinaison linéaire des tensions base-émetteur des transistors au substrat de manière à compenser l'effet de la température. Cette combinaison linéaire est réalisée au moyen d'un amplificateur opérationnel et de résistances. Lorsque l'amplificateur opérationnel est réalisé à l'aide de transistors MOS, il présente une tension de décalage d'entrée (ou tension d'"offset") importante et qui, de plus, n'étant pas proportionnelle à la température absolue, ne peut être aisément compensée. Cette tension d'"offset" entraîne une imprécision de la valeur de la tension de référence de l'ordre de 50 millivolts. L'article de Bang-Sup Song et Paul R. Gray intitulé "A précision curvature-compensated CMOS bandgap reference", paru dans IEEE Journal of Solid-State Circuits, Vol. SC-18, No 6, Décembre 1983, montre comment cette tension d'"offset" peut être compensée à l'aide des techniques de circuits à capacités commutées. Toutefois, d'une part l'utilisation de ces techniques donne des circuits passablement complexes et d'autre part, la précision de la tension de référence de sortie reste limitée par les phénomènes d'injection de charges produites par les transistors fonctionnant en interrupteurs.
  • Un nouveau type de transistors MOS, présentant une caractérristique de fonctionnement bipolaire, sans avoir les limitations des transistors au substrat, a été décrit dans la demande de Brevet Européen 0093086. déposée par le requérant le 22 avril 1983. Ce nouveau type de transistor, auquel il sera fait référence par la suite sous le nom de transistor bipolaire compatible, a déjà été appliqué à la réalisation d'une source de tension de référence, ainsi qu'il apparaît à la figure 2 de l'article de E. Vittoz, paru dans IEEE Journal of Solid-State Circuits, Vol. SC-18, juin 1983 et intitulé "MOS transistors operated in the lateral bipolar mode and their application in CMOS technology". L'inconvénient du circuit décrit dans l'article précité réside dans le fait qu'il ne tient pas compte de la valeur finie du gain en courant des transistors bipolaires compatibles, ni de sa dépendance de la température. Un autre désavantage de ce circuit, de même que de la plupart des circuits précédemment mentionnés, est la valeur importante de l'impédance de sortie, ce qui empêche de tirer un courant, en particulier pour alimenter d'autres circuits, sans fausser la valeur de la tension de référence.
  • Aussi un objet de la présente invention est un circuit pouvant servir de source de tension de référence et ne présentant pas les incohvé- nients mentionnés ci-dessus.
  • Un autre objet de l'invention est une source de tension de référence compatible avec une technologie MOS et utilisant des transistor bipolaires compatibles.
  • Un autre objet de l'invention est une source de tension de référence dont la dépendance de la température peut être aisément compensée.
  • Un autre objet de l'invention est une source de tension de référence présentant une impédance de sortie peu élevée.
  • Les caractéristiques de l'invention apparaissent dans les revendications.
  • L'un des avantages primordiaux du circuit de référence de tension selon l'invention est la précision de la tension de référence qui est nettement supérieure à celle des circuits connus en technologie CMOS. De plus, le circuit de l'invention possède la propriété de permettre l'ajustement de son coefficient de température en ajustant le circuit à une température donnée alors que, pour les circuits connus en technologie CMOS, les deux effets ne sont pas corrélés.
  • D'autres objets, caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante d'exemples de réalisation particuliers, ladite description étant faite à titre purement illustratif et en relation avec les dessins joints dans lesquels:
    • - la figure 1 montre le schéma de principe du circuit de l'invention;
    • - la figure 2 est une courbe caractéristique de l'amplificateur de la figure 1;
    • - la figure 3 montre un premier exemple de réalisation du circuit de la figure 1;
    • - la figure 4 est une variante de réalisation du bloc conduçteur de la figure 1;
    • - la figure 5 montre un autre exemple de réalisation de l'amplificateur de la figure 1;
    • - la figure 6 montre encore un autre exemple de réalisation de l'amplificateur de la figure 1;
    • - la figure 7 montre une variante du circuit de l'invention; et
    • - la figure 8 est un exemple de réalisation de 1'amplificateur- suiveur de la figure 7.
  • Le schéma de la figure 1 illustre le principe de l'invention. Deux transistors bipolaires compatibies, tels que décrits dans la demande de brevet précitée, travaillent a des densités de courant différentes. Les bases sont reliées par l'intermédiaire d'une résistance 3, et les émetteurs sont reliés à la borne d'alimentation négative 7 du circuit. Les collecteurs de T1 et T2, parcourus par les courants I1 et 12 respectivement, sont reliés aux entrées 8 et 9, respectivement l'entrée inverse et l'entrée directe, d'un amplificateur à transrésistance 1. La sortie de l'amplificateur 1 est connectée d'une part à la borne de sortie 5 et d'autre part à la base du transistor T1 à travers la résistance 2. La base du transistor T2 est encore reliée à la borne 7 par l'intermédiaire d'un bloc conducteur 4 destiné à tirer, à travers la résistance 3, un courant 13 très grand devant les courants I1 et 12.
  • La fonction caractéristique de transfert de l'amplificateur 1 est donnée à la figure 2 où VS représente la tension de sortie de l'amplificateur et K1 est le rapport du gain de l'entrée 9 à celui de l'entrée 8. Dès que la valeur du courant I1 est légèrement supérieure à K1·I2, la tension de sortie de l'amplificateur 1 devient très faible et dès qu'au contraire, la valeur du courant 11 est légèrement inférieure à K1.I2, la tension de sortie de l'amplificateur 1 devient très grande.
  • Lorsque l'amplificateur 1 est monté en contre-réaction dans le schéma de la figure 1, il impose l'égalité: I1 = K1 . 12 pour laquelle la tension de sortie VS existant sur la borne 5 est égale à:
    Figure imgb0001
  • Dans l'expression (1) de Vréf ci-dessus, YBE1 est la tension base-émetteur de T1, R2 et R1 sont les valeurs des résistances 2 et 3 respectivement, k est la constante de Boltzmann, T est la température absolue, q est la charge élémentaire de l'électron, K1 a la valeur précédemment définie et K2 est le rapport des surfaces effectives d'émetteur du transistor T2 au transistor T1.
  • Comme cela a été mentionné précédemment, les deux transistors bipolaires compatibles T1 et T2 doivent travailler à des densités de courant différentes; celle traversant le transistor T2 devant être inférieure à celle traversant le transistor T1. Pour assurer cette différence entre les densités de courant, il est possible soit de réaliser les transistors T1 et T2 avec des géométries différentes (dans la pratique plusieurs transistors identiques sont mis en parallèle), soit de réaliser l'amplificateur 1 de telle sorte que les gains des entrées 8 et 9 soient dans un rapport donné (K1). Dans le premier cas, les courants 11 et 12 pourront être égaux, alors que dans le deuxième cas, ils seront dans le rapport K1.
  • Les transistors T1 et T2 sont des transistors bipolaires compatibles tels que décrits dans la demande de brevet précitée. De tels transistors présentent un gain en courant mal défini et difficilement reproductible d'une intégration à l'autre. Pour que la relation (1) soit vérifiée malgré l'utilisation des transistors bipolaires compatibles, il est nécessaire que la valeur du courant 13, tiré par le bloc 4 à travers la résistance 3, soit grande par rapport à celle du courant 11.
  • Un premier exemple de réalisation est montré à la figure 3, dans laquelle les éléments identiques à ceux de la figure 1 portent les mêmes références. L'amplificateur 1 est essentiellement constitué par un miroir de courant et un étage suiveur de tension. Le miroir de courant est formé par les transistors MOS à canal P 11 et 12, reliés à la borne d'alimentation positive VDD. Le transistor 11 a son drain relié à la branche 9 ainsi qu'aux grilles des transistors 11 et 12. Le drain du transistor 12 est relié à la branche 8 ainsi qu'à la grille du transistor MOS 13 à canal N, monté en étage suiveur de tension entre la borne d'alimentation VDD et la borne 5. Les transistors T1 et T2 sont identiques et le miroir de courant est de rapport K1, de sorte que les courants traversant les transistors T1 et T2 sont dans le même rapport. Le bloc conducteur 4 est constitué par un transistor bipolaire compatible 41 dont l'émetteur est relié à la borne 7 et la base et le collecteur sont reliés au point 6, commun à la base de T2 et à la résistance 3. Pour assurer l'inégalité I3 » I1, il importe que le transistor 41 soit dimensionné de manière à ce que sa surface effective d'émetteur soit sensiblement plus grande que celle du transistor T1.
  • Cet inconvénient peut être éliminé si la base du transistor 41 est alimentée à partir d'un point présentant une tension plus élevée. Tel est le cas avec le montage de la figure 4 dans laquelle la base du transistor bipolaire compatible 42 est reliée d'une part à la borne 5 par l'intermédiaire de la résistance 44 et d'autre part au point 6 par l'intermédiaire de la résistance 43. L'inégalité I3 > I1 sera vérifiée si le rapport de la résistance 32 à la résistance 44 est supérieur à celui de la résistance 3 à la résistance 2 et cela, même si le transistor 42 est identique au transistor T1.
  • Un autre exemple de réalisation de l'amplificateur à transrésistance 1 est représenté à la figure 5. Un miroir de courant, formé par les transistors MOS à canal P 101 et 102 d'une part et 103 et 104 d'autre part, est connecté en série entre la borne d'alimentation positive VDD et les branches 8 et 9. Les deux transistors 101 et 103 sont montés en diode et l'ensemble des transistors 101 à 104 présente un rapport K1. Les transistors à canal P 105 et 106 forment un étage suiveur de tension. Le transistor 105 a sa grille reliée à la grille des transistors 101 et 102, sa source reliée à la borne VDD et son drain relié à la source du transistor 106, dont la grille est connectée au drain du transistor 104 et dont le drain est relié à la borne d'alimentation négative 7 du circuit. Le point 108, commun au drain du transistor 105 et à la source du transistor 106, est relié à la base d'un transistor bipolaire compatible 107 dont le collecteur est relié à la borne VDD et dont l'émetteur est connecté à la borne 5. Le montage des quatre transistors 101 à 104 permet de réduire les effets d'une variation de la tension d'alimentation sur la valeur du rapport des courants I1 et 12, et donc sur la précision de 14 tension de référence Vréf. Par ailleurs le transistor de sortie 13 du montage de la figure 3 a été remplacé, dans la figure 5, par un transistor bipplaire compatible 107 associé à un étage suiveur de tension constitué par les transistors 105 et 106. Cet arrangement des transistors 105 à 107 permet de réduire la résistance de sortie du circuit et donc d'alimenter des circuits annexes à partir du circuit de tension de référence.
  • La figure 6 montre encore un autre exemple de réalisation de l'amplificateur 1. Deux résistances 111 et 112, traversées par les courants 11 et 12, entraînent une différence de tension qui est appliquée à l'entrée d'un amplificateur opérationnel 110. La sortie de l'amplificateur 110 est reliée à la borne 5. Si R1 et R2 sont les valeurs des résistances 111 et 112 respectivement, on s'efforcera de satisfaire la relation: R1 . I1 = Kl . R2 . I2 » VOS, afin de rendre négligeable l'effet de la tension de décalage d'entrée (YOS) de l'amplificateur 110. Un schéma tel que celui de la figure 6 est connu en soi et peut, par exemple, être trouvé dans l'article de Carl R. Palmer et al, intitulé "A curvature corrected micropower voltage reference" paru dans IEEE International Solid-State Circuits Conference de 1981.
  • La tension de référence Yréf délivrée par les circuits précédents est bien définie et voisine de 1.2 volt. Il est parfois souhaitable de pouvoir disposer d'une tension de référence supérieure à cette valeur. Le circuit de la figure 7 montre comment obtenir une tension supérieure à la tension Vréf à partir du circuit de l'invention sans pour autant en dégrader les performances. Les éléments identiques à ceux de la figure 1 portent les mêmes références. La sortie de l'amplificateur à transrésistance 1 est reliée à un diviseur de tension 200 dont la sortie est appliquée à travers un étage suiveur de tension 210 à la résistance 2. Le diviseur de tension 200 peut être un potentiomètre délivrant une fraction ℓ de la tension de sortie de l'amplificateur 1. La tension de sortie de l'étage suiveur 210 est toujours égale à Vréf, alors que la tension de sortie de l'amplificateur 1 est:
    Figure imgb0002
  • L'étage suiveur de tension 210 doit présenter une tension d"'offset" aussi faible que possible et, de préférence, proportionnelle à la température absolue. Un exemple de réalisation de cet étage suiveur, basé sur l'utilisation de transistors bipolaires compatibles, est montré à la figure 8. Il comporte une paire différentielle de transistors bipolaires compatibles 215 et 216 dont les bases sont reliées, respectivement, à la borne d'entrée directe 217 et à la borne d'entrée inverse 218, dont les émetteurs sont reliés à une source de courant 219 et dont les collecteurs sont reliés respectivement au drain des transistors MOS 212 et 211, lesquels sont montés en miroir de courant. Le circuit comporte encore un transistor MOS 214 dont la grille est reliée au point commun au drain du transistor 212 et au collecteur du transistor 215, dont le drain est relié à la borne d'alimentation VDD et dont la source est reliée à la base du transistor 215.
  • Bien que la présente invention ait été décrite dans le cadre d'exemples de réalisation particuliers, il est clair qu'elle est susceptible de modifications ou variantes sans sortir de son domaine. En particulier, si le circuit de l'invention permet de compenser le terme linéaire de la courbe de variation de la tension de référence en-fonction de la température, le terme quadratique peut être compensé à l'aide d'un circuit connu dit "de correction de courbure".

Claims (9)

1. Source de tension de référence en technologie MOS, caractérisée en ce qu'elle comporte au moins:
- un premier transistor bipolaire compatible (T1);
- un deuxième transistor bipolaire compatible (T2)
dont l'émetteur est relié à l'émetteur dudit premier transistor bipolaire compatible;
- des premiers moyens (T1,T2) permettant d'assurer, à travers ledit deuxième transistor bipolaire compatible, une densité de courant inférieure à celle traversant ledit premier transistor bipolaire compatible;
- un amplificateur à transrésistance (1) ayant deux entrées (8,9) reliées respectivement aux collecteurs desdits premier et deuxième transistors bipolaires compatibles et une sortie reliée d'une part, à une borne de sortie (5) délivrant ladite tension de référence (Vréf) et d'autre part, à la base dudit premier transistor bipolaire compatible à travers une première résistance (2);
- une deuxième résistance (3) connectée entre les bases desdits premier et deuxième transistors bipolaires compatibles; et
- des seconds moyens (4), connectés entre la base dudit deuxième transistor bipolaire compatible et le point commun aux émetteurs desdits premier et deuxième transistors bipolaires compatibles, pour tirer un courant à travers lesdites première et deuxième résistances de valeur sensiblement plus grande que celle du courant traversant ledit premier transistor bipolaire compatible.
2. Source de tension de référence selon la revendication 1, caractérisée en ce que lesdits seconds moyens pour tirer un courant çompren- nent un transistor bipolaire compatible (41,42).
3. Source de tension de référence selon la revendication 2, caractérisée en ce qu'elle comprend un transistor bipolaire compatible (41) dont l'émetteur est relié audit point (7) commun aux émetteurs des premier et deuxième transistors bipolaires compatibles et dont la base est reliée à son collecteur d'une part et à la base (6) dudit deuxième transistor bipolaire compatible d'autre part.
4. Source de tension de référence selon la revendication 2, caractérisée en ce qu'elle comprend un transistor bipolaire compatible (42) dont l'émetteur est relié audit point commun aux émetteurs desdits premier et deuxième transistors bipolaires compatibles, dont le collecteur est relié à la base dudit deuxième transistor bipolaire compatible et dont la base est reliée d'une part, à son collecteur à travers une troisième résistance (43) et d'autre part, à ladite borne de sortie à travers une quatrième résistance (44).
5. Source de tension de référence selon la revendication 1, caractérisée en ce que ledit amplificateur a transrésistance comporte au moins un miroir de courant (11,12) et un étage suiveur de tension (13) qui est connecté entre ledit miroir de courant et ladite borne de sortie et en ce que le miroir de courant et lesdits premier et deuxième transistors bipolaires compatibles sont dimensionnés de manière que la densité de courant traversant ledit deuxième transistor bipolaire compatible soit inférieure à celle traversant ledit premier transistor bipolaire compatible.
6. Source de tension de référence selon la revendication 1, caractérisée en ce que ledit amplificateur à transrésistance comporte deux résistances (111,112) connectées respectivement entre une borne d'une source de tension d'alimentation (VDD) et les collecteurs desdits premier et deuxième transistors bipolaires compatibles et un amplificateur opérationnel (110) dont les entrées sont reliées respectivement auxdits collecteurs des premier et deuxième transistors bipolaires compatibles et dont la sortie est reliée à ladite borne de sortie.
7. Source de tension de référence selon la revendication 1, caractérisée en ce qu'elle comporte en outre un étage diviseur de tension (200) connecté entre la sortie dudit amplificateur à transrésistance et ladite première résistance.
8. Source de tension de référence selon la revendication 1, caractérisée en ce qu'elle comporte en outre un étage diviseur de tension en série avec un étage suiveur de tension (210), lesdits étages diviseur de tension et suiveur de tension étant connectés entre la sortie dudit amplificateur à transrésistance et ladite première résistance.
9. Source de tension de référence selon la revendication 8, caractérisée en ce que ledit étage suiveur de tension comporte au moins une paire différentielle de transistors bipolaires compatibles (2t5,216).
EP86810010A 1985-01-17 1986-01-13 Source de tension de référence Expired EP0188401B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH203/85 1985-01-17
CH203/85A CH661600A5 (fr) 1985-01-17 1985-01-17 Source de tension de reference.

Publications (3)

Publication Number Publication Date
EP0188401A2 true EP0188401A2 (fr) 1986-07-23
EP0188401A3 EP0188401A3 (en) 1986-09-10
EP0188401B1 EP0188401B1 (fr) 1989-06-14

Family

ID=4181600

Family Applications (1)

Application Number Title Priority Date Filing Date
EP86810010A Expired EP0188401B1 (fr) 1985-01-17 1986-01-13 Source de tension de référence

Country Status (5)

Country Link
US (1) US4672304A (fr)
EP (1) EP0188401B1 (fr)
JP (1) JPH0625956B2 (fr)
CH (1) CH661600A5 (fr)
DE (1) DE3664010D1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0352044A1 (fr) * 1988-07-18 1990-01-24 General Electric Company Circuit de compensation pour le courant de base d'un transistor
EP2977849A1 (fr) * 2014-07-24 2016-01-27 Dialog Semiconductor GmbH Régulateur de faible chute de haute tension à basse tension avec référence de tension autonome

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849684A (en) * 1988-11-07 1989-07-18 American Telephone And Telegraph Company, At&T Bell Laaboratories CMOS bandgap voltage reference apparatus and method
US4943945A (en) * 1989-06-13 1990-07-24 International Business Machines Corporation Reference voltage generator for precharging bit lines of a transistor memory
US5132556A (en) * 1989-11-17 1992-07-21 Samsung Semiconductor, Inc. Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source
JP2634685B2 (ja) * 1990-07-24 1997-07-30 シャープ株式会社 半導体装置の電圧降下回路
US5319303A (en) * 1992-02-12 1994-06-07 Sony/Tektronix Corporation Current source circuit
US6642699B1 (en) 2002-04-29 2003-11-04 Ami Semiconductor, Inc. Bandgap voltage reference using differential pairs to perform temperature curvature compensation
US7524108B2 (en) * 2003-05-20 2009-04-28 Toshiba American Electronic Components, Inc. Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry
US20050099163A1 (en) * 2003-11-08 2005-05-12 Andigilog, Inc. Temperature manager
US7857510B2 (en) * 2003-11-08 2010-12-28 Carl F Liepold Temperature sensing circuit
US7389720B2 (en) * 2003-12-30 2008-06-24 Haverstock Thomas B Coffee infusion press for stackable cups
US7211993B2 (en) * 2004-01-13 2007-05-01 Analog Devices, Inc. Low offset bandgap voltage reference
JP4899105B2 (ja) * 2004-11-11 2012-03-21 エスティー‐エリクソン、ソシエテ、アノニム 全ｎｐｎトランジスタＰＴＡＴ電流源
US7688054B2 (en) 2006-06-02 2010-03-30 David Cave Bandgap circuit with temperature correction
JP2009145070A (ja) * 2007-12-11 2009-07-02 Nec Electronics Corp 温度センサ回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH648434A5 (fr) * 1982-04-23 1985-03-15 Centre Electron Horloger Dispositif semiconducteur presentant une caracteristique de fonctionnement d'un transistor bipolaire et circuit m0s incorporant un tel dispositif.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0352044A1 (fr) * 1988-07-18 1990-01-24 General Electric Company Circuit de compensation pour le courant de base d'un transistor
EP2977849A1 (fr) * 2014-07-24 2016-01-27 Dialog Semiconductor GmbH Régulateur de faible chute de haute tension à basse tension avec référence de tension autonome
US9594391B2 (en) 2014-07-24 2017-03-14 Dialog Semiconductor (Uk) Limited High-voltage to low-voltage low dropout regulator with self contained voltage reference

Also Published As

Publication number Publication date
US4672304A (en) 1987-06-09
DE3664010D1 (en) 1989-07-20
CH661600A5 (fr) 1987-07-31
EP0188401B1 (fr) 1989-06-14
EP0188401A3 (en) 1986-09-10
JPS61169920A (ja) 1986-07-31
JPH0625956B2 (ja) 1994-04-06

Similar Documents

Publication Publication Date Title
EP0188401B1 (fr) Source de tension de référence
EP0733961B1 (fr) Générateur de courant de référence en technologie CMOS
EP0424264A1 (fr) Source de courant à faible coefficient de température
FR2832819A1 (fr) Source de courant compensee en temperature
FR2912013A1 (fr) Dispositif de generation de courant de polarisation ayant un coefficient de temperature ajustable.
EP2067090B1 (fr) Circuit electronique de reference de tension
EP0649079B1 (fr) Circuit générateur de tension stabilisée du type bandgap
FR2819652A1 (fr) Regulateur de tension a rendement ameliore
EP0700151A1 (fr) Etage amplificateur de puissance, de type suiveur
FR2547126A1 (fr) Circuit convertiseur de tension en courant
FR2470485A1 (fr) Amplificateurs equilibres de classe ab
FR3071116A1 (fr) Dispositif modifiant la valeur d'impedance d'une resistance de reference
FR2809833A1 (fr) Source de courant a faible dependance en temperature
FR2834087A1 (fr) Circuit a transconductance sensiblement constante
EP0738038B1 (fr) Amplificateur de courant
EP1352302A1 (fr) Regulateur de tension a gain statique en boucle ouverte reduit
FR2542946A1 (fr) Amplificateur differentiel a transistors bipolaires realises en technologie cmos
FR2470483A1 (fr) Amplificateur a commande de courant de croisement et son procede d'utilisation
FR2755804A1 (fr) Mise en veille d'un regulateur lineaire
EP0836272B1 (fr) Montage à faible bruit d'un amplificateur
FR2757964A1 (fr) Regulateur de tension serie
FR2687516A1 (fr) Circuit differentiel a haute linearite.
EP3357159A1 (fr) Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques
FR3134487A1 (fr) Dispositif de copie d'un courant
FR2872648A1 (fr) Amplificateur a transconductance rapide

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB

17P Request for examination filed

Effective date: 19870313

17Q First examination report despatched

Effective date: 19881018

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
REF Corresponds to:

Ref document number: 3664010

Country of ref document: DE

Date of ref document: 19890720

ET Fr: translation filed
ET Fr: translation filed

Free format text: BO 39/89 PAGE 184: ANNULATION

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20020118

Year of fee payment: 17

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030801

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20041224

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20050126

Year of fee payment: 20

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20060112

REG Reference to a national code

Ref country code: GB

Ref legal event code: PE20