EP0353660A2 - Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen - Google Patents

Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen Download PDF

Info

Publication number
EP0353660A2
EP0353660A2 EP89114004A EP89114004A EP0353660A2 EP 0353660 A2 EP0353660 A2 EP 0353660A2 EP 89114004 A EP89114004 A EP 89114004A EP 89114004 A EP89114004 A EP 89114004A EP 0353660 A2 EP0353660 A2 EP 0353660A2
Authority
EP
European Patent Office
Prior art keywords
data
control
memory
address
user data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP89114004A
Other languages
English (en)
French (fr)
Other versions
EP0353660A3 (de
EP0353660B1 (de
Inventor
Hans-Werner Dipl.-Ing. Knefel
Carl Dipl.-Ing. Trainer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP0353660A2 publication Critical patent/EP0353660A2/de
Publication of EP0353660A3 publication Critical patent/EP0353660A3/de
Application granted granted Critical
Publication of EP0353660B1 publication Critical patent/EP0353660B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware

Definitions

  • the invention relates to a method for error detection in memory systems of data processing systems, in particular telephone switching systems for storing error-protected data with memory control, at least in the central parts, to which all incoming signals are fed.
  • FIG. 1 shows, in order to illustrate the measures taken for this purpose so far in block diagram form, a memory system to which the method according to the invention relates.
  • the memory controller St0 and St1 are duplicated. All incoming signals, namely the write data arriving on a data line DL and the address signals and control signals arriving on a signal line SL, are supplied to these memory control parts.
  • the control parts St0 and St1 also contain devices for carrying out a data check and data correction. If the control bits used for data backup were not formed before the data transmission and are therefore contained in the incoming data stream, the first control bit formation also takes place here.
  • the control bits mentioned which are transmitted together with the associated data bits or written into the memory SP, result from partial parity formation in the data words.
  • the data check is then carried out in such a way that, after the data words and the associated control bits have been read out, the corresponding partial parity formations are carried out again and the resulting control bits are compared with the original control bits.
  • the faulty data bit can be determined from the patterns of non-compliance of the control bit words formed by the control bits in the case of simple errors and corrected accordingly. In the case of multiple errors, an error display is possible.
  • the write data, the addresses and the control signals which are emitted by both the first and the second part of the memory controller St0 and St1 are compared with the aid of a comparator Vg11, so that faulty output signals can be detected.
  • Only the signals emitted by the control part St0 are forwarded to the memory SP, specifically via drivers, which are provided in many cases and are preferably arranged in pairs in order to achieve the required drive power for the memory blocks of the memory SP. Of this large number of drivers, the pair of drivers Trn and Trx is shown in the figure.
  • the output signals output by these driver pairs are compared with the aid of driver comparators Vg12, of which the comparator Vg12 belonging to said driver pair Trn and Trx is shown.
  • the drivers are thus monitored and, if these comparators Vg12 are arranged at the end of the line connections between the driver output and the memory input, also these connecting lines.
  • the memory SP is expediently organized in such a way that it consists of separately controllable subunits which store only one bit of a memory word, so that medium errors preferably result in simple errors which can be recognized and corrected by the aforementioned data check.
  • the comparators Vg11 and Vg12 are necessary primarily because address defects which can lead to the writing or reading of an incorrect memory word cannot be recognized by the data check of read memory words on the basis of the aforementioned data security measures.
  • the object of the invention is to provide a simpler error detection concept.
  • this object is achieved in that the actual user data from the first of the duplicate memory control parts and the associated control bits associated with data backup from the second of the duplicate memory control parts are written into separate, isochronously operated memories for user data or for control data, of which from which they are jointly included in the data check when reading out.
  • the comparator Vg11 and the comparator plurality Vg12 are therefore dispensed with in the method according to the invention and an equally good degree of error detection is nevertheless achieved. Because of the memory organization carried out according to the invention, either the memory for useful data or the memory for control data will be affected with a high probability even in the event of an address error, so that during a data check in connection with the readout, in which both the useful data and the control data are included , an error is detected. Even if multiple errors are initially not recognized or incorrectly appear as correctable single errors Due to the high address variation in the memory cycles, real multi-bit error detection occurs very quickly. According to a further embodiment of the invention, the control data to be written into the relevant separate memory from the second memory control part are compared with the corresponding control data available in the first memory control part before they are output.
  • the said comparison is carried out in the form of a parity comparison, the effort is relatively low with a sufficiently high degree of recognition.
  • FIG. 2 shows, just like FIG. 1, a double memory control with the memory control parts St0 and St1, which also contain devices for data checking or data correction.
  • St0 and St1 which also contain devices for data checking or data correction.
  • the corresponding control data available there are subjected to a parity comparison, which ensures with a high degree of agreement that the associated useful data also correspond to one another. This is particularly important if new user data is written in such a way that the user data read out are changed partially, for example only in one of several bytes forming a memory word, and accordingly a new formation of the control data is necessary.
  • address signals Adr, control signals St and write data Schd are passed on by the one control part St0 from the data available here, but not the control data associated with the write data, specifically via a first group of drivers GTr1.
  • the other control part St1 outputs the control data Kd associated with the write data Schd, but not the write data itself via a second group of drivers GTr2.
  • FIG. 2 also shows that the data memory is subdivided into a user data memory SPN and a control data memory SPK. These memories are reached in one case via the driver group GTr1 and in the other case via the driver group GTr2.
  • the division of the memory has the result that a control defect, which can be caused either by an incorrect address formation in the central control parts St0 and St1 or by a defect in the driver concerned, only affects the memory SPN or the memory SPK with high probability.
  • the two memories SPN and SPK mentioned are operated isochronously and, when read out, supply related user data and control data via line LL to the devices for data checking and data correction belonging to the double memory controllers St0 and St1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Telephone Function (AREA)

Abstract

Die Daten sind fehlergesichert, die Speichersteuerung (St0, St1) ist gedoppelt. Von der einen Speichersteuerung aus werden außer den Adreß- und Steuersignalen nur die Schreibdaten, von der anderen Speichersteuerung aus nur die Kontrolldaten weitergegeben und im ersten Fall in den Nutz­datenteil SPN eines zweigeteilten Speichers und im zweiten Fall in den Kontrolldatenteil (SPK) dieses Speichers eingeschrieben, von wo aus sie gemeinsam in die Datenüberprüfung einbe­zogen werden. Hierdurch können auch Adreßfehler erkannt werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Fehlererkennung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen zur Speicherung von fehlergesicher­ten Daten mit zumindest in den zentralen Teilen gedoppelter Speichersteuerung, der sämtliche ankommenden Signale zugeführt werden.
  • Bei Speichersystemen der vorausgesetzten Art sollen nicht nur Informationsverfälschungen erkannt und gegebenenfalls korri­giert werden, die durch Fehlfunktionen des eigentlichen Infor­mationsspeichers verursacht werden (Mediumfehler) sondern auch solche Fehler, die durch Defekte in der Steuerung zustande kommen.
  • Die Figur 1 zeigt zur veranschaulichung der zu diesem Zweck bisher ergriffenen Maßnahmen in Blockbildform ein Speicher­system, auf das sich das erfindungsgemäße Verfahren bezieht. Bei diesem bekannten Speichersystem sind zumindest die zen­tralen Teile der Speichersteuerung St0 und St1 gedoppelt. Es werden diesen Speichersteuerungsteilen sämtliche ankommenden Signale, nämlich die auf einer Datenleitung DL ankommenden Schreibdaten und die auf einer Signalleitung SL ankommenden Adressensignale und Steuersignale zugeführt werden. Die Steuer­ungsteile St0 und St1 enthalten auch Einrichtungen zur Durch­führung einer Datenprüfung und Datenkorrektur. Sofern die der Datensicherung dienenden Kontrollbits nicht schon vor der Datenübertragung gebildet worden und demnach im ankommenden Datenstrom enthalten sind, erfolgt die erstmalige Kontrollbit­bildung ebenfalls hier.
  • Die erwähnten Kontrollbits, die zusammen mit den zugehörigen Datenbits übertragen bzw. in den Speicher SP eingeschrieben werden, entstehen durch Teilparitätsbildungen bei den Daten­wörtern. Die Datenüberprüfung wird dann in der Weise durch­geführt, daß nach dem Auslesen der Datenwörter und der zugehö­rigen Kontrollbits erneut die entsprechenden Teilparitäts­bildungen vorgenommen werden und die dabei entstehenden Kontrollbits mit den ursprünglichen Kontrollbits verglichen werden. Im Fehlerfall kann aus den Mustern der Nichtüberein­stimmung der durch die Kontrollbits gebildeten Kontrollbit­worte im Falle von Einfachfehlern das gestörte Datenbit er­mittelt und dementsprechend korrigiert werden. Im Falle von Mehrfachfehlern ist eine Fehleranzeige möglich.
  • Sei dem Speichersystem gemäß Figur 1 werden die Schreibdaten, die Adressen und die Steuersignale, die sowohl von dem ersten als auch dem zweiten Teil der Speichersteuerung St0 und St1 abgegeben werden, mit Hilfe eines Vergleichers Vg11 verglichen, so daß fehlerhafte Ausgangssignale erkannt werden können. Ledig­lich die von dem Steuerungsteil St0 abgegebenen Signale werden an den Speicher SP weitergeleitet und zwar über Treiber, die um die benötigte Ansteuerleistung für die Speicherblöcke des Speichers SP zu erzielen, vielfach vorgesehen und vorzugsweise paarweise angeordnet sind. Von dieser Treibervielzahl ist in der Figur das Treiberpaar Trn und Trx dargestellt. Die von diesen Treiberpaaren abgegebenen Ausgangssignale werden mit Hilfe von Treibervergleichern Vg12 verglichen, von denen der zu dem genannten Treiberpaar Trn und Trx gehörende Vergleicher Vg12 dargestellt ist. Es sind somit die Treiber überwacht sowie, sofern diese Vergleicher Vg12 am Ende der Leitungs­verbindungen zwischen Treiberausgang und Speichereingang an­geordnet sind, auch diese Verbindungsleitungen. Der Speicher SP ist zweckmäßigerweise so organisiert, daß er aus gesondert ansteuerbaren Teileinheiten besteht, die lediglich ein Bit eines Speicherworts speichern, so daß durch Mediumfehler bevorzugt Einfachfehler entstehen, die durch die vorerwähnte Datenüber­prüfung erkannt und korrigiert werden können.
  • Die Vergleicher Vg11 und Vg12 sind vor allem deswegen erforder­lich, weil Adreßdefekte, die zum Beschreiben oder Auslesen eines falschen Speicherwortes führen können, durch die Datenüberprüfung ausgelesener Speicherworte auf der Basis der vorerwähnten Daten­sicherungsmaßnahmen nicht zu erkennen sind.
  • Das vorstehend geschilderte Fehlererkennungskonzept ist zwar sehr wirksam, der Aufwand für die Vergleicher und deren Routineprüfung ist jedoch sehr aufwendig. Außerdem sind die erforderlichen Vergleichsprozeduren oftmals nur auf Kosten längerer Speicherzykluszeiten moglich.
  • Die Aufgabe der Erfindung besteht darin, ein demgegenüber ein­facheres Fehlererkennungskonzept anzugeben.
  • Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die eigentlichen Nutzdaten vom ersten der gedoppelten Speicher­steuerungsteile und die ihnen zugeordnete mit der Datensicherung im Zusammenhang stehenden Kontrollbits vom zweiten der ge­doppelten Speichersteuerungsteile aus in getrennte, taktsynchron betriebene Speicher für Nutzdaten bzw. für Kontrolldaten einge­schrieben werden, von denen aus sie beim Auslesen gemeinsam in die Datenüberprüfung einbezogen werden.
  • Gegenüber dem bekannten Speichersystem gemäß Figur 1 wird beim erfindungsgemäßen Verfahren also auf die Vergleicher Vg11 und die Vergleichervielzahl Vg12 verzichtet und dennoch ein gleich guter Fehlererkennungsgrad erreicht. Aufgrund der erfindungs­gemäß vorgenommenen Speicherorganisation wird mit hoher Wahr­scheinlichkeit auch im Falle eines Adreßfehlers entweder nur der Speicher für Nutzdaten oder der Speicher für Kontrolldaten betroffen sein, so daß bei einer Datenüberprüfung im Zusammen­hang mit dem Auslesen, bei der sowohl die Nutzdaten als auch die Kontrolldaten einbezogen sind, ein Fehler erkannt wird. Selbst wenn Mehrfachfehler zunächst nicht erkannt werden oder fälsch­licherweise als korrigierbare Einfachfehler erscheinen, wird aufgrund der hohen Adreßvariation bei den Speicherzyklen es sehr schnell zu einer echten Mehrbitfehlererkennung kommen. Gemäß einer weiteren Ausgestaltung der Erfindung werden die vom zweiten Speichersteuerungsteil aus in den betreffenden gesonderten Speicher einzuschreibenden Kontrolldaten vor ihrer Ausgabe mit den entsprechenden im ersten Speichersteuerungs­teil zur Verfügung stehenden Kontrolldaten verglichen.
  • Es ist hiermit erreicht, daß in den Fällen, in denen es nur im zweiten Speichersteuerungsteil zu einer Verfälschung von Nutz­daten kommt und dementsprechend die zugehörigen Kontrolldaten nicht mehr den unverfälschten und vom ersten Speichersteuerungs­teil aus tatsächlich in den Nutzdatenspeicher eingespeicherten Nutzdaten entsprechen oder wenn die Kontrolldatenbildung im zweiten Speichersteuerungsteil gestört ist, die Datenüberprüfung beim beim Auslesen nicht fälschlicherweise zu einer Daten-"Korrektur" führt, die in diesem Falle tatsächlich eine Datenverfälschung wäre.
  • Wenn gemäß einer Ausführungsform der Erfindung der genannte Vergleich in Form eines Paritätsvergleichs durchgeführt wird, ist bei immer noch ausreichend hohem Erkennungsgrad der Auf­wand relativ gering.
  • Nachstehend wird unter Bezugnahme auf eine Zeichnung die Erfin­dung näher erläutert.
  • In der Zeichnung zeigen:
    • Figur 1 das schon erläuterte Speicher­system des Standes der Technik.
    • Figur 2 ein Speichersystem, das im Hinblick auf die Durchführung des erfindungsgemäßen Verfahrens konzipiert ist.
  • Die Figur 2 zeigt wieder genauso wie Figur 1 eine gedoppelte Speichersteuerung mit den Speichersteuerungsteilen St0 und St1, die auch Einrichtungen zur Datenüberprüfung bzw. Datenkorrektur enthalten. Für die Durchführung des erfindungsgemäßen Verfahrens ist es ohne Belang, ob die auf den Datenleitungen DL ankommenden Nutzdaten schon sendeseitig mit entsprechenden Kontrolldaten versehen worden sind, oder ob diese Kontrolldaten erst in den Einrichtungen St0 und St1 gebildet werden.
  • Es werden jedenfalls, wie durch die strichlierten Verbindungs­pfeile der beiden Steuerungsteile angedeutet, die dort zur Ver­fügung stehenden einander entsprechenden Kontrolldaten einem Paritätsvergleich unterzogen, womit bei einer Übereinstimmung mit hoher Wahrscheinlichkeit sichergestellt ist, daß die zugehörigen Nutzdaten ebenfalls einander entsprechen. Dies ist besonders dann von Bedeutung, wenn ein Einschreiben neuer Nutzdaten in der Weise erfolgt, daß ausgelesene Nutzdaten partiell, beispielsweise nur in einem von mehreren ein Speicher­wort bildenden Bytes geändert werden und dementsprechend eine Neubildung der Kontrolldaten erforderlich ist.
  • Wie die Figur 2 ferner zeigt, werden durch den einen Steuerungs­teil St0 von den hier zur Verfügung stehenden Daten Adressen­signale Adr, Steuersignale St und Schreibdaten Schd weitergege­ben, nicht jedoch die zu den Schreibdaten gehörigen Kontroll­daten und zwar über eine erste Gruppe von Treibern GTr1. Der an­dere Steuerungsteil St1 gibt hingegen neben den Adressensignalen Adr und Steuersignalen St die zu den Schreibdaten Schd gehörigen Kontrolldaten Kd, nicht jedoch die Schreibdaten selbst über eine zweite Gruppe von Treibern GTr2 ab.
  • Die Figur 2 zeigt ferner, daß der Datenspeicher in einen Nutz­datenspeicher SPN und in einen Kontrolldatenspeicher SPK unterteilt ist. Diese Speicher werden im einen Fall über die Treibergruppe GTr1 und im anderen Fall über die Treibergruppe GTr2 erreicht.
  • Die Aufteilung des Speichers hat zur Folge, daß ein Ansteuer­defekt, der entweder durch eine fehlerhafte Adressenbildung in den zentalen Steuerungsteilen St0 und St1 oder aber durch einen Defekt der betreffenden Treiber zustande kommen kann, mit hoher Wahrscheinlichkeit nur den Speicher SPN oder den Speicher SPK betrifft.
  • Die beiden genannten Speicher SPN und SPK werden taktsynchron betrieben und liefern beim Auslesen zusammengehörige Nutzdaten und Kontrolldaten über die Leitung LL an die zu den gedoppelten Speichersteuerungen St0 und St1 gehörigen Einrichtungen zur Datenüberprüfung und Datenkorrektur. Eine dort vorgenommene Datenüberprüfung geschieht, wie angedeutet, in der Weise, daß für die ausgelesenen Nutzdaten erneut nach den vorge­gebenen Bildungsgesetzen Kontrolldaten gebildet werden und daß diese Kontrolldaten mit den aus dem Speicher ausgelesenen Kontrolldaten verglichen werden.
  • Im Falle eines Adreßfehlers, der, wie dargelegt, entweder nur den Nutzdatenspeicher oder nur den Kontrolldatenspeicher be­trifft, wird daher bei einer solchen Datenüberprüfung mit hoher Wahrscheinlichkeit ein Fehler festgestellt werden.

Claims (3)

1. Verfahren zur Fehlererkennung in Speichersystemen von Daten­verarbeitungsanlagen, insbesondere Fernsprechvermittlungsan­lagen, zur Speicherung von fehlergesicherten Daten mit zu­mindest in den zentralen Teilen gedoppelter Speichersteuerung, der sämtliche ankommenden Signale zugeführt werden,
dadurch gekennzeichnet,
daß vom ersten der gedoppelten Speichersteuerungsteile (St0) neben den Adress- und Steuersignalen (Adr, St) lediglich die eigentlichen Nutzdaten (Schd) und vom zweiten der gedoppelten Speichersteuerungsteile (St1) neben den erwähnten Adress- und Steuersignalen lediglich die den Nutzdaten im Zusammenhang mit der Datensicherung zugeordneten Kontrolldaten (Kd) weiterge­geben werden und daß die Nutzdaten und Kontrolldaten jeweils unter derselben Adresse in getrennte, taktsynchron betriebene Speicher für Nutzdaten (SPN) und Kontrolldaten (SPK) eingeschrie­ben werden, von wo aus sie beim Auslesen gemeinsam in die Daten­überprüfung einbezogen werden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die vom zweiten Speichersteuerungsteil (ST1) aus in den betreffenden gesonderten Speicher (SPK) einzuschreibenden Kontrolldaten (KD) für ihrer Ausgabe mit den entsprechenden im ersten Speichersteuerungsteil (St0) zur Verfügung stehenden Kontrolldaten verglichen werden.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß der genannte Vergleich ein Paritätsvergleich ist.
EP89114004A 1988-08-02 1989-07-28 Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen Expired - Lifetime EP0353660B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3826248 1988-08-02
DE3826248 1988-08-02

Publications (3)

Publication Number Publication Date
EP0353660A2 true EP0353660A2 (de) 1990-02-07
EP0353660A3 EP0353660A3 (de) 1991-06-26
EP0353660B1 EP0353660B1 (de) 1996-01-10

Family

ID=6360097

Family Applications (1)

Application Number Title Priority Date Filing Date
EP89114004A Expired - Lifetime EP0353660B1 (de) 1988-08-02 1989-07-28 Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen

Country Status (9)

Country Link
US (1) US5077744A (de)
EP (1) EP0353660B1 (de)
JP (1) JP2950858B2 (de)
AT (1) ATE132986T1 (de)
DE (1) DE58909568D1 (de)
ES (1) ES2081820T3 (de)
FI (1) FI100833B (de)
GR (1) GR3018644T3 (de)
ZA (1) ZA895855B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009216A1 (de) * 1996-08-30 1998-03-05 Siemens Aktiengesellschaft Speichersystem
WO1998009217A1 (de) * 1996-08-30 1998-03-05 Siemens Aktiengesellschaft Fehlererkennung in einem speichersystem

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828913B2 (ja) * 1993-01-13 1996-03-21 日本電気株式会社 時間多重スイッチ
KR100715878B1 (ko) * 1995-11-10 2007-12-07 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이타의오류방지부호화방법및장치와,데이타복호화방법및장치와,기억매체
JP5337661B2 (ja) * 2009-10-09 2013-11-06 株式会社日立製作所 メモリ制御装置及びメモリ制御装置の制御方法
US8413006B1 (en) * 2010-02-12 2013-04-02 Pmc-Sierra, Inc. Error detection and correction in data and control words

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544777A (en) * 1967-11-06 1970-12-01 Trw Inc Two memory self-correcting system
US3781796A (en) * 1972-10-16 1973-12-25 Bell Telephone Labor Inc Error detecting translator
IT1002271B (it) * 1973-12-27 1976-05-20 Honeywell Inf Systems Perfezionamento ai dispositivi di controllo di parita nelle memorie a semiconduttori
US3944800A (en) * 1975-08-04 1976-03-16 Bell Telephone Laboratories, Incorporated Memory diagnostic arrangement
US4319355A (en) * 1979-12-28 1982-03-09 Compagnia Internationale Pour L'informatique Method of and apparatus for testing a memory matrix control character
US4295219A (en) * 1980-03-31 1981-10-13 Bell Telephone Laboratories, Incorporated Memory write error detection circuit
US4455655A (en) * 1981-09-28 1984-06-19 Hewlett-Packard Company Real time fault tolerant error correction mechanism
JPS58105500A (ja) * 1981-11-23 1983-06-23 スペリ・コ−ポレ−シヨン メモリ駆動回路故障検出システム及び方法
JPS58134343A (ja) * 1982-02-05 1983-08-10 Hitachi Ltd 検査ビツト生成方式
JPS5917495A (ja) * 1982-07-21 1984-01-28 川崎重工業株式会社 定馬力形液圧ウインチ制御装置
DE3319710A1 (de) * 1983-05-31 1984-12-06 Siemens AG, 1000 Berlin und 8000 München Speichersteueranordnung, insbesondere fuer ein fehlertolerantes fernsprech-vermittlungssystem
JPS60115099A (ja) * 1983-11-25 1985-06-21 Fujitsu Ltd 半導体記憶装置
US4843608A (en) * 1987-04-16 1989-06-27 Tandem Computers Incorporated Cross-coupled checking circuit
US4943969A (en) * 1988-11-28 1990-07-24 Unisys Corporation Isolation for failures of input signals supplied to dual modules which are checked by comparison

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998009216A1 (de) * 1996-08-30 1998-03-05 Siemens Aktiengesellschaft Speichersystem
WO1998009217A1 (de) * 1996-08-30 1998-03-05 Siemens Aktiengesellschaft Fehlererkennung in einem speichersystem

Also Published As

Publication number Publication date
JP2950858B2 (ja) 1999-09-20
FI100833B (fi) 1998-02-27
US5077744A (en) 1991-12-31
FI893656A0 (fi) 1989-08-01
ES2081820T3 (es) 1996-03-16
EP0353660A3 (de) 1991-06-26
DE58909568D1 (de) 1996-02-22
JPH0281148A (ja) 1990-03-22
ATE132986T1 (de) 1996-01-15
GR3018644T3 (en) 1996-04-30
FI893656L (fi) 1990-02-03
ZA895855B (en) 1990-05-30
EP0353660B1 (de) 1996-01-10

Similar Documents

Publication Publication Date Title
DE2619159C2 (de) Fehlererkennungs- und Korrektureinrichtung
DE3111447C2 (de)
DE2442191C2 (de) Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens
DE69427129T2 (de) Fehlertolerantes warteschlangenvorrichtung und verfahren dafür
DE69126057T2 (de) Ein Informationsverarbeitungsgerät mit einer Fehlerprüf- und Korrekturschaltung
EP1008993B1 (de) Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren
DE2030760A1 (de) Speicherschaltung
DE1524788C3 (de) Schaltungsanordnung zum Erkennen und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern
DE19963689A1 (de) Schaltungsanordnung eines integrierten Halbleiterspeichers zum Speichern von Adressen fehlerhafter Speicherzellen
EP0615211B1 (de) Verfahren zum Speichern sicherheitsrelevanter Daten
DE2554502C3 (de) Verfahren und Anordnung zum Adressieren eines Speichers
DE69323076T2 (de) Verfahren zur Erkennung fehlerhafter Elemente eines redundanten Halbleiterspeichers
EP0353660B1 (de) Verfahren zur Fehlersicherung in Speichersystemen von Datenverarbeitungsanlagen, insbesondere Fernsprechvermittlungsanlagen
DE102004046618A1 (de) Schaltungsanordnung zum Analog/Digital-Wandeln
DE2549392B2 (de) Verfahren zur erhoehung der zuverlaessigkeit von integrierten speicherbausteinen und zur verbesserung der ausbeute von nach aussen hin fehlerfrei erscheinenden speicherbausteinen bei ihrer herstellung
DE2823457C2 (de) Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage
DE10050212A1 (de) Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken
DE19635240A1 (de) Speichersystem
DE2153116C3 (de) Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher
DE2242279B2 (de) Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittiungssystems
DE2846890A1 (de) Verfahren zur ueberpruefung von speichern mit wahlfreiem zugriff
EP0453609B1 (de) Verfahren zum Testen einer kleinsten adressierbaren Einheit eines RAM's auf über einer bestimmten Zahl liegende Bitfehler
EP1141834B1 (de) Integrierter speicher mit redundanz
DE10307027A1 (de) Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
DE102006019426B4 (de) Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH DE ES FR GB GR IT LI NL SE

17P Request for examination filed

Effective date: 19901205

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT BE CH DE ES FR GB GR IT LI NL SE

17Q First examination report despatched

Effective date: 19931222

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE ES FR GB GR IT LI NL SE

REF Corresponds to:

Ref document number: 132986

Country of ref document: AT

Date of ref document: 19960115

Kind code of ref document: T

REF Corresponds to:

Ref document number: 58909568

Country of ref document: DE

Date of ref document: 19960222

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: SIEMENS-ALBIS AKTIENGESELLSCHAFT

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2081820

Country of ref document: ES

Kind code of ref document: T3

REG Reference to a national code

Ref country code: GR

Ref legal event code: FG4A

Free format text: 3018644

ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19960322

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20030626

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20030708

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 20030710

Year of fee payment: 15

Ref country code: GB

Payment date: 20030710

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GR

Payment date: 20030715

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20030717

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 20030722

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20030725

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20030916

Year of fee payment: 15

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20031010

Year of fee payment: 15

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040728

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040728

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040729

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040729

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040731

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040731

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040731

BERE Be: lapsed

Owner name: *SIEMENS A.G.

Effective date: 20040731

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050201

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050203

EUG Se: european patent has lapsed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20040728

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050331

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20050201

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050728

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20040729

BERE Be: lapsed

Owner name: *SIEMENS A.G.

Effective date: 20040731