EP0506530A1 - Ecran matriciel à définition améliorée et procédé d'adressage d'un tel écran - Google Patents

Ecran matriciel à définition améliorée et procédé d'adressage d'un tel écran Download PDF

Info

Publication number
EP0506530A1
EP0506530A1 EP92400755A EP92400755A EP0506530A1 EP 0506530 A1 EP0506530 A1 EP 0506530A1 EP 92400755 A EP92400755 A EP 92400755A EP 92400755 A EP92400755 A EP 92400755A EP 0506530 A1 EP0506530 A1 EP 0506530A1
Authority
EP
European Patent Office
Prior art keywords
matrix
columns
control circuit
voltage
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP92400755A
Other languages
German (de)
English (en)
Inventor
Bernard Hepp
Michael Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson-LCD
Original Assignee
Thomson-LCD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson-LCD filed Critical Thomson-LCD
Publication of EP0506530A1 publication Critical patent/EP0506530A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Definitions

  • the present invention relates to an improved definition matrix screen, more particularly an active control type matrix screen in which each image point is defined, at the intersection of two networks of orthogonal conductors called rows and columns, by an electro-element.
  • optic connected to conductor networks by a switching element.
  • the optical element is a liquid crystal which is connected to the networks of conductors by means of a switching transistor.
  • Liquid crystal matrix screens of this type must, to function correctly, be refreshed as frequently as possible (at least every 20 ms) and the polarity of each of the different electro-optical cells of the matrix must also be alternated frequently, in general to each frame.
  • a known technique consists in addressing the lines successively one after the other by alternating the polarity of the control circuit (s) all the frames. Each line is therefore refreshed as a function of the frame duration in general every 20 ms.
  • this method complicates the addressing of the lines and can only be implemented with screens in which an image memory is used in order to be able to gradually address all the lines of the screen.
  • Another known technique consists in addressing the lines two by two with offset from one frame to another. For example, we first address lines 1 and 2, 3 and 4, ... during an even frame, then lines 2 and 3, 4 and 5, ... during an odd frame. This addressing is carried out by alternating the polarity of the control circuits every two frames. So each line is refreshed at each frame, namely every 20 ms, but this process also complicates the addressing of the lines.
  • a voltage equal to twice the voltage required to switch the liquid crystal is obtained at the output of the control circuits, generally an excursion of 10 to 14 volts.
  • the present invention therefore aims to remedy these drawbacks by proposing a new matrix screen structure with improved definition which makes it possible to avoid the use of a frame memory and to limit the voltage excursion at output to a lower value namely, generally 5 volts.
  • the present invention also aims to propose a method for addressing this matrix screen which is simple to implement.
  • the subject of the present invention is an improved definition matrix screen associated with at least one control circuit, characterized in that it comprises, at each intersection of the rows and columns of the matrix of conductors, two switching transistors so that each row-column pair controls two diagonally opposite electro-optical cells and in that the even columns (C 2m ) are connected to a first control circuit supplied by a first voltage (V+) and the odd columns ( C 2m + 1 ) to a second control circuit supplied by a reverse voltage (V ⁇ ).
  • the present invention also relates to a method for addressing a matrix screen as defined above, characterized in that the odd lines (L 2n + 1 ) are addressed during a frame and the even lines (L 2n ) during the next frame.
  • the invention will be explained below with reference to a matrix screen with liquid crystal cells, but it is obvious to those skilled in the art that it can be implemented to produce matrix screens with cells using technologies other than liquid crystals.
  • the present invention applies more particularly to an active control matrix screen in which the switching element is constituted by at least one transistor produced, preferably, using thin film technology.
  • the screen used in the present invention comprises a matrix of row conductors L1, L2, L3, ... and of column conductors C1, C2, C3, ...
  • Each of the “boxes” such as 1 and 2 delimited jar two line conductors and two neighboring column conductors comprise a liquid crystal cell.
  • This liquid crystal cell is symbolized in a known manner by a capacitor C in FIG. 1.
  • the capacitor C is connected respectively via a switching element such as a transistor T1 to a first line assembly- column and via another switching element such as transistor T2 to a second row-column assembly. More specifically, the capacitor C of box “1" is connected by the transistor T1 to the line-column pair L1, C1 and by the transistor T2 to the line-column pair L2, C2.
  • the capacitor C of box “2" is connected by the transistor T1 to the line-column pair L couple, C2 and by the transistor T2 to the line-column pair L2, C3.
  • the transistors T1 and T2 are simply symbolized by lines joining, near each crossover considered, a line and a column.
  • the odd lines L1, L3 are connected to an odd addressing circuit 10 while the even lines L2, L4 are connected to a peer addressing circuit 11.
  • the matrix screen shown in the context of the present invention comprises two control circuits, namely circuits 12, 13.
  • the control circuit 12 is connected to the columns odd C1, C3 and is supplied by a positive voltage V+ while the control circuit 13 is connected to the even columns C2, C4 and is supplied by a reverse voltage, namely a negative voltage V ⁇ .
  • the voltages of the control circuits 12 and 13 can be reversed, as can the type of columns connected to one or the other of said circuits shown in FIG. 2A.
  • this type of matrix the successive samples of a video signal line are sent to the column conductors C1, C2, ... respectively via the control circuits 12 and 13 while the addressing of the lines is carried out as follows : - For a first frame, for example an odd frame, the odd lines of the matrix of conductors are successively addressed in synchronism with the odd lines of the video signal.
  • the pulse applied by the circuit 10 on the line L1 respectively opens all the transistors T1 connected to this line and the cells X1.1, X1.2, X1.3 respectively receive a positive, negative, positive voltage depending on the circuit command 12 or 13 to which they are attached.
  • the pulse applied to the line L3 opens the transistors T2 controlling the cells X2.1, X2.2, X2.3 so that they respectively receive a negative, positive, negative voltage.
  • the pulse applied to line L3 also opens the transistors T1 of cells X3.1, X3.2, X3.3 so that a respectively positive, negative, positive voltage is applied to these cells, as shown in the figure 2A.
  • the even lines L 2n are addressed.
  • the row L 2n and the column C m therefore make it possible to address both the pixels X 2n, m and X 2n-1, m ⁇ 1.
  • addressing the line L2 and the column C3 makes it possible to activate the pixels X1.2 and X2.3 as described above.
  • a matrix screen is therefore obtained which is simple to produce, since the manufacturing of the second transistor of each cell is carried out at the same time as that of the first transistor, and the addressing of which is simplified compared to the current state of the art, since on the one hand we get rid of a frame memory when the screen is a full definition TV screen displaying an interlaced signal, on the other hand the voltage excursion at the output of the addressing circuits is divided by 2 ,

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

La présente invention concerne un écran matriciel à définition améliorée, associé à au moins un circuit de commande.
Cet écran comporte à chaque intersection des lignes (L₁, L₂, L₃) et des colonnes (C₁, C₂, C₃) de la matrice de conducteurs, deux transistors (T₁, T₂) de commutation de telle sorte que chaque couple ligne-colonne commande deux cellules électro-optiques diagonalement opposées. D'autre part les colonnes paires sont reliées à un premier circuit de commande alimenté par une première tension et les colonnes impaires à un second circuit de commande alimenté par une tension inverse.
Application aux écrans à cristaux liquides.

Description

  • La présente invention concerne un écran matriciel à définition améliorée, plus particulièrement un écran matriciel du type à commande active dans lequel chaque point-image est défini, à l'intersection de deux réseaux de conducteurs orthogonaux appelés lignes et colonnes, par un élément électro-optique connecté aux réseaux de conducteurs par un élément de commutation. Elle concerne plus particulièrement les écrans dans lesquels l'élément optique est un cristal liquide qui est connecté aux réseaux de conducteurs par l'intermédiaire d'un transistor de commutation.
  • Les écrans matriciels à cristaux liquides de ce type doivent, pour fonctionner correctement, être rafraîchis le plus fréquemment possible (au moins toutes les 20 ms) et la polarité de chacune des différentes cellules électro-optiques de la matrice doit aussi être alternée fréquemment, en général à chaque trame.
  • Différentes techniques d'adressage peuvent être utilisées dans ce cas.
  • Ainsi une technique connue consiste à adresser les lignes successivement les unes après les autres en alternant la polarité du ou des circuits de commande toutes les trames. Chaque ligne est donc rafraîchie en fonction de la durée trame en général toutes les 20 ms. Toutefois, ce procédé complique l'adressage des lignes et ne peut être mis en oeuvre qu'avec des écrans dans lesquels on utilise une mémoire d'image afin de pouvoir adresser progressivement toutes les lignes de l'écran. Une autre technique connue consiste à adresser les lignes deux à deux avec décalage d'une trame à l'autre. Par exemple, on adresse tout d'abord les lignes 1 et 2, 3 et 4, ... pendant une trame paire, puis les lignes 2 et 3, 4 et 5, ... pendant une trame impaire. Cet adressage est réalisé en alternant la polarité des circuits de commande toutes les deux trames. Ainsi chaque ligne est rafraîchie à chaque trame, à savoir toutes les 20 ms, mais ce procédé complique lui aussi l'adressage des lignes.
  • De plus, dans les cas décrits ci-dessus on obtient en sortie des circuits de commande une tension égale à deux fois la tension nécessaire pour commuter le cristal liquide, soit en général une excursion de 10 à 14 volts.
  • La présente invention a donc pour but de remédier à ces inconvénients en proposant une nouvelle structure d'écran matriciel à définition améliorée qui permet d'éviter l'utilisation d'une mémoire de trame et de limiter l'excursion de tension en sortie à une valeur plus faible à savoir, en général 5 volts. La présente invention a aussi pour but de proposer un procédé d'adressage de cet écran matriciel qui soit de mise en oeuvre simple.
  • En conséquence, la présente invention a pour objet un écran matriciel à définition améliorée associé à au moins un circuit de commande, caractérisé en ce qu'il comporte, à chaque intersection des lignes et des colonnes de la matrice de conducteurs, deux transistors de commutation de telle sorte que chaque couple ligne-colonne commande deux cellules électro-optiques diagonalement opposées et en ce que les colonnes paires (C2m) sont reliées à un premier circuit de commande alimenté par une première tension (V⁺) et les colonnes impaires (C2m + 1) à un second circuit de commande alimenté par une tension inverse (V⁻).
  • La présente invention a aussi pour objet un procédé d'adressage d'un écran matriciel tel que défini ci-dessus caractérisé en ce que les lignes impaires (L2n + 1) sont adressées pendant une trame et les lignes paires (L2n) pendant la trame suivante.
  • D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description d'un mode de réalisation pris à titre d'exemple non limitatif, cette description étant faite avec référence au dessin ci-annexé dans lequel :
    • la figure 1 est une vue simplifiée et partielle d'un écran matriciel conforme à la présente invention et
    • les figures 2a et 2b sont des vues schématiques simplifiées d'un écran matriciel illustrant le procédé d'adressage de la présente invention.
  • L'invention sera expliquée ci-après en se référant à un écran matriciel à cellules de cristaux liquides, mais il est évident pour l'homme de l'art qu'elle peut être mise en oeuvre pour réaliser des écrans matriciels à cellules faisant appel à des technologies autres que des cristaux liquides. D'autre part la présente invention s'applique plus particulièrement à un écran matriciel à commande active dans lequel l'élément de commutation est constitué par au moins un transistor réalisé, de préférence, en utilisant la technologie couche mince.
  • Comme représenté sur la figure 1, l'écran utilisé dans la présente invention comporte une matrice de conducteurs-ligne L₁, L₂, L₃, ... et de conducteurs-colonne C₁, C₂, C₃, ...
  • Chacune des "cases" telles que 1 et 2 délimitées jar deux conducteurs-ligne et deux conducteurs-colonne voisins comportent une cellule de cristal liquide. Cette cellule de cristal liquide est symbolisée de manière connue par un condensateur C sur la figure 1. Comme représenté, le condensateur C est relié respectivement par l'intermédiaire d'un élément de commutation tel qu'un transistor T1 à un premier ensemble ligne-colonne et par l'intermédiaire d'un autre élément de commutation tel que le transistor T2 à un second ensemble de ligne-colonne. De manière plus spécifique, le condensateur C de la case "1" est relié par le transistor T1 au couple ligne-colonne L₁, C₁ et par le transistor T2 au couple ligne-colonne L₂, C₂. De même, le condensateur C de la case "2" est relié par le transistor T1 au couple ligne-colonne L₁, C₂ et par le transistor T2 au couple ligne-colonne L₂, C₃. Dans les autres cases de la matrice de conducteur représentée à la figure 1, les transistors T1 et T2 sont simplement symbolisés par des traits joignant, près de chaque croisement considéré, une ligne et une colonne. De ce fait on s'aperçoit que, dans le mode de réalisation conforme à la présente invention, deux cellules électro-optiques diagonalement opposées sont commandées par un même couple ligne-colonne.
  • On expliquera maintenant, en se référant plus particulièrement aux figures 2A et 2B, le procédé d'adressage d'un écran matriciel tel que décrit ci-dessus. Comme représenté sur les figures 2, qui concernent un écran matriciel à quatre lignes et à quatre colonnes donné à titre d'exemple, les lignes impaires L₁, L₃ sont connectées à un circuit d'adressage impair 10 tandis que les lignes paires L₂, L₄ sont connectées à un circuit d'adressage pair 11. D'autre part, l'écran matriciel représenté dans le cadre de la présente invention comporte deux circuits de commande à savoir les circuits 12, 13. Le circuit de commande 12 est connecté aux colonnes impaires C₁, C₃ et est alimenté par une tension positive V⁺ tandis que le circuit de commande 13 est connecté aux colonnes paires C₂, C₄ et est alimenté par une tension inverse à savoir une tension négative V⁻. Il est évident pour l'homme de l'art que les tensions des circuits de commande 12 et 13 peuvent être inversées de même que le type de colonnes connectées à l'un ou l'autre desdits circuits représentés sur la figure 2A. Avec ce type de matrice, les échantillons successifs d'une ligne de signal vidéo sont envoyés aux conducteurs de colonnes C₁, C₂, ... respectivement par l'intermédiaire des circuits de commande 12 et 13 tandis que l'adressage des lignes est effectué de la manière suivante :
    - pour une première trame, par exemple une trame impaire, on adresse successivement les lignes impaires de la matrice de conducteurs en synchronisme avec les lignes impaires du signal vidéo.
  • De ce fait, comme représenté sur la figure 2A, l'impulsion appliquée par le circuit 10 sur la ligne L₁ ouvre respectivement tous les transistors T1 connectés à cette ligne et les cellules X1.1, X1.2, X1.3 reçoivent respectivement une tension positive, négative, positive en fonction du circuit de commande 12 ou 13 auxquelles elles sont rattachées. Ensuite, l'impulsion appliquée sur la ligne L₃ ouvre les transistors T2 commandant les cellules X2.1, X2.2, X2.3 de telle sorte qu'elles reçoivent respectivement une tension négative, positive, négative. L'impulsion appliquée sur la ligne L₃ ouvre aussi les transistors T1 des cellules X3.1, X3.2, X3.3 de telle sorte qu'une tension respectivement positive, négative, positive est appliquée sur ces cellules, comme représenté sur la figure 2A.
  • A la trame suivante, à savoir lors d'une trame paire, on adresse les lignes paires en gardant le même procédé d'adressage. Les résultats obtenus dans ce cas sont représentés sur la figure 2B. Ainsi, lorsqu'une impulsion est appliquée sur la ligne L₂, celle-ci ouvre les transistors T2 correspondant aux cellules X1.1, X1.2, X1.3 sur lesquelles sont appliquées respectivement une tension négative, positive, négative. De même l'impulsion appliquée sur la ligne L₂ ouvre les transistors T1 des cellules X2.1, X2.2, X2.3 sur lesquelles sont appliquées des tensions respectivement positive, négative, positive. L'impulsion appliquée alors sur la ligne L₄ ouvre les transistors T2 des cellules X3.1, X3.2, X3.3 sur lesquelles sont appliquées respectivement des tensions négative, positive, négative comme représenté sur la figure 2B. Si l'on compare les tensions appliquées sur chaque cellule à chaque trame, respectivement paire et impaire, on s'aperçoit qu'il y a inversion de la tension à chaque trame. On obtient donc l'inversion de polarité au niveau de chaque cellule nécessaire à son bon fonctionnement. D'autre part, la tension appliquée sur les deux circuits de commande 12 et 13 n'a plus besoin d'être inversée à chaque trame. Il en résulte que l'excursion de tension en sortie est stable et est en général égal à 5V. Par exemple entre 0 et 5V pour le circuit 12 et entre -5V et 0 pour le circuit 13.
  • Pour simplifier la description, on s'est référé à un écran matriciel comportant quatre lignes et quatre colonnes. Toutefois, il est évident pour l'homme de l'art que le même adressage peut être utilisé quelque soit le nombre de lignes et de colonnes. De manière plus générale, lors de trames impaires, on réalise un adressage des lignes impaires L2n+1. De ce fait, la ligne L2n+1 et la colonne Cm permettent d'adresser à la fois le pixel X2n+1,m et le pixel X2n,m₋₁ diagonalement appairé. A titre d'exemple d'exemple, l'adressage de la ligne L₃ et de la colonne C₂ active les pixels X2.1 et X3.2.
  • Dans le cas d'une trame paire, on adresse les lignes paires L2n. La ligne L2n et la colonne Cm permettent donc d'adresser à la fois les pixels X2n,m et X2n-1, m₋₁. Ainsi, l'adressage de la ligne L₂ et de la colonne C₃ permet d'activer les pixels X1.2 et X2.3 comme décrits précédemment.
  • On obtient donc un écran matriciel de réalisation simple, puisque la fabrication du deuxième transistor de chaque cellule se fait en même temps que celle du premier transistor, et dont l'adressage est simplifié par rapport à l'état de l'art actuel, puisque d'une part on s'affranchit d'une mémoire de trame lorsque l'écran est un écran de pleine définition TV affichant un signal entrelacé, d'autre part l'excursion de tension en sortie des circuits d'adressage est divisée par 2,

Claims (5)

  1. Ecran matriciel à définition améliorée associé à au moins un circuit de commande, caractérisé en ce qu'il comporte à chaque intersection des lignes et des colonnes de la matrice de conducteurs, deux transistors (T₁, T₂) de commutation de telle sorte que chaque couple ligne-colonne commande deux cellules électro-optiques diagonalement opposées et en ce que les colonnes paires (C2m) sont reliées à un premier circuit de commande alimenté par une première tension (V⁺) et les colonnes impaires (C2m₊₁) à un second circuit de commande alimenté par une tension inverse (V⁻).
  2. Ecran matriciel selon la revendication 1, caractérisé en ce que les cellules électro-optiques sont des cellules à cristal liquide.
  3. Ecran matriciel selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les transistors de commutation sont des transistors en couche mince (TFT).
  4. Procédé d'adressage d'un écran matriciel selon l'une quelconque des revendications 1 à 3, caractérisé en ce que les lignes impaires (L2n₊₁) sont adressées pendant une trame et les lignes paires (L2n) pendant la trame suivante.
  5. Procédé selon la revendication 4, caractérisé en ce que la tension alimentant les premier et second circuits de commande est constante d'une trame à la suivante.
EP92400755A 1991-03-29 1992-03-20 Ecran matriciel à définition améliorée et procédé d'adressage d'un tel écran Withdrawn EP0506530A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9103855A FR2674663A1 (fr) 1991-03-29 1991-03-29 Ecran matriciel a definition amelioree et procede d'adressage d'un tel ecran.
FR9103855 1991-03-29

Publications (1)

Publication Number Publication Date
EP0506530A1 true EP0506530A1 (fr) 1992-09-30

Family

ID=9411282

Family Applications (1)

Application Number Title Priority Date Filing Date
EP92400755A Withdrawn EP0506530A1 (fr) 1991-03-29 1992-03-20 Ecran matriciel à définition améliorée et procédé d'adressage d'un tel écran

Country Status (3)

Country Link
EP (1) EP0506530A1 (fr)
JP (1) JPH06175609A (fr)
FR (1) FR2674663A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915453A1 (fr) * 1997-11-07 1999-05-12 Canon Kabushiki Kaisha Système d'affichage à crystaux liquides avec inversion de polarité
GB2344448A (en) * 1998-11-04 2000-06-07 Ibm Driving method and circuit for pixel multiplexing circuits
EP1335345A1 (fr) * 2002-02-08 2003-08-13 Seiko Epson Corporation Dispositif d'affichage, sa méthode de commande et dispositif électronique

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495827B1 (ko) * 1996-04-16 2005-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스회로및표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571913A1 (fr) * 1984-10-17 1986-04-18 Richard Joseph Ecran d'affichage a matrice active a double transistor d'adressage
EP0241562A1 (fr) * 1985-10-16 1987-10-21 Sanyo Electric Co., Ltd Dispositif d'affichage a cristaux liquides
EP0274942A2 (fr) * 1986-12-16 1988-07-20 Thomson-Csf Système de visualisation sur écran plat matriciel avec affichage protégé des données primordiales pour l'exploitation
EP0373897A2 (fr) * 1988-12-12 1990-06-20 Sharp Kabushiki Kaisha Panneau d'affichage à cristaux liquides
EP0402850A2 (fr) * 1989-06-12 1990-12-19 Kabushiki Kaisha Toshiba Dispositif d'affichage à matrice à points

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571913A1 (fr) * 1984-10-17 1986-04-18 Richard Joseph Ecran d'affichage a matrice active a double transistor d'adressage
EP0241562A1 (fr) * 1985-10-16 1987-10-21 Sanyo Electric Co., Ltd Dispositif d'affichage a cristaux liquides
EP0274942A2 (fr) * 1986-12-16 1988-07-20 Thomson-Csf Système de visualisation sur écran plat matriciel avec affichage protégé des données primordiales pour l'exploitation
EP0373897A2 (fr) * 1988-12-12 1990-06-20 Sharp Kabushiki Kaisha Panneau d'affichage à cristaux liquides
EP0402850A2 (fr) * 1989-06-12 1990-12-19 Kabushiki Kaisha Toshiba Dispositif d'affichage à matrice à points

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915453A1 (fr) * 1997-11-07 1999-05-12 Canon Kabushiki Kaisha Système d'affichage à crystaux liquides avec inversion de polarité
US6266038B1 (en) 1997-11-07 2001-07-24 Canon Kabushiki Kaisha Liquid crystal display apparatus
GB2344448A (en) * 1998-11-04 2000-06-07 Ibm Driving method and circuit for pixel multiplexing circuits
US6310594B1 (en) 1998-11-04 2001-10-30 International Business Machines Corporation Driving method and circuit for pixel multiplexing circuits
GB2344448B (en) * 1998-11-04 2003-04-09 Ibm Driving method and circuit for pixel multiplexing circuits
EP1335345A1 (fr) * 2002-02-08 2003-08-13 Seiko Epson Corporation Dispositif d'affichage, sa méthode de commande et dispositif électronique
EP1467345A3 (fr) * 2002-02-08 2005-03-30 Seiko Epson Corporation DIspositif d'affichage et dispositif électronique
US7091965B2 (en) 2002-02-08 2006-08-15 Seiko Epson Corporation Display device, method of driving the same, and electronic equipment

Also Published As

Publication number Publication date
FR2674663A1 (fr) 1992-10-02
JPH06175609A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
JP4271414B2 (ja) 画像表示装置および表示駆動方法
JP3155251B2 (ja) アナログ駆動装置
EP0145520B1 (fr) Ecran d'affichage à matrice active sans croisement des lignes et des colonnes d'adressage
FR2542119A1 (fr) Procede pour commander un ecran d'affichage matriciel a cristaux liquides
EP0863498A2 (fr) Structure de la ligne de signal de données dans un affichage à cristaux liquides à matrice active
EP0815552A1 (fr) Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
FR2524679A1 (fr) Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
EP3079142B1 (fr) Procédé d'affichage d'images sur un écran matriciel
US4803480A (en) Liquid crystal display apparatus
FR2790584A1 (fr) Procede de pilotage d'un afficheur a cristal liquide
EP0976122B1 (fr) Dispositif d'adressage d'un ecran matriciel
KR20020095167A (ko) 쌍안정 키랄 네마틱 액정 디스플레이와 이러한디스플레이의 구동 방법
EP0487389A1 (fr) Ecran plat à matrice active
WO2012175250A1 (fr) Afficheur a cristal liquide a electrodes d'effacement
EP0506530A1 (fr) Ecran matriciel à définition améliorée et procédé d'adressage d'un tel écran
FR2670939A1 (fr) Ecran matriciel couleur a filtres colores en triade.
EP1774505B1 (fr) Afficheur matriciel a cristaux liquides
EP0237539B1 (fr) Dispositif de commande d'un imageur matriciel a memoire integree et son procede de commande
FR2605778A1 (fr) Panneau de visualisation a cristaux liquides et procede d'inscription des donnees sur ce panneau
WO2011095403A1 (fr) Procede d'ecriture d'image dans un afficheur a cristal liquide
FR2615993A1 (fr) Procede et dispositif d'elimination de couplage dans des ecrans a cristaux liquides a transistors en couches minces adresses matriciellement
FR2580826A1 (fr) Procede et appareil de commande d'un dispositif de modulation optique
EP0606785A1 (fr) Circuit de commande des colonnes d'un écran d'affichage
JPH10221675A (ja) 液晶表示装置及び駆動方法
FR2894369A1 (fr) Procede d'adressage ameliore pour un afficheur matriciel a cristaux liquides

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE GB NL

17P Request for examination filed

Effective date: 19930305

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19941001