EP1382061A2 - Procede de fabrication d'un dispositif a semi-conducteur et utilisation d'une installation a faisceau ionique pour la mise en oeuvre dudit procede - Google Patents

Procede de fabrication d'un dispositif a semi-conducteur et utilisation d'une installation a faisceau ionique pour la mise en oeuvre dudit procede

Info

Publication number
EP1382061A2
EP1382061A2 EP02757724A EP02757724A EP1382061A2 EP 1382061 A2 EP1382061 A2 EP 1382061A2 EP 02757724 A EP02757724 A EP 02757724A EP 02757724 A EP02757724 A EP 02757724A EP 1382061 A2 EP1382061 A2 EP 1382061A2
Authority
EP
European Patent Office
Prior art keywords
ion beam
layer
liner
capacitor
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02757724A
Other languages
German (de)
English (en)
Inventor
Bernd Goebel
Peter Moll
Martin Gutsche
Harald Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1382061A2 publication Critical patent/EP1382061A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Le procédé lithographique destiné à éliminer une couche masque mince, en particulier une couche de Si3N4 sur un côté d'un évidement ménagé dans un dispositif à semi-conducteur, est un procédé connu. Selon la présente invention, un faisceau ionique est orienté de manière inclinée à un certain angle vers l'évidement, ce qui permet l'élimination de la couche masque mince dans les zones exposées au faisceau.
EP02757724A 2001-03-30 2002-03-25 Procede de fabrication d'un dispositif a semi-conducteur et utilisation d'une installation a faisceau ionique pour la mise en oeuvre dudit procede Withdrawn EP1382061A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10115912 2001-03-30
DE10115912A DE10115912A1 (de) 2001-03-30 2001-03-30 Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens
PCT/EP2002/003344 WO2002080240A2 (fr) 2001-03-30 2002-03-25 Procede de fabrication d'un dispositif a semi-conducteur et utilisation d'une installation a faisceau ionique pour la mise en oeuvre dudit procede

Publications (1)

Publication Number Publication Date
EP1382061A2 true EP1382061A2 (fr) 2004-01-21

Family

ID=7679766

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02757724A Withdrawn EP1382061A2 (fr) 2001-03-30 2002-03-25 Procede de fabrication d'un dispositif a semi-conducteur et utilisation d'une installation a faisceau ionique pour la mise en oeuvre dudit procede

Country Status (5)

Country Link
US (1) US20040063321A1 (fr)
EP (1) EP1382061A2 (fr)
DE (1) DE10115912A1 (fr)
TW (1) TW574727B (fr)
WO (1) WO2002080240A2 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10219123B4 (de) * 2002-04-29 2004-06-03 Infineon Technologies Ag Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE10333777B4 (de) * 2003-07-24 2007-01-25 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
DE10334547B4 (de) 2003-07-29 2006-07-27 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist
DE10352667B4 (de) * 2003-11-11 2006-10-19 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit einem Streifen (Buried Strap) in einem Substrat, der einen vergrabenen, leitenden Kontakt ausbildet, welcher einseitig mit dem Substrat elektrisch verbundenen ist
DE10353269B3 (de) * 2003-11-14 2005-05-04 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesonde für eine Halbleiterspeicherzelle
NL1025475C2 (nl) * 2004-02-12 2005-08-15 C2V Werkwijze voor het vervaardigen van een inrichting en inrichting vervaardigd volgens zo een werkwijze.
US20050191807A1 (en) * 2004-02-26 2005-09-01 Nanya Technology Corporation Method for forming shallow trench in deep trench structure
FR2926669A1 (fr) * 2008-05-21 2009-07-24 Commissariat Energie Atomique Procede de realisation de nanoelements a des emplacements predetermines de la surface d'un substrat
US9984889B2 (en) * 2016-03-08 2018-05-29 Varian Semiconductor Equipment Associates, Inc. Techniques for manipulating patterned features using ions
DE102016116019B4 (de) 2016-08-29 2023-11-23 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
US4958206A (en) * 1988-06-28 1990-09-18 Texas Instruments Incorporated Diffused bit line trench capacitor dram cell
JP2717822B2 (ja) * 1988-11-21 1998-02-25 住友イートンノバ株式会社 イオン注入装置
JPH03245527A (ja) * 1990-02-23 1991-11-01 Rohm Co Ltd 微細加工方法
US5240875A (en) * 1992-08-12 1993-08-31 North American Philips Corporation Selective oxidation of silicon trench sidewall
JPH0677181A (ja) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd 化合物半導体の微細構造形成方法
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5444007A (en) * 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
JP2643901B2 (ja) * 1995-03-17 1997-08-25 日本電気株式会社 半導体装置の製造方法
US5885425A (en) * 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
US5909044A (en) * 1997-07-18 1999-06-01 International Business Machines Corporation Process for forming a high density semiconductor device
US6110792A (en) * 1998-08-19 2000-08-29 International Business Machines Corporation Method for making DRAM capacitor strap
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
AUPP590798A0 (en) * 1998-09-14 1998-10-08 Commonwealth Scientific And Industrial Research Organisation Method of manufacture of high temperature superconductors
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
US6348374B1 (en) * 2000-06-19 2002-02-19 International Business Machines Process for 4F2 STC cell having vertical MOSFET and buried-bitline conductor structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02080240A2 *

Also Published As

Publication number Publication date
DE10115912A1 (de) 2002-10-17
TW574727B (en) 2004-02-01
WO2002080240A2 (fr) 2002-10-10
WO2002080240A3 (fr) 2003-11-20
US20040063321A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
DE69332136T2 (de) Halbleiterbauelement mit einem Kontakt und Verfahren zu seiner Herstellung
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE3587829T2 (de) Verfahren zur herstellung von untereinander selbstalignierten gräben unter verwendung einer maske.
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
WO1991003074A1 (fr) Procede pour la structuration d'un corps semiconducteur
DE4447229A1 (de) Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung
DE3855889T2 (de) Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
EP1382061A2 (fr) Procede de fabrication d'un dispositif a semi-conducteur et utilisation d'une installation a faisceau ionique pour la mise en oeuvre dudit procede
DE102014103428B4 (de) Verfahren zum Bearbeiten eines Trägers
DE10131704A1 (de) Verfahren zur Dotierung eines Halbleiterkörpers
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung
DE10131709B4 (de) Verfahren zur Herstellung einseitiger Buried-Straps
EP1164638A2 (fr) Méthode pour augmenter la capacité de condensateurs ensillonnés
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE102007015505B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE102004029516B3 (de) Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben
DE102016105255A1 (de) Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE69029068T2 (de) Verfahren zum Herstellen eines kontaktloches in einem integrierten Halbleiterstromkreis
DE19938481B4 (de) Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030826

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: GOEBEL, BERND

Inventor name: GUTSCHE, MARTIN

Inventor name: MOLL, PETER

Inventor name: SEIDL, HARALD

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20091001