EP1508166A2 - Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung - Google Patents

Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung

Info

Publication number
EP1508166A2
EP1508166A2 EP03755901A EP03755901A EP1508166A2 EP 1508166 A2 EP1508166 A2 EP 1508166A2 EP 03755901 A EP03755901 A EP 03755901A EP 03755901 A EP03755901 A EP 03755901A EP 1508166 A2 EP1508166 A2 EP 1508166A2
Authority
EP
European Patent Office
Prior art keywords
surface contacts
electronic component
rewiring structure
carrier
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03755901A
Other languages
English (en)
French (fr)
Inventor
Jochen Dangelmaier
Harry Hedler
Roland Irsigler
Stefan Paulus
Jens Pohl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1508166A2 publication Critical patent/EP1508166A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
    • H10W72/07204—Connecting or disconnecting of bump connectors using auxiliary members using temporary auxiliary members, e.g. sacrificial coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07255—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H10W72/2528—Intermetallic compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the invention relates to an electronic component with external surface contacts and with a rewiring structure and with a semiconductor chip and a method for producing the same in accordance with the preamble of the independent claims.
  • Electronic components with external surface contacts and with a rewiring structure which rewires the microscopic contact surfaces of a semiconductor chip to macroscopically large external surface contacts, have additional complex rewiring plates or rewiring foils with appropriately incorporated through contacts or with provided bonding channels as carriers of the rewiring structure.
  • microscopic is understood to be an order of magnitude that can only be measured with a light microscope, while macroscopically large
  • a rewiring structure is understood to mean the metallic structure itself, which can have contact connection areas in the order of magnitude of the contact areas of the semiconductor chip, rewiring lines in the micrometer and / or in the submicron range and external contact areas in the order of magnitude of the outer area contacts.
  • Electronic components of this type consequently not only have a rewiring structure, but also a rewiring support which has a rewiring structure as the rewiring body and is cast into the plastic housing compound.
  • the metal layers on the rewiring Tension carriers from which the rewiring structure is constructed can have roll structures if the rewiring carriers have insulating foils or insulating plates laminated with rolled foils. They can have a roughly crystalline structure if the metal layers are sprayed on or vapor-deposited on the rewiring carrier or applied by means of sinter metallography or produced by means of a dipping process. This results in a wide variety of crystallographic metal structures for the rewiring layers and is a characteristic of the metals deposited as a rewiring structure.
  • a redistribution structure for an electronic component is associated with the fact that an additional redistribution body, which has the redistribution structure, has to be included in the plastic housing of the electronic component, thus requiring additional space for the electronic component and complex manufacturing processes for one Rewiring bodies are connected.
  • a semiconductor component with contacts located on the underside of the outer surfaces and a method for the production thereof are known, the outer surface contacts having chemically or galvanically selectively deposited metal.
  • the known method is suitable for the production of external surface contacts and has the disadvantage that a rewiring body cannot be represented, and the electronic component has the disadvantage that it does not have any rewiring structure.
  • the object of the invention is to reduce the space requirement of an electronic component with rewiring structure and to create an electronic component that is structurally compatible has no rewiring carrier for a rewiring structure and is inexpensive to manufacture.
  • an electronic component with external surface contacts and with a rewiring structure and with a semiconductor chip that has contact surfaces is specified.
  • the outer surface contacts are electrically connected to the contact surfaces of the semiconductor chip at least via the rewiring structure.
  • the semiconductor chip and the rewiring structure are embedded in a plastic housing compound, while the outer surface contacts on the underside of the electronic component are freely accessible. Further, the outer area contacts and the rewiring structure have chemically or galvanically selectively sustane- ⁇ nes metal.
  • Such an electronic component has the advantage that the space requirement for attaching a rewiring structure is minimized by the fact that no rewiring supports are to be provided for the rewiring structure, but this function is taken over directly by the embedding of the rewiring structure in the plastic housing compound.
  • the electronic component has the advantage that the metal material of the rewiring structure has a chemically or galvanically selectively deposited metal, which is distinguished by its fine crystallinity and also opens up the possibility of extremely finely structured rewiring. tion structures partially in the submicron range, as far as it relates to the rewiring lines of the rewiring structure.
  • the size of the contact pads or bond fingers required to connect the rewiring structure to the contact areas of the semiconductor chip is dependent on the size or the magnitude of the contact areas and the connection technology between the contact areas of the semiconductor chip and contact pads of the rewiring structure. While with a flip-chip connection technology inner surface contacts of the order of a few square micrometers can be realized, with the bonding technology the miniaturization of the contact surfaces of the semiconductor chip and the contact connection surfaces of the rewiring structure is achieved by the
  • Bond wire diameter determined and can not be minimized as a result, since the bond wires have diameters between 15 and 50 microns.
  • the semiconductor chip can be mounted on the rewiring structure by means of flip-chip technology, the contact areas of the semiconductor chip being electrically connected to contact connection areas of the rewiring structure via inner area contacts.
  • these inner surface contacts can be a few square micrometers in size, so that the flip-chip technology with inner surface contacts can have an extremely dense contact structure and thus an extremely fine grid dimension for the spacing of the contact connection surfaces can be realized.
  • a semiconductor chip using flip-chip technology can be mounted on the rewiring structure, the contact surfaces of the semiconductor chip being connected to contacts via internal contact balls. Clock pads of the rewiring structure are connected.
  • Such a technology which works with contact balls or bumps made of solder material, has structures that require a connection area of several tens of square micrometers between the contact area of the semiconductor chip and the contact connection areas of the rewiring structure. The user can thus choose from three different orders of magnitude, the largest area requirement occurring in the case of bond connections between contact areas of the semiconductor chip and contact connection areas of the rewiring structure, which, because of the bond wires, require several hundred square micrometers.
  • contact bumps or contact balls that are smaller by an order of magnitude can be used for the connection between contact areas and contact connection areas, and finally electrical connections that are smaller by another order of magnitude can be implemented in a flip-chip technique with internal surface contacts.
  • the electronic component With all three orders of magnitude for the connection between contact areas and contact connection areas, the electronic component has the advantage that there is a considerable saving in space since the rewiring structure does not require an additional rewiring carrier.
  • the electronic component is equipped with a semiconductor chip using bonding technology
  • its rear side can be mounted on the rewiring structure via an insulating adhesive layer.
  • the contact areas on the active top side of the semiconductor chip are connected via bond wires to contact connection areas of the rewiring structure in the vicinity of the semiconductor chip, the area contacts being based on the structure of the electronic component according to the invention can be arranged below the area of the semiconductor chip, so that with this embodiment of the invention, surface contacts can be distributed over the entire underside of the electronic component and the rewiring structure enables a so-called "fan-in" arrangement for the outer surface contacts despite bond connection technology.
  • the electronic component can additionally have vias which are chemically or galvanically selectively deposited on the rewiring structure and which connect the underside of the electronic component with the outer surface contacts to the opposite top of the electronic component.
  • This provision of chemically or galvanically selectively deposited through contacts enables stacking of several individual electronic components to form a stacked module with a continuous electrical connection from the top component of the stack to the bottom component of the stack.
  • the through contacts are embedded in the plastic housing compound and surround the respective semiconductor chip.
  • the chemically or galvanically deposited metal can comprise nickel or a nickel alloy.
  • an etchable carrier material made of copper or iron alloys for chemical or galvanic deposition can be used for the deposition of such a chemically or galvanically produced nickel alloy, so that an etching removal of the carrier material for the rewiring structure and the external surface contacts is possible because the etching process at the interface with the nickel can be stopped by a reduced etching rate.
  • Chemically or galvanically deposited metals also offer the same advantages Silver or silver alloys or gold or gold alloys. In each of these cases, an etchable carrier made of copper or an iron alloy can be used. Palladium or a palladium alloy can also be used chemically or galvanically on a preformed etchable carrier to form the rewiring structure and the outer surface contacts.
  • a layer sequence of palladium-nickel-palladium can be constructed in a similar form, and finally layer sequences can also be used which consist of palladium-copper-palladium or gold-copper-gold, but the noble-metal layers of gold or palladium must be made sufficiently thick there to be able to cope with etching To survive attack on the copper or the iron of the carrier material.
  • a method for producing an electronic component with outer surface contacts and with a rewiring structure, the outer surface contacts and the rewiring structure having chemically or galvanically selectively deposited metal can be carried out with the following method steps.
  • recesses are made in an electrically conductive carrier in a predetermined grid dimension for chemical or galvanic deposition of the outer surface contacts of the electronic component. Different materials are used for the outer surface contacts and for the top of the carrier.
  • a structured photoresist layer is applied to such a carrier, leaving the cutouts for the outer surface contacts and for areas in which the rewiring structure is to be deposited chemically or galvanically. This is followed by a method step in which the material for the surface contacts and for the rewiring structure is chemically or galvanically deposited on the carrier in the exposed surfaces of the photoresist layer. After the deposition has been completed, the structured and insulating photoresist layer can be removed. Thus, the electrically conductive carrier now has outer surface contacts in its recesses and a rewiring structure that was structured by the photoresist layer.
  • a semiconductor chip is now applied to this rewiring structure by connecting the contact areas of the semiconductor chip to contact connection areas of the rewiring structure.
  • the semiconductor is then embedded chips and the rewiring structure in a plastic package.
  • the carrier is then separated from the cast component, exposing the outer surface contacts.
  • a solder-stop layer on the component side, which has the surface contacts, can be applied while leaving the outer surface contacts free.
  • Such a method has the advantage that it can be used to implement electronic components that are not available in such compact form with a functional rewiring structure and that cannot be produced with the previously known means for representing a rewiring structure. Rather, new ways are described here in order to introduce a rewiring structure directly into the plastic housing compound without an additional carrier, so that the otherwise required rewiring carrier can be saved.
  • the rewiring structure can be provided in order to achieve a so-called "fan-out” effect, in which contact areas of a semiconductor chip are spread over a larger area with a macroscopic grid size by a microscopic grid size corresponding rewiring structure are to be distributed and, on the other hand, a "fan-in” effect can be achieved for semiconductor chips connected via bonding wires, in which the Surface below the semiconductor chip external surface contacts can be arranged for more intensive use of the underside of the component.
  • Another advantage of the present invention is that such a carrier can be prepared for several or even a large number of electronic components, on which a large number of electronic components are created in parallel or simultaneously by the same steps as for a single electronic component be used. Only after the carrier has been removed or separated from the plastic housing compound can the plastic housing compound be divided into individual electronic components.
  • Such an exemplary embodiment of the method can considerably reduce the costs for the production of electronic components, in particular if the loss carrier is provided in the form of a wafer, because in this case proven semiconductor wafer technologies can preferably be used to produce the rewiring structures.
  • the creation of recesses in a predetermined grid dimension in a metallic carrier can be done in two different methods.
  • the cutouts can be made using embossing technology, and on the other hand the cutouts can be made using etching technology.
  • embossing tools have to be prepared in the embossing technique, which insert the recesses extremely precisely into a copper plate, for example, in the etching technique, a very fine structuring of the outer surface contacts can be achieved by first covering the carrier material with a structured photoresist layer and then the recesses be etched out of the carrier plate in areas where no photo paint layer is present. After both process variants, a carrier material is finally available, which can be provided extremely precisely with external surface contacts in subsequent steps.
  • the first photoresist layer is removed and a second structured photoresist layer is applied, which leaves those surface regions which are to be provided with a rewiring structure free. These areas can then be galvanically or chemically filled with a metal in a second deposition step, and the second structured photoresist layer can then be removed.
  • the carrier material has a rewiring structure and an underlying structure made of external surface contacts, which are arranged in a predetermined grid dimension.
  • the advantage of this second method variant is that the deposition process for the outer surface contacts is separated from the deposition process for the rewiring structure, so that considerably thicker surface contacts can be realized compared to the thickness of the rewiring structure.
  • an electrically conductive film is used as the carrier, into which recesses for forming surface contacts of the electronic component are stamped.
  • One of the- like electrical conductive film can be removed from the plastic housing material after completion of the electronic components and thus facilitates the manufacture of a variety of electronic components, since no carrier material is etched from the underside of the electronic components.
  • an electrically conductive carrier material such as a conductive film
  • a non-conductive carrier material can also be used for the carrier, on which a conductive layer is deposited. This conductive layer can be a metal layer or a layer of graphite.
  • the carrier made of a film is mechanically supported by an adapted molding tool for the step of embedding the component in a plastic housing compound.
  • an adapted molding tool for the step of embedding the component in a plastic housing compound.
  • this procedure has the advantage that the molding tool can be used several times and only the foil is consumable, such foils being much cheaper to produce compared to a mechanically stable carrier made of metal ,
  • Through contacts can be provided on the carrier.
  • a further structured photoresist layer is applied to the carrier after completion and deposition of the surface contacts and the rewiring structure in a thickness that is greater than the thickness of the semiconductor chip provided for the electronic component.
  • the structured photoresist layer leaves the outer surface contacts free, which are used for the deposition of the through contacts. they are.
  • the further photoresist layer has openings in this area, which are then filled up chemically or galvanically to make vias.
  • This further photoresist layer which is adapted to the thickness of the semiconductor chip, can then be removed, so that external surface contacts, a rewiring structure and additional through contacts, which extend from the underside of the electronic component to the top of the electronic component, are now completed on the carrier.
  • a semiconductor chip using known technology, such as flip-chip technology or bonding technology, can be fitted into a structure prepared in this way and electrically connected.
  • a plastic housing compound One possibility of embedding the components now present in a plastic housing compound can be done by means of a molding tool for an injection molding technique, the molding tool having cavities that are adapted to the outer housing shape of the plastic housing compound. Another possibility of applying a plastic housing compound is to use a dispensing method in which the plastic housing compound is sprayed on.
  • a carrier in the form of a wafer is provided, which is first provided with cutouts, all process steps for the production of a large number of electronic components then being carried out together and finally after removal of the carrier in the form of a wafer the large number of electronic components , which are packaged in a plastic housing compound, are separated into a plurality of individual electronic components by dividing the plastic housing compound.
  • the device according to the invention and the method according to the invention increase the design options for existing packaging systems for semiconductor chips and at the same time reduce the space required for an electronic component with a semiconductor chip. Furthermore, the costs for the production of such electronic components are reduced in that a complex rewiring body is unnecessary. Instead, a removable copper plate with additional recesses to form the outer surface contacts can be formed, these recesses being carried out by an embossing process during the production of the copper plate or by a one-sided etching before the application of surface contacts and rewiring structures.
  • smaller cutouts for the outer surface contacts of the through contacts te are provided and larger cutouts for the outer surface contacts, for example to arrange macroscopic solder bumps or solder balls on the outer surface contacts and through contacts with diameters in the order of magnitude of bond wires on the surface contacts.
  • a special photoresist and a special technique for producing the photoresist layer can be used, so that vertical side walls of the openings in the photoresist layer for the vias are created during exposure and development of the photoresist layer.
  • the openings for the through contacts can also be filled with refractory soldering material, which is evenly distributed in the openings for the through contacts in a flow process. The through contacts can then be cleaned from the top and also provided with an additional layer of precious metal.
  • the electronic component according to the invention is extremely robust. All contacts are embedded in corresponding resin components of the plastic housing compound, so that the risk of damage to the rewiring structure or the through contacts is minimized during a test and handling phase.
  • the omission of the rewiring carrier means that the overall component height is extremely low, so that components with a component height of less than 400 micrometers can typically be realized, which makes double-stacked components with a height of less than 900 micrometers possible.
  • FIG. 1 shows a schematic cross-sectional view of an electronic component of a first embodiment of the invention
  • FIG. 2 shows a schematic cross-sectional view of an electronic component of a second embodiment of the invention
  • FIG. 3 shows a schematic cross-sectional view of an electronic component of a third embodiment of the invention
  • FIG. 4 shows a schematic cross-sectional view of a first stack of two electronic components of the third embodiment of the invention
  • FIG. 5 shows a schematic cross-sectional view of a second stack of two electronic components of the third embodiment of the invention
  • FIG. 6 shows a schematic cross-sectional view of a third stack of four electronic components of the third embodiment of the invention
  • FIG. 7 shows a partially broken perspective view of a fourth stack of two electronic components of a further embodiment of the invention, characters
  • FIG. 8 shows a schematic cross-sectional view of a carrier plate with structured photoresist layer
  • FIG. 9 shows a schematic plan view of a carrier plate with a structured photoresist layer
  • FIG. 10 shows a schematic cross-sectional view of a carrier plate with etched cutouts for external surface contacts
  • FIG. 11 shows a schematic top view of a carrier plate with etched cutouts for external surface contacts
  • FIG. 12 shows a schematic cross-sectional view of a carrier plate with a structured photoresist layer for the selective deposition of a rewiring structure and for the deposition of external surface contacts
  • FIG. 13 shows a schematic plan view of a carrier plate with a structured photoresist layer for the selective deposition of a rewiring structure and for the selective deposition of external surface contacts
  • FIG. 14 shows a schematic cross-sectional view of a carrier plate with an electrodeposited Wiring structure and with galvanically separated external surface contacts
  • FIG. 15 shows a schematic plan view of a carrier board with a rewiring structure deposited on the carrier board and of external surface contacts
  • FIG. 16 shows a schematic cross-sectional view of a carrier plate with an applied semiconductor chip
  • FIG. 17 shows a schematic top view of a carrier plate with an applied semiconductor chip
  • FIG. 18 shows a schematic cross-sectional view of a carrier plate provided with a plastic housing compound
  • FIG. 19 shows a schematic plan view of a carrier plate provided with a plastic housing compound
  • FIG. 20 shows a schematic cross-sectional view of an electronic component after the carrier has been removed from the component
  • FIG. 21 shows a schematic bottom view of an electronic component after the carrier has been removed from the component
  • FIG. 22 shows a schematic cross-sectional view of an electronic component after application of a solder stop layer
  • FIG. 23 shows a schematic bottom view of an electronic component after application of a solder stop layer
  • FIG. 24 shows a schematic cross-sectional view of a
  • Carrier plate with a structured first photoresist layer for the selective deposition of external surface contacts
  • FIG. 25 shows a schematic top view of a carrier plate with a structured photoresist layer for the selective deposition of external surface contacts
  • FIG. 26 shows a schematic cross-sectional view of a carrier plate with electrodeposited outer surface contacts
  • FIG. 27 shows a schematic plan view of a carrier plate with outer surface contacts deposited on the carrier plate
  • FIG. 28 shows a schematic cross-sectional view of a carrier plate with a structured second photoresist layer for the selective deposition of a rewiring structure
  • FIG. 29 shows a schematic plan view of a carrier plate with a second photoresist layer for the selective deposition of a rewiring structure
  • FIG. 30 shows a schematic cross-sectional view of a carrier plate with an electrodeposited rewiring structure
  • FIG. 31 shows a schematic plan view of a carrier board with a rewiring structure deposited on the carrier board
  • FIG. 32 shows a schematic cross-sectional view of a
  • Carrier plate with a structured additional photoresist layer for the selective deposition of through contacts
  • FIG. 33 shows a schematic plan view of a carrier plate with a further structured photoresist layer for the selective deposition of through contacts
  • FIG. 34 shows a schematic cross-sectional view of a carrier plate with electrodeposited through contacts after removal of the photoresist layer
  • FIG. 35 shows a schematic plan view of a carrier plate with through contacts deposited on the carrier plate after removal of the photoresist layer
  • FIG. 36 shows a schematic cross-sectional view of a carrier plate provided with a plastic housing compound
  • FIG. 37 shows a schematic plan view of a carrier plate provided with a plastic housing compound
  • FIG. 38 shows a schematic cross-sectional view of an electronic component after application of a solder stop layer
  • FIG. 39 shows a schematic bottom view of an electronic component after application of a solder stop layer.
  • FIG. 1 shows a schematic cross-sectional view of an electronic component of a first embodiment of the invention.
  • Reference symbol 2 denotes surface contacts of the electronic component 1.
  • Reference symbol 3 denotes a rewiring structure which, like the surface contacts, has a chemically or galvanically deposited metal.
  • the reference number 4 denotes a semiconductor chip with an active top side 9 and a passive rear side 8.
  • the reference number 5 denotes contact areas on the active 0 top side 9 of the semiconductor chip 4.
  • the reference number 7 denotes contact connection areas of the rewiring structure which correspond to the positions of the contact areas 5 of the Semiconductor chips 4 can be adapted.
  • the reference symbol 12 denotes the underside of the electronic component on which the surface contacts 2 are arranged in a grid dimension r.
  • the reference symbol d denotes the thickness of the semiconductor chip 4, which is less than the thickness D of the plastic housing composition 6.
  • this electronic component 1 has the microscopic contact areas 5 of the semiconductor chip 4 to macroscopically large external area contacts 2 via rewiring lines 27 are performed, no rewiring carrier. Rather, the function of the rewiring carrier or rewiring body is taken over by the plastic housing compound 6, so that the space requirement of the electronic component 1 can be minimized.
  • the semiconductor chip 4 is arranged in the plastic housing compound on the rewiring structure 3, which has a chemically or galvanically selectively deposited metal, using flip-chip technology.
  • the microscopic contact areas 5 are partially connected to external area contacts 2 with the help of the rewiring structure 3, which are arranged beyond the edge of the semiconductor chip 4 in the plastic housing compound 6.
  • This arrangement is also called a "fan-out" arrangement. It is advantageously used in this embodiment of the invention in order to accommodate a sufficient number of macroscopic surface contacts 2 on the underside 12 of the electronic component 1.
  • inner surface contacts 28 are only a few square micrometers in size, while the outer surface contacts 2 can be several tens to several hundred square micrometers in size.
  • inner contact balls or bumps can also produce the connection between the contact surfaces 5 of the semiconductor chip 4 and the contact connection surfaces 7 of the rewiring structure 3.
  • Such internal contact bumps or contact balls increase the thickness D of the plastic housing composition 6 by almost 50 microns, since internal ones Contact balls or bumps are made much thicker than the microscopic inner surface contacts 28, which can be represented in thicknesses of a few micrometers.
  • the component 1 can have a solder stop layer 18 on the underside 12, which covers the underside of the rewiring structure 3 and only leaves the outer surface contacts 2 free.
  • the outer surface contacts 2 can also have chemically or galvanically deposited metal and can have the same material as the rewiring structure 3.
  • Nickel, palladium, gold or silver are used as chemically or galvanically deposited metals or a layer sequence of these metals is provided. Alloys of these metals can also be used. Layer sequences of gold nickel gold, palladium nickel palladium, gold silver gold have proven successful for layer sequences of these metals, the intermediate layer also being able to have copper if the outer layers have a thickness which can withstand any etching attack by a copper etch. However, this requirement only has to be met if a sacrificial cathode made of copper is used for the galvanic deposition of the surface contacts and the rewiring structure in the manufacture of such an electronic component.
  • rewiring lines 27 can be represented in a line width in the submicron range.
  • FIG. 2 shows a schematic cross-sectional view of an electronic component 1 of a second embodiment of the invention.
  • Components with the same functions as in FIG. 1 are identified by the same reference symbols and are not discussed separately.
  • a difference between the second embodiment of the invention according to FIG. 2 and the first embodiment of the invention according to FIG. 1 is that the semiconductor chip is not arranged in the plastic housing composition 6 using flip-chip technology, but with its rear side 8 via an insulating adhesive layer 29 is mounted on the rewiring structure 3.
  • the contact areas 5 arranged on the active top side 9 of the semiconductor chip 4 are connected via bond wires 10 to the contact connection areas 7, which are embodied here as bond fingers 30, to the rewiring structure and thus to the outer area contacts 2.
  • the order of magnitude of the bond fingers 30 and the contact areas 5 depends on the diameter of the bond wires 10 and is of the order of magnitude of several tens of micrometers, preferably between 15 and 50 micrometers.
  • the outer surface contacts 2 can be arranged below the semiconductor chip 4, which is also referred to as a "fan-in" arrangement.
  • a metallic chip island is not provided under the semiconductor chip 4 in this second embodiment of the invention, a centrally arranged outer surface contact 2 via the rewiring structure 3 and a speaking bond connection 10 a ground connection to the active top of the semiconductor chip 4, which can take over the function of grounding a chip island.
  • FIG. 3 shows a schematic cross-sectional view of an electronic component of a third embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference symbols and are not discussed separately.
  • the third embodiment of the invention according to FIG. 3 differs from the previous embodiments of the invention in that through contacts 11 are arranged on the rewiring structure and extend from the bottom 12 of the electronic component 1 to the top 13 of the electronic component 1.
  • the material b of the via 11 can likewise have a chemically or galvanically deposited metal or can be produced by means of molten solder.
  • the outer surface contact 2, which belongs to the through contact 11, can have a coating on its underside, which facilitates soldering of the through contact 11 to other through contacts 11. The same can be carried out on the top 13 for the via 11.
  • Both the outer surface contact 2 and the through contact 11 can have significantly smaller diameters than the macroscopic outer surface contacts 2 for the connection to the contact surfaces 5 of the semiconductor chip 4. This makes it possible to arrange surface contacts 11 around the semiconductor chip 4, which the Do not significantly increase the space requirement of the plastic housing compound 6.
  • the total thickness H of such an electronic component can be less than 400 micrometers, preferably in the range from 250 to 300 micrometers. Such a low height of the electronic component 1 is achieved in particular by the flip-chip assembly of the semiconductor chip 4 and by the use of inner surface contacts 28 for the connection between the contact surfaces 5 of the semiconductor chip 4 and the contact connection surfaces 7 of the rewiring structure 3.
  • FIG. 4 shows a schematic cross-sectional view of a first stack of two electronic components 1 of the third embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference symbols and are not discussed separately.
  • Such a stack of two electronic components 1 of the third embodiment of the invention, as shown in FIG. 4, can be realized with a total height H of less than 900 micrometers, preferably the total height H is between 500 and 600 micrometers.
  • the height H can be reduced further.
  • the thickness of the rewiring carrier is saved in this stack compared to stacks with U wiring boards or rewiring bodies, since in this embodiment of the invention only rewiring structures are made from a chemically or galvanically deposited metal and no supporting rewiring carriers are required.
  • FIG. 5 shows a schematic cross-sectional view of a second stack of two electronic components 1 of the third embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not discussed separately.
  • the stack shown here in FIG. 5 differs from the stack in FIG. 4 in that solder balls 31 or solder bumps are arranged on the surface contacts 2 of the lower electronic component 1, which connect the electronic component 14 from several electronic components 1 to one another higher-level circuit structure, for example on a circuit board, facilitate.
  • FIG. 6 shows a schematic cross-sectional view of a third stack of four electronic components 1 of the third embodiment of the invention. Components with same
  • the total height H of this module 14 made of vertically stacked electronic components 1 is less than 1.8 millimeters, preferably between 1000 and 1200 micrometers, and using thinly ground semiconductor chips 4, total thicknesses of 250 micrometers can be achieved. In the total height H will In this embodiment of the invention, at least four times the thickness of a rewiring carrier in the form of a rewiring plate is saved, so that extremely compact electronic modules 14 can be produced.
  • FIG. 7 shows a partially broken perspective view of a fourth stack of two electronic components 1 of a further embodiment of the invention.
  • Components with the same functions as in the previous figures are identified by the same reference numerals and are not discussed separately.
  • the number of vias 11 in this embodiment of the invention is thirty-six.
  • thirty-six rewiring lines 27 are to be provided in the individual component levels. With this high number of rewiring lines, it is essential that these rewiring lines 27 between the contact connection areas 7 and the through contacts 11 can be made correspondingly narrow, which can be achieved in particular by copper lines or nickel lines.
  • the through contacts 11 can have a significantly smaller diameter than outer surface contacts 2, so that a relative compact electronic module 14 with corresponding through contacts can be realized.
  • FIGS. 8 to 23 show basic sketches of the production of an electronic component 1 by means of a first implementation example of the method according to the invention.
  • Components in the following FIGS. 8 to 23, which fulfill the same functions as in the previous figures, are identified with the same reference symbols and are not discussed separately.
  • FIG. 8 shows a schematic cross-sectional view of a carrier plate 26 with a structured photoresist layer 17.
  • the structured photoresist layer 17 has openings 32 at the positions at which depressions or cutouts for external surface contacts are to be introduced into the carrier 15 in a grid dimension r.
  • FIG. 9 shows a schematic plan view of a carrier plate with structured photoresist layer 17.
  • the circular openings 32 in the photoresist layer 17 correspond to the dimensions of the recesses to be produced for external surface contacts of an electronic component in a predetermined grid dimension r.
  • the arrows A-A indicate the sectional planes in which the associated cross-sectional views of FIG. 8 and the following cross-sectional views are included.
  • FIG. 10 shows a schematic cross-sectional view of a carrier plate 26 with etched cutouts 16 for external surface contacts of an electronic component.
  • the recesses 16 in the carrier plate 26 made of copper or a copper alloy are etched relatively flat in this lead-through method. drive the present invention. Iron or an iron alloy can also be provided as the carrier material for this first exemplary embodiment of the method.
  • FIG. 11 shows a schematic top view of a carrier plate 26 with etched cutouts 16 for external surface contacts. These recesses are only limited in principle to nine recesses and are arranged in a matrix with a grid dimension r. However, the number of external surface contacts can be increased as desired, as shown in FIG. 7.
  • FIG. 12 shows a schematic cross-sectional view of a carrier plate 26 with a structured photoresist layer 17 for the selective deposition of a rewiring structure and for the simultaneous selective deposition of external surface contacts.
  • a carrier plate 26 made of copper or a copper alloy prepared in this way has openings in the photoresist layer 17 which correspond on the one hand to the geometry of the outer surface contacts 2 and on the other hand to openings 32 which correspond to the rewiring structure 3 to be formed.
  • the flat geometry is shown in the next figure.
  • FIG. 13 shows a schematic plan view of a carrier plate with a structured photoresist layer 17 for the selective deposition of a rewiring structure and for the selective deposition of external surface contacts 2.
  • the depressions 16 already shown in FIG. 1 are shown, which are from the photoresist layer 17 are kept free and additionally structures are provided for rewiring 3, the microscopic contact areas of the semiconductor chip 4 with the macroscopically large ones Connect surfaces of the outer surface contacts 2, which are to form in the cutouts 16.
  • FIG. 14 shows a schematic cross-sectional view of a carrier plate 26 with an electrodeposited rewiring structure 3 and with an electrodeposited outer surface contacts 2 after removal of the photoresist layer 17 shown in FIGS. 12 and 13 the rewiring structure 3 is produced in a galvanic deposition step in which the metallic carrier 15 is placed on the cathode potential of a corresponding electrolyte bath. Due to the insulation by the photoresist layer 17, as shown in FIG. 13, it is prevented that large-area deposition of metal on the carrier plate 26 can take place. Rather, a finely crystalline metal such as nickel, palladium, gold or silver is deposited in the thickness of the photoresist layer in the openings provided in the structured photoresist 17 shown in FIG.
  • a finely crystalline metal such as nickel, palladium, gold or silver is deposited in the thickness of the photoresist layer in the openings provided in the structured photoresist 17 shown in FIG.
  • FIG. 15 shows a schematic plan view of a carrier plate 26 with a rewiring structure 3 deposited on the carrier plate 26 and the outer surface contacts 2 after removal of the photoresist layer 17 shown in FIG. 13. While in this plan view only nine outer contact surfaces 2 can be seen, the number the outer contact surfaces 2 can be increased as desired. In this embodiment of the invention, a central outer contact surface 2 is in the center of the
  • FIG. 11 shows the microscopically small contact connection areas 7 of each rewiring line, the size ratio shown here between microscopic contact connection areas 7 and external area contacts 2 not being drawn to scale, especially since the contact connection areas 7 can only be a few square micrometers in size, while the external contact areas up to a few hundred square micrometers.
  • FIG. 16 shows a schematic cross-sectional view of a carrier plate 26 with an applied semiconductor chip 4.
  • the semiconductor chip 4 is shown in FIG.
  • the inner surface contacts 28 can have materials that enable diffusion soldering on the rewiring structure 3. In diffusion soldering, intermetallic phase transitions occur which ensure an extremely stable electrical connection between the contact surfaces of the semiconductor chip 4 and the contact connection surfaces 7 of the rewiring plate via the inner surface contacts 28.
  • FIG. 17 shows a schematic top view of a carrier plate 26 with an attached semiconductor chip 4.
  • This top view of the semiconductor chip 4 can be seen from the rear 8, which is why the microscopic contact areas 5 and the associated contact connection areas 7 of the rewiring structure 3 are shown in broken lines.
  • the contact pads 7 are in a so-called “fan Out "arrangement moved outwards, since the base area of the semiconductor chip 4 is not sufficient to accommodate the macroscopic outer surface contacts in the area.
  • the outer surface contacts 2 are thus visible in this embodiment of the invention and the illustration in FIG. 17. From the rewiring structure 3 only short rewiring line sections 27 can be seen, since the rest of the rewiring structure is covered by the semiconductor chip 4.
  • FIG. 18 shows a schematic cross-sectional view of a carrier plate 26 provided with a plastic housing compound 6.
  • FIG. 19 shows a schematic plan view of a carrier plate provided with a plastic housing compound 6, so that the top 0 13 of the electronic component represents an unstructured smooth surface made of a plastic housing compound 6.
  • the electronic component which is arranged in the plastic housing compound, is not yet functional, since the metallic carrier plate 26 short-circuits all outer surface conductors and parts of the rewiring structure.
  • the metal carrier plate 26 provided as the sacrificial plate which in this exemplary embodiment of the invention consists of a carrier material a that differs from the galvanically deposited b of the outer surface contacts and the rewiring structure, up to the interface between the materials a and b, or the interface between etched off the material a and the plastic housing compound 6.
  • the structure shown in FIG. 18 can be immersed in a corresponding etching bath. Due to the difference in the etching rates for copper or copper alloys or nickel and nickel alloys as materials a and b, the etching process can be ended relatively precisely when the transition region between copper and nickel is reached.
  • FIG. 20 shows a schematic cross-sectional view of an electronic component 1 after the carrier material has been removed from the component 1, so that the outer surface contacts and also the rewiring structure are now exposed at least on one side and can be accessed from the outside.
  • FIG. 21 shows a schematic bottom view of an electronic component 1 after removal of the metallic carrier from the component 1. Both the outer surface contacts 2 and the rewiring structure with their contact connection surfaces 7 are initially exposed on the underside 12 of the electronic component. By attaching a structured solder stop layer, however, the rewiring areas can be covered and only the outer surface contacts 2 remain exposed.
  • FIG. 22 shows a schematic cross-sectional view of an electronic component 1 after application of a solder mask 18.
  • This solder mask 18 is applied to the underside of the electronic component in order to protect the rewiring structure 3 and, at the same time, the possibility of attaching solder balls on the outer surface contacts to the latter itself limit and prevent the material from flowing along the U wiring lines of the rewiring pattern 3.
  • FIG. 23 shows a schematic bottom view of an electronic component 1 after application of a solder stop layer 18. In part, the plastic housing compound 6 can still be seen in the exposed areas of the outer surface contacts, since the openings in the solder resist layer were chosen to be somewhat larger than the diameter of the outer surface contacts second
  • a carrier film with embossed recesses for external surface contacts is used.
  • the film can be a film which is surface-activated for chemical deposits or an electrically conductive film for galvanic deposits or a film which is coated with a conductive substance such as graphite or metal.
  • the further advantage of a method which is based on a carrier film is that the film material and thus the material of the carrier fundamentally have different properties than the material of the surface contacts which, according to the present invention, have a chemically or galvanically deposited metal. Copper can thus also be used directly as the material of the surface contact. Furthermore, the layer sequences of gold, copper, gold, or palladium, copper, or nickel, copper and gold can be produced without any problems, since an etching step is unnecessary when using a carrier film 21.
  • the cutouts are arranged in a predetermined grid dimension, which corresponds to the grid dimension of a higher-level circuit, for example on a printed circuit board, in order to connect the electronic component with a to connect the higher-level circuit electrically.
  • Cutouts are covered with a first photoresist layer, which is intended to prevent deposition of surface contact material on the surfaces of the carrier film protected by the photoresist layer, so that only the material of the surface contacts is deposited in the cutouts.
  • the film can be removed from the underside of the electronic device after removal of the molding tool shown in the previous figures. be removed from the electronic component or dissolved in a corresponding solution without damaging the rewiring structure embedded in the plastic housing compound and the outer surface contacts protruding from the plastic housing compound.
  • the electronic component is then completely manufactured and, compared to other technologies, has an extremely low component height, which is less than 400 micrometers, preferably between 250 and 300 micrometers. This component height can further be minimized if the semiconductor chip is thinned to thicknesses d below 100 micrometers before installation.
  • a carrier made of a metal or a carrier plate which is at least provided with a metal layer is again assumed.
  • further cutouts are provided for external surface contacts of through contacts to be realized.
  • the size of one of the recesses can differ from the other recesses in such a way that their diameter is smaller, for example.
  • the smaller diameter of the other cutouts ensures that the later vias through the housing of the electronic component have a smaller diameter and thus also take up less space in the electronic component.
  • embossed recesses as used in this third exemplary embodiment of the method do not differ in any way from the etched recesses 16 as used in the first method.
  • the embossing can be less expensive since these recesses can be made by an embossing roller, whereas a photoresist layer which has to be structured accordingly is usually to be provided during the etching.
  • the number of additional surface contacts is four on each side and corresponds to eight hidden contact surfaces of a semiconductor chip, as was already the case in the first two Exemplary embodiments are shown.
  • the ninth central contact in this top view is short-circuited with one of the contacts arranged on the edge via a rewiring line and therefore does not require an additional through contact on the edge of the electronic component.
  • FIG. 24 shows a schematic cross-sectional view of a carrier plate 26 with a structured first photoresist layer 19 for the selective deposition of external surface contacts in the recesses 16 and 23 provided for this purpose.
  • the first photoresist layer 19 is applied to the carrier 15 and the areas are developed. in which surface contacts are provided.
  • FIG. 25 shows a schematic top view of a carrier plate 26 with a first photoresist layer 19 for the selective deposition of external surface contacts.
  • FIG. 25 differs from FIG. 43 only in that the upper side of the carrier 15, as shown in FIG. 24, is now covered with the first photoresist layer 19 and only the cutouts 16 and 23 are left free for separating the outer surface contacts.
  • FIG. 26 shows a schematic cross-sectional view of a carrier plate 26 with galvanically deposited outer surface contacts 2 after removal of the first photoresist layer.
  • the cutouts, which were still visible in FIGS. 24 and 25, are now completely filled with a chemically or galvanically deposited metal and the top of the carrier 15 is free to receive a further structured photoresist layer.
  • FIG. 27 shows a schematic plan view of a carrier plate 26 with outer surface contacts 2 deposited on the carrier plate 26.
  • the material of the surface contacts 2 both in the recesses for outer surface contacts 2 and in the recesses for surface contacts 2 with subsequent through contacts is completely identical due to the common deposition process .
  • different material for the cutouts 23 and the cutouts 16 can be deposited by splitting with further photoresist layers.
  • this is not provided in this exemplary embodiment of the invention, especially since each additional photoresist step or photolithography step increases the process costs.
  • FIG. 28 shows a schematic cross-sectional view of a carrier plate 26 with a structured second photoresist layer 20 for the selective deposition of a rewiring structure.
  • the materials of the rewiring structure and the outer surface contacts 2 can be selected differently, since two separate photoresist steps, each with a photoresist mask, are provided for the deposition of the outer surface contacts 2 and for the deposition of the rewiring structure.
  • the thickness of the outer surface contacts 2 can differ significantly from the thickness of the rewiring structure 3, since in this third implementation example, similarly to the second implementation example, two photoresist steps 19 and 20 are provided for structuring the rewiring structure 3 and outer surface contacts 2.
  • FIG. 29 shows a schematic top view of a carrier plate with a second structured photoresist layer 20 for selective deposition of the rewiring structure 3.
  • This rewiring structure 3 is provided not only in the areas of the rewiring lines 27, but also on the surface contacts 2 that have already been deposited. For each of the surface contacts 2, a surface contact with smaller dimensions is provided on the edge, which contacts with through contacts in further course of the process is connected.
  • FIG. 30 shows a schematic cross-sectional view of a carrier plate 26 with an electrodeposited rewiring structure 3 and the previously deposited outer surface contacts 2 after removal of the second structured photoresist layer 20, which was shown in FIGS. 28 and 29.
  • the rewiring structure 3 is exposed on the carrier plate 26 and is accessible for further process steps.
  • FIG. 31 shows a schematic plan view of a carrier plate 26 with a rewiring structure 3 deposited on the carrier plate 26 after the photoresist layer has been removed.
  • This rewiring structure 3 is already somewhat more complicated than the first two exemplary embodiments of the method, since not only macroscopic external contact surfaces 33 of the rewiring structure 3 cover the outer surface contacts 2, but also rewiring lines 27 lead to the microscopic contact connection surfaces 7 and to the smaller surface contacts 23 of the through contacts to be deposited.
  • FIG. 32 shows a schematic cross-sectional view of a carrier plate 26 with a structured further photoresist layer 24 for the selective deposition of through contacts.
  • the thickness D of the photoresist layer 24 corresponds to the future thickness of the plastic housing compound and has openings 25, which are aligned with the additional outer surface contacts 2 for the future through contacts.
  • a photoresist thickness D of up to 1 mm can be achieved and at the same time openings 25 with relatively vertical walls can be realized, in particular by the so-called projection exposure of a correspondingly thick photoresist.
  • only a thickness of up to 400 micrometers is provided for the components according to the invention, so that the representation of openings 25 with relatively vertical walls is unproblematic.
  • an additional structure of through contacts is achieved on the existing rewiring structure 3 by deposition on the previous structure or by filling the openings 25 with the appropriate metal material.
  • FIG. 33 shows a schematic plan view of a carrier plate with a further structured photoresist layer 24 for the selective deposition of through contacts.
  • This top view is only schematic insofar as the course of the rewiring lines and the surface contacts for the connection to the contact surfaces of a semiconductor chip can also be seen, but are covered by the further structured photoresist layer with openings 25 for through contacts.
  • FIG. 34 shows a schematic cross-sectional view of a carrier plate 26 with galvanically deposited through contacts 11 after removal of the further photoresist layer 24, which is shown in FIG
  • FIG. 34 provides a metallic frame for a future electronic component, since all electrically conductive components, whether Through contacts 11, outer surface contacts 2 and rewiring lines 27, contact connection surfaces 7 and external contact surfaces 33 are now implemented and are held together and supported by the carrier 15.
  • FIG. 35 shows a schematic plan view of a carrier plate 26 with through contacts deposited on the carrier plate 26 and the rewiring structure 3 and the position of contact connection areas 7 and outer area contacts 2 after removal of the further photoresist layer 24, which was shown in FIGS. 52 and 53. As can be seen from FIG. 35, a sufficient area remains between the vias in the center to place a semiconductor chip.
  • the semiconductor chip 4 is then applied using flip-chip technology, as has already been shown in the preceding exemplary embodiments of the method.
  • the height of the through contacts 11 is greater than the height of the semiconductor chip 4, so that when a plastic housing compound is subsequently applied, the semiconductor chip 4 with the rewiring structure 3 can be completely embedded in the plastic housing compound.
  • FIG. 36 shows a schematic cross-sectional view of a carrier plate 26 provided with a plastic housing compound 6, the semiconductor chip 4 and the rewiring structure 3 and the through contacts 11 and the through contacts 11 being completely embedded in a plastic housing compound 6 by the application of the plastic housing compound 6, but the through contacts 11 lie on the top side of the electronic one Component free, since the height or thickness of the through contacts 11 corresponds to the thickness D of the plastic housing compound 6.
  • the undersides of the rewiring structure and the undersides of the outer surface remain contacts free of plastic housing compound 6, since they are protected by the carrier plate 26.
  • the carrier plate 26 can also serve as a molding tool in the injection molding of the plastic housing compound 6.
  • the metallic carrier plate 26 short-circuits the outer surface contacts 2 and the rewiring structure 3, so that the electronic component can neither be tested nor is it functional.
  • FIG. 37 shows a schematic top view of a carrier plate provided with a plastic housing compound.
  • the through contacts 11 lie freely on the upper side 13 of the electronic component 1 and can thus be contacted by a higher-level circuit board or by an identical electronic component.
  • the outer surface contacts 2 are freely accessible and the through contacts can be electrically connected both on the underside and on the 0-top side, but the rewiring structure is freely accessible from its underside, which increases the risk of Damage to the relatively sensitive rewiring lines means.
  • the metallic carrier plate is removed by means of etching technology, the material difference between the carrier material a that is shown in FIG. 36 and the material b of the outer surface contacts 2 and the rewiring structure 3 ensuring an etching stop.
  • FIG. 38 shows a schematic cross-sectional view of an electronic component 1 after application of a solder resist layer 18.
  • This solder stop layer 18 is applied to the entire underside 12 of the electronic component 1. It is particularly important that the solder stop layer in particular covers the rewiring structure 3 except for the outer surface contacts 2.
  • the outer surface contacts 2 thus remain freely accessible both for the through contacts 11 and for the outer surface contacts which are connected to the contact surfaces 5 of the semiconductor chip 4 via the rewiring structure 3.
  • FIG. 39 shows a schematic bottom view of an electronic component 1 after application of a solder stop layer 18.
  • This solder stop layer 18 can be arranged in such a way that it leaves a small edge around each outer surface contact 2, so that the plastic housing compound 6 is visible at these points ,
  • An electronic component 1, which was produced using the third exemplary embodiment of the method, has the advantage that electronic contacts 1 of the same type can now be stacked vertically in any number via through contacts 11, in order to produce highly complex and extremely dense electronic components 14 such as those Figures 4 to 7 show.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (1) und ein Verfahren zu seiner Herstellung mit äußeren Flächenkontakten (2) und mit einer Umverdrahtungsstruktur (3) sowie mit einem Halbleiterchip (4), der Kontaktflächen (5) aufweist, wobei die äußeren Flächenkontakte (2) mindestens über die Umverdrahtungsstruktur (3) mit den Kontaktflächen (5) elektrisch verbunden sind und wobei die äußeren Flächenkontakte (2) und/oder die Umverdrahtungsstruktur (3) chemisch oder galvanisch selektiv abgeschiedenes Metall aufweisen.

Description

Beschreibung
Elektronisches Bauteil mit äusseren Flächenkontakten und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein elektronisches Bauteil mit äußeren Flächenkontakten und mit einer Umverdrahtungsstruktur sowie mit einem Halbleiterchip und ein Verfahren zur Herstellung desselben gemäß der Gattung der unabhängigen Ansprüche.
Elektronische Bauteile mit äußeren Flächenkontakten und mit einer Umverdrahtungsstruktur, welche die mikroskopisch kleinen Kontaktflächen eines Halbleiterchips zu makroskopisch großen äußeren Flächenkontakten umverdrahtet, weisen als Trä- ger der Umverdrahtungsstruktur zusätzliche komplexe Um- verdrahtungsplatten oder Umverdrahtungsfolien mit entsprechend eingearbeiteten Durchkontakten oder mit vorgesehenen Bondkanälen auf. Unter mikroskopisch klein wird in diesem Zusammenhang eine Größenordnung verstanden, die nur mit einem Lichtmikroskop messbar ist, während makroskopisch große
Strukturen durchaus mit bloßem Auge erkennbar sind. Unter einer Umverdrahtungsstruktur wird in diesem Zusammenhang die metallische Struktur an sich, die Kontaktanschlußflächen in der Größenordnung der Kontaktflächen des Halbleiterchips, Um- verdrahtungsleitungen im Mikrometer- und/oder im Submikrome- terbereich und Außenkontaktflächen in der Größenordnung der äußeren Flächenkontakte aufweisen kann, verstanden.
Derartige elektronische Bauteile weisen folglich nicht nur eine Umverdrahtungsstruktur auf, sondern auch einen Um- verdrahtungsträger, der als Umverdrahtungskörper eine Umverdrahtungsstruktur aufweist und in die Kunststoffgehäusemasse eingegossen ist. Die Metallschichten auf dem Umverdrah- tungsträger, aus denen die Umverdrahtungsstruktur aufgebaut ist, können Walztekturen aufweisen, wenn die Umverdrah- tungsträger mit gewalzten Folien laminierte Isolationsfolien oder Isolationsplatten aufweisen. Sie können eine grob kri- stalline Struktur aufweisen, wenn die Metallschichten auf den Umverdrahtungsträger aufgespritzt oder aufgedampft oder sin- termetallografisch aufgebracht oder mittels eines Tauchprozesses hergestellt sind. Somit entstehen die unterschiedlichsten kristallographischen Metallstrukturen für die Um- Verdrahtungsschichten und sind ein Kennzeichen für die als Umverdrahtungsstruktur abgeschiedenen Metalle.
In jedem Fall ist eine Umverdrahtungsstruktur für ein elektronisches Bauteil damit verbunden, dass ein zusätzlicher Um- verdrahtungskörper, der die Umverdrahtungsstruktur aufweist, in das Kunststoffgehäuse des elektronischen Bauteils mit aufzunehmen ist, womit ein zusätzlicher Raumbedarf für das e- lektronische Bauteil und komplexe Herstellungsverfahren für einen Umverdrahtungskörper verbunden sind.
Aus der Druckschrift DE 100 04 410 AI ist ein Halbleiterbauelement mit an der Unterseite befindlichen äußeren Flächen kontakten sowie ein Verfahren zu deren Herstellung bekannt, wobei die äußeren Flächenkontakte chemisch oder galvanisch selektiv abgeschiedenes Metall aufweisen. Das bekannte Verfahren eignet sich für die Herstellung von äußeren Flächenkontakten und hat den Nachteil, dass ein Umverdrahtungskörper nicht darstellbar ist, und das elektronische Bauteil hat den Nachteil, dass es keinerlei Umverdrahtungsstruktur aufweist.
Aufgabe der Erfindung ist es, den Raumbedarf eines elektronischen Bauteils mit Umverdrahtungsstruktur zu vermindern und ein elektronisches Bauteil zu schaffen, das in seinem Aufbau keinen Umverdrahtungsträger für eine Umverdrahtungsstruktur aufweist und kostengünstig herzustellen ist.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen An- Sprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein elektronisches Bauteil mit äußeren Flächenkontakten und mit einer Umverdrahtungsstruktur und mit einem Halbleiterchip, der Kontaktflächen aufweist, angegeben. Die äußeren Flächenkontakte sind in diesem erfindungsgemäßen elektronischen Bauteil mindestens über die Umverdrahtungsstruktur mit den Kontaktflächen des Halbleiterchips e- lektrisch verbunden. Dabei sind der Halbleiterchip und die Umverdrahtungsstruktur in einer Kunststoffgehäusemasse eingebettet, während die äußeren Flächenkontakte auf der Unterseite des elektronischen Bauteils frei zugänglich sind. Ferner weisen die äußeren Flächenkontakte und die Umverdrahtungsstruktur chemisch oder galvanisch selektiv abgeschiede- ■ nes Metall auf.
Ein derartiges elektronisches Bauteil hat den Vorteil, dass der Raumbedarf zur Anbringung einer Umverdrahtungsstruktur dadurch minimiert ist, dass keinerlei Umverdrahtungsträger für die Umverdrahtungsstruktur vorzusehen ist, sondern diese Funktion unmittelbar durch das Einbetten der Umverdrahtungsstruktur in die Kunststoffgehäusemasse von der Kunststoffgehäusemasse übernommen wird. Darüber hinaus hat das e- lektronische Bauteil den Vorteil, dass das Metallmaterial der Umverdrahtungsstruktur ein chemisch oder galvanisch selektiv abgeschiedenes Metall aufweist, welches sich durch seine Feinkristallinität auszeichnet und darüber hinaus die Möglichkeit eröffnet, äußerst fein strukturierte Umverdrah- tungsstrukturen teilweise im Submikrometerbereich, soweit es die Umverdrahtungsleitungen der Umverdrahtungsstruktur betrifft, zu realisieren.
Die Größe der zum Verbinden der Umverdrahtungsstruktur mit den Kontaktflächen des Halbleiterchips erforderlichen Kontaktanschlussflächen oder Bondfinger ist von der Größe oder der Größenordnung der Kontaktflächen sowie der Verbindungstechnik zwischen den Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen der Umverdrahtungsstruktur abhängig. Während bei einer Flip-Chip-Verbindungstechnik innere Flächenkontakte in der Größenordnung von wenigen Quadratmikrometern realisierbar sind, wird bei der Bondtechnik die Miniaturisierung der Kontaktflächen des Halbleiterchips und der Kon- taktanschlussflächen der Umverdrahtungsstruktur durch den
Bonddrahtdurchmesser bestimmt und kann folglich nicht beliebig minimiert werden, da die Bonddrähte Durchmesser zwischen 15 und 50 Mikrometern aufweisen.
Der Halbleiterchip kann auf der Umverdrahtungsstruktur mittels Flip-Chip-Technik montiert sein, wobei die Kontaktflächen des Halbleiterchips über innere Flächenkontakte mit Kontaktanschlussflächen der Umverdrahtungsstruktur elektrisch verbunden sind. Wie oben bereits erwähnt, können diese inne- ren Flächenkontakte wenige Quadratmikrometer groß sein, so dass die Flip-Chip-Technik mit inneren Flächenkontakten eine äußerst dichte Kontaktstruktur aufweisen kann und somit ein äußerst feines Rastermaß für die Beabstandung der Kontaktanschlussflächen realisiert werden kann.
Andererseits kann ein Halbleiterchip in Flip-Chip-Technik auf der Umverdrahtungsstruktur montiert sein, wobei die Kontaktflächen des Halbleiterchips über innere Kontaktbälle mit Kon- taktanschlussflächen der Umverdrahtungsstruktur verbunden sind. Eine derartige Technologie, die mit Kontaktbällen oder Kontakthöckern aus Lotmaterial arbeitet, weist Strukturen auf, die eine Verbindungsfläche von mehreren zehn Quadratmik- rometern zwischen den Kontaktfläche des Halbleiterchips und den Kontaktanschlussflächen der Umverdrahtungsstruktur erfordern. Somit kann der Anwender unter drei verschiedenen Größenordnungen wählen, wobei der größte Flächenbedarf bei Bondverbindungen zwischen Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen der Umverdrahtungsstruktur auftreten, die wegen der Bonddrähte mehrere hundert Quadratmikrometer erfordern.
Somit können gegenüber Bondverbindungen um eine Größenordnung kleinere Kontakthöcker oder Kontaktbälle für die Verbindung zwischen Kontaktflächen und Kontaktanschlussflächen eingesetzt werden, und schließlich sind um eine weitere Größenordnung kleinere elektrische Verbindungen in einer Flip-Chip- Technik mit inneren Flächenkontakten realisierbar. Bei allen drei Größenordnungen für die Verbindung zwischen Kontaktflächen und Kontaktanschlussflächen hat das elektronische Bauteil den Vorteil, dass eine erhebliche Raumersparnis vorliegt, da die Umverdrahtungsstruktur keinen zusätzlichen Umverdrahtungsträger erfordert.
Ist das elektronische Bauteil mit einem Halbleiterchip in Bondtechnik ausgestattet, so kann seine Rückseite auf der Umverdrahtungsstruktur über eine isolierende Klebstoffschicht montiert sein. Die Kontaktflächen auf der aktiven Oberseite des Halbleiterchips sind über Bonddrähte mit Kontaktanschlussflächen der Umverdrahtungsstruktur in der Umgebung des Halbleiterchips verbunden, wobei aufgrund des Aufbaus des erfindungsgemäßen elektronischen Bauteils die Flächenkontakte unterhalb des Bereichs des Halbleiterchips angeordnet sein können, so dass mit dieser Ausführungsform der Erfindung Flächenkontakte über die gesamte Unterseite des elektronischen Bauteils verteilt sein können und die Umverdrahtungsstruktur eine sogenannte "Fan-In"-Anordnung für die äußeren Flächenkontakte trotz Bondverbindungstechnologie ermöglicht.
Das elektronische Bauteil kann zusätzlich Durchkontakte aufweisen, die chemisch oder galvanisch selektiv auf der Um- Verdrahtungsstruktur abgeschieden sind und welche die Unterseite des elektronischen Bauteils mit den äußeren Flächenkontakten mit der gegenüberliegenden Oberseite des elektronischen Bauteils verbinden. Dieses Bereitstellen von chemisch oder galvanisch selektiv abgeschiedenen Durchkontakten ermög- licht ein Stapeln von mehreren einzelnen elektronischen Bauteilen zu einem gestapelten Baustein mit durchgehender elektrischer Verbindung von dem obersten Bauteil des Stapels bis zum untersten Bauteil des Stapels. Dazu sind die Durchkontakte in der Kunststoffgehäusemasse eingebettet und umgeben den jeweiligen Halbleiterchip.
In einer weiteren Ausführungsform der Erfindung kann das chemisch oder galvanisch abgeschiedene Metall Nickel oder eine Nickellegierung aufweisen. Dieses hat den Vorteil, dass für das Abscheiden einer derartigen chemisch oder galvanisch hergestellten Nickellegierung ein abätzbares Trägermaterial aus Kupfer- oder Eisenlegierungen für das chemische oder galvanische Abscheiden eingesetzt werden kann, so dass ein ätztechnisches Entfernen des Trägermaterials für die Umverdrah- tungsstruktur und die äußeren Flächenkontakte möglich ist, da der Ätzvorgang an der Grenzfläche zum Nickel durch eine verminderte Ätzrate gestoppt werden kann. Gleiche Vorteile bieten auch chemisch oder galvanisch abgeschiedene Metalle aus Silber oder Silberlegierungen beziehungsweise aus Gold oder Goldlegierungen. In jedem dieser Fälle kann ein ätztechnisch entfernbarer Träger aus Kupfer oder einer Eisenlegierung eingesetzt werden. Auch Palladium oder eine Palladiumlegierung kann chemisch oder galvanisch auf einem vorgeformten ätzbaren Träger zur Bildung der Umverdrahtungsstruktur und der äußeren Flächenkontakte eingesetzt werden.
Eine weitere Ausführungsform der Erfindung sieht vor, dass das chemisch oder galvanisch abgeschiedene Metall eine
Schichtfolge aus Gold Nickel Gold aufweist, so dass nur eine dünne Schicht aus dem Edelmetall besteht, während der Hauptkörper der Umverdrahtungsstruktur und der äußeren Flächenkontakte das preiswertere Metall aufweisen. In ähnlicher Form kann eine Schichtfolge aus Palladium Nickel Palladium aufgebaut sein und schließlich sind auch Schichtfolgen einsetzbar, die aus Palladium Kupfer Palladium oder Gold Kupfer Gold bestehen, jedoch müssen dort die Edelmetallschichten aus Gold oder Palladium ausreichend dick ausgebildet sein, um eventu- eil den ätztechnischen Angriff auf das Kupfer oder das Eisen des Trägermaterials zu überstehen.
Vollkommen unabhängig von der Ätzbarkeit von unterschiedlichen Metallen für das Trägermaterial und für die abzuschei- denden Strukturen des elektronischen Bauteils ist die Möglichkeit, als Träger eine elektrisch leitende Folie einzusetzen oder eine mit einer Metallschicht beschichteten Folie zu verwenden. In beiden Fällen liefert ein derartiges Trägermaterial, auf dem die äußeren Flächenkontakte und die Um- Verdrahtungsstruktur des elektronischen Bauteils galvanisch abgeschieden sind, den Vorteil, dass die Folie nach Fertigstellung des elektronischen Bauteils von diesem abgezogen werden kann, ohne dass ein Ätzschritt erforderlich wird. Ein Verfahren zur Herstellung eines elektronischen Bauteils mit äußeren Flächenkontakten und mit einer Umverdrahtungsstruktur, wobei die äußeren Flächenkontakte und die Um- Verdrahtungsstruktur chemisch oder galvanisch selektiv abgeschiedenes Metall aufweisen, kann mit nachfolgenden Verfahrensschritten erfolgen.
Zunächst werden Aussparungen in einem elektrisch leitenden Träger in einem vorgegebenen Rastermaß für ein chemisches o- der galvanisches Abscheiden der äußeren Flächenkontakte des elektronischen Bauteils hergestellt. Dazu werden unterschiedliche Materialien für die äußeren Flächenkontakte und für die Oberseite des Trägers verwendet.
Auf einen derartigen Träger wird eine strukturierte Photolackschicht aufgebracht unter Freilassung der Aussparungen für die äußeren Flächenkontakte und für Bereiche, in denen die Umverdrahtungsstruktur chemisch oder galvanisch abzu- scheiden ist. Anschließend folgt ein Verfahrensschritt, bei dem chemisch oder galvanisch das Material für die Flächenkontakte und für die Umverdrahtungsstruktur auf dem Träger in den freiliegenden Flächen der Photolackschicht abgeschieden wird. Nach Beendigung der Abscheidung kann die strukturierte und isolierende Photolackschicht entfernt werden. Somit weist nun der elektrisch leitende Träger äußere Flächenkontakte in seinen Aussparungen auf und eine Umverdrahtungsstruktur, die durch die Photolackschicht strukturiert wurde.
Auf diese Umverdrahtungsstruktur wird nun ein Halbleiterchip unter Verbinden der Kontaktflächen des Halbleiterchips mit Kontaktanschlussflächen der Umverdrahtungsstruktur aufgebracht. Anschließend erfolgt ein Einbetten des Halbleiter- chips und der Umverdrahtungsstruktur in eine Kunststoffgehäusemasse. Danach wird der Träger von dem vergossenen Bauteil unter Freilegen der äußeren Flächenkontakte getrennt. Schließlich kann zum Schutz der auf der Unterseite des elekt- ronischen Bauteils freiliegenden Umverdrahtungsstruktur eine Lötstoppschicht auf der Bauteilseite, welche die Flächenkontakte aufweist, unter Freilassung der äußeren Flächenkontakte aufgebracht' werden.
Ein derartiges Verfahren hat den Vorteil, dass damit elektronische Bauteile realisiert werden können, die es in dieser Kompaktheit mit einer funktionsfähigen Umverdrahtungsstruktur nicht gibt und mit den bisher bekannten Mitteln zur Darstellung einer Umverdrahtungsstruktur auch nicht herstellbar sind. Vielmehr werden hier neue Wege beschriften, um eine Umverdrahtungsstruktur ohne einen zusätzlichen Träger unmittelbar in die Kunststoffgehäusemasse einzubringen, so dass der sonst erforderliche Umverdrahtungsträger eingespart werden kann.
Auch die oftmals komplexe Herstellung von Durchkontakten durch den Umverdrahtungsträger kann mit dem erfindungsgemäßen Verfahren überwunden werden. Außerdem läßt sich das Verfahren sowohl für Flip-Chip-montierte Halbleiterchips als auch für über Bonddrähte verbundene Halbleiterchips anwenden. In dem Fall der Flip-Chip-verbundenen Halbleiterchips kann die Umverdrahtungsstruktur vorgesehen werden, um einen sogenannten "Fan-Out"-Effekt zu erzielen, bei dem in einem mikroskopisch feinen Rastermaß Kontaktflächen eines Halbleiterchips auf ei- ne größere Fläche mit makroskopischem Rastermaß durch eine entsprechende Umverdrahtungsstruktur zu verteilen sind und andererseits kann für über Bonddrähte verbundene Halbleiterchips ein "Fan-In"-Effekt erzielt werden, bei dem auf der Fläche unterhalb des Halbleiterchips äußere Flächenkontakte für eine intensivere Nutzung der Bauteilunterseite angeordnet sein können.
Ein weiterer Vorteil der vorliegenden Erfindung ist es, dass ein derartiger Träger für mehrere oder gar eine Vielzahl von elektronischen Bauteilen vorbereitet werden kann, auf dem parallel oder simultan eine Vielzahl von elektronischen Bauteilen entstehen, indem die gleichen Schritte wie für ein ein- zelnes elektronisches Bauteil eingesetzt werden. Erst nach dem Entfernen oder Trennen des Trägers von der Kunststoffge- häusemasse kann dann die Kunststoffgehäusemasse in einzelne elektronische Bauteile aufgeteilt werden. Ein derartiges Durchführungsbeispiel des Verfahrens kann die Kosten für die Herstellung elektronischer Bauteile erheblich verringern, insbesondere wenn der Verlustträger in Waferform vorgesehen wird, weil in diesem Fall erprobte Halbleiter - Wafertechno- logien vorzugsweise zur Herstellung der Umverdrahtungsstruk- turen eingesetzt werden können.
Das Einbringen von Aussparungen in einem vorgegebenen Rastermaß in einen metallischen Träger kann in zwei unterschiedlichen Verfahren erfolgen. Zum einen können die Aussparungen durch Prägetechnik eingebracht werden und zum anderen können die Aussparungen durch eine Ätztechnik eingebracht werden. Während bei der Prägetechnik entsprechende Prägewerkzeuge vorzubereiten sind, die äußerst präzise die Aussparungen in beispielsweise eine Kupferplatte einbringen, kann bei der Ätztechnik eine sehr feine Strukturierung der äußeren Flä- chenkontakte erreicht werden, indem das Trägermaterial zunächst mit einer strukturierten Photolackschicht abgedeckt wird und anschließend die Aussparungen in den Bereichen aus der Trägerplatte herausgeätzt werden, in denen keine Photo- lackschicht vorhanden ist. Nach beiden Verfahrensvarianten steht schließlich ein Trägermaterial zur Verfügung, das in nachfolgenden Schritten äußerst präzise mit äußeren Flächenkontakten versehen werden kann.
Bei einer weiteren Verfahrensvariante ist es vorgesehen, zunächst eine erste Photolackschicht für das Abscheiden von Flächenkontaktmaterial in den Aussparungen in einem ersten Abscheidungsschritt vorzusehen, wobei diese erste Photolack- Schicht die Bereiche der äußeren Flächenkontakte freilässt. Nach Abscheidung der Flächenkontakte wird die erste Photolackschicht entfernt und eine zweite strukturierte Photolackschicht aufgebracht, die jene Oberflächenbereiche, welche mit einer Umverdrahtungsstruktur zu versehen sind, freilässt. An- schließend können diese Bereiche in einem zweiten Abscheidungsschritt galvanisch oder chemisch mit einem Metall aufgefüllt werden, und die zweite strukturierte Photolackschicht kann anschließend entfernt werden.
Somit weist schließlich das Trägermaterial eine Umverdrahtungsstruktur und eine darunterliegende Struktur aus äußeren Flächenkontakten, die in einem vorgegebenen Rastermaß angeordnet sind, auf. Der Vorteil dieser zweiten Verfahrensvariante liegt darin, dass der Abscheidungsprozess für die äuße- ren Flächenkontakte von dem Abscheidungsprozess für die Umverdrahtungsstruktur getrennt ist, so dass erheblich dickere Flächenkontakte gegenüber der Dicke der Umverdrahtungsstruktur realisiert werden können.
Bei einer weiteren Durchführung des erfindungsgemäßen Verfahrens wird als Träger eine elektrisch leitende Folie eingesetzt, in die Aussparungen zur Ausbildung von Flächenkontakten des elektronischen Bauteils eingeprägt werden. Eine der- artige elektrisch leitende Folie kann nach Fertigstellung der elektronischen Bauteile von dem Kunststoffgehäusematerial abgezogen werden und erleichtert somit die Herstellung einer Vielzahl von elektronischen Bauteilen, da kein Trägermaterial von der Unterseite der elektronischen Bauteile abzuätzen ist. Anstelle eines elektrisch leitenden Trägermaterials, wie einer leitenden Folie, kann für den Träger auch ein nicht leitendes Trägermaterial eingesetzt werden, auf dem eine leitende Schicht abgeschieden wird. Diese leitende Schicht kann ei- ne Metallschicht oder eine Schicht aus Graphit sein.
Wenn für das Verfahren ein Träger aus einer Folie eingesetzt wird, so wird für den Schritt des Einbettens des Bauteils in einer Kunststoffgehäusemasse der Träger aus einer Folie von einem angepassten Formwerkzeug mechanisch gestützt. Im Gegensatz zum mechanisch stabilen Träger aus Metallen wie Kupfer oder Eisen mit Aussparungen hat diese Verfahrensweise den Vorteil, dass das Formwerkzeug mehrfach eingesetzt werden kann und lediglich die Folie Verbrauchsmaterial darstellt, wobei derartige Folien im Verhältnis zu einem mechanisch stabilen Träger aus Metall wesentlich preiswerter herstellbar sind.
Eine weitere Ausführungsform der Erfindung sieht vor, dass zusätzliche Aussparungen für äußere Flächenkontakte von
Durchkontakten auf dem Träger vorgesehen werden. Zur Abscheidung derartiger Durchkontakte wird eine weitere strukturierte Photolackschicht nach Fertigstellung und Abscheidung der Flächenkontakte und der Umverdrahtungsstruktur auf dem Träger in einer Dicke aufgebracht, die größer ist als die Dicke des für das elektronische Bauteil vorgesehenen Halbleiterchips. Die strukturierte Photolackschicht läßt die äußeren Flächenkontakte frei, die für die Abscheidung der Durchkontakte vorhan- den sind. Dazu weist die weitere Photolackschicht in diesem Bereich Öffnungen auf, die anschließend zu Durchkontakten chemisch oder galvanisch aufgefüllt werden.
Anschließend kann diese der Dicke des Halbleiterchips ange- passte weitere Photolackschicht entfernt werden, so dass auf dem Träger nun äußere Flächenkontakte, eine Umverdrahtungsstruktur und zusätzliche Durchkontakte, die sich von der Unterseite des elektronischen Bauteils bis zur Oberseite des elektronischen Bauteils erstrecken, fertiggestellt sind. In eine derart vorbereitete Struktur kann ein Halbleiterchip mit bekannter Technologie, wie Flip-Chip-Technik oder Bondtechnik eingepasst und elektrisch verbunden werden.
Eine Möglichkeit die nun vorliegenden Komponenten in einer Kunststoffgehäusemasse einzubetten kann mittels eines Formwerkzeugs für eine Spritzgußtechnik erfolgen, wobei das Formwerkzeug Kavitäten aufweist, die der äußeren Gehäuseform der Kunststoffgehäusemasse angepasst sind. Eine andere Möglich- keit, eine Kunststoffgehäusemasse aufzubringen, besteht darin, dass ein Dispensionsverfahren angewandt wird, bei dem die Kunststoffgehäusemasse aufgesprüht wird.
Für eine simultane Herstellung einer Vielzahl elektronischer Bauteile ist ein Träger in Waferform vorgesehen, der zunächst mit Aussparungen versehen wird, wobei anschließend alle Verfahrensschritte zur Herstellung einer Vielzahl von elektronischen Bauteilen gemeinsam durchgeführt werden und schließlich nach Entfernen des Trägers in Waferform die Vielzahl elektro- nischer Bauteile, die in einer Kunststoffgehäusemasse verpackt sind, durch Aufteilen der Kunststoffgehäusemasse zu einer Vielzahl einzelner elektronischer Bauteile getrennt werden. Ein derartiges Verfahren hat den Vorteil, dass zur si- multanen beziehungsweise parallelen Herstellung Fertigungsstrassen eingesetzt werden können, die bisher für die Behandlung und Bearbeitung von Halbleiterwafern entwickelt wurden. Damit wird die Gehäusetechnologie kompatibel mit Verfahrens- schritten, wie sie in der Wafertechnologie bereits bekannt sind, was Entwicklungs- und Produktionskosten vermindert.
Zusammenfassend ist festzustellen, dass mit der erfindungsgemäßen Vorrichtung und dem erfindungsgemäßen Verfahren die Gestaltungsmöglichkeit vorhandener Verpackungssysteme für Halbleiterchips vergrößert und gleichzeitig der Raumbedarf für ein elektronisches Bauteil mit einem Halbleiterchip vermindert wird. Ferner werden die Kosten für die Herstellung derartiger elektronischer Bauteile dadurch vermindert, dass ein komplexer Umverdrahtungskörper entbehrlich ist. Dazu kann stattdessen eine entfernbare Kupferplatte mit zusätzlichen Aussparungen, um die äußeren Flächenkontakte zu bilden, geformt werden, wobei diese Aussparungen durch einen Prägepro- zess während der Herstellung der Kupferplatte oder durch ein einseitiges Ätzen vor dem Aufbringen von Flächenkontakten und Umverdrahtungsstrukturen durchgeführt wird.
Durch das Vorsehen von zwei Photolackschritten für das Herstellen der Flächenkontakte und der Umverdrahtungsstruktur können unterschiedliche Materialdicken der äußeren Flächenkontakte beziehungsweise der Umverdrahtungsstruktur realisiert werden, so dass Umverdrahtungsstrukturen im Bereich von einer Dicke von 5 bis 50 Mikrometer und andererseits äußere Flächenkontakte von einer Dicke von 10 bis 500 Mikrometern realisiert werden können.
Für die Herstellung von stapelbaren Bauteilen können kleinere Aussparungen für die äußeren Flächenkontakte der Durchkontak- te vorgesehen werden und größere Aussparungen für die äußeren Flächenkontakte, um beispielsweise auf den äußeren Flächenkontakten makroskopische Lothöcker oder Lotbälle anzuordnen und auf den Flächenkontakten Durchkontakte mit Durchmessern in der Größenordnung von Bonddrähten. Mit den kleineren Flächenkontakten für die Durchkontakte wird dabei erreicht, dass der Raumbedarf für das elektronische Bauteil vermindert wird.
Um vertikale Durchkontakte abscheiden zu können, kann ein spezieller Photolack und eine spezielle Technik zur Herstellung der Photolackschicht eingesetzt werden, so dass beim Belichten und beim Entwickeln der Photolackschicht vertikale Seitenwände der Öffnungen in der Photolackschicht für die Durchkontakte entstehen. Neben der chemischen oder galvani- sehen Abscheidung von Metallen für die Durchkontakte können die Öffnungen für die Durchkontakte mit auch hochschmelzendem Lötmaterial gefüllt werden, das sich in einem Fließprozess gleichmäßig in den Öffnungen für die Durchkontakte verteilt. Die Durchkontakte können anschließend noch von der Oberseite aus gereinigt werden und auch mit einer zusätzlichen Edelmetallschicht versehen werden.
Das erfindungsgemäße elektronische Bauteil ist äußerst robust. Alle Kontakte sind in entsprechenden Harzkomponenten der Kunstoffgehäusemasse eingebettet, so dass die Gefahr der Beschädigung der Umverdrahtungsstruktur oder der Durchkontakte während einer Test- und einer Handhabungsphase minimiert ist. Darüber hinaus ist durch den Wegfall des Umverdrah- tungsträgers die gesamte Bauteilhöhe äußerst niedrig, so dass typischerweise Bauteile mit einer Bauteilhöhe kleiner als 400 Mikrometern realisiert werden können, wodurch zweifach gestapelte Bauteile mit einer Höhe kleiner als 900 Mikrometer möglich werden. Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erörtert.
Figur 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung,
Figur 2 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
Figur 3 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer dritten Ausführungs- form der Erfindung,
Figur 4 zeigt eine schematische Querschnittsansicht eines ersten Stapels aus zwei elektronischen Bauteilen der dritten Ausführungsform der Erfindung,
Figur 5 zeigt eine schematische Querschnittsansicht eines zweiten Stapels aus zwei elektronischen Bauteilen der dritten Ausführungsform der Erfindung,
Figur 6 zeigt eine schematische Querschnittsansicht eines dritten Stapels aus vier elektronischen Bauteilen der dritten Ausführungsform der Erfindung,
Figur 7 zeigt eine teilweise aufgebrochene perspektivische Ansicht eines vierten Stapels aus zwei elektronischen Bauteilen einer weiteren Ausführungsform der Erfindung, Figuren
8 bis 23 zeigen Prinzipskizzen zur Herstellung eines elektronischen Bauteils mittels eines ersten Durchführungsform des erfindungsgemäßen Verfahrens,
Figur 8 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit strukturierter Photolackschicht,
Figur 9 zeigt eine schematische Draufsicht auf eine Träger- platte mit strukturierter Photolackschicht,
Figur 10 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit geätzten Aussparungen für äußere Flächenkontakte,
Figur 11 zeigt eine schematische Draufsicht auf eine Trägerplatte mit geätzten Aussparungen für äußere Flächenkontakte,
Figur 12 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit einer strukturierten Photolackschicht zur selektiven Abscheidung einer Umverdrahtungsstruktur und zur Abscheidung von äußeren Flächenkontakten,
Figur 13 zeigt eine schematische Draufsicht auf eine Trägerplatte mit einer strukturierten Photolackschicht zur selektiven Abscheidung einer Umverdrahtungsstruktur und zur selektiven Abscheidung von äußeren Flächenkontakten,
Figur 14 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit galvanisch abgeschiedener Um- Verdrahtungsstruktur und mit galvanisch gleichzeitig abgeschiedenen äußeren Flächenkontakten,
Figur 15 zeigt eine schematische Draufsicht auf eine Träger- platte mit einer auf der Trägerplatte abgeschiedenen Umverdrahtungsstruktur und von äußeren Flächenkontakten,
Figur 16 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit aufgebrachtem Halbleiterchip,
Figur 17 zeigt eine schematische Draufsicht einer Trägerplatte mit aufgebrachtem Halbleiterchip,
Figur 18 zeigt eine schematische Querschnittsansicht einer mit Kunststoffgehäusemasse versehenen Trägerplatte,
Figur 19 zeigt eine schematische Draufsicht einer mit Kunst- stoffgehäusemasse versehenen Trägerplatte,
Figur 20 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils nach Entfernen des Trägers von dem Bauteil,
Figur 21 zeigt eine schematische Untersicht eines elektronischen Bauteils nach Entfernen des Trägers von dem Bauteil,
Figur 22 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils nach Aufbringen einer Lötstoppschicht, Figur 23 zeigt eine schematische Untersicht eines elektronischen Bauteils nach Aufbringen einer Lötstoppschicht,
Figuren
24 bis 39 zeigen Prinzipskizzen zur Herstellung eines elektronischen Bauteils mittels eines dritten Durchführungsbeispiels des erfindungsgemäßen Verfahrens,
Figur 24 zeigt eine schematische Querschnittsansicht einer
Trägerplatte mit einer strukturierten ersten Photolackschicht zur selektiven Abscheidung von äußeren Flächenkontakten,
Figur 25 zeigt eine schematische Draufsicht auf eine Trägerplatte mit einer strukturierten Photolackschicht zur selektiven Abscheidung von äußeren Flächenkontakten,
Figur 26 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit galvanisch abgeschiedenen äußeren Flächenkontakten,
Figur 27 zeigt eine schematische Draufsicht auf eine Träger- platte mit auf der Trägerplatte abgeschiedenen äußeren Flächenkontakten,
Figur 28 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit einer strukturierten zweiten Pho- tolackschicht zur selektiven Abscheidung einer Umverdrahtungsstruktur, Figur 29 zeigt eine schematische Draufsicht auf eine Trägerplatte mit einer zweiten Photolackschicht zur selektiven Abscheidung einer Umverdrahtungsstruktur,
Figur 30 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit galvanisch abgeschiedener Umverdrahtungsstruktur,
Figur 31 zeigt eine schematische Draufsicht auf eine Träger- platte mit einer auf der Trägerplatte abgeschiedenen Umverdrahtungsstruktur,
Figur 32 zeigt eine schematische Querschnittsansicht einer
Trägerplatte mit einer strukturierten weiteren Pho- tolackschicht zur selektiven Abscheidung von Durchkontakten,
Figur 33 zeigt eine schematische Draufsicht auf eine Trägerplatte mit einer weiteren strukturierten Photolack- Schicht zur selektiven Abscheidung von Durchkontakten,
Figur 34 zeigt eine schematische Querschnittsansicht einer Trägerplatte mit galvanisch abgeschiedenen Durch- kontakten nach Entfernen der Photolackschicht,
Figur 35 zeigt eine schematische Draufsicht auf eine Trägerplatte mit auf der Trägerplatte abgeschiedenen Durchkontakten nach Entfernen der Photolackschicht,
Figur 36 zeigt eine schematische Querschnittsansicht einer mit Kunststoffgehäusemasse versehenen Trägerplatte, Figur 37 zeigt eine schematische Draufsicht einer mit einer Kunststoffgehäusemasse versehenen Trägerplatte,
Figur 38 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils nach Aufbringen einer Lötstoppschicht,
Figur 39 zeigt eine schematische Untersicht eines elektronischen Bauteils nach Aufbringen einer Lötstopp- schicht.
Figur 1 zeigt eine schematische Querschnittsansicht eines e- lektronischen Bauteils einer ersten Ausführungsform der Erfindung. Bezugszeichen 2 kennzeichnet Flächenkontakte des e- lektronischen Bauteils 1. Das Bezugszeichen 3 kennzeichnet eine Umverdrahtungsstruktur, die wie die Flächenkontakte ein chemisch oder galvanisch abgeschiedenes Metall aufweist. Das Bezugszeichen 4 kennzeichnet einen Halbleiterchip mit einer aktiven Oberseite 9 und einer passiven Rückseite 8. Das Be- zugszeichen 5 kennzeichnet Kontaktflächen auf der aktiven 0- berseite 9 des Halbleiterchips 4. Das Bezugszeichen 7 kennzeichnet Kontaktanschlussflächen der Umverdrahtungsstruktur, die den Positionen der Kontaktflächen 5 des Halbleiterchips 4 angepasst sein können. Das Bezugszeichen 12 kennzeichnet die Unterseite des elektronischen Bauteils, auf der die Flächenkontakte 2 in einem Rastermaß r angeordnet sind. Das Bezugszeichen d kennzeichnet die Dicke des Halbleiterchips 4, die geringer ist als die Dicke D der Kunststoffgehäusemasse 6.
Dieses elektronische Bauteil 1 weist trotz Umverdrahtungsstruktur 3, mit deren Hilfe die mikroskopisch kleinen Kontaktflächen 5 des Halbleiterchips 4 zu makroskopisch großen äußeren Flächenkontakten 2 über Umverdrahtungsleitungen 27 geführt werden, keinen Umverdrahtungsträger auf. Vielmehr wird die Funktion des Umverdrahtungsträgers oder Umverdrah- tungskörpers durch die Kunststoffgehäusemasse 6 übernommen, so dass der Raumbedarf des elektronischen Bauteils 1 mini- miert werden kann.
In dieser ersten Ausführungsform der Erfindung ist der Halbleiterchip 4 in der Kunststoffgehäusemasse auf der Umverdrahtungsstruktur 3, die ein chemisch oder galvanisch selektiv abgeschiedenes Metall aufweist, in Flip-Chip-Technik angeordnet. Die mikroskopisch kleinen Kontaktflächen 5 werden mit Hilfe der Umverdrahtungsstruktur 3 teilweise mit äußeren Flächenkontakten 2 verbunden, die über den Rand des Halbleiterchips 4 hinaus in der Kunststoffgehäusemasse 6 angeordnet sind. Diese Anordnung wird auch "Fan-Out"-Anordnung genannt. Sie wird vorteilhaft in dieser Ausführungsform der Erfindung angewandt, um eine ausreichende Anzahl von makroskopischen Flächenkontakten 2 auf der Unterseite 12 des elektronischen Bauteils 1 unterzubringen.
Die Verbindung zwischen den Kontaktflächen 5 des Halbleiterchips 4 und den Kontaktanschlussflächen 7 der Umverdrahtungsstruktur 3 wird über innere Flächenkontakte 28 hergestellt. Derartige innere Flächenkontakte 28 sind nur wenige Quadratmikrometer groß, während die äußeren Flächenkontakte 2 mehrere zehn bis mehrere hundert Quadratmikrometer groß sein können. Anstelle von inneren Flächenkontakten 28, wie in der Ausführungsform nach Figur 1, können auch innere Kontaktbälle oder Kontakthöcker die Verbindung zwischen den Kontaktflächen 5 des Halbleiterchips 4 und den Kontaktanschlussflächen 7 der Umverdrahtungsstruktur 3 herstellen. Derartige innere Kontakthöcker oder Kontaktbälle vergrößern jedoch die Dicke D der Kunststoffgehäusemasse 6 um fast 50 Mikrometer, da innere Kontaktbälle oder Kontakthöcker wesentlich dicker ausgeführt werden als die mikroskopisch kleinen inneren Flächenkontakte 28, die in Dicken von wenigen Mikrometern darstellbar sind.
Zum Schutz der Unterseite 12 des elektronischen Bauteils 1 kann das Bauteil 1 auf der Unterseite 12 eine Lötstoppschicht 18 aufweisen, welche die Unterseite der Umverdrahtungsstruktur 3 abdeckt und nur die äußeren Flächenkontakte 2 frei lässt .
Auch die äußeren Flächenkontakte 2 können chemisch oder galvanisch abgeschiedenes Metall aufweisen und können das gleiche Material aufweisen wie die Umverdrahtungsstruktur 3. Als chemisch oder galvanisch abgeschiedene Metalle werden Nickel, Palladium, Gold oder Silber eingesetzt oder eine Schichtfolge dieser Metalle vorgesehen. Auch Legierungen dieser Metalle können eine Anwendung finden. Für Schichtfolgen dieser Metalle haben sich Schichtfolgen aus Gold Nickel Gold, Palladium Nickel Palladium, Gold Silber Gold bewährt, wobei die Zwi- schenschicht auch Kupfer aufweisen kann, wenn die äußeren Schichten eine Dicke aufweisen, die jedem Ätzangriff einer Kupferätze standhält. Diese Forderung muss jedoch nur dann erfüllt werden, wenn bei der Herstellung eines derartigen e- lektronischen Bauteils eine Opferkathode aus Kupfer für die galvanische Abscheidung der Flächenkontakte und der Umverdrahtungsstruktur eingesetzt wird.
Chemisch oder galvanisch abgeschiedene äußere Flächenkontakte 2 und Umverdrahtungsstrukturen 3 aus Kupfer können immer dann realisiert werden, wenn diese Strukturen auf einer entsprechend vorgeprägten Folie abgeschieden werden, die entweder eine leitende Beschichtung aufweist oder selbst leitend ist. Kupfer hat insbesondere für die Umverdrahtungsstruktur 3 den Vorteil, dass Umverdrahtungsleitungen 27 in einer Leitungsbreite im Submikrometerbereich darstellbar sind.
Figur 2 zeigt eine schematische Querschnittsansicht eines e- lektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in Figur 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Ein Unterschied der zweiten Ausführungsform der Erfindung nach Figur 2 gegenüber der ersten Ausführungsform der Erfindung nach Figur 1 besteht darin, dass der Halbleiterchip nicht in Flip-Chip-Technik in der Kunststoffgehäusemasse 6 angeordnet ist, sondern mit seiner Rückseite 8 über eine iso- lierende KlebstoffSchicht 29 auf der Umverdrahtungsstruktur 3 montiert ist. Die auf der aktiven Oberseite 9 des Halbleiterchips 4 angeordneten Kontaktflächen 5 sind über Bonddrähte 10 mit den Kontaktanschlussflächen 7, die hier als Bondfinger 30 ausgebildet sind, mit der Umverdrahtungsstruktur und damit mit den äußeren Flächenkontakten 2 verbunden. Die Größenordnung der Bondfinger 30 sowie der Kontaktflächen 5 richtet sich nach dem Durchmesser der Bonddrähte 10 und liegt in der Größenordnung von mehreren zehn Mikrometern vorzugsweise zwischen 15 und 50 Mikrometern.
Während die Bondfinger 30 außerhalb des Halbleiterchips 4 in der Kunststoffgehäusemasse 6 angeordnet sind, können die äußeren Flächenkontakte 2 unterhalb des Halbleiterchips 4 angeordnet sein, was auch als "Fan-In"-Anordnung bezeichnet wird. Obgleich in dieser zweiten Ausführungsform der Erfindung eine metallische Chipinsel unter dem Halbleiterchip 4 nicht vorgesehen ist, kann durch einen zentral angeordneten äußeren Flächenkontakt 2 über die Umverdrahtungsstruktur 3 und eine ent- sprechende Bondverbindung 10 eine Masseverbindung an die aktive Oberseite des Halbleiterchips 4 gelegt werden, welche die Funktion der Massezuführung einer Chipinsel übernehmen kann.
Figur 3 zeigt eine schematische Querschnittsansicht eines e- lektronischen Bauteils einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekenn- zeichnet und nicht extra erörtert.
Die dritte Ausführungsform der Erfindung nach Figur 3 unterscheidet sich von den vorhergehenden Ausführungsformen der Erfindung dadurch, dass auf der Umverdrahtungsstruktur Durch- kontakte 11 angeordnet sind, die sich von der Unterseite 12 des elektronischen Bauteils 1 zur Oberseite 13 des elektronischen Bauteils 1 erstrecken. Das Material b des Durchkontaktes 11 kann ebenfalls ein chemisch oder galvanisch abgeschiedenes Metall aufweisen oder kann mittels schmelzflüssigem Lot hergestellt sein.
Der äußere Flächenkontakt 2, der zu dem Durchkontakt 11 gehört, kann an seiner Unterseite eine Beschichtung aufweisen, die ein Verlöten des Durchkontaktes 11 mit anderen Durchkon- takten 11 erleichtert. Das gleiche kann auf der Oberseite 13 für den Durchkontakt 11 ausgeführt sein. Sowohl der äußere Flächenkontakt 2 als auch der Durchkontakt 11 können wesentlich kleinere Durchmesser aufweisen als die makroskopischen äußeren Flächenkontakte 2 für die Verbindung zu den Kontakt- flächen 5 des Halbleiterchips 4. Damit ist es möglich, Flächenkontakte 11 rund um den Halbleiterchip 4 anzuordnen, die den Raumbedarf der Kunststoffgehäusemasse 6 nicht wesentlich vergrößern. Die Gesamtdicke H eines derartigen elektronischen Bauteils kann unter 400 Mikrometern liegen, vorzugsweise im Bereich von 250 bis 300 Mikrometern. Eine derart niedrige Höhe des elektronischen Bauteils 1 wird insbesondere durch die Flip- Chip-Montage des Halbleiterchips 4 erreicht und durch den Einsatz innerer Flächenkontakte 28 für die Verbindung zwischen den Kontaktflächen 5 des Halbleiterchips 4 und den Kontaktanschlussflächen 7 der Umverdrahtungsstruktur 3.
Figur 4 zeigt eine schematische Querschnittsansicht eines ersten Stapels aus zwei elektronischen Bauteilen 1 der dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit glei- chen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Durch das Vorsehen von Durchkontakten 11 in der Kunststoffgehäusemasse 6 ist es möglich, wie die vierte Ausführungsform der Erfindung zeigt, derartige elektronische Bauteile 1 der dritten Ausführungsform der Erfindung wie sie in Figur 3 gezeigt werden, vertikal aufeinander zu einem Baustein 14 zu stapeln. Bei diesem Stapelvorgang werden lediglich die Durchkontakte 11 mit den äußeren Flächenkontakten 2 der Durchkontakte 11 untereinander verbunden, so dass über die Umverdrah- tungsstruktur 3 beide Halbleiterchips 4 miteinander kommunizieren können. Dabei bleibt das Rastermaß r der äußeren Flächenkontakte 2 erhalten.
Ein derartiger Stapel aus zwei elektronischen Bauteilen 1 der dritten Ausführungsform der Erfindung, wie es Figur 4 zeigt, kann mit einer Gesamthöhe H unter 900 Mikrometern realisiert werden, vorzugsweise liegt die Gesamthöhe H zwischen 500 und 600 Mikrometern. Durch Dünnschleifen der Halbleiterchips 4 kann die Höhe H weiter reduziert werden. In jedem Fall wird bei diesem Stapel gegenüber Stapeln mit U verdrahtungsplatten oder Umverdrahtungskörpern die Dicke des Umverdrahtungsträ- gers eingespart, da bei dieser Ausführungsform der Erfindung lediglich Umverdrahtungsstrukturen aus einem chemisch oder galvanisch abgeschiedenen Metall realisiert werden und keine stützenden Umverdrahtungsträger erforderlich sind.
Figur 5 zeigt eine schematische Querschnittsansicht eines zweiten Stapels aus zwei elektronischen Bauteilen 1 der dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Der hier in Figur 5 abgebildete Stapel unterscheidet sich von dem Stapel in Figur 4 dadurch, dass auf den Flächenkontakten 2 des unteren elektronischen Bauteils 1 Lotbälle 31 oder Lothöcker angeordnet sind, die ein Verbinden des elektronischen Bausteins 14 aus mehreren elektronischen Bauteilen 1 mit ei- ner übergeordneten Schaltungsstruktur, beispielsweise auf einer Leiterplatte, erleichtern.
Figur 6 zeigt eine schematische Querschnittsansicht eines dritten Stapels aus vier elektronischen Bauteilen 1 der drit- ten Ausführungsform der Erfindung. Komponenten mit gleichen
Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Die Gesamthöhe H dieses Bausteins 14 aus vertikal gestapelten elektronischen Bauteilen 1 liegt unter 1,8 Millimetern, vorzugsweise zwischen 1000 und 1200 Mikrometern und unter Einsatz dünn geschliffener Halbleiterchips 4 können Gesamtdicken von 250 Mikrometern erreicht werden. In der Gesamthöhe H wird bei dieser Ausführungsform der Erfindung zumindest die vierfache Dicke eines Umverdrahtungsträgers in Form einer Um- verdrahtungsplatte eingespart, so dass äußerst kompakte e- lektronische Bausteine 14 herstellbar werden.
Figur 7 zeigt eine teilweise aufgebrochene perspektivische Ansicht eines vierten Stapels aus zwei elektronischen Bauteilen 1 einer weiteren Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
Mit diesem Ausführungsbeispiel wird die hohe Flexibilität und Kompaktheit von Stapeln aus elektronischen Bauteilen 1 der dritten Ausführungsform der Erfindung dargestellt. Die Anzahl der Durchkontakte 11 ist bei dieser Ausführungsform der Erfindung sechsunddreißig. Entsprechend sind sechsunddreißig Umverdrahtungsleitungen 27 in den einzelnen Bauteilebenen vorzusehen. Bei dieser hohen Anzahl von Umverdrahtungsleitun- gen kommt es wesentlich darauf an, dass diese Umverdrahtungsleitungen 27 zwischen den Kontaktanschlussflächen 7 und den Durchkontakten 11 entsprechend schmal gestaltet werden können, was insbesondere durch Kupferleitungen oder Nickelleitungen realisierbar ist. Während zur Oberseite des gestapel- ten Bausteins 14 nur die sechsunddreißig Durchkontakte 11 herausschauen, die ihrerseits mit lötbaren Beschichtungen bedeckt sein können, sind auf der Unterseite 12 neben den sechsunddreißig Durchkontakten 11 entsprechend viele äußere Flächenkontakte 2 vorgesehen, die in einer Matrix mit ein- heitlichem Rastermaß r angeordnet sein können. Die Durchkontakte 11 können einen wesentlich kleineren Durchmesser aufweisen als äußeren Flächenkontakte 2, so dass ein relativ kompakter elektronischer Baustein 14 mit entsprechenden Durchkontakten realisierbar ist.
Die Figuren 8 bis 23 zeigen Prinzipskizzen der Herstellung eines elektronischen Bauteils 1 mittels eines ersten Durchführungsbeispiels des erfindungsgemäßen Verfahrens. Komponenten in den nachfolgenden Figuren 8 bis 23, die gleiche Funktionen wie in den vorhergehenden Figuren erfüllen, werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erör- tert.
Figur 8 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit einer strukturierten Photolackschicht 17. Die strukturierte Photolackschicht 17 weist Öffnungen 32 an den Positionen auf, an denen Vertiefungen oder Aussparungen für äußere Flächenkontakte in den Träger 15 in einem Rastermaß r eingebracht werden sollen.
Die Figur 9 zeigt eine schematische Draufsicht auf eine Trä- gerplatte mit strukturierter Photolackschicht 17. Die hier kreisrunden Öffnungen 32 in der Photolackschicht 17 entsprechen den Dimensionen der herzustellenden Aussparungen für äußere Flächenkontakte eines elektronischen Bauteils in einem vorbestimmten Rastermaß r. Die Pfeile A-A kennzeichnen die Schnittebenen, in denen die zugehörigen Querschnittsansichten der Figur 8 und der folgenden Querschnittsansichten aufgenommen sind.
Figur 10 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit geätzten Aussparungen 16 für äußere Flächenkontakte eines elektronischen Bauteils. Die Aussparungen 16 in der Trägerplatte 26 aus Kupfer oder einer Kupferlegierung sind relativ flach geätzt bei diesem Durchführungsver- fahren der vorliegenden Erfindung. Als Trägermaterial für dieses erste Durchführungsbeispiel des Verfahrens kann als Trägermaterial auch Eisen oder eine Eisenlegierung vorgesehen werden.
Figur 11 zeigt eine schematische Draufsicht auf eine Trägerplatte 26 mit geätzten Aussparungen 16 für äußere Flächenkontakte. Diese Aussparungen sind hier nur prinzipiell auf neun Aussparungen begrenzt und in einer Matrix mit einem Rastermaß r angeordnet. Die Anzahl der äußeren Flächenkontakte kann jedoch beliebig erhöht werden, wie es die Figur 7 zeigt.
Figur 12 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit einer strukturierten Photolackschicht 17 zur selektiven Abscheidung einer Umverdrahtungsstruktur und zur gleichzeitigen selektiven Abscheidung von äußeren Flächenkontakten. Eine derart vorbereitete Trägerplatte 26 aus Kupfer oder einer Kupferlegierung weist Öffnungen in der Photolackschicht 17 auf, die einerseits der Geometrie der äuße- ren Flächenkontakte 2 entsprechen und andererseits Öffnung 32, die der zu bildenden Umverdrahtungsstruktur 3 entsprechen. Die flächige Geometrie wird in der nächsten Figur gezeigt.
Figur 13 zeigt eine schematische Draufsicht auf eine Trägerplatte mit einer strukturierten Photolackschicht 17 zur selektiven Abscheidung einer Umverdrahtungsstruktur und zur selektiven Abscheidung von äußeren Flächenkontakten 2. Dazu sind in dieser Struktur die bereits in Figur 1 gezeigten Ver- tiefungen 16 dargestellt, die von der Photolackschicht 17 freigehalten werden und zusätzlich sind Strukturen für eine Umverdrahtung 3 vorgesehen, die mikroskopisch kleine Kontaktflächen des Halbleiterchips 4 mit den makroskopisch großen Flächen der äußeren Flächenkontakten 2, die sich in den Aussparungen 16 ausbilden sollen, verbinden.
Figur 14 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit galvanisch abgeschiedener Umverdrahtungsstruktur 3 und mit galvanisch gleichzeitig abgeschiedenen äußeren Flächenkontakten 2 nach Entfernen der in Figur 12 und 13 gezeigten Photolackschicht 17. Bei diesem Durchführungsbeispiel des erfindungsgemäßen Verfahrens, werden sowohl die äußeren Kontaktflächen als auch die Leitungen der Umverdrahtungsstruktur 3 in einem galvanischen Abscheidungs- schritt hergestellt, in dem der metallische Träger 15 auf das Kathodenpotential eines entsprechenden Elektrolytbades gelegt wird. Dabei wird aufgrund der Isolation durch die Photolack- schicht 17, wie sie in Figur 13 gezeigt wird, verhindert, dass eine großflächige Abscheidung von Metall auf der Trägerplatte 26 stattfinden kann. Vielmehr wird feinkristallin ein Metall wie Nickel, Palladium, Gold oder Silber in der Dicke der Photolackschicht ein den vorgesehenen Öffnungen des in Figur 13 gezeigten strukturierten Photolackes 17 abgeschieden.
Figur 15 zeigt eine schematische Draufsicht auf eine Trägerplatte 26 mit einer auf der Trägerplatte 26 abgeschiedenen Umverdrahtungsstruktur 3 und den äußeren Flächenkontakten 2 nach Entfernen der in Figur 13 gezeigten Photolackschicht 17. Während in dieser Draufsicht nur neun äußere Kontaktflächen 2 zu sehen sind, kann die Zahl der äußeren Kontaktflächen 2 beliebig erhöht werden. In dieser Ausführungsform der Erfindung ist eine zentrale äußere Kontaktfläche 2 im Zentrum der
Struktur vorgesehen, die mit einer außenliegenden äußeren Kontaktfläche 2 über eine Umverdrahtungsleitung 27 elektrisch verbunden ist. Ein derartiger zentraler äußerer Flächenkon- takt kann beispielsweise für das Anlegen eines Massepotentials vorgesehen werden, das dann über die Umverdrahtungsleitung 27 auch auf einem weiteren äußeren Flächenkontakt 2 angeboten werden kann. Darüber hinaus zeigt Figur 11 die mikro- skopisch kleinen Kontaktanschlussflächen 7 jeder Umverdrahtungsleitung, wobei das hier dargestellte Größenverhältnis zwischen mikroskopisch kleinen Kontaktanschlussflächen 7 und äußeren Flächenkontakten 2 nicht maßstabsgetreu dargestellt ist, zumal die Kontaktanschlussflächen 7 nur wenige Quadrat- mikrometer groß sein können, während die Außenkontaktflachen bis zu einigen hundert Quadratmikrometern aufweisen.
Figur 16 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit aufgebrachtem Halbleiterchip 4. Der Halb- leiterchip 4 ist in dieser Ausführungsform der Erfindung in
Flip-Chip-Technik über innere Flächenkontakte 28 mit den Kontaktanschlussflächen 7 der Umverdrahtungsstruktur 3 verbunden. Die inneren Flächenkontakte 28 können dazu Materialien aufweisen, die ein Diffusionslöten auf der Umverdrah- tungsstruktur 3 ermöglichen. Beim Diffusionslöten entstehen intermetallische Phasenübergänge, die eine äußerst stabile elektrische Verbindung zwischen den Kontaktflächen des Halbleiterchips 4 und den Kontaktanschlussflächen 7 der Um- verdrahtungsplatte über die inneren Flächenkontakte 28 ge- währleistet.
Figur 17 zeigt eine schematische Draufsicht einer Trägerplatte 26 mit einem aufgebrachten Halbleiterchip 4. Dieser Halbleiterchip 4 ist in dieser Draufsicht von der Rückseite 8 her zu sehen, weshalb die mikroskopisch kleinen Kontaktflächen 5 und die zugehörigen Kontaktanschlussflächen 7 der Umverdrahtungsstruktur 3 in gestrichelten Linien dargestellt sind. Die Kontaktanschlussflächen 7 werden in einer sogenannten "Fan- Out"-Anordnung nach außen verlegt, da die Grundfläche des Halbleiterchips 4 nicht ausreicht, um die makroskopischen äußeren Flächenkontakte in dem Bereich unterzubringen. Somit sind die äußeren Flächenkontakte 2 in dieser Ausführungsform der Erfindung und der Darstellung der Figur 17 sichtbar. Von der Umverdrahtungsstruktur 3 sind lediglich kurze Umverdrah- tungsleitungsabschnitte 27 zu erkennen, da der Rest der Umverdrahtungsstruktur von dem Halbleiterchip 4 abgedeckt wird.
Figur 18 zeigt eine schematische Querschnittsansicht einer mit Kunststoffgehäusemasse 6 versehenen Trägerplatte 26. Bei dem Aufbringen der Kunststoffgehäusemasse 6 wird sowohl der Halbleiterchip 4 als auch die Umverdrahtungsstruktur 3 vollständig in Kunststoffgehäusemasse eingebettet, lediglich der Grenzübergang zu der metallischen Trägerplatte 26 bleibt bestehen und wird nicht von Kunststoffgehäusemasse 6 eingeschlossen.
Figur 19 zeigt eine schematische Draufsicht einer mit Kunst- stoffgehäusemasse 6 versehenen Trägerplatte, so dass die 0- berseite 13 des elektronischen Bauteils eine nicht strukturierte glatte Oberfläche aus Kunststoffgehäusemasse 6 darstellt. Jedoch ist das elektronische Bauteil, das in der Kunststoffgehäusemasse angeordnet ist, noch nicht funktions- fähig, da die metallische Trägerplatte 26 sämtliche äußere Flächenleiter und Teile der Umverdrahtungsstruktur kurzschließt. Dieser Kurzschluss wird dadurch aufgehoben, dass die als Opferplatte vorgesehene metallische Trägerplatte 26, die in diesem Durchführungsbeispiel der Erfindung aus einem Trägermaterial a besteht, das sich von dem galvanisch abgeschiedenen b der äußeren Flächenkontakte und der Umverdrahtungsstruktur unterscheidet, bis zur Grenzfläche zwischen den Materialien a und b, beziehungsweise der Grenzfläche zwischen dem Material a und der Kunststoffgehäusemasse 6 abgeätzt. Dazu kann die in Figur 18 gezeigte Struktur in ein entsprechendes Ätzbad getaucht werden. Durch den Unterschied der Ätzraten für Kupfer oder Kupferlegierungen oder Nickel und Nickel- legierungen als Materialien a beziehungsweise b kann relativ präzise der Ätzvorgang beendet werden, wenn der Übergangsbereich zwischen Kupfer und Nickel erreicht ist.
Figur 20 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 nach Entfernen des Trägermaterials von dem Bauteil 1, so dass nun die äußeren Flächenkontakte und auch die Umverdrahtungsstruktur zumindest einseitig freiliegen und auf diese von außen zugegriffen werden kann.
Figur 21 zeigt eine schematische Untersicht eines elektronischen Bauteils 1 nach Entfernen des metallischen Trägers von dem Bauteil 1. Sowohl die äußeren Flächenkontakte 2 als auch die Umverdrahtungsstruktur mit ihren Kontaktanschlussflächen 7 sind zunächst freiliegend auf der Unterseite 12 des elekt- ronischen Bauteils angeordnet. Durch Anbringen einer strukturierten Lötstoppschicht können jedoch die Umverdrahtungsbe- reiche abgedeckt werden und nur die äußeren Flächenkontakte 2 freigelegt bleiben.
Figur 22 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 nach Aufbringen einer Lötstoppmaske 18. Diese Lötstoppmaske 18 wird auf die Unterseite des elektronischen Bauteils aufgebracht, um die Umverdrahtungsstruktur 3 zu schützen und gleichzeitig die Möglichkeit der Anbringung von Lotbällen auf den äußeren Flächenkontakten auf diese selbst zu begrenzen und ein Zerfließen des Materials entlang der U verdrahtungsleitungen des Umverdrahtungsmusters 3 zu verhindern. Figur 23 zeigt eine schematische Untersicht eines elektronischen Bauteils 1 nach Aufbringen einer Lötstoppschicht 18. Teilweise ist die Kunststoffgehäusemasse 6 in den freigeleg- ten Flächen der äußeren Flächenkontakte noch zu sehen, da die Öffnungen in der Lötstopplackschicht etwas größer gewählt wurden als die Durchmesser der äußeren Flächenkontakte 2.
In einem hier nicht dargestellten Verfahren zur Herstellung eines elektronischen Bauteils wird eine Trägerfolie mit eingeprägten Aussparungen für äußere Flächenkontakte verwendet. Die Folie kann eine für chemische Abscheidungen oberflächenaktivierte Folie sein oder für galvanische Abscheidungen eine elektrisch leitfähige Folie sein oder eine Folie, die mit ei- ner leitenden Substanz wie Graphit oder Metall beschichtet ist. Der Vorteil eines Herstellungsverfahrens, das auf einer Trägerfolie basiert, ist, dass ein Wegätzen der Trägerplatte des ersten Durchführungsbeispiels entfällt und nach Fertigstellung des elektronischen Bauteils die Folie lediglich von der Unterseite des Bauteils abzuziehen oder aufzulösen ist.
Der weitere Vorteil eines Verfahrens, das auf einer Trägerfolie basiert, liegt darin, dass das Folienmaterial und damit das Material des Trägers grundsätzlich andere Eigenschaften hat als das Material der Flächenkontakte, die gemäß der vorliegenden Erfindung ein chemisch oder galvanisch abgeschiedenes Metall aufweisen. Somit kann als Material des Flächenkontaktes auch unmittelbar Kupfer eingesetzt werden. Ferner sind die Schichtfolgen Gold Kupfer Gold oder Palladium Kupfer Gold oder Nickel Kupfer Gold problemlos herstellbar, da ein Ätzschritt bei dem Einsatz einer Trägerfolie 21 entfällt. Wie bei einem Verfahren, das auf einer Trägerplatte vorzugsweise aus Kupfer, Eisen oder Legierungen derselben basiert, sind auch hier die Aussparungen in einem vorgegebenen Rastermaß angeordnet, was dem Rastermaß einer übergeordneten Schal- tung beispielsweise auf einer Leiterplatte entspricht, um das elektronische Bauteil mit einer übergeordneten Schaltung e- lektrisch zu verbinden.
Im Unterschied zu dem in den Figuren 8 bis 23 gezeigten Ver- fahren wird die gesamte Trägerfolie unter Freilassung der
Aussparungen mit einer ersten Photolackschicht abgedeckt, die ein Abscheiden von Flächenkontaktmaterial auf der durch die Photolackschicht geschützten Flächen der Trägerfolie verhindern soll, so dass lediglich das Material der Flächenkontakte in den Aussparungen abgeschieden wird.
Ab diesem Prozeßschritt geht es weiter wie bei dem oben beschriebenen Verfahren.
Im Gegensatz zur Ätztechnik, die in dem ersten Beispiel für ein Verfahren zur Herstellung eines elektronischen Bauteils 1 dargestellt ist und in den Figuren 8 bis 23 gezeigt wird, kann hier die Folie nach Entfernen des in den vorhergehenden Figuren gezeigten Formwerkzeugs von der Unterseite des elekt- ronischen Bauteils abgezogen werden oder in einer entsprechenden Lösung aufgelöst werden, ohne dass die in der Kunst- stoffgehäusemasse eingebettete Umverdrahtungsstruktur und die aus der Kunststoffgehäusemasse herausragenden äußeren Flächenkontakte dabei beschädigt werden. Im Prinzip ist dann das elektronische Bauteil vollständig hergestellt und weist gegenüber anderen Technologien eine äußerst geringe Bauteilhöhe auf, die unter 400 Mikrometer liegt, vorzugsweise zwischen 250 und 300 Mikrometer ist. Diese Bauteilhöhe kann weiter mi- nimiert werden, wenn der Halbleiterchip vor dem Einbau auf Dicken d unter 100 Mikrometer gedünnt wird.
In einem weiteren hier nicht gezeigten Verfahren zur Herstel- lung eines elektronischen Bauteils mittels eines dritten Ausführungsbeispiels des erfindungsgemäßen Verfahrens wird wieder von einem Träger aus einem Metall oder von einer Trägerplatte ausgegangen, die zumindest mit einer Metallschicht versehen ist. Zusätzlich zu den Aussparungen für äußere Flä- chenkontakte sind weitere Aussparungen für äußere Flächenkontakte von zu realisierenden Durchkontakten vorgesehen. Dabei können sich die einen Aussparungen in ihrer Größe von den anderen Aussparungen in der Weise unterscheiden, dass beispielsweise ihr Durchmesser kleiner ist. Durch den kleineren Durchmesser der anderen Aussparungen wird gewährleistet, dass die späteren Durchkontakte durch das Gehäuse des elektronischen Bauteils einen geringeren Durchmesser aufweisen und damit auch einen geringeren Raum des elektronischen Bauteils beanspruchen .
Im Ergebnis unterscheiden sich geprägte Aussparungen wie sie in diesem dritten Ausführungsbeispiel des Verfahrens eingesetzt werden, von den geätzten Aussparungen 16, wie sie im ersten Verfahren eingesetzt wurden, in keiner Weise. Jedoch kann das Prägen kostengünstiger sein, da diese Aussparungen durch eine Prägewalze eingebracht werden können, während beim Ätzen üblicherweise eine Photolackschicht vorzusehen ist, die entsprechend strukturiert sein muss.
Die Anzahl der zusätzlichen Flächenkontakte sind auf beiden Seiten in diesem Durchführungsbeispiel des Verfahrens jeweils vier und entsprechen acht nicht zu sehenden Kontaktflächen eines Halbleiterchips, wie es bereits in den ersten beiden Ausführungsbeispiele gezeigt wird. Der neunte zentrale Kontakt in dieser Draufsicht ist mit einem der am Rand angeordneten Kontakte über eine Umverdrahtungsleitung kurzgeschlossen und bedarf deshalb nicht eines extra Durchkontaktes am Rand des elektronischen Bauteils.
Figur 24 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit einer strukturierten ersten Photolackschicht 19 zur selektiven Abscheidung von äußeren Flächenkon- takten in den dafür vorgesehenen Aussparungen 16 und 23. Dazu wird auf den Träger 15 die erste Photolackschicht 19 aufgetragen und es werden die Bereiche herausentwickelt, in denen Flächenkontakte vorgesehen sind.
Figur 25 zeigt eine schematische Draufsicht auf eine Trägerplatte 26 mit einer ersten Photolackschicht 19 zur selektiven Abscheidung von äußeren Flächenkontakten. Die Figur 25 unterscheidet sich von der Figur 43 lediglich dadurch, dass nun die Oberseite des Trägers 15, wie er in Figur 24 gezeigt wird, mit der ersten Photolackschicht 19 bedeckt ist und lediglich die Aussparungen 16 und 23 zum Abscheiden der äußeren Flächenkontakte freigelassen werden.
Figur 26 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit galvanisch abgeschiedenen äußeren Flächenkontakten 2 nach Entfernen der ersten Photolackschicht. Die Aussparungen, die noch in Figur 24 und 25 zu sehen waren, sind nun vollständig mit einem chemisch oder galvanisch abgeschiedenen Metall gefüllt und die Oberseite des Trägers 15 ist frei zur Aufnahme einer weiteren strukturierten Photolackschicht. Figur 27 zeigt eine schematische Draufsicht auf eine Trägerplatte 26 mit auf der Trägerplatte 26 abgeschiedenen äußeren Flächenkontakten 2. Das Material der Flächenkontakte 2 sowohl in den Aussparungen für äußere Flächenkontakte 2 und in den Aussparungen für Flächenkontakte 2 mit anschließenden Durchkontakten ist durch den gemeinsamen Abscheidungsprozess vollständig identisch. Selbstverständlich kann durch Aufspalten mit weiteren Photolackschichten unterschiedliches Material für die Aussparungen 23 und die Aussparungen 16 abgeschieden werden. In diesem Ausführungsbeispiel der Erfindung ist jedoch dieses nicht vorgesehen, zumal jeder zusätzliche Photolackschritt oder Photolithographieschritt die Prozesskosten erhöht.
Figur 28 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit einer strukturierten zweiten Photolackschicht 20 zur selektiven Abscheidung einer Umverdrahtungsstruktur. Ähnlich wie beim zweiten Durchführungsbeispiel des Verfahrens sind hier die Materialien der Umverdrah- tungsstruktur und der äußeren Flächenkontakte 2 unterschiedlich wählbar, da hier zwei getrennte Photolackschritte mit je einer Photolackmaske für das Abscheiden der äußeren Flächenkontakte 2 und für das Abscheiden der Umverdrahtungsstruktur vorgesehen sind. Ferner kann sich die Dicke der äußeren Flä- chenkontakte 2 wesentlich von der Dicke der Umverdrahtungsstruktur 3 unterscheiden, da in diesem dritten Durchführungsbeispiel, ähnlich wie beim zweiten Durchführungsbeispiel zwei Photolackschritte 19 und 20 zur Strukturierung von Umverdrahtungsstruktur 3 und äußerer Flächenkontakte 2 vorgese- hen sind.
Figur 29 zeigt eine schematische Draufsicht auf eine Trägerplatte mit einer zweiten strukturierten Photolackschicht 20 zur selektiven Abscheidung der Umverdrahtungsstruktur 3. Diese Umverdrahtungsstruktur 3 wird nicht nur in den Bereichen der Umverdrahtungsleitungen 27 vorgesehen, sondern auch auf den bereits abgeschiedenen Flächenkontakten 2. Zu jedem der Flächenkontakte 2 ist ein am Rand gelegener Flächenkontakt mit kleineren Abmessungen vorgesehen, der mit Durchkontakten im weiteren Verlauf des Verfahrens verbunden wird.
Figur 30 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit galvanisch abgeschiedener Umverdrahtungsstruktur 3 und den bereits vorher abgeschiedenen äußeren Flächenkontakten 2 nach Entfernen der zweiten strukturierten Photolackschicht 20, die in den Figuren 28 und 29 gezeigt wurde. Mit dem Entfernen der zweiten Photolackschicht liegt die Umverdrahtungsstruktur 3 auf der Trägerplatte 26 frei und ist für weitere Verfahrensschritte zugänglich.
Figur 31 zeigt eine schematische Draufsicht auf eine Trägerplatte 26 mit einer auf der Trägerplatte 26 abgeschiedenen Umverdrahtungsstruktur 3 nach Entfernen der Photolackschicht. Diese Umverdrahtungsstruktur 3 ist gegenüber den ersten beiden Durchführungsbeispielen des Verfahrens bereits etwas komplizierter, da nicht nur makroskopische Außenkontaktflachen 33 der Umverdrahtungsstruktur 3 die äußeren Flächenkontakte 2 bedecken, sondern Umverdrahtungsleitungen 27 zu den mikroskopisch kleinen Kontaktanschlußflächen 7 und zu den kleineren Flächenkontakten 23 der abzuscheidenden Durchkontakte führen.
Figur 32 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit einer strukturierten weiteren Photolackschicht 24 zur selektiven Abscheidung von Durchkontakten. Die Dicke D der Photolackschicht 24 entspricht der künftigen Dicke der Kunststoffgehäusemasse und weist Öffnungen 25 auf, die mit den zusätzlichen äußeren Flächenkontakten 2 für die künftigen Durchkontakte ausgerichtet sind. Mit Spezialphoto- lacken und Spezialbelichtungseinrichtungen kann eine Photolackdicke D bis zu 1 mm erreicht werden und gleichzeitig kön- nen Öffnungen 25 mit relativ senkrechten Wänden realisiert werden, insbesondere durch die sogenannte Projektionsbelichtung eines entsprechend dicken Photolackes. Für die erfindungsgemäßen Bauteile ist jedoch lediglich eine Dicke von bis zu 400 Mikrometern vorgesehen, so dass die Darstellung von Öffnungen 25 mit relativ senkrechten Wänden unproblematisch ist.
Durch die weitere strukturierte Photolackschicht wird auf der bereits entstandenen Umverdrahtungsstruktur 3 nun eine zu- sätzliche Struktur aus Durchkontakten durch Abscheidung auf der bisherigen Struktur oder durch Auffüllen der Öffnungen 25 mit entsprechendem Metallmaterial erreicht.
Figur 33 zeigt eine schematische Draufsicht auf eine Träger- platte mit einer weiteren strukturierten Photolackschicht 24 zur selektiven Abscheidung von Durchkontakten. Diese Draufsicht ist insofern nur schematisch, weil auch der Verlauf der Umverdrahtungsleitungen und der Flächenkontakte für den An- schluss an die Kontaktflächen eines Halbleiterchips zu sehen sind, die jedoch von der weiteren strukturierten Photolackschicht mit Öffnungen 25 für Durchkontakte bedeckt sind.
Figur 34 zeigt eine schematische Querschnittsansicht einer Trägerplatte 26 mit galvanisch abgeschiedenen Durchkontakten 11 nach Entfernen der weiteren Photolackschicht 24, die in
Figur 32 und 33 dargestellt ist. Im Prinzip ist mit Figur 34 ein metallischer Rahmen für ein künftiges elektronisches Bauteil gegeben, da alle elektrisch leitenden Komponenten, ob Durchkontakte 11, äußere Flächenkontakte 2 und Umverdrahtungsleitungen 27, Kontaktanschlußflächen 7 und Außenkontakt- flächen 33 nun ausgeführt sind und durch den Träger 15 zusammengehalten und gestützt werden.
Figur 35 zeigt eine schematische Draufsicht auf eine Trägerplatte 26 mit auf der Trägerplatte 26 abgeschiedenen Durchkontakten und der Umverdrahtungsstruktur 3 sowie der Position von Kontaktanschlussflächen 7 und äußeren Flächenkontakten 2 nach Entfernen der weiteren Photolackschicht 24, die in den Figuren 52 und 53 gezeigt wurde. Wie von Figur 35 zu sehen ist, bleibt im Zentrum eine ausreichende Fläche zwischen den Durchkontakten frei, um einen Halbleiterchip zu platzieren.
Danach wird der Halbleiterchip 4 in Flip-Chip-Technik aufgebracht, wie es bereits in den vorhergehenden Durchführungsbeispielen des Verfahrens gezeigt wurde. Dabei ist die Höhe der Durchkontakte 11 größer als die Höhe des Halbleiterchips 4, so dass beim anschließenden Aufbringen einer Kunststoffge- häusemasse der Halbleiterchip 4 mit der Umverdrahtungsstruktur 3 vollständig in Kunststoffgehäusemasse eingebettet werden kann .
Figur 36 zeigt eine schematische Querschnittsansicht einer mit Kunststoffgehäusemasse 6 versehenen Trägerplatte 26, wobei durch das Aufbringen der Kunststoffgehäusemasse 6 der Halbleiterchip 4 und die Umverdrahtungsstruktur 3 sowie die Durchkontakte 11 vollständig in eine Kunststoffgehäusemasse 6 eingebettet werden, jedoch liegen die Durchkontakte 11 auf der Oberseite des elektronischen Bauteils frei, da die Höhe oder Dicke der Durchkontakte 11 der Dicke D der Kunststoffgehäusemasse 6 entspricht. Auch bleiben die Unterseiten der Umverdrahtungsstruktur und die Unterseiten der äußeren Flächen- kontakte frei von Kunststoffgehäusemasse 6, da sie von der Trägerplatte 26 geschützt werden. Die Trägerplatte 26 kann dabei gleichzeitig als Formwerkzeug beim Spritzgießen der Kunststoffgehäusemasse 6 dienen. Andererseits schließt die metallische Trägerplatte 26 die äußeren Flächenkontakte 2 und die Umverdrahtungsstruktur 3 kurz, so dass das elektronische Bauteil weder getestet werden kann noch funktionstüchtig ist.
Figur 37 zeigt eine schematische Draufsicht einer mit Kunst- stoffgehäusemasse versehenen Trägerplatte. Bei dieser Draufsicht liegen die Durchkontakte 11 frei an der Oberseite 13 des elektronischen Bauteils 1 und können somit von einer ü- bergeordneten Schaltungsplatte oder von einem gleichen elektronischen Bauteil kontaktiert werden.
Nach Entfernen des Trägers 15 von dem elektronischen Bauteil 1 sind die äußeren Flächenkontakte 2 frei zugänglich und die Durchkontakte sowohl auf der Unterseite als auch auf der 0- berseite elektrisch angeschlossen werden können, jedoch ist die Umverdrahtungsstruktur von ihrer Unterseite frei zugänglich, was die Gefahr der Beschädigung der relativ empfindlichen Umverdrahtungsleitungen bedeutet. Das Entfernen der metallischen Trägerplatte erfolgt mittels Ätztechnik, wobei der Materialunterschied zwischen dem Trägermaterial a das in Fi- gur 36 gezeigt wird und dem Material b der äußeren Flächenkontakte 2 und der Umverdrahtungsstruktur 3 für einen Ätzstopp sorgt.
Nach Entfernen des Trägers 15 von dem Bauteil 1 wären sämtli- ehe metallischen Flächen der Unterseite des elektronischen
Bauteils zugänglich wären. Das hat jedoch für die Umverdrahtungsleitungen 27 den Nachteil, dass sie beispielsweise bei einem Lötverbinden mit einer höheren Schaltunganordnung dem Auffließen von Lötzinn ausgesetzt wären.
Figur 38 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 1 nach Aufbringen einer Lötstopplack- schicht 18. Diese Lötstoppschicht 18 wird auf die gesamte Unterseite 12 des elektronischen Bauteils 1 aufgebracht. Dabei ist es besonders wichtig, dass die Lötstoppschicht insbesondere die Umverdrahtungsstruktur 3 bis auf die äußeren Flä- chenkontakte 2 bedeckt. Somit bleiben die äußeren Flächenkontakte 2 sowohl für die Durchkontakte 11 als auch für die äußeren Flächenkontakte, die mit den Kontaktflächen 5 des Halbleiterchips 4 über die Umverdrahtungsstruktur 3 in Verbindung stehen, frei zugänglich.
Figur 39 zeigt eine schematische Untersicht eines elektronischen Bauteils 1 nach Aufbringen einer Lötstoppschicht 18. Diese Lötstoppschicht 18 kann derart angeordnet sein, dass sie noch einen geringen Rand rund um jeden äußeren Flächen- kontakt 2 freilässt, so dass an diesen Stellen die Kunststoffgehäusemasse 6 sichtbar wird.
Ein elektronisches Bauteil 1, das mit dem dritten Ausführungsbeispiel des Verfahrens hergestellt wurde, hat den Vor- teil, dass über Durchkontakte 11 nun gleichartige elektronische Bauteile 1 in beliebiger Anzahl vertikal gestapelt werden können, um hoch komplexe und äußerst dichte elektronische Bausteine 14, wie sie die Figuren 4 bis 7 zeigen, herzustellen.

Claims

Patentansprüche
1. Elektronisches Bauteil mit äußeren Flächenkontakten (2) und mit einer Umverdrahtungsstruktur (3) und mit einem Halbleiterchip (4), der Kontaktflächen (5) aufweist, wobei die äußeren Flächenkontakte (2) mindestens über die Umverdrahtungsstruktur (3) mit den Kontaktflächen (5) e- lektrisch verbunden sind, und wobei der Halbleiterchip (4) und die Umverdrahtungsstruktur (3) in einer Kunst- stoffgehäusemasse (6) eingebettet sind, und wobei die äußeren Flächenkontakte (2) und die Umverdrahtungsstruktur (3) chemisch oder galvanisch selektiv abgeschiedenes Metall aufweisen.
2 . Elektronisches Bauteil nach Anspruch 1 , d a d u r c h g e k e n n z e i c h n e t , d a s s der Halbleiterchip (4) in Flip-Chip-Technik auf der Umverdrahtungsstruktur (3) montiert ist, wobei die Kontaktflächen (5) des Halbleiterchips (4) über innere Flä- chenkontakte mit Kontaktanschlußflächen (7) der Umverdrahtungsstruktur elektrisch verbunden sind.
3. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (4) mit seiner Rückseite auf der Umverdrahtungsstruktur (3) montiert ist und die Kontaktflächen (5) auf der aktiven Oberseite (9) des Halbleiterchips (4) über Bonddrähte (10) mit Kontaktanschlussflächen (7) der Umverdrahtungsstruktur (3) verbunden sind.
4. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauteil (1) auf der Umverdrahtungsstruktur (3) chemisch oder galvanisch selektiv abgeschiedene Durchkontakte (11) aufweist, die sich von der äußere Flächenkontakte (2) aufweisenden Unterseite (12) des elektronischen Bauteils (1) bis zu einer gegenüberliegenden Oberseite (13) des elektronischen Bauteils (1) erstrecken.
5. Elektronisches Bauteil nach Anspruch 4, dadurch gekennzeichnet, dass die Durchkontakte (11) den in der Kunststoffgehäusemasse (6) eingebetteten Halbleiterchip (4) umgeben.
6. Elektronisches Bauteil nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass mehrere einzelne elektronische Bauteile (1) vertikal ü- bereinander gestapelt sind und über die Durchkontakte (11) miteinander elektrisch verbunden sind.
7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall Nickel oder eine Nickellegierung aufweist.
8. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall Silber oder eine Silberlegierung aufweist.
9. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall Kupfer oder eine Kupferlegierung aufweist.
10. Elektronische Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall Gold oder eine Goldlegierung aufweist.
11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall Palladium oder eine Palladiumlegierung aufweist.
12. Elektronisches Bauteil nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall eine
Schichtfolge aus Gold Nickel Gold aufweist.
13. Elektronisches Bauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall eine Schichtfolge aus Palladium Nickel Palladium aufweist.
14. Elektronisches Bauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall eine Schichtfolge aus Palladium Kupfer Palladium aufweist.
15. Elektronisches Bauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass das chemisch oder galvanisch abgeschiedene Metall eine
Schichtfolge aus Gold Kupfer Gold aufweist.
16. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit äußeren Flächenkontakten (2) und mit einer Umverdrahtungsstruktur (3) , wobei die äußeren Flächenkontakte (2) und die Umverdrahtungsstruktur (3) chemisch o- der galvanisch selektiv abgeschiedenes Metall aufweisen, und wobei das Verfahren folgende Verfahrensschritte aufweist :
Herstellen eines elektrisch leitenden Trägers (15) , der Aussparungen (16) in einem vorgegebenen Rastermaß (r) für ein chemisches oder galvanisches Ab- scheiden der äußeren Flächenkontakte (2) des elektronischen Bauteils (1) aufweist, wobei unterschiedliche Materialien (a, b) für die äußeren Flächenkontakte (2) und für die Oberseite des Trägers (15) eingesetzt werden, - Aufbringen einer strukturierten Photolackschicht
(17) auf den Träger (15) unter Freilassung der Aussparungen (16) für die äußeren Flächenkontakte (2) und für Bereiche, in denen die Umverdrahtungsstruktur (3) chemisch oder galvanisch abzuscheiden sind, - chemisches oder galvanisches Abscheiden eines von dem Material (a) des Trägers (15) unterschiedlichen Materials (b) in den Aussparungen (16) und in den Bereichen der Umverdrahtungsstruktur (3), Entfernen der Photolackschicht (17), Aufbringen eines Halbleiterchips (4) auf die Umverdrahtungsstruktur (3) unter Verbinden der Kontaktflächen (5) des Halbleiterchips (4) mit Kon- taktanschlussflachen (7) der Umverdrahtungsstruktur
(3),
Einbetten des Halbleiterchips (4) und der Umverdrahtungsstruktur (3) in einer Kunststoffgehäusemasse ( 6) , - Trennen des Trägers (15) von dem vergossenen Bauteil (1) unter Freilegen der äußeren Flächenkontakte (2),
Aufbringen einer Lötstoppschicht (18) auf der Bauteilseite der Flächenkontakte (2) unter Freilassung der Flächenkontakte (2) .
17 . Verfahren nach Anspruch 16 , d a d u r c h g e k e n n z e i c h n e t , d a s s zunächst eine erste Photolackschicht (19) auf dem Träger (15) aufgebracht wird, welche die Aussparungen (16) für die äußeren Flächenkontakte (2) freilässt, die durch chemisch oder galvanische Abscheidung mit Flächenkon- taktmaterial (b) aufgefüllt werden, und anschließend eine zweite Photolackschicht (20) aufgebracht wird, welche die Bereiche der Umverdrahtungsstruktur (3) freilässt, in denen die Umverdrahtungsstruktur (3) anschließend chemisch oder galvanisch abgeschieden wird.
18. Verfahren nach Anspruchl6 oder 17, dadurch gekennzeichnet, dass als Träger (15) eine elektrisch leitende Folie (21) eingesetzt wird, in die Aussparungen (16) zur Ausbildung von Flächenkontakten (2) des elektronischen Bauteils (1) eingeprägt werden.
19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass für den Träger (15) ein nicht leitendes Trägermaterial (a) eingesetzt wird, auf dem eine leitende Schicht abgeschieden wird.
20. Verfahren nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass beim Einbetten des Bauteils (1) in einer Kunststoffgehäusemasse (6) ein Träger (15) aus einer Folie (21) von einem angepassten Formwerkzeug (22) mechanisch gestützt wird.
21. Verfahren nach einem der Ansprüche 16 bis 20, dadurch gekennzeichnet, dass in dem Träger (15) zusätzliche Aussparungen (23) für äu- ßere Flächenkontakte (2) von Durchkontakten (11) vorgesehen werden.
22. Verfahren nach einem der Ansprüche 16 bis 21, dadurch gekennzeichnet, dass eine weitere strukturierte Photolackschicht (24) nach Fertigstellung und Abscheidung der Flächenkontakte (2) und der Umverdrahtungsstruktur (3) auf den Träger (15) in einer Dicke, die größer ist als die Dicke des Halbleiterchips (4) unter Freilassung der Flächenkontakte (2) für die Durchkontakte (11) aufgebracht wird, wobei die weitere Photolackschicht (21) Öffnungen (25) aufweist, die anschließend zu Durchkontakten (11) chemisch oder galvanisch aufgefüllt werden. 23. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass zum Herstellen der Aussparungen (16, 23) in dem leiten- den Träger (15) der Träger (15) mit einer strukturierten Photolackschicht (17) unter Freilassung der Bereiche für die Aussparungen (16, 23) bedeckt wird und anschließend in diese Bereiche Aussparungen (16,
23) geätzt werden.
24. Verfahren nach einem der Ansprüche 16 bis 22, dadurch gekennzeichnet, dass die Aussparungen (16, 23) in den Träger (15) eingeprägt werden.
25. Verfahren nach einem der Ansprüche 16 bis 24, dadurch gekennzeichnet, dass der Halbleiterchip (4) auf der Umverdrahtungsstruktur (3) in Flip-Chip-Technik montiert wird, indem die Kontaktflächen (5) des Halbleiterchips (4) mit entsprechen- den Kontaktanschlussflächen (7) der Umverdrahtungsstruktur (3) verbunden werden.
26. Verfahren nach einem der Ansprüche 16 bis 25, dadurch gekennzeichnet, dass der Halbleiterchip (4) mit seiner Rückseite (8) auf der Umverdrahtungsstruktur (3) aufgeklebt wird, und seine Kontaktflächen (5) über Bonddrähte (10) mit Kontaktanschlussflächen (7) der Umverdrahtungsstruktur (7) verbunden werden.
27 . Verfahren nach einem der Ansprüche 16 bis 26, d a d u r c h g e k e n n z e i c h n e t , d a s s das Einbetten der Komponenten in einer Kunststoffgehäu- semasse (6) in der Kavität eines Formwerkzeugs mittels Spritzgusstechnik erfolgt.
28. Verfahren nach einem der Ansprüche 16 bis 26, dadurch gekennzeichnet , dass das Einbetten der Komponenten in einer Kunststoffgehäusemasse (6) mittels eines Dispensionsverfahrens erfolgt.
29. Verfahren nach einem der Ansprüche 16 bis 28, dadurch gekennzeichnet , dass das Trennen des Trägers (15) von dem Bauteil (1) mittels Ätztechnik erfolgt, wobei der Ätzvorgang an der Grenzlinie zwischen dem Material (a) des Trägers (15) und dem Material (b) der Flächenkontakte (2) zum Stehen kommt.
30. Verfahren nach einem der Ansprüche 16 bis 28, dadurch gekennzeichnet , dass das Trennen des Trägers (15) von dem Bauteil (1) durch Abziehen einer Folie (21) erfolgt.
31. Verfahren nach einem der Ansprüche 16 bis 30, dadurch gekennzeichnet , dass das ein Träger (15) in Waferform für eine simultane Herstellung einer Vielzahl elektronischer Bauteile (1) zu- nächst mit Aussparungen (16) vorgesehen wird und dass anschließend alle Verfahrenschritte gemeinsam zur Herstellung für die Vielzahl von elektronischen Bauteilen (1) durchgeführt werden und schließlich nach Entfernen des Trägers (15) in Waferform die Vielzahl elektroni- scher Bauteile (1) , die in einer Kunststoffgehäusemasse (6) verpackt sind, durch Aufteilen der Kunststoffgehäusemasse (6) zu einer Vielzahl elektronischer Bauteile (1) getrennt werden.
EP03755901A 2002-05-29 2003-05-23 Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung Withdrawn EP1508166A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10224124A DE10224124A1 (de) 2002-05-29 2002-05-29 Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
DE10224124 2002-05-29
PCT/DE2003/001663 WO2003103042A2 (de) 2002-05-29 2003-05-23 Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
EP1508166A2 true EP1508166A2 (de) 2005-02-23

Family

ID=29557416

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03755901A Withdrawn EP1508166A2 (de) 2002-05-29 2003-05-23 Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung

Country Status (4)

Country Link
US (1) US20060091561A1 (de)
EP (1) EP1508166A2 (de)
DE (1) DE10224124A1 (de)
WO (1) WO2003103042A2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
DE10320646A1 (de) 2003-05-07 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
DE102004022884B4 (de) * 2004-05-06 2007-07-19 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
DE102006006825A1 (de) * 2006-02-14 2007-08-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7868465B2 (en) * 2007-06-04 2011-01-11 Infineon Technologies Ag Semiconductor device with a metallic carrier and two semiconductor chips applied to the carrier
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
JP5563814B2 (ja) 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
US8947886B2 (en) * 2011-07-19 2015-02-03 Infineon Technologies Ag Electronic component
KR101340348B1 (ko) 2011-11-30 2013-12-11 주식회사 심텍 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20160047424A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
EP3557608A1 (de) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Verpackte integrierte schaltung mit zwischenschaltfunktionalität und verfahren zur herstellung solch einer verpackten integrierten schaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030428B1 (de) * 1969-03-31 1975-10-01
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
KR20000039587A (ko) * 1998-12-15 2000-07-05 윤종용 반도체 패키지 및 그 조립방법
JP4362163B2 (ja) * 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3314757B2 (ja) * 1999-05-07 2002-08-12 日本電気株式会社 半導体回路装置の製造方法
KR100319624B1 (ko) * 1999-05-20 2002-01-09 김영환 반도체 칩 패키지 및 그 제조방법
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
DE10004410A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
DE10014380A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US6777831B2 (en) * 2000-10-18 2004-08-17 Tecnu, Inc. Electrochemical processing power device
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
DE10139985B4 (de) * 2001-08-22 2005-10-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10144462C1 (de) * 2001-09-10 2002-11-28 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板

Also Published As

Publication number Publication date
WO2003103042A2 (de) 2003-12-11
DE10224124A1 (de) 2003-12-18
US20060091561A1 (en) 2006-05-04
WO2003103042A3 (de) 2004-04-08

Similar Documents

Publication Publication Date Title
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE10101875B4 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE10120408A1 (de) Elektronisches Bauteil mit Halbleiterchips und elektronische Baugruppe aus gestapelten Halbleiterchips
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102019127791B4 (de) Package mit separaten Substratabschnitten und Verfahren zum Herstellen eines Packages
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE102007022959A1 (de) Halbleitervorrichtung
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20041104

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

RBV Designated contracting states (corrected)

Designated state(s): DE

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: QIMONDA AG

19U Interruption of proceedings before grant

Effective date: 20090401

19W Proceedings resumed before grant after interruption of proceedings

Effective date: 20091123

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: POLARIS INNOVATIONS LIMITED

17Q First examination report despatched

Effective date: 20161205

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20170617