EP1917596A1 - Procede et dispositif pour analyser des processus dans un systeme informatique comprenant plusieurs unites d'execution - Google Patents

Procede et dispositif pour analyser des processus dans un systeme informatique comprenant plusieurs unites d'execution

Info

Publication number
EP1917596A1
EP1917596A1 EP06777995A EP06777995A EP1917596A1 EP 1917596 A1 EP1917596 A1 EP 1917596A1 EP 06777995 A EP06777995 A EP 06777995A EP 06777995 A EP06777995 A EP 06777995A EP 1917596 A1 EP1917596 A1 EP 1917596A1
Authority
EP
European Patent Office
Prior art keywords
mode
units
execution units
analysis unit
subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP06777995A
Other languages
German (de)
English (en)
Inventor
Reinhard Weiberle
Bernd Mueller
Ralf Angerbauer
Eberhard Boehl
Yorck Collani
Rainer Gmehlich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1917596A1 publication Critical patent/EP1917596A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3648—Debugging of software using additional hardware
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3636—Debugging of software by tracing the execution of the program

Definitions

  • FIG. 1 shows a multiprocessor system with two execution units G 140a and
  • the mode signal is shown in a general form in FIG.
  • the signals and components N10, N120, N130, N140, N141, N142, N143, N14n, N160, N161, N162, N163, N16n of the switching and comparison component N200 have the same meaning as in the switching and comparison component N100 in FIG. 5.
  • the mode signal Nl 50 and the error signal N 170 are shown in this figure.
  • the optional error signal is generated by fault circuit logic N130, which collects the error signals, and is either a direct forwarding of the single error signals or a bundling of the error information contained therein.
  • the mode signal Nl 50 is optional, but its use outside of this component can be used to advantage in many places.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

La présente invention concerne un procédé et un dispositif pour analyser des processus dans un système informatique comprenant plusieurs unités d'exécution qui peuvent être configurées dans au moins deux modes différents dans le système informatique. Selon l'invention, au moins deux unités d'exécution fonctionnent dans un mode de performance en tant que premier mode, et au moins un second mode est considéré comme mode de comparaison, et des unités d'analyse, en particulier des unités d'assistance au débogage, sont utilisées pour analyser et/ou agir sur des états et des processus dans toutes les unités d'exécution. L'invention se caractérise en ce que le dispositif comprend au moins une unité d'analyse de plus que le nombre maximal des unités d'exécution qui fonctionnent indépendamment dans le mode de performance.
EP06777995A 2005-08-08 2006-07-26 Procede et dispositif pour analyser des processus dans un systeme informatique comprenant plusieurs unites d'execution Ceased EP1917596A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200510037232 DE102005037232A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Analyse von Abläufen in einem Rechnersystem mit mehreren Ausführungseinheiten
PCT/EP2006/064694 WO2007017388A1 (fr) 2005-08-08 2006-07-26 Procede et dispositif pour analyser des processus dans un systeme informatique comprenant plusieurs unites d'execution

Publications (1)

Publication Number Publication Date
EP1917596A1 true EP1917596A1 (fr) 2008-05-07

Family

ID=37114444

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06777995A Ceased EP1917596A1 (fr) 2005-08-08 2006-07-26 Procede et dispositif pour analyser des processus dans un systeme informatique comprenant plusieurs unites d'execution

Country Status (5)

Country Link
EP (1) EP1917596A1 (fr)
JP (1) JP2009506408A (fr)
CN (1) CN101243411A (fr)
DE (1) DE102005037232A1 (fr)
WO (1) WO2007017388A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010117813A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム
CN101944061B (zh) * 2010-09-15 2012-09-12 青岛海信移动通信技术股份有限公司 一种代码调试的方法及装置
DE102021211709A1 (de) * 2021-10-18 2023-04-20 Robert Bosch Gesellschaft mit beschränkter Haftung Datenverarbeitungsnetzwerk zur Datenverarbeitung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4129614C2 (de) * 1990-09-07 2002-03-21 Hitachi Ltd System und Verfahren zur Datenverarbeitung
JPH07113912B2 (ja) * 1991-05-31 1995-12-06 富士ゼロックス株式会社 分散型情報処理システムのデバッグ方式
JPH05257710A (ja) * 1991-08-12 1993-10-08 Advanced Micro Devicds Inc 内部実行パラメータを与えるためのシステムおよびプロセッサによって実行されるべき命令を検証するための配列
JPH0934736A (ja) * 1995-07-19 1997-02-07 Nec Corp 動作切替えコントローラ
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
ATE407401T1 (de) * 2004-10-25 2008-09-15 Bosch Gmbh Robert Verfahren und vorrichtung zur erzeugung eines modussignals bei einem rechnersystem mit mehreren komponenten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2007017388A1 *

Also Published As

Publication number Publication date
JP2009506408A (ja) 2009-02-12
WO2007017388A1 (fr) 2007-02-15
CN101243411A (zh) 2008-08-13
DE102005037232A1 (de) 2007-02-15

Similar Documents

Publication Publication Date Title
DE102005037246A1 (de) Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten und einer Vergleichseinheit
DE102009019961A1 (de) Vorrichtung, Systeme und Verfahren zum effizienten Verwenden von Hardware-Ressourcen für einen Softwaretest
DE102011011333B4 (de) Lesen in Peripheriegeräte und schreiben aus Peripheriegeräten mit zeitlich getrennter, redundanter Prozessorausführung
DE102005037230A1 (de) Verfahren und Vorrichtung zur Überwachung von Funktionen eines Rechnersystems
EP1812858B1 (fr) Procede et dispositif de production d'un signal dans un systeme d'ordinateur a plusieurs composants
WO2006045806A2 (fr) Procede et dispositif de commande d'un systeme informatique
EP1917596A1 (fr) Procede et dispositif pour analyser des processus dans un systeme informatique comprenant plusieurs unites d'execution
EP1817662B1 (fr) Procede et dispositif de commutation de mode de fonctionnement d'un systeme multiprocesseur par l'intermediaire d'au moins un signal externe
DE69120104T2 (de) Fehlerbeseitigung für Superrechner
EP2228723B1 (fr) Procédé de gestion des erreurs d'un système de calcul
EP1917589A2 (fr) Procede et dispositif pour comparer des donnees, pour un systeme informatique comportant au moins deux unites d'execution
DE102011007467A1 (de) Mehrkernige integrierte Mikroprozessorschaltung mit Prüfeinrichtung, Prüfverfahren und Verwendung
EP1810146B1 (fr) Procede et dispositif de separation du traitement de codes de programme dans un systeme d'ordinateur comportant au moins deux unites d'execution
WO2007057270A1 (fr) Unite commandee par programme et procede d'utilisation
DE102006004988A1 (de) Verfahren und Vorrichtung zur Analyse von Abläufen in einem Rechnersystem mit mehreren Ausführungseinheiten
EP1915686B1 (fr) Procede et dispositif pour fixer un etat de depart dans un systeme de calcul comprenant au moins deux unites d'execution par marquage de registres
EP1915674B1 (fr) Procede et dispositif pour commander un systeme informatique comprenant au moins deux unites d'execution et au moins deux groupes d'etats internes
DE102005037245A1 (de) Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten
WO2007017363A1 (fr) Procede et dispositif de commutation dans un systeme de calcul comprenant au moins deux unites d'execution au moyen d'informations binaires dans un registre
DE102010031017A1 (de) Verfahren zur Überwachung des Programmablaufs eines Prozessors
DE102023203372A1 (de) Verifizieren von funktionaler Sicherheit eines integrierten Schaltkreises
EP1917594A2 (fr) Procede et dispositif pour executer des mots contenant des donnees et/ou des instructions
DE102005037259A1 (de) Verfahren und Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten durch Umschalten von Registersätzen
WO2007017394A2 (fr) Procede et dispositif pour determiner un etat de demarrage pour systeme informatique comportant au moins deux unites d'execution, par prise en charge de l'etat de demarrage
DE102005060900A1 (de) Rechenwerk für einen Prozessor

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080310

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20080612

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20090313