EP2174348A1 - Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein - Google Patents

Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein

Info

Publication number
EP2174348A1
EP2174348A1 EP08786207A EP08786207A EP2174348A1 EP 2174348 A1 EP2174348 A1 EP 2174348A1 EP 08786207 A EP08786207 A EP 08786207A EP 08786207 A EP08786207 A EP 08786207A EP 2174348 A1 EP2174348 A1 EP 2174348A1
Authority
EP
European Patent Office
Prior art keywords
chip
insulating layer
contact surface
chip contact
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08786207A
Other languages
English (en)
French (fr)
Inventor
Karl Weidner
Werner Hoffmann
Roland HÖFER
Herbert Schwarzbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP2174348A1 publication Critical patent/EP2174348A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07131—Means for applying material, e.g. for deposition or forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the invention relates to a method for producing an e- lektronischen module and an electronic component.
  • An electronic component usually comprises a carrier or a substrate, on which a structured metal layer with metal or contact surfaces is applied. Some of the pads have one or more components, e.g. a semiconductor chip or passive device applied. The component or components are connected to the respective contact surface via a connection means, usually a solder. If one of the components has a backside contact, i. has a contact facing the carrier or substrate, so not only a mechanical, but also an electrical connection to the respective contact surface is made by the connecting means. In the electrical contacting at least some of the components each have a number of contact surfaces on their side facing away from the carrier top. The electrical connection between the contact surfaces with each other and / or one of the contact surfaces of the metal layer is usually realized using bonding wires.
  • Planar connection technology is possible in which a surface of the semifinished product is first covered with an insulating layer, such as a plastic film of an insulating material. At the locations of the contact surfaces, openings are made in the insulating layer in order to expose the contact surfaces. Subsequently, a thin metal layer by sputtering, vapor deposition and other methods for producing thin contact layers over the entire surface of the insulating layer and applied their introduced openings. On this thin metal layer, a further, usually made of an insulating material existing photosensitive film (so-called. Photo film) is applied.
  • the photofinish is exposed and developed in a further step according to the desired conductive structure.
  • the unexposed portions of the photo film can be removed in a further process step, so that an exposure of the underlying thin metal layer, more precisely the copper surface, takes place.
  • an electrolyte bath in particular a copper electrolyte bath
  • an approximately 20 .mu.m to 200 .mu.m thick copper layer is grown by galvanic reinforcement.
  • stripping the photofinish the photofoil still on the surface is removed at the areas where no electrically conductive structure is to be formed.
  • the last step is a so-called differential etching, in which the entire surface of the thin metal layer consisting of titanium and copper is removed so that only the desired conductive structure remains.
  • the conductive structure which is also referred to as Maisleiterbahn poetic is usually formed of copper, wherein the layer thickness is in the range of 20 microns to 500 microns.
  • Electronic modules which are manufactured in planar connection technology, have the advantage that the height of a finished electronic module is significantly lower compared to electronic modules with conventional bonding wires.
  • planar interconnect technology also has a number of disadvantages.
  • the production of the contact conductor track structure often takes place via a laser ablation process. This is very costly and causes laser smear, with the result of a necessary complex cleaning process. It can form Anschmelzzonen different focal positions, and delamination at interfaces have been observed. It may be done by the Laser Ablation process the complete removal of any existing fillers and involved resin materials of the insulation layer. At times, the damage to the chip contact surfaces of the components was detected.
  • an electronic component is to be specified, which is inexpensive to produce and has a high reliability.
  • a multiplicity of chips arranged in a wafer are provided with an insulation layer on a main side provided with and passivated by at least one chip contact surface.
  • the insulating layer is provided with openings in the region of the at least one chip contact surface of respective chips.
  • the chip contact areas of the respective chips are provided with a chip contact surface metallization of predetermined thickness.
  • the invention proposes that the chip contact surface metallizations (and preferably only these) are already produced at the wafer level.
  • This procedure has the advantage that, on the one hand, the coating with the insulation layer in the planar state can take place by simple and common coating methods.
  • the application of the die pad metallizations may be accomplished using galvanic techniques occur, with the thicknesses of the ChipWalletflä- chenmetallmaschineen almost no limits are set.
  • the insulating layer which is applied to the chips arranged in the wafer composite, constitutes a permanent insulating layer which is not removed before the chips are separated from the wafer composite. Rather, this permanent insulation layer can advantageously be used with their properties advantageous in the context of creating planar Kunststoffleiterbahn- structures.
  • this permanent insulation layer can advantageously be used with their properties advantageous in the context of creating planar Kunststoffleiterbahn- structures.
  • thinner (rewiring) insulation layers wherein the above-mentioned process of creating the contact conductor track structure can be carried out in a simpler and faster manner.
  • the advantage here is that it is possible to work with thin (rewiring) insulation layers since only small thicknesses of the metal layer need to be generated by the planar conductor structure production process.
  • the use of thin (rewiring) insulation layers here makes it possible to carry out the laser ablation process in a shorter time since, compared to the prior art, a smaller layer thickness of (rewiring) insulation material needs to be removed.
  • the disadvantages associated with the laser ablation process in the prior art can be almost completely eliminated since the sensitive chip is already protected on the one hand by the generated chip contact surface metallizations and on the other hand by the isolation layer remaining on the chips.
  • a photosensitive material in particular comprising a polyimide, benzocyclobutene BCB or an epoxy resist, is expediently used as the insulating layer.
  • a photosensitive material in particular comprising a polyimide, benzocyclobutene BCB or an epoxy resist.
  • the manufacturing process can be further simplified and optimized in terms of cost.
  • the insulation layer can be applied to the wafer, for example, by spin coating, spraying, dipping, roller coating or a laminating process.
  • the layer thickness of the insulating layer can be chosen between 10 .mu.m and 500 .mu.m, depending on the application.
  • the creation of thick chip contact surface metallizations has the advantage that the chip contact surface metallizations can be formed as a heat buffer even with a sufficiently large thickness, which can be advantageous, for example, in an application in which the chip represents a power semiconductor chip.
  • the insulating layer may be formed of a single or multiple layers. The use of several layers can be advantageous, for example, if thick chip contact surface metallizations are to be formed. Thus, prior to the application of the photosensitive insulating layer, at least one further layer, which preferably has insulating properties, can be applied to the main side provided with the at least one chip contact surface and passivated.
  • the insulation layer may alternatively be formed by a lacquer.
  • the paint can be applied to the wafer in structured form by using a data-controlled printing process (for example using an injection printer).
  • highly insulating paints are used prior to the application of the insulating layer.
  • the wafer is applied to an adhesive surface of a carrier and the chips are separated from each other along predetermined separation paths so that the insulating layer is covered with the material of the insulating layer when the insulating layer is applied to the side edges , In this way, it is further ensured that a chip separated from the wafer composite has the same thickness of the insulation layer on all the outer surfaces and side edges. This property benefits a downstream process for producing a planar contact trace structure, since thin insulation layers can be used.
  • an obliquely running flank is produced in a further embodiment at its side edges in order to facilitate the application of the insulating layer.
  • an exposure of the insulating layer takes place using a mask.
  • the introduction of the openings in the insulating layer can be done using a controlled laser exposure system.
  • the introduction of the openings in the insulating layer can also be carried out using a laser ablation process, a plasma process or by a wet-chemical etching process.
  • the production of the openings in the permanent insulation layer can thus be carried out using known manufacturing processes. The latter
  • the insulating layer consists of a non-photosensitive material.
  • the use of plasma or etching processes requires an adapted ⁇ tzresist Wegtechnik, the corresponding method steps from the prior art are well known.
  • the chip contact surface metallizations are produced with different thicknesses, wherein the method steps are repeated in accordance with the number of different layer thicknesses of chip contact surface metallizations. If an electronic component with differently thick chip contact surface metallizations is to be produced, then it is proposed to first apply an insulating layer to the wafer composite which corresponds to the smallest thickness of the chip contact surface metallizations. In this case, openings can optionally be provided only on those chip contact surfaces on which a chip contact surface metallization of this first thickness is to be created. Afterwards the galvanic production of the corresponding ones closes
  • a further, second insulation layer is applied to the wafer surface. Openings are now produced on the chip contact areas, at which a chip contact surface metallization of the thickness is to be produced, which corresponds to the thicknesses of the first and second insulation layer. This procedure can be repeated in a corresponding manner for further, even thicker chip contact surface metallizations.
  • An electronic component produced by the method according to the invention is preferably used in a chip module which is electrically connected in planar connection technology to further components and / or a substrate.
  • An inventive electronic component comprises a chip which is provided on a passivated main side with at least one chip contact surface, on which main side an insulation layer is provided, which in each case has an opening in the region of the at least one chip contact surface, the chip contact surfaces being provided with a chip contact surface metallization of predetermined thickness in the openings of the insulation layer.
  • an electronic component can be produced inexpensively and, in particular, used for further processing in planar connection technology.
  • a pre-processed electronic component can be processed more cost-effectively into modules compared to conventional chips.
  • An electronic component according to the invention can be designed, in particular, with heat buffer zones in the form of the chip contact surface metallizations, which can be implemented in the context of the planar connection technology with difficulty or only at high cost.
  • the side edges of the chip are provided with the insulating layer. It may further be provided that the side edges of the chip have a sloping flank, whereby the further application of the provided in the context of the planar connection process insulation layer is facilitated. In particular, weak points in the field of dielectric strength can be avoided in this way.
  • the insulation layer expediently comprises a photosensitive material, in particular comprising a polyimide, benzocyclobutenes BCB or an epoxy resist.
  • the insulation layer may alternatively be formed by a lacquer.
  • the thickness of the chip contact surface metallization of a device according to the invention is between 10 .mu.m and 500 .mu.m. In principle, even thicker chip contact surface metallizations can be produced.
  • the insulation layer can be formed in a further embodiment of a single or multiple layers.
  • the chip may have a plurality of chip contact surface metallizations, which may have a different thickness.
  • the chip is a power semiconductor chip, in which a chip contact surface forms a control connection and another chip contact surface forms a load connection, wherein the chip contact surface metallization of the load connection is greater than that of the control connection.
  • the chip may be a logic chip or an LED (light-emitting diode) chip.
  • FIG. 1 shows a schematic cross-sectional representation through a plurality of chips arranged in a wafer after the application of an insulating layer and the formation of chip contact surface metallizations
  • Fig. 2 shows an inventive electronic component
  • FIG 3 shows an electronic module in which an inventive electronic component is contacted in planar connection technology.
  • FIG. 1 shows, in a schematic representation, a cross section of, by way of example, three chips arranged side by side in a wafer composite 1.
  • the chips 3 are in this case arranged on a support 2, for example a sawing foil provided with an adhesive surface.
  • the connection of the carrier 2 with the wafer takes place here, before the separation of the chips 3 from the wafer composite 1.
  • Each of the chips 3 has, for example, two chip contact surfaces 4, 5 on a main side remote from the carrier 2.
  • These main pages are provided with a passivation layer 6, as usual in the processing of wafers.
  • the surfaces facing away from the chip 3 surfaces of the chip contact surfaces 4, 5 and the passivation layer 6 are approximately in one plane.
  • the width of respective respective dividing lines between two adjacent chips 3 is indicated in FIG. 1 by bi.
  • the severing can take place, for example, by means of a sawing process which completely separates two adjacent chips 3, so that a small recess 10 is formed in the carrier 2 as a result.
  • the chips 3 are provided with the insulating layer 7. Due to the trenches formed between two adjacent chips 3, not only the surfaces of the chips 3 which are parallel to the carrier 2 but also the side edges 11 or flanks of the chips 3 are covered with the insulating layer 7.
  • the insulation layer 7 can be made by spin coating, spraying, dipping, roller coating or a lamination process. If the insulating layer is formed by a lacquer, this can also be applied by a structured, printing technology process.
  • the thickness of the insulation layer 7 depends on the thickness of chip contact surface metallizations 8, 9 to be produced.
  • a photosensitive material is used for the insulating layer 7.
  • This may be, for example, a photosensitive polyimide, photosensitive benzocyclobutene BCB or a photosensitive epoxy resist.
  • This allows the structure tation of the insulation layer by known photographic techniques done.
  • an exposure can take place via mask technologies or data guided laser exposure systems, so that in both cases highly precise opening structures can be generated. This will be in the field of
  • Chip contact surfaces 4, 5 corresponding openings formed in the insulating layer 7.
  • a laser ablation process, a plasma process or a wet-chemical etching process are particularly suitable for structuring.
  • the use of plasma or etching processes requires an adapted ⁇ tzresist Weg beforehand.
  • the chip contact surface metallizations 8, 9 can be formed in the area of the chip contact areas 4, 5 by a plating process.
  • the formation of the chip contact surfaces 8, 9 takes place here on the wafer level.
  • the advantage of the proposed method is that the application of the insulating layer 7 in a planar state can take place by simple and common coating methods, which makes it very cost-effective.
  • a wide range of insulation materials allows adaptation to downstream contacting of individual electronic components.
  • insulation can also be achieved, in particular, at the critical side edges of the chips at the wafer level level.
  • This can be achieved by coating application or by the use of insulating films, which are applied for example by a Vakuumlaminier perspectives.
  • insulating films which are applied for example by a Vakuumlaminier perspectives.
  • different layer thicknesses of the chip contact surface metallizations can be achieved, as a result of which, for example, thermal buffers can be formed by thick chip contact surface metallizations.
  • the structuring can also be carried out with high precision for fine structuring.
  • the chips 3 still present in the wafer composite 1 are separated. This is done for example by a sawing process, in which case the insulation layers applied to the flanks 11 of the chips 3 are not impaired as far as possible. A separation of two adjacent chips 3 is thus carried out in the region of a width b 2 having dividing line.
  • the resulting electronic component 100 which is subsequently detached from the carrier 2, is shown in FIG. 2.
  • the electronic component 100 has in this exemplary embodiment two identically thick chip contact surface metallizations 8, 9. However, this is not mandatory. By a multiple, sequential implementation of the method described above, different thickness Chiptitle vommetallmaschineen can create.
  • the layer thickness of the chip contact surface metallizations 8, 9 is preferably between 10 .mu.m and 500 .mu.m.
  • the production of thick chip contact surface metallizations is appropriate if they are to assume, for example, a heat buffer function.
  • FIG. 3 shows the further processing of an electronic component according to the invention according to FIG. 2 to form a chip module 200.
  • a substrate 20 has contact surfaces 21, 22, 23 on front and rear sides.
  • the electronic component is arranged on the contact surface 21 and mechanically connected to it by soldering, for example. If the electronic component has an electrical contact on its rear side, then an electrical contact is established via the connection.
  • the chip contact surface 8 is connected to a conductor traction structure 25, via which likewise an electrical contact is made with respect to a contact surface which is not closer to the figure or to a component.
  • the production of the trained Porterzug Weg 25, 26 takes place by covering the surface of the applied on the support electronic module with the insulating layer
  • a thin metal layer is applied over the entire surface of the insulating layer 24 and its openings introduced.
  • the thin metal layer may be formed by sputtering, evaporation or other methods. This consists e.g. from a 50 nm thick titanium layer and a 1 ⁇ m thick copper layer.
  • another, usually made of an insulating material existing photosensitive film is applied. This is exposed and developed according to the desired conductive structure. The exposure is e.g. using a mask that transfers the layout of the conductive structure to the film. In the process, those sections of the photographic film are sealed off by the mask, which forms the later conductor structure
  • the conductor traction structure which has a thickness of 20 ⁇ m to 200 ⁇ m, is grown by galvanic reinforcement.
  • the conductor pull structure 25, 26 can be made very thin, since this is only needed for producing the electrical connections between the respective contact surfaces. Any heat buffer functions or electrical resistances need not be taken into account by this procedure.
  • the still lying on the surface lenthe Fotofolie at the areas where no electrically conductive structure is to be formed removed. Finally, a differential etching takes place in which the entire surface of the thin metal layer is removed, so that only the desired autismzug poetic remains.
  • the advantage of the method according to the invention using the connection technology just described is that both the (rewiring) insulation layer 24 and the permanent insulation layer 7 contribute to the electrical insulation. For this reason, the insulating layer 24 can be formed much thinner compared to the prior art method, while still achieving the required withstand voltage.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines elektronischen Bausteins (100), bei dem eine Vielzahl an in einem Wafer angeordnete Chips (3) auf einer mit zumindest einer Chipkontaktfläche (4, 5) versehenen und passivierten Hauptseite mit einer Isolationsschicht (7) versehen werden. Die Isolationsschicht (7) im Bereich der zumindest einen Chipkontaktfläche (4, 5) jeweiliger Chips (3 ) wird mit Öffnungen (12) versehen. Die Chipkontaktflächen (4,5) der jeweiligen Chips (3) werden mit einer Chipkontaktflächenmetallisierung (8, 9) vorgegebener Dicke versehen, und die im Wafer angeordneten Chips werden (3) aus diesem vereinzelt.

Description

Beschreibung
Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
Die Erfindung betrifft ein Verfahren zum Herstellen eines e- lektronischen Bausteins sowie einen elektronischen Baustein.
Ein elektronischer Baustein umfasst üblicherweise einen Trä- ger oder ein Substrat, auf dem eine strukturierte Metallschicht mit Metall- oder Kontaktflächen aufgebracht ist. Auf manchen der Kontaktflächen sind jeweils ein oder mehrere Bauelemente, z.B. ein Halbleiterchip oder passives Bauelement, aufgebracht. Das oder die Bauelemente sind über ein Verbin- dungsmittel, in der Regel ein Lot, mit der jeweiligen Kontaktfläche verbunden. Sofern eines der Bauelemente einen Rückseitenkontakt, d.h. einen dem Träger oder Substrat zugewandten Kontakt aufweist, so wird durch das Verbindungsmittel nicht nur eine mechanische, sondern auch eine elektrische Verbindung zu der jeweiligen Kontaktfläche hergestellt. Bei der elektrischen Kontaktierung weisen zumindest manche der Bauelemente jeweils eine Anzahl an Kontaktflächen auf ihrer von dem Träger abgewandten Oberseite auf. Die elektrische Verbindung zwischen den Kontaktflächen untereinander und/oder einer der Kontaktflächen der Metallschicht wird üblicherweise unter Verwendung von Bonddrähten realisiert.
Alternativ ist die Herstellung von elektrischen Verbindungen zwischen den Kontaktflächen der Bauelemente und/oder einer Kontaktfläche der Metallschicht durch eine sog. planare Verbindungstechnologie möglich, bei der eine Oberfläche des Halbzeugs zunächst mit einer Isolationsschicht, z.B. einer Kunststofffolie aus einem isolierenden Material bedeckt wird. An den Stellen der Kontaktflächen werden Öffnungen in die I- solationsschicht eingebracht, um die Kontaktflächen freizulegen. Anschließend wird eine dünne Metallschicht durch Sput- tern, Aufdampfen und andere Verfahren zur Erzeugung dünner Kontaktschichten ganzflächig auf die Isolationsschicht und deren eingebrachte Öffnungen aufgebracht. Auf diese dünne Metallschicht wird eine weitere, in der Regel aus einem isolierenden Material bestehende lichtempfindliche Folie (sog. Fotofolie) aufgebracht. Die Fotofolie wird in einem weiteren Schritt entsprechend der gewünschten leitenden Struktur belichtet und entwickelt. Die nicht belichteten Abschnitte der Fotofolie lassen sich in einem weiteren Verfahrensschritt entfernen, so dass eine Freilegung der darunter befindlichen dünnen Metallschicht, genauer der Kupferoberfläche, erfolgt. Durch Eintauchen des vorbereiteten Halbzeugs in ein Elektrolytbad, insbesondere ein Kupfer-Elektrolytbad, wird durch galvanische Verstärkung eine ca. 20 μm bis 200 μm dicke Kupferschicht aufgewachsen. In einem sich daran anschließenden Schritt, der als Strippen der Fotofolie bezeichnet wird, wird die noch auf der Oberfläche befindliche Fotofolie an den Bereichen, an welchen keine elektrisch leitende Struktur ausgebildet werden soll, entfernt. Als letzter Schritt erfolgt ein sog. Differenzätzen, bei dem ganzflächig die aus Titan und Kupfer bestehende dünne Metallschicht entfernt wird, so dass lediglich die gewünschte leitfähige Struktur überbleibt. Die leitfähige Struktur, die auch als Kontaktleiterbahnstruktur bezeichnet wird, ist üblicherweise aus Kupfer ausgebildet, wobei die Schichtdicke im Bereich von 20 μm bis 500 μm liegt.
Elektronische Module, die in planarer Verbindungstechnologie gefertigt sind, weisen den Vorteil auf, dass die Höhe eines fertig gestellten elektronischen Moduls im Vergleich zu e- lektronischen Modulen mit herkömmlichen Bonddrähten wesentlich geringer ist.
Die planare Verbindungstechnologie weist jedoch auch eine Reihe von Nachteilen auf. Die Erzeugung der Kontaktleiterbahnstruktur erfolgt häufig über einen Laserablationsprozess . Dieser ist sehr kostenintensiv und verursacht Laserschmauch- bildung, mit der Folge eines notwendigen aufwendigen Reinigungsverfahrens. Es können sich Anschmelzzonen unterschiedlicher Fokuslagen ausbilden, auch sind Delaminationen an Grenzflächen beobachtet worden. Unter Umständen erfolgt durch den Laserablationsprozess die restlose Entfernung gegebenenfalls vorhandener Füllstoffe und beteiligter Harzmaterialien der Isolationsschicht. Zeitweilig wurde auch die Schädigung der Chipkontaktflächen der Bauelemente festgestellt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines insbesondere planaren elektronischen Bausteins anzugeben, welches eine einfachere und kostengünstigere Fertigung eines elektronischen Bausteins ermöglicht, bei welchem gleichzeitig die Ausbeute erhöht ist. Weiter soll ein elektronischer Baustein angegeben werden, der kostengünstig herstellbar ist und eine hohe Zuverlässigkeit aufweist.
Diese Aufgaben werden durch die Merkmale der unabhängigen Pa- tentansprüche gelöst. Vorteilhafte Ausführungen ergeben sich jeweils aus den abhängigen Patentansprüchen.
Bei einem erfindungsgemäßen Verfahren zum Herstellen eines, insbesondere planaren, elektronischen Bausteins, werden eine Vielzahl an in einem Wafer angeordnete Chips auf einer mit zumindest einer Chipkontaktfläche versehenen und passivierten Hauptseite mit einer Isolationsschicht versehen. Die Isolationsschicht wird im Bereich der zumindest einen Chipkontaktfläche jeweiliger Chips mit Öffnungen versehen. Die Chipkon- taktflächen der jeweiligen Chips werden mit einer Chipkon- taktflächenmetallisierung vorgegebener Dicke versehen. Schließlich werden die im Wafer angeordneten Chips aus diesem vereinzelt .
Im Gegensatz zu dem eingangs beschriebenen Herstellungspro- zess eines planaren elektronischen Bausteins schlägt die Erfindung vor, die Chipkontaktflächenmetallisierungen (und bevorzugt nur diese) bereits auf Waferebene zu erstellen. Diese Vorgehensweise bringt den Vorteil mit sich, dass zum einen die Beschichtung mit der Isolationsschicht im planaren Zustand durch einfache und gängige Beschichtungsverfahren erfolgen kann. Ferner kann das Aufbringen der Chipkontaktflächenmetallisierungen unter Verwendung galvanischer Verfahren erfolgen, wobei hinsichtlich der Dicken der Chipkontaktflä- chenmetallisierungen nahezu keine Grenzen gesetzt sind.
Die Isolationsschicht, die auf die im Waferverbund angeordne- ten Chips aufgebracht wird, stellt eine permanente Isolationsschicht dar, welche vor dem Vereinzeln der Chips aus dem Waferverbund nicht entfernt wird. Vielmehr kann diese permanente Isolationsschicht mit ihren Eigenschaften vorteilhafter Weise im Rahmen der Erstellung planarer Kontaktleiterbahn- Strukturen vorteilhaft verwendet werden. So ist nach dem Aufbringen eines Chips auf ein entsprechend vorbereitetes Substrat die Verwendung dünnerer (Umverdrahtungs-) Isolationsschichten möglich, wobei der eingangs erwähnte Prozess der Erstellung der Kontaktleiterbahnstruktur auf einfachere und schnellere Weise durchgeführt werden kann.
Erst nach dem Vereinzeln der Chips aus dem Waferverbund werden diese auf einen Träger oder auf ein Substrat aufgebracht und der eingangs beschriebenen weiteren planaren Verbindungs- technologie unterzogen. Der Vorteil hierbei ist, dass mit dünnen (Umverdrahtungs-) Isolationsschichten gearbeitet werden kann, da durch den im Rahmen des planaren Leiterstruktur- Erzeugungsprozesses lediglich geringe Dicken der Metallschicht erzeugt werden brauchen. Die Verwendung dünner (Um- verdrahtungs-) Isolationsschichten erlaubt es hierbei, den La- serablationsprozess in kürzerer Zeit durchzuführen, da im Vergleich zum Stand der Technik eine geringere Schichtdicke an (Umverdrahtungs-) Isolationsmaterial abgetragen zu werden braucht. Darüber hinaus können die im Stand der Technik mit dem Laserablationsprozess verbundenen Nachteile nahezu vollkommen eliminiert werden, da der empfindliche Chip einerseits durch die erzeugten Chipkontaktflächenmetallisierungen und andererseits die beim Vereinzeln auf den Chips verbleibende Isolationsschicht bereits geschützt ist.
Zweckmäßigerweise wird als Isolationsschicht ein fotosensitives Material, insbesondere umfassend ein Polyimid, Benzocyc- lobutene BCB oder ein Epoxyd-Resist, verwendet. Die Verwen- dung eines fotosensitiven Materials als Isolationsschicht macht es im Rahmen der Bearbeitung der Chips auf Waferebene entbehrlich, zur Strukturierung und Ausbildung der Öffnungen im Bereich der vorgesehenen Chipkontaktflächenmetallisierun- gen entsprechende zusätzliche Fotoschichten aufzubringen.
Hierdurch kann der Herstellungsprozess weiter vereinfacht und hinsichtlich der Kosten optimiert werden.
Die Isolationsschicht kann beispielsweise durch Aufschleu- dern, Aufsprühen, Tauchen, Roller-Coating oder einen Lami- nierprozess auf den Wafer aufgebracht werden.
Die Schichtdicke der Isolationsschicht kann zwischen 10 μm und 500 μm, je nach Anwendungsfall, gewählt werden. Die Er- zeugung dicker Chipkontaktflächenmetallisierungen bringt den Vorteil mit sich, dass die Chipkontaktflächenmetallisierungen bei ausreichend großer Dicke selbst als Wärmepuffer ausgebildet werden können, was beispielsweise in einem Anwendungsfall, in dem der Chip einen Leistungshalbleiterchip dar- stellt, von Vorteil sein kann.
Die Isolationsschicht kann aus einer einzelnen oder mehreren Schichten gebildet werden. Die Verwendung mehrerer Schichten kann beispielsweise dann von Vorteil sein, wenn dicke Chip- kontaktflächenmetallisierungen ausgebildet werden sollen. So kann vor dem Aufbringen der fotosensitiven isolierenden Schicht zumindest eine weitere, bevorzugt isolierende Eigenschaften aufweisende Schicht auf die mit der zumindest einen Chipkontaktfläche versehenen und passivierten Hauptseite auf- gebracht werden.
Die Isolationsschicht kann alternativ durch einen Lack ausgebildet werden. Der Lack kann beispielsweise durch Einsatz eines datengesteuerten Druckverfahrens (z.B. unter Verwendung eines Injekt-Druckers) bereits in strukturierter Form auf den Wafer aufgebracht werden. Hierbei kommen insbesondere hoch isolierende Lacke zum Einsatz. In einer weiteren Ausbildung ist vorgesehen, dass vor dem Aufbringen der Isolationsschicht der Wafer auf eine haftende Oberfläche eines Trägers aufgebracht und die Chips entlang vorgegebener Vereinzelungspfade voneinander getrennt werden, so dass beim Aufbringen der Isolationsschicht auf die Seitenkanten der Chips mit dem Material der Isolationsschicht bedeckt werden. Hierdurch ist im Weiteren sichergestellt, dass ein aus dem Waferverbund vereinzelter Chip an sämtlichen O- berflächen und Seitenkanten dieselbe Dicke der Isolations- schicht aufweist. Diese Eigenschaft kommt einem nachgeschalteten Verfahren zur Erzeugung einer planaren Kontaktleiterbahnstruktur zugute, da mit dünnen Isolationsschichten gearbeitet werden kann.
Beim Trennen der Chips wird in einer weiteren Ausführungsform an deren Seitenkanten jeweils eine schräg verlaufende Flanke erzeugt, um das Aufbringen der Isolationsschicht zu erleichtern .
Es ist weiter vorgesehen, dass zum Einbringen der Öffnungen in die (permanente) Isolationsschicht eine Belichtung der I- solationsschicht unter Verwendung einer Maske erfolgt. Alternativ kann das Einbringen der Öffnungen in die Isolationsschicht unter Verwendung eines gesteuerten Laserbelichtungs- Systems erfolgen. Das Einbringen der Öffnungen in die Isolationsschicht kann auch unter Verwendung eines Laserablations- verfahrens, eines Plasmaverfahrens oder durch ein nasschemisches Ätzverfahren erfolgen. Die Erzeugung der Öffnungen in der permanenten Isolationsschicht kann damit unter Verwendung bekannter Herstellungsprozesse erfolgen. Die letztgenannten
Verfahren bieten sich beispielsweise dann an, wenn die Isolationsschicht aus einem nicht fotosensitiven Material besteht. Die Anwendung von Plasma- oder Ätzverfahren benötigt dabei eine angepasste Ätzresiststrukturierung, wobei die entspre- chenden Verfahrensschritte aus dem Stand der Technik hinlänglich bekannt sind. Gemäß einer weiteren Ausbildung des Verfahrens werden bei einem Chip, der eine Mehrzahl an Chipkontaktflächenmetallisie- rungen aufweist, die Chipkontaktflächenmetallisierungen unterschiedlich dick erzeugt, wobei die Verfahrensschritte ent- sprechend der Anzahl an unterschiedlichen Schichtdicken von Chipkontaktflächenmetallisierungen wiederholt werden. Soll ein elektronisches Bauelement mit unterschiedlich dicken Chipkontaktflächenmetallisierungen erzeugt werden, so wird damit vorgeschlagen, zunächst eine Isolationsschicht auf den Waferverbund aufzubringen, der der geringsten Dicke der Chipkontaktflächenmetallisierungen entspricht. Dabei können Öffnungen wahlweise lediglich an denjenigen Chipkontaktflächen vorgesehen werden, an denen eine Chipkontaktflächenmetalli- sierung dieser ersten Dicke erstellt werden soll. Hernach schließt sich das galvanische Erzeugen der entsprechenden
Chipkontaktflächenmetallisierungen an. In einem nächsten Verfahrensschritt wird eine weitere, zweite Isolationsschicht auf die Waferoberfläche aufgebracht. Es werden nunmehr Öffnungen an den Chipkontaktflächen erzeugt, an denen eine Chip- kontaktflächenmetallisierung der Dicke erzeugt werden soll, welche den Dicken der ersten und zweiten Isolationsschicht entspricht. Dieses Vorgehen kann in entsprechender Weise für weitere, noch dickere Chipkontaktflächenmetallisierungen beliebig wiederholt werden. Bei dieser Ausführungsform ist es zweckmäßig, wenn im Weiteren bis auf die erste Isolationsschicht sämtliche Isolationsschichten entfernt werden, um die spätere weitere Verarbeitung in einem planaren Verbindungs- prozess zu vereinfachen.
Ein mit dem erfindungsgemäßen Verfahren hergestellter elektronischer Baustein wird bevorzugt in einem Chipmodul verwendet, welches in planarer Verbindungstechnologie mit weiteren Bauelementen und/oder einem Substrat elektrisch verbunden wird.
Ein erfindungsgemäßer elektronischer Baustein umfasst einen Chip, der auf einer passivierten Hauptseite mit zumindest einer Chipkontaktfläche versehen ist, auf welcher Hauptseite eine Isolationsschicht vorgesehen ist, welche im Bereich der zumindest einen Chipkontaktfläche jeweils eine Öffnung aufweist, wobei in den Öffnungen der Isolationsschicht die Chipkontaktflächen mit einer Chipkontaktflächenmetallisierung vorgegebener Dicke versehen sind.
Ein derartiger elektronischer Baustein lässt sich, wie vorher beschrieben, kostengünstig herstellen und insbesondere zur weiteren Verarbeitung in planarer Verbindungstechnologie ver- wenden. Dabei kann ein derart vorbearbeiteter elektronischer Baustein im Vergleich zu herkömmlichen Chips kostengünstiger zu Modulen weiterverarbeitet werden. Ein erfindungsgemäßer elektronischer Baustein kann insbesondere mit Wärmepufferzonen in Gestalt der Chipkontaktflächenmetallisierungen ausge- bildet sein, welche sich im Rahmen der planaren Verbindungstechnologie schwer oder nur mit hohem Kostenaufwand realisieren lassen.
In einer weiteren Ausbildung sind die Seitenkanten des Chips mit der Isolationsschicht versehen. Es kann weiter vorgesehen sein, dass die Seitenkanten des Chips eine schräg verlaufende Flanke aufweisen, wodurch das weitere Aufbringen der im Rahmen des planaren Verbindungsprozesses vorgesehenen Isolationsschicht erleichtert wird. Insbesondere können hierdurch Schwachstellen im Bereich der Spannungsfestigkeit vermieden werden .
Die Isolationsschicht umfasst zweckmäßigerweise ein fotosensitives Material, insbesondere umfassend ein Polyimid, Benzo- cyclobutene BCB oder ein Epoxyd-Resist .
Die Isolationsschicht kann alternativ durch einen Lack gebildet sein.
Die Dicke der Chipkontaktflächenmetallisierung eines erfindungsgemäßen Bausteins ist zwischen 10 μm und 500 μm. Grundsätzlich lassen sich auch noch dickere Chipkontaktflächenmetallisierungen erzeugen. Die Isolationsschicht kann in einer weiteren Ausbildung aus einer einzelnen oder mehreren Schichten gebildet sein.
Der Chip kann eine Mehrzahl an Chipkontaktflächenmetallisie- rungen aufweisen, die eine unterschiedliche Dicke aufweisen können .
In einer konkreten Ausbildung ist der Chip ein Leistungshalb- leiterchip, bei dem eine Chipkontaktfläche einen Steueran- schluss und eine andere Chipkontaktfläche einen Lastanschluss ausbildet, wobei die Chipkontaktflächenmetallisierung des Lastanschlusses größer ist als die des Steueranschlusses. In einer weiteren konkreten Ausbildung kann der Chip ein Logik- chip oder ein LED (Leuchtdioden) -Chip sein.
Die Erfindung wird nachfolgend näher anhand der Figuren erläutert. Es zeigen:
Fig. 1 eine schematische Querschnittsdarstellung durch eine Mehrzahl an in einem Wafer angeordneten Chips nach dem Aufbringen einer Isolationsschicht und dem Ausbilden von Chipkontaktflächenmetallisierungen,
Fig. 2 ein erfindungsgemäßes elektronisches Bauelement, und
Fig. 3 ein elektronisches Modul, bei welchem ein erfindungsgemäßes elektronisches Bauelement in planarer Verbindungstechnologie kontaktiert ist.
Fig. 1 zeigt in einer schematischen Darstellung einen Querschnitt beispielhaft dreier, nebeneinander in einem Waferver- bund 1 angeordneter Chips. Die Chips 3 sind hierbei auf einem Träger 2, z.B. einer mit einer haftenden Oberfläche versehenen Sägefolie, angeordnet. Die Verbindung des Trägers 2 mit dem Wafer erfolgt hierbei, vor dem Vereinzeln der Chips 3 aus dem Waferverbund 1. Jeder der Chips 3 weist auf einer dem Träger 2 abgewandten Hauptseite beispielhaft zwei Chipkontaktflächen 4, 5 auf. Diese Hauptseiten sind, wie bei der Verarbeitung von Wafern üblich, mit einer Passivierungsschicht 6 versehen. In bekannter Weise liegen die von dem Chip 3 abgewandten Oberflächen der Chipkontaktflächen 4, 5 und der Passivierungsschicht 6 in etwa in einer Ebene.
Vorbereitend zum Aufbringen einer Isolationsschicht 7 auf die Oberfläche der Chips 3 werden diese optional - auf dem Träger 2 haftend - voneinander getrennt. Die Breite jeweiliger entsprechender Trennlinien zwischen zwei benachbarten Chips 3 ist in Fig. 1 mit bi bezeichnet. Das Durchtrennen kann bei- spielsweise durch einen Sägevorgang erfolgen, welcher zwei benachbarte Chips 3 vollständig voneinander trennt, so dass hierdurch eine geringe Ausnehmung 10 in dem Träger 2 entsteht.
Anschließend werden die Chips 3 mit der Isolationsschicht 7 versehen. Aufgrund der zwischen zwei benachbarten Chips 3 entstandenen Gräben werden hierbei nicht nur die parallel zu dem Träger 2 ausgebildeten Oberflächen der Chips 3, sondern auch die Seitenkanten 11 bzw. Flanken der Chips 3 mit der I- solationsschicht 7 bedeckt. Die Isolationsschicht 7 kann durch Aufschleudern, Aufsprühen, Taucher, Roller-Coating oder einen Laminierprozess erfolgen. Sofern die Isolationsschicht durch einen Lack ausgebildet ist, kann dieser auch durch ein strukturiertes, drucktechnisches Verfahren aufgebracht wer- den.
Die Dicke der Isolationsschicht 7 richtet sich nach der Dicke zu erzeugender Chipkontaktflächenmetallisierungen 8, 9.
Bevorzugt wird ein fotosensitives Material für die Isolationsschicht 7 verwendet. Dies kann beispielsweise ein fotosensitives Polyimid, fotosensitives Benzocyclobuten BCB oder ein fotosensitives Epoxyd-Resist sein. Hierdurch kann die Struk- turierung der Isolationsschicht durch bekannte Fototechniken erfolgen. So kann beispielsweise eine Belichtung über Maskentechnologien oder über Daten geführte Laserbelichtungssyteme erfolgen, so dass in beiden Fällen hoch präzise Öffnungs- Strukturen erzeugbar sind. Hierdurch werden im Bereich der
Chipkontaktflächen 4, 5 entsprechende Öffnungen in der Isolationsschicht 7 ausgebildet.
Werden nicht fotosensitive Isolationsmaterialien für die Iso- lationsschicht 7 verwendet, so bieten sich zur Strukturierung insbesondere ein Laserablationsverfahren, ein Plasmaverfahren oder auch ein nasschemisches Ätzverfahren an. Die Anwendung von Plasma- oder Ätzverfahren benötigt vorab eine angepasste Ätzresiststrukturierung.
Nach dem Ausbilden von Öffnungen 12 im Bereich der Chipkontaktflächen 4, 5 in der Isolationsschicht 7 können durch einen Galvanisierprozess die Chipkontaktflächenmetallisierungen 8, 9 im Bereich der Chipkontaktflächen 4, 5 ausgebildet wer- den.
Das Ausbilden der Chipkontaktflächen 8, 9 erfolgt hierbei auf Waferebene. Der Vorteil des vorgeschlagenen Verfahrens besteht darin, dass das Aufbringen der Isolierschicht 7 in pla- narem Zustand durch einfache und gängige Beschichtungsverfahren erfolgen kann, wodurch dieses sehr kosteneffizient ist. Eine breitgefächerte Auswahl an Isolationsmaterialien ermöglicht eine Anpassung an nachgeschaltete Kontaktierungsverfahren vereinzelter elektronischer Bauelemente.
Durch das vorherige Einsägen, welches insbesondere auch schräg unter Verwendung eines sog. V-förmigen Sägeblattes, erfolgen kann, kann insbesondere auch an den kritischen Seitenkanten der Chips auf Waferlevelebene eine Isolierung er- folgen. Dies kann durch Lackauftrag oder durch den Einsatz von Isolierfolien erreicht werden, welche beispielsweise durch einen Vakuumlaminierprozess aufgebracht werden. Durch Mehrfachbeschichtungen können unterschiedliche Schichtdicken der Chipkontaktflächenmetallisierungen erzielt werden, wodurch sich beispielsweise Wärmepuffer durch dicke Chipkontaktflächenmetallisierungen ausbilden lassen. Die Strukturie- rung kann in hoher Präzision auch für Feinstrukturierung ausgeführt werden.
Insbesondere entfällt bei späterer Umverdrahtung auf einer Leiterplatte oder zu einem Chipmodul die Anwendung eines au- tomatisch-optischen Inspektionssystems zur Positionsbestimmung der Bauelemente, wodurch sich eine Strukturierung, d.h. die Erzeugung der Öffnungen in der Isolationsschicht, kostengünstig realisieren lässt.
Nach dem Erzeugen der Chipkontaktflächenmetallisierungen 8, 9 werden die noch im Waferverbund 1 vorliegenden Chips 3 vereinzelt. Dies erfolgt beispielsweise durch einen Sägevorgang, wobei hierbei die an den Flanken 11 der Chips 3 aufgebrachten Isolationsschichten nach Möglichkeit nicht beeinträchtigt werden. Eine Trennung zweier benachbarter Chips 3 erfolgt damit im Bereich der eine Breite b2 aufweisenden Trennlinie.
Der hieraus resultierende elektronische Baustein 100, welcher im Weiteren noch von dem Träger 2 abgelöst wird, ist in Fig. 2 dargestellt. Der elektronische Baustein 100 weist in diesem Ausführungsbeispiel zwei gleich dicke Chipkontaktflächenmetallisierungen 8, 9 auf. Dies ist jedoch nicht zwingend. Durch eine mehrfache, sequentielle Durchführung des vorher beschriebenen Verfahrens lassen sich unterschiedlich dicke Chipkontaktflächenmetallisierungen erstellen. Die Schichtdicke der Chipkontaktflächenmetallisierungen 8, 9 beträgt dabei bevorzugt zwischen 10 μm und 500 μm. Die Erzeugung dicker Chipkontaktflächenmetallisierungen bietet sich dann an, wenn diese beispielsweise eine Wärmepufferfunktion übernehmen sol- len.
Fig. 3 zeigt die Weiterverarbeitung eines erfindungsgemäßen elektronischen Bausteins gemäß Fig. 2 zu einem Chipmodul 200. Hierbei ist die eingangs beschriebene planare Verbindungstechnologie angewendet worden. Ein Substrat 20 weist im Ausführungsbeispiel auf Vorder- und Rückseite Kontaktflächen 21, 22, 23 auf. Der elektronische Baustein ist auf der Kontakt- fläche 21 angeordnet und beispielsweise durch Löten mit dieser mechanisch verbunden. Sofern der elektronische Baustein auf seiner Rückseite einen elektrischen Kontakt aufweist, so wird über die Verbindung auch hier ein elektrischer Kontakt hergestellt. Eine elektrische Verbindung der Chipkontaktflä- chenmetallisierung 9 mit der Kontaktfläche 22 des Substrats
20 erfolgt über eine Leiterzugstruktur 26, die auf einer (Um- verdrahtungs-) Isolationsschicht 24 des Chipmoduls 200 verläuft. Die Chipkontaktfläche 8 ist mit einer Leiterzugstruktur 25 verbunden, über welche ebenfalls ein elektrischer Kon- takt zu einer in der Figur nicht näher ersichtlichen Kontaktfläche oder zu einem Bauelement erfolgt.
Die Herstellung der ausgebildeten Leiterzugstruktur 25, 26 erfolgt durch das Bedecken der Oberfläche des auf dem Träger aufgebrachten elektronischen Moduls mit der Isolationsschicht
24. An den Stellen der Kontaktflächenmetallisierungen 8, 9 werden Öffnungen in die (Umverdrahtungs-) Isolationsschicht 24 eingebracht, um diese freizulegen. Anschließend wird eine dünne Metallschicht ganzflächig auf die Isolationsschicht 24 und deren eingebrachte Öffnungen aufgebracht. Die dünne Metallschicht kann durch Sputtern, Aufdampfen oder andere Verfahren erzeugt sein. Diese besteht z.B. aus einer ca. 50 nm dicken Titanschicht und einer ca. 1 μm dicken Kupferschicht. Auf diese dünne Metallschicht wird dann eine weitere, in der Regel aus einem isolierenden Material bestehende lichtempfindliche Folie aufgebracht. Diese wird entsprechend der gewünschten leitenden Struktur belichtet und entwickelt. Die Belichtung erfolgt z.B. unter Verwendung einer Maske, mit der das Layout der leitenden Struktur auf die Folie übertragen wird. Dabei werden diejenigen Abschnitte der Fotofolie durch die Maske abgeschottet, welche die spätere Leiterzugstruktur
25, 26 ausbilden sollen. Die nicht belichteten Abschnitte der Fotofolie lassen sich entfernen, so dass eine Freilegung der darunter befindlichen dünnen Metallschicht erfolgt. Durch das Eintauchen des vorbereiteten Halbzeugs in ein Elektrolytbad insbesondere ein Kupfer-Elektrolytbad, wird durch galvanische Verstärkung die Leiterzugstruktur aufgewachsen, die eine Di- cke von 20 μm bis 200 μm aufweist.
Aufgrund der bereits vorgenommenen Erzeugung der Chipkontakt- flächenmetallisierungen 8, 9 kann die Leiterzugstruktur 25, 26 sehr dünn ausgebildet werden, da diese lediglich noch zum Herstellen der elektrischen Verbindungen zwischen jeweiligen Kontaktflächen benötigt wird. Eventuelle Wärmepufferfunktionen oder elektrische Widerstände müssen durch dieses Verfahren nicht mehr berücksichtigt werden. In einem sich daran anschließenden Schritt wird die noch auf der Oberfläche befind- liehe Fotofolie an den Bereichen, an welchen keine elektrisch leitende Struktur ausgebildet werden soll, entfernt. Schließlich erfolgt ein Differenzätzen, bei dem ganzflächig die dünne Metallschicht entfernt wird, so dass lediglich die gewünschte Leiterzugstruktur überbleibt.
Der Vorteil des erfindungsgemäßen Verfahrens unter Verwendung der soeben beschriebenen Verbindungstechnologie besteht darin, dass sowohl die (Umverdrahtungs-) Isolationsschicht 24 als auch die permanente Isolationsschicht 7 zur elektrischen Iso- lation beitragen. Aus diesem Grund kann die Isolationsschicht 24 im Vergleich zu Verfahren gemäß dem Stand der Technik wesentlich dünner ausgebildet werden, wobei dennoch die geforderte Spannungsfestigkeit erzielt wird. Durch das dünnere Ausbilden der Isolationsschicht 24 lässt sich ein leichteres Abformen, d.h. Aufbringen der Isolationsschicht 24 auf die dreidimensional verformte Oberfläche des Halbzeugs bewirken. Hierdurch kann das Aufbringen der Isolationsschicht 24 mit einer hohen Zuverlässigkeit erfolgen, wobei insbesondere auch die kritischen Kanten und Ecken die geforderte Spannungsfes- tigkeit ohne Weiteres erreichen.

Claims

Patentansprüche
1. Verfahren zum Herstellen eines elektronischen Bausteins (100) , bei dem - eine Vielzahl an in einem Wafer angeordnete Chips (3) auf einer mit zumindest einer Chipkontaktfläche (4, 5) versehenen und passivierten Hauptseite mit einer Isolationsschicht (7) versehen werden, die Isolationsschicht (7) im Bereich der zumindest einen Chipkontaktfläche (4, 5) jeweiliger Chips (3) mit Öffnungen (12) versehen wird, die Chipkontaktflächen (4,5) der jeweiligen Chips (3) mit einer Chipkontaktflächenmetallisierung (8, 9) vorgegebener Dicke versehen werden, und - die im Wafer angeordneten Chips (3) aus diesem vereinzelt werden.
2. Verfahren nach Anspruch 1, bei dem als Isolationsschicht (7) ein photosensitives Material, insbesondere umfassend ein Polyimid, ein BCB (Benzocyclobutene) oder ein Epoxyd-Resist, verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, bei dem die Isolationsschicht (7) durch Aufschleudern, Aufsprühen, Tauchen, Roller- coating oder einen Laminierprozess aufgebracht wird.
4. Verfahren nach einem der vorherigen Ansprüche, bei dem die Schichtdicke der Isolationsschicht (7) zwischen 10 μm und 500 μm gewählt wird.
5. Verfahren nach einem der vorherigen Ansprüche, bei dem die Isolationsschicht (7) aus einer einzelnen oder mehreren Schichten gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Isolationsschicht (7) durch einen Lack gebildet wird.
7. Verfahren nach einem der vorherigen Ansprüche, bei dem vor dem Aufbringen der Isolationsschicht der Wafer auf eine haftende Oberfläche eines Trägers aufgebracht und die Chips (3) entlang vorgegebener Vereinzelungspfade voneinander getrennt werden, so dass beim Aufbringen der Isolationsschicht (7) auch die Seitenkanten der Chips mit dem Material der Isolationsschicht (7) bedeckt werden.
8. Verfahren nach Anspruch 7, bei dem beim Trennen der Chips (3) an deren Seitenkanten jeweils eine schräg verlaufende
Flanke erzeugt wird, um das Aufbringen der Isolationsschicht zu erleichtern.
9. Verfahren nach einem der Ansprüche 2 bis 8, bei dem zum Einbringen der Öffnungen (12) in die Isolationsschicht (7) eine Belichtung der Isolationsschicht (7) unter Verwendung einer Maske erfolgt.
10. Verfahren nach einem der Ansprüche 2 bis 8, bei dem das Einbringen der Öffnungen (12) in die Isolationsschicht (7) unter Verwendung eines gesteuerten Laserbelichtungssystems erfolgt .
11. Verfahren nach einem der Ansprüche 2 bis 8, bei dem das Einbringen der Öffnungen (12) in die Isolationsschicht (7) unter Verwendung eines Laserablationsverfahrens, eines Plasmaverfahrens oder durch ein nasschemisches Ätzverfahren erfolgt.
12. Verfahren nach einem der vorherigen Ansprüche, bei dem bei einem Chip (3) , der eine Mehrzahl an Chipkontaktflächen- metallisierungen (8, 9) aufweist, die Chipkontaktflächenme- tallisierungen unterschiedlich dick erzeugt werden, wobei die Verfahrensschritte entsprechend der Anzahl an unterschiedli- chen Schichtdicken von Chipkontaktflächenmetallisierungen (8,9) wiederholt werden.
13. Verwendung eines elektronischen Bausteins in einem Chipmodul, welches in planarer Verbindungstechnologie mit weiteren Bauelementen und/oder einem Substrat elektrisch verbunden wird.
14. Elektronischer Baustein, umfassend einen Chip (3), der auf einer passivierten Hauptseite mit zumindest einer Chipkontaktfläche (4, 5) versehen ist, auf welcher Hauptseite eine Isolationsschicht (7) vorgesehen ist, welche im Bereich der zumindest einen Chipkontaktfläche (4, 5) jeweils eine
Öffnung (12) aufweist, wobei in den Öffnungen der Isolationsschicht (7) die Chipkontaktflächen (4,5) mit einer Chipkon- taktflächenmetallisierung (8, 9) vorgegebener Dicke versehen sind.
15. Baustein nach Anspruch 14, bei dem die Seitenkanten (11) des Chips (3) mit der Isolationsschicht (7) versehen sind.
16. Baustein nach Anspruch 14 oder 15, bei dem die Seitenkan- ten (11) des Chips (3) eine schräg verlaufende Flanke aufweisen .
17. Baustein nach einem der Ansprüche 14 bis 16, bei dem die Isolationsschicht (7) ein photosensitives Material, insbeson- dere umfassend ein Polyimid, ein BCB (Benzocyclobutene) oder ein Epoxyd-Resist, umfasst.
18. Baustein nach einem der Ansprüche 14 bis 17, bei dem die Isolationsschicht (7) durch einen Lack gebildet ist.
19. Baustein nach einem der Ansprüche 14 bis 18, bei dem die Dicke der Chipkontaktflächenmetallisierung (8, 9) zwischen 10 μm und 500 μm ist.
20. Baustein nach einem der Ansprüche 14 bis 19, bei dem die Isolationsschicht (7) aus einer einzelnen oder mehreren Schichten gebildet ist.
21. Baustein nach einem der Ansprüche 14 bis 20, bei dem der Chip (3) eine Mehrzahl an Chipkontaktflächenmetallisierungen
(8, 9) aufweist, die eine unterschiedliche Dicke aufweisen können .
22. Baustein nach einem der Ansprüche 14 bis 21, bei dem der Chip (3) ein Leistungshalbleiterchip ist, bei dem eine Chipkontaktfläche (4) einen Steueranschluss und eine andere Chipkontaktfläche (5) einen Lastanschluss ausbildet, wobei die Chipkontaktflächenmetallisierung (9) des Lastanschlusses größer ist als die (8) des Steueranschlusses.
23. Baustein nach einem der Ansprüche 14 bis 21, bei dem der Chip (3) ein Logikchip oder ein LED-Chip ist.
EP08786207A 2007-07-31 2008-07-17 Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein Withdrawn EP2174348A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007035902A DE102007035902A1 (de) 2007-07-31 2007-07-31 Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
PCT/EP2008/059368 WO2009016041A1 (de) 2007-07-31 2008-07-17 Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein

Publications (1)

Publication Number Publication Date
EP2174348A1 true EP2174348A1 (de) 2010-04-14

Family

ID=39929589

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08786207A Withdrawn EP2174348A1 (de) 2007-07-31 2008-07-17 Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein

Country Status (7)

Country Link
US (1) US20100133577A1 (de)
EP (1) EP2174348A1 (de)
JP (1) JP2010534949A (de)
KR (1) KR20100059828A (de)
CN (1) CN101765912B (de)
DE (1) DE102007035902A1 (de)
WO (1) WO2009016041A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456803A (zh) * 2010-10-20 2012-05-16 展晶科技(深圳)有限公司 发光二极管封装结构
EP2747132B1 (de) * 2012-12-18 2018-11-21 IMEC vzw Verfahren zur Übertragung von Graphenfolie-Metall-Kontaktkügelchen eines Substrates zur Verwendung in einem Halbleitervorrichtungspaket
US10672664B2 (en) * 2016-03-01 2020-06-02 Infineon Technologies Ag Composite wafer, semiconductor device, electronic component and method of manufacturing a semiconductor device
DE102019130778B4 (de) 2018-11-29 2025-05-22 Infineon Technologies Ag Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist, sowie ein Verfahren zum Herstellen eines Package
CN110176447B (zh) * 2019-05-08 2024-10-11 上海芯体电子科技有限公司 表面组装元器件及其封装方法
US11881437B2 (en) * 2021-10-27 2024-01-23 Infineon Technologies Ag Embedded package with electrically isolating dielectric liner

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113252A (ja) * 1984-11-08 1986-05-31 Fujitsu Ltd 半導体装置
JPH01140652A (ja) * 1987-11-26 1989-06-01 Sharp Corp 立体型半導体装置
EP0330895B1 (de) * 1988-03-03 1994-12-14 Siemens Aktiengesellschaft Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten und Anordnung zur Durchführung desselben
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP2959186B2 (ja) * 1991-05-10 1999-10-06 サンケン電気株式会社 半導体装置の製造方法
JPH07142631A (ja) * 1993-11-16 1995-06-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2788375B1 (fr) * 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
JP2001176898A (ja) * 1999-12-20 2001-06-29 Mitsui High Tec Inc 半導体パッケージの製造方法
JP3456462B2 (ja) * 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
JP3664432B2 (ja) * 2000-05-18 2005-06-29 カシオ計算機株式会社 半導体装置およびその製造方法
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US20040130034A1 (en) * 2001-06-13 2004-07-08 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package
WO2002103784A1 (en) * 2001-06-16 2002-12-27 Oticon A/S Method for producing miniature amplifier and signal processing unit
JP3660918B2 (ja) * 2001-07-04 2005-06-15 松下電器産業株式会社 半導体装置及びその製造方法
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003282486A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびそれを用いた半導体装置
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10238444B4 (de) * 2002-08-22 2011-05-12 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung von vereinzelten monolithisch integrierten Halbleiterschaltungen
JP4763463B2 (ja) * 2003-02-28 2011-08-31 シーメンス アクチエンゲゼルシヤフト 基板とパワーエレクトロニクス素子を備えた装置およびその製造方法
DE10353677A1 (de) * 2003-11-17 2005-06-30 Siemens Ag Außenstromlose Kontaktierung
US7098544B2 (en) * 2004-01-06 2006-08-29 International Business Machines Corporation Edge seal for integrated circuit chips
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
JP2006303408A (ja) * 2004-09-09 2006-11-02 Seiko Epson Corp 電子装置及びその製造方法
JP4325571B2 (ja) * 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
DE102005041174A1 (de) * 2005-08-30 2007-03-15 Infineon Technologies Ag Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102005057401B4 (de) * 2005-11-30 2009-10-08 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
TWI349318B (en) * 2007-04-11 2011-09-21 Siliconware Precision Industries Co Ltd Stackable semiconductor device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2009016041A1 *

Also Published As

Publication number Publication date
JP2010534949A (ja) 2010-11-11
US20100133577A1 (en) 2010-06-03
CN101765912A (zh) 2010-06-30
KR20100059828A (ko) 2010-06-04
WO2009016041A1 (de) 2009-02-05
DE102007035902A1 (de) 2009-02-05
CN101765912B (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
DE69216502T2 (de) Elektrische Durchführungsstruktur und Herstellungsverfahren
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
EP2050131B1 (de) Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
WO2000021028A1 (de) Verfahren zur herstellung eines mikrotransponders
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
WO2009016041A1 (de) Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE102004009296B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
DE102019130405B4 (de) Hybrid-dielektrikum-schema in packages
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102020130617B4 (de) Halbleiterpackages mit elektrischen Umverteilungsschichten unterschiedlicher Dicken und Verfahren zu deren Herstellung
DE102020208591B4 (de) Modulares Verdrahtungshalbzeug, Verdrahtungsmodul und Verdrahtungsbauelement und Verfahren zur Herstellung derselben
DE102006009723A1 (de) Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
DE102013206597B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit seitlichen Anschlusspads
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102007036046A1 (de) Planares elektronisches Modul
DE102009027470A1 (de) Ausbilden einer Kontaktfläche auf einer Leiterplatte
DE102007044795B4 (de) Elektronisches Modul mit einem Bauelementstapel
EP1114457B1 (de) Verfahren zur herstellung von integrierten schaltkreisen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100115

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20101126

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: SIEMENS AKTIENGESELLSCHAFT

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 23/31 20060101AFI20150528BHEP

Ipc: H01L 21/683 20060101ALI20150528BHEP

Ipc: H01L 21/56 20060101ALI20150528BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20150702

INTG Intention to grant announced

Effective date: 20150707

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20151118