EP2732459A1 - Monolithische integrierte halbleiterstruktur - Google Patents

Monolithische integrierte halbleiterstruktur

Info

Publication number
EP2732459A1
EP2732459A1 EP12740874.8A EP12740874A EP2732459A1 EP 2732459 A1 EP2732459 A1 EP 2732459A1 EP 12740874 A EP12740874 A EP 12740874A EP 2732459 A1 EP2732459 A1 EP 2732459A1
Authority
EP
European Patent Office
Prior art keywords
layer
layers
semiconductor structure
structure according
optionally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP12740874.8A
Other languages
English (en)
French (fr)
Inventor
Bernadette Kunert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NASP III/V GmbH
Original Assignee
NASP III/V GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NASP III/V GmbH filed Critical NASP III/V GmbH
Priority to EP21020228.9A priority Critical patent/EP3893267A3/de
Publication of EP2732459A1 publication Critical patent/EP2732459A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3222—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials

Definitions

  • the invention relates to a monolithic integrated semiconductor structure, which are suitable for the formation of integrated semiconductor devices based on the group III / V elements on a silicon substrate, a process for its preparation and their uses
  • CMOS logic International metal oxide-semiconductor
  • Transistors are essentially resistors that are controlled by an external gate voltage.
  • the performance of integrated circuits has been improved by increasing miniaturization of the transistors and consequent increasing transistor density. Meanwhile, the individual structures of the transistor devices in the dimensions are so small that basic physical limits occur and further miniaturization does not improve the
  • Semiconductor materials is substantially higher than that of silicon and the efficiency or switching speed of n-channel transistors u.a. relevant to the
  • III / V semiconductor materials can be reduced, which in turn reduces the energy consumption and hence the thermal insulation in the integrated circuits
  • III / V semiconductor is optimal for integration on silicon is determined on the one hand by the fundamental properties of the semiconductor material, e.g. the electron mobility and the electronic band gap.
  • Arsenic is essential Component of many III / V semiconductor mixed crystals.
  • arsenic-containing materials Due to the high toxicity of arsenic, a possible use of arsenic-containing materials in large-scale industrial production requires expensive disposal of the arsenic-containing waste products.
  • Carrier substrate in the silicon chip technology specifies the underlying lattice constant.
  • most III / V high electron mobility semiconductor materials have a different lattice constant than silicon, which is usually larger. This difference in lattice constants leads to the epitaxial integration of III / V channel layers on silicon substrate
  • III / V buffer layers are necessary. These buffer layers are defined by a special sequence of different III / V
  • Buffer layer should not be too thick, so that the compatibility in the III / V integration on silicon to the current CMOS process is guaranteed.
  • Various buffer layers or adaptation layers are known, for example, from the document DE 103 55 357 A.
  • the invention is based on the technical problem of specifying an integrated monolithic semiconductor structure which integrates group III / V semiconductors on silicon substrates, fulfilling all electronic requirements while avoiding or reducing arsenic-containing wastes during production and optimizing adaptation of different lattice constants Silicon on the one hand and Group III / V semiconductors on the other.
  • the basis of the invention is a novel combination of existing semiconductor materials and their
  • the peculiarity of the invention lies in the realization of a phosphorus (P) -based and arsenic (As) -armen or As-free buffer layer, which at the same time by the
  • Addition of aluminum (Al) on the part of group III in the III / V semiconductor mixed crystal has the material property of a relatively large electronic band gap and on the buffer surface, the lattice constant of the n-channel layer with as low as possible
  • the invention has three decisive advantages over existing integration concepts:
  • Missing dislocations are epitaxially deposited on (001) silicon substrate.
  • the total layer thickness of the III / V buffer layer can thus be significantly reduced, which in turn is crucial for compatibility with the existing CMOS process. Furthermore, thinner layers are more cost effective in production.
  • Material of the n-channel layer is predominantly small, resulting in the interface between the buffer layer and the n-channel layer, a large hetero-offset in
  • N-channel material systems with optimal device properties often contain arsenic.
  • Channel layers are very thin compared to the buffer layer, so it is crucial to reduce especially the arsenic concentration in the thick buffer layers.
  • the application of a phosphorus-based buffer allows for the first time a significant reduction of arsenic-containing compound in industrial production. Thus, the cost of the expensive disposal of
  • This integration concept also exploits the fact that even thin (30-60 nm) boron-aluminum-gallium-nitride-phosphide ((BAlGa) (NP)) layers are defect-free and without crystal polarity disorder on exactly oriented (001) silicon Substrate can be deposited.
  • BAlGa boron-aluminum-gallium-nitride-phosphide
  • the first layer package (relaxation layer C) on the template preferably consists of different
  • Target grid constant for the integration of the channel layer corresponds.
  • Blocking layer may consist of one or more
  • BAlGaln (BAlGaln) (PSbN) consist of single layers of different composition. These (BAlGaln) (PSbN) layers should prevent mislocation from the first layer packet to the upper III / V layers (layer packet 2 and 3 as well as the channel layer). Here, the stress state of the individual layers is selectively varied. However, it should not be generated further mislocations, accordingly, this
  • the optimal band gap as well as the optimal hetero-offset for the integration of the channel layer is realized.
  • This last layer package can again consist of one or more (BAlGaln) (PSbNAs) layers. While the first two layer packages are arsenic-free, this last layer package may include a thin layer containing arsenic. This layer is however comparatively thin ( ⁇ 50nm), which gives the distinct advantage of this
  • the layers C), D) and E) can in. Their
  • compositions are selected with the proviso that the lattice constant of one of the layers D) and / or E) and / or the side facing away from the layer A) or B) of the layer C) substantially the lattice constants of
  • Layer A) is on layer B) or C)
  • the individual layers preferably have the following features.
  • the layer B) may have a thickness of 5-100 nm, in particular 30-80 nm, for example 60 nm, and / or a p- or n-doping concentration of 1 ⁇ 10 15 -1 ⁇ 10 21 cm -3 , in particular 1 ⁇ 10 15 -1 * 10 17 cm -3 , for example 3 * 10 15 cm -3 , preferably one of the following
  • it it is GaP.
  • w and / or u may be monotonically increasing or decreasing from the side facing layer A) or B) to the side facing away from layer A) or B) (if w and / or u on the layer A or B) facing side smaller or larger than on the
  • the term "monotonically increasing / decreasing” means in mathematical rigor "strictly monotonically increasing / decreasing", considered as a function of w and / or u in a direction of a location coordinate which is orthogonal to the surface of the layer A) or B). Examples are linear, exponential, or any other monotone function.
  • the term may also include functions in which the value of w and / or u may be partially constant depending on the location. An example of this is a (rising or falling) step function, which occurs when the layer C) is produced in partial layers. In principle, however, it is not excluded that w and / or u within the layer C) also has changing signs of the slope in subregions in a location-dependent concentration course.
  • the function w or u to pass through maxima or minima as a function of said spatial coordinate whose maximum and minimum values are also higher or lower than the values of w and u on the two sides of the
  • Layer C can be. However, it is also possible for the maximum or minimum values to be between the values of w and u on the two sides of the layer C). However, the layer C may also consist of a single layer having a constant composition.
  • the layer C) may consist of a plurality of partial layers, in particular 1-30
  • Partial layers preferably 2-10 partial layers
  • the layer C) may have a thickness of 1-500 nm, in particular 100-400 nm, for example 300 nm. Partial layers can each, equal or different, have a thickness of 5 to 500 nm, in particular 10 to 100 nm, for example 10 to 60 nm.
  • Examples are AlP v Sb w and Al y In u P or Al y In u P v Sb w
  • the latter layer is particularly recommended as penultimate
  • the layer D) will typically have a thickness of 1-150 nm and / or undoped and / or a p- or n-doping concentration of 10 15 -10 21 cm -3 . It may consist of a single layer or a plurality of
  • partial layers in particular 1-10 layers, preferably 2-5 layers, for example 2, be formed.
  • the layer thicknesses of partial layers can be in the range 1 to 150 nm, for example 5 to 100 nm.
  • Partial layers may have a thickness of 5-200 nm, in particular 10-100 nm or 10 to 50 nm. It can be 1 to 10, preferably 2 to 5, for example, 2, sublayers set up, of the same or different
  • composition and / or thickness of the sublayers may undoped and / or have a p or n-doping concentration of 10 15 -10 21 cm "3.
  • Layer E or its partial layers (same or
  • Doping if established, can be carried out with the elements Si, Te, S, Zn, Mg, Be and / or C.
  • Doping reagents for use in the methods described below are, for example, diethyltellurium,
  • the invention further includes a method of making a monolithic integrated
  • the layer F is grown epitaxially; on layer C) or D) or E) the layer F) is epitaxially grown.
  • One or more of the layers A), B), C), D), E), and / or F) may be p- or n-doped, but may also be undoped in particular.
  • a method according to the invention may comprise the following method steps: a substrate containing the layer A) is introduced into an epitaxy apparatus, in particular an organometallic-gas-phase epitaxy (MOVPE) apparatus, a carrier gas, preferably nitrogen or hydrogen, is carried along Educts in defined concentrations in accordance with predetermined composition of a layer A), B), C), D), and E), optionally F), or loaded their sub-layers, the loaded carrier gas is over the surface of a temperature in the range of 300 ° C to 800 ° C ,.
  • MOVPE organometallic-gas-phase epitaxy
  • Exposure duration are coordinated with the proviso that the semiconductor layer having a predetermined layer thickness on the surface of the substrate or the surface of the uppermost layer on the substrate
  • the layer C) can be grown in sub-layers and wherein between the growth of two sub-layers and / or after the growth of the last sub-layer, a baking of the substrate to 550 ° C to 750 ° C,
  • Trialkylgallium in particular triethylgallium (Ga (C2H 5 ) 3),
  • Ga (CH 3 ) 3 Ga starting material, diborane (B 2 H 6 ) or C 1 -C 5
  • Trialkylborane in particular triethylborane (B (021 * 5) 3) and
  • Tritertiarybutylborane and / or borane-amine adducts such as
  • Trialkylindium in particular trimethylindium (In (0 3) 3) as In-Edukt, phosphine (PH 3 ) and / or C1-C5 alkylphosphine, in particular tert-butylphosphine (TBP) (t- (C4 H9) -PH 2 ) as
  • P-Edukt arsine (AsH 3 ) and / or C1-C5 alkylarsine,
  • tertiarybutylarsine TSAs
  • t- (C 4 H 9) -AsH 2 t- (C 4 H 9) -AsH 2
  • / or trimethylarsine As (CH 3 ) 3
  • C 1 -C 5 trialkyl antimony in particular triethylantimone (Sb (C 2 H 5) 3) and / or trimethyl antimony (Sb (CH 3 ) 3 ) as Sb starting material
  • Sb (CH 3 ) 3 trimethyl antimony
  • Ammonia (NH 3), mono (C 1 -C 8) alkylhydrazine, in particular tertiarybutylhydrazine (t- (C 4 H 9) NH 2) and / or 1, 1-di (C 1-6)
  • alkylhydrazine in particular 1, 1-dimethylhydrazine
  • Educts for the doping are: diethyltellurium (DETe), dimethylzinc (DMZn) . , Diethylzinc (DEC),
  • the total pressure of carrier gas and educts can be in the range of 10 to 1000 hPa, in particular 50 to 500 hPa,
  • the ratio of the sum of the partial pressures of the educts to the partial pressure of the carrier gas is between l * 10E-6 to 0.5, and wherein the
  • the invention thus also includes a new one
  • organometallic group-V starting substances the
  • the invention relates to the use of a semiconductor structure according to the invention for the production of a III / V semiconductor device, such as a semiconductor device.
  • Example 1.1 Layer C
  • a CCS (close-couple showerhead) Cry-MOVPE plant from Aixtron is used.
  • the template to be used consists of a 60nm thick GaP on a (001) exactly oriented silicon substrate.
  • the template is stabilized at 675 ° C for 5 min under tertiary butyl phosphine (TBP)
  • the reactor pressure is 100 mbar
  • the wafer temperature for the growth of the relaxation layer (layer C)) is lowered to 500 ° C and the molar fluxes of Al, P and Sb are set for the separation of AlPSb im.
  • ALD atomic layer deposition
  • TMAl Trimethylaluminum
  • Triethyl antimony is 20 while the TESb / (TBP + TESb) ratio is adjusted so that in each layer the desired composition of the group V elements
  • Relaxation layer composed of 6 individual layers. The single layer thickness is 50nm each. Each layer is deposited in FME mode and then a bake step carried out. After heating, the wafer temperature is lowered again to 500 ° C and the mol flows for the next deposition process. The annealing takes place under a TBP stabilization, while the precursor TESb is switched only for deposition in the reactor. The annealing is carried out at a temperature of 675 ° C for 1min.
  • the six AlSbP monolayers have the following Sb concentration:
  • the template to be used consists of a 60 nm thick GaP on a (001) exactly-oriented silicon substrate.
  • the template is annealed at 675 ° C for 5 min under tertiary butyl phoshine (TBP) stabilization.
  • TBP tertiary butyl phoshine
  • the reactor pressure is 100 mbar
  • the total flow 48 1 / min and the TBP flux is 1E-3 mol / min. Reactor pressure and total flow are kept constant throughout the process.
  • the wafer temperature for the growth of the relaxation layer (layer C)) is lowered to 500 ° C and the molar flows of Al, P and Sb for the deposition of AlPSb in set.
  • ALD atomic layer deposition
  • TMA1 Trimethylaluminium
  • Triethyl antimony is 20 while the TESb / (TBP + TESb) ratio is adjusted so that in each layer the desired composition of the group V elements
  • the wafer temperature is lowered again to 500 ° C and the mol flows for the next deposition process.
  • the heating takes place a TBP stabilization, while the precursor TESb is switched only for the deposition in the reactor.
  • the annealing is carried out at a temperature of 675 ° C for 1min.
  • the template to be used consists of a 60nm thick GaP on a (001) exactly oriented silicon substrate.
  • the template is baked at 675 ° C for 5 min under tertiary butyl (TBP) stabilization.
  • TBP tertiary butyl
  • Reactor pressure is 100 mbar, the total flow 48 1 / min and the TBP flow is 1E-3 mol / min. Reactor pressure and
  • the wafer temperature for the growth of the relaxation layer (layer C)) is lowered to 500 ° C, and the molar flows of Al, In, P (or Sb) for the deposition of AllnPSb are adjusted.
  • Growth mode may be continuous, preferably by flow rate modulation epitaxy (FME) or atomic layer deposition (ALD). Accordingly, the sum of the group III mol flows, here TMA1 and
  • TIn Trimethylindium
  • TMAl / (TMAl + TMIn) ratio is adjusted to realize the desired composition of the Group III and Group V elements in each layer.
  • Relaxation layer composed of 6 individual layers. The single layer thickness is 50nm each. Each layer is deposited in FME mode and then a bake step is performed. After annealing, the wafer temperature is lowered again to 500 ° C and the mol flows for the next deposition process. The annealing takes place under a TBP stabilization, while the precursor TESb is switched only for deposition in the reactor. The annealing is carried out at a temperature of 650 ° C for 1min.
  • the six AlInP single layers have the following InKonzentration:
  • Example 2.1 Layer D, first variant
  • the wafer temperature is set at 575 ° C.
  • the TMAl mole flow is adjusted for a continuous growth mode (normal deposition) of 2 m / h at 575 ° C.
  • the TEB flow is adjusted to incorporate 2% boron.
  • the false-displacement blocking layer is composed of 2 layers sequentially deposited without growth interruption or a baking step.
  • the composition (percentages in each case based on 100% group III or group V elements) and layer thickness is as follows:
  • Example 2.2 Layer D, second variant
  • the false offset blocking layer is composed of 2 layers, which without
  • the group III atoms consist in this example only of indium.
  • TEB 1, 1 -Dimethylhydrazinf flow
  • composition and layer thickness is as follows:
  • Layer 1) faces the layer C).
  • the last layer package (the buffer layer) consists of a ternary AlPSb layer. With a thickness of 50nm.
  • the last layer package (the buffer layer) here consists of a ternary AlPSb layer according to Example 3.1 with a thickness of lOnm as the layer D) facing
  • composition AlAs 0 , 56Sb 0 , 44 Composition AlAs 0 , 56Sb 0 , 44.
  • the growth temperatures and reactor pressure and flow settings are identical to the parameters for the deposition of the misplacement blocking layer, but the growth rate is 1 ⁇ / h

Abstract

Die Erfindung betrifft eine monolithische integrierte Halbleiterstruktur enthaltend den folgenden Schichtaufbau: A) eine Trägerschicht auf Basis dotiertem oder undotiertem Si, B) optional einer Schicht mit der Zusammensetzung BxAlyGazNtPv, wobei x=0-0,1, y=0-1, z=0-1, t=0-0,1 und v=0,9-1, C) einer Relaxationsschicht mit der Zusammensetzung BxAlyGazInuPvSbw, wobei x=0-0,1, y=0-1, z=0-1, u=0-1, v=0-1 und w=0-1, wobei w und/oder u auf der der Schicht A) oder B) zugewandten Seite kleiner, gleich, oder größer als auf der der Schicht A) oder B) abgewandten Seite ist, und wobei v=1-w und/oder y=1-u-x-z, D) optional einer Schicht zur Blockierung von Fehlversetzungen mit der Zusammensetzung BxAlyGazInuPvSbwNt, wobei x=0-0,1, y=0-1, z=0-1, u=0-1, v=0-1, w=0-1 und t=0-0,1, E) optional einer Schicht zum Hetero-offset mit der Zusammensetzung BxAlyGazInuPvSbwNtAsr wobei x=0-0,1, y=0-1, z=0-1, u=0-1, v=0-1, w=0-1, t=0-0,1 und r=0-1, und F) ein beliebiges, vorzugsweise Gruppe III/V, Halbleitermaterial, oder eine Kombination von mehreren verschiedenen beliebigen Halbleitermaterialien, wobei die vorstehenden stöchiometrischen Indizes für alle Gruppe III Elemente in der Summe stets 1 ergeben und wobei die vorstehenden stöchiometrischen Indizes für alle Gruppe V Elemente in der Summe ebenfalls stets 1 ergeben.

Description

Monolithische integrierte Halbleiterstruktur
Gebiet der Erfindung
Die Erfindung betrifft eine monolithische integrierte Halbleiterstruktur, welche zur Bildung von integrierten Halbleiterbauelementen auf Basis der Gruppe III/V Elemente auf einem Siliziumsubstrat geeignet sind, ein Verfahren zu dessen Herstellung sowie deren Verwendungen
Hintergrund der Erfindung und Stand der Technik
Die Erfindung des integrierten Schaltkreises auf der Basis von Silizium und Siliziumdioxid hat in den letzten
Jahrzehnten eine enorme Entwicklung in der Mikrochip- Prozessor- Technologie bzw. Mikroelektronik ermöglicht. In einem integrierten Schaltkreis werden u.a. n-Kanal und p- Kanal-Transistoren für die Datenverarbeitung in der sogenannten CMOS-Logik (Englisch: Complementary metal- oxid-semiconductor) verschaltet. Transistoren sind im Wesentlichen Widerstände, die durch eine äußere Gate- Spannung gesteuert werden. In den letzten Jahrzehnten konnte die Leistung der integrierten Schaltkreise durch zunehmende Miniaturisierung der Transistoren und daraus folgend durch die steigende Transistordichte verbessert werden. Mittlerweile sind jedoch die einzelnen Strukturen der Transistor-Bauelemente in den Dimensionen so klein, dass grundlegende physikalische Grenzen auftreten und eine weitere Miniaturisierung zu keiner Verbesserung der
Schaltkreise führt.
BESTÄTIGUNGSKOPIE An dieser Stelle werden neben Silizium und Siliziumdioxid . inzwischen neue Materialien bei der Herstellung von integrierten Schaltkreisen eingesetzt, deren
physikalischen Eigenschaften zu einer Verbesserung der Funktionsweise führen.' U.a. wird auch der Einsatz von III/V Halbleitermaterialieri in der CMOS Technologie diskutiert .
Da die Elektronenmobilität von einigen III/V
Halbleitermaterialien wesentlich höher ist als die von Silizium und die Effizienz bzw. Schaltgeschwindigkeit von n-Kanal -Transistoren u.a. maßgeblich von der
Elektronenmobilität bestimmt wird, könnte der Einsatz von III/V Halbleitermaterialien als n-Kanalschichten zu einer wesentlichen Verbesserung der integrierten Schaltkreise führen. Desweiteren kann die Gate-Spannung durch die
Anwendung von III/V Halbleitermaterialien reduziert werden, was wiederum den Energieverbrauch und folglich die Wärmedi ss ipation in den integrierten Schaltkreisen
vermindert. Derzeit werden von verschiedenen Instituten, Universitäten und Firmen die Anwendung von III/V
Kanalschichten in der Silizium-Technologie untersucht.
Welcher III/V Halbleiter optimal für die Integration auf Silizium ist, wird einerseits durch die grundlegenden Eigenschaften des Halbleitermaterials bestimmt, wie z.B. die Elektronenmobilität und die elektronische Bandlücke.
Andererseits muss letztendlich die Kompatibilität zur Massenproduktion in der Silizium-Technologie
berücksichtigt werden. Arsen ist ein wesentlicher Bestandteil vieler III/V Halbleitermischkristalle.
Aufgrund der hohen Toxizität von Arsen erfordert eine mögliche Anwendung arsenhaltiger Materialien in einer groß- industriellen Produktion eine aufwendige Entsorgung der arsenhaltigen Abfallprodukte.
Bei der Integration von III/V Halbleitermaterialen auf Silizium basierte Schaltkreise wird üblicherweise mit dem Epitaxieverfahren gearbeitet. In diesem epitaktischen Abscheidungsverfähren spielen die Gitterkonstanten der kristallinen Halbleitermaterialien eine entscheidende Rolle. Das verwendete Siliziumsubstrat bzw. das
Trägersubstrat in der Silizium-Chip-Technologie gibt die zugrunde liegende Gitterkonstante vor. Die meisten III/V Halbleitermaterialien mit hoher Elektronenmobilität besitzen jedoch eine andere Gitterkonstante wie Silizium, die üblicherweise größer ist. Dieser Unterschied in den Gitterkonstanten führt bei der epitaktischen Integration von III/V-Kanalschichten auf Siliziumsubstrat zur
Ausbildung von Fehlversetzungen in der III/V- Halbleiterschicht . Diese Versetzungen sind
Kristalldefekte, die maßgeblich die elektronischen
Eigenschaften der Halbleiterschicht verschlechtern. Um eine optimale Materialqualität der III/V Kanalschichten zu gewährleisten, sind spezielle III/V- Pufferschichten notwendig. Diese Pufferschichten definieren sich durch eine spezielle Abfolgen von unterschiedlichen III/V
Halbleitermaterialien und/oder durch ein spezielles
Herstellungsverfahren. Des Weiteren darf diese
Pufferschicht nicht zu dick sein, damit die Kompatibilität in der III/V- Integration auf Silizium zum aktuellen CMOS- Prozess gewährleistet ist. Verschiedene Pufferschichten bzw. Anpassungsschichten sind beispielsweise aus der Literaturstelle DE 103 55 357 A bekann .
Technisches Problem der Erfindung
Der Erfindung liegt das technische Problem zu Grunde, eine integrierte monolithische Halbleiterstruktur anzugeben, welche Gruppe III/V Halbleiter auf Siliziumsubstrate integriert, und zwar unter Erfüllung aller elektronischen Anforderungen, unter Vermeidung oder Reduktion von Arsenhaltigen Abfällen während der Produktion sowie unter optimierter Anpassung unterschiedlicher Gitterkonstanten von Silizium einerseits und Gruppe III/V Halbleitern andererseits.
Grundzüge der Erfindung
Zur Lösung dieses technischen Problems lehrt die Erfindung Monolithische integrierte Halbleiterstruktur enthaltend den folgenden Schichtaufbau: A) eine Trägerschicht auf Basis dotiertem oder undotiertem Si, B) optional einer Schicht mit der Zusammensetzung BxAlyGazNtPv, wobei x=0-0,l, y=0-l, z=0-l, t=0-0,l und v=0,9-l C) einer
Relaxationsschicht mit der Zusammensetzung BxAlyGazInuPvSbw, wobei x=0-0,l, y=0-l, z=0-l, u=0-l, v=0-l und w=0-l, wobei w und/oder u auf der der Schicht A) oder B) zugewandten Seite kleiner, gleich, oder größer als auf der der Schicht A) oder B) abgewandten Seite ist und innerhalb der Relaxationsschicht variable oder konstant ist, und wobei v=l-w und/oder l=u+x+y+z, D) optional einer Schicht zur Blockierung von Fehlversetzungen mit der Zusammensetzung BxAlyGazInuPvSbwNt7 wobei x=0-0,l, y=0-l, z= 0-l, u=0-l,. v=0- 1, w=0-l und t=0-0,l, E) optional einer Schicht zum
Hetero-offset mit der Zusammensetzung BxAlyGa2InuPvSbwNtAsr wobei x=0-0,l, y=0-l, z=0-l, u=0-l, v=0-l, w=0-l, t=0-0,l und r=0-l, und F) ein beliebiges Gruppe III/V
Halbleitermaterial oder die Kombination von mehreren beliebigen Halbleitermaterialien, wobei die vorstehenden Indizes für alle Gruppe III Elemente in der Summe stets 1 ergeben und wobei die vorstehenden Indizes für alle Gruppe V Elemente in der Summe ebenfalls stets 1 ergeben.
Die Grundlage der Erfindung ist eine neuartige Kombination von vorhandenen Halbleitermaterialien und deren
Weiterentwicklungen, um eine optimale Pufferschicht bzw. Anpassungsschicht für die Integration von III/V
Bauelemente und insbesondere Kanalschichten auf
Siliziumsubstrat zu realisieren.
Die Besonderheit der Erfindung liegt in der Realisierung einer Phosphor (P) -basierten und Arsen (As ) -armen oder auch As-freien Pufferschicht, die zugleich durch die
Beimischung von Aluminium (Al) auf seitens der Gruppe III im III/V Halbleitermischkristall die Materialeigenschaft einer relativ großen elektronischen Bandlücke besitzt und auf der Pufferoberflache die Gitterkonstante der n- Kanalschicht mit möglichst geringer
Versetzungsdefektdichte aufweist . Die Erfindung weist drei entscheidende Vorteile gegenüber bestehender Integrationskonzepte auf:
1 . Die Gitterkonstanten von (AlGa) P und Silizium
unterschieden sich nur minimal. Dementsprechend können dünne (BAlGa) (NP) -Schichten mit niedriger Bor- oder
St ickstoff-Konzentration ohne die Ausbildung von
Fehlversetzungen epitaktisch auf (001) Siliziumsubstrat abgeschieden werden. Verfahrenstechnische
Herausforderungen bei der monolithischen Verbindung von III/V Halbleitermischkristallen und Silizium aufgrund der unterschiedlichen Kristalleigenschaften beider
Materialien, wie z.B. atomare Bindungseigenschaften und Gitterbasis, werden bei dem Wachstum dieser ersten dünnen III/V Halbleiterschicht gelöst. Erst im nächsten Schritt wird durch die gezielte Zumischung von Antimon und Indium die Gitterkonstante vergrößert und die Ausbildung von Fehlversetzungen kontrolliert initiiert.
Durch die Verwendung eines defektfreien Templates kann somit die Gesamtschichtdicke der III/V-Pufferschicht deutlich reduziert werden, was wiederum entscheidend für die Kompatibilität zum bestehenden CMOS-Prozess ist. Des Weiteren sind dünnere Schichten kostengünstiger in der Produktion.
2. Die Bandlücke ist eine charakteristische
Halbleitermaterialeigenschaft abhängig von der
Materialzusammensetzung des III/V Kristalls und dessen Verspannungszustandes . Da die Bandlücke des III/V
Materials der n-Kanalschicht vorwiegende klein ist, ergibt sich an der Berührungsfläche zwischen der Pufferschicht und der n-Kanalschicht ein großer Hetero-Offset im
Leitungs- und/oder Valenzband der elektronischen
Bandstruktur, wenn die Pufferschicht eine vergleichsweise große Bandlücke besitzt. Ein großer Offset im Leitungsband ist wiederum sehr vorteilhaft für die Funktionalität eines n-Kanal-Transistor . In dieser Erfindung wird insbesondere ein großer Hetero-Offset zur n-Kanalschicht realisiert. 3. n-Kanal-Materialsysteme mit optimalen Eigenschaften für das Bauelement enthalten häufig Arsen. Diese
Kanalschichten sind jedoch sehr dünn im Vergleich zur Pufferschicht, daher ist es entscheidend insbesondere die Arsen-Konzentration in den dicken Pufferschichten zu vermindern. Die Anwendung eines Phosphor-basierten Puffers ermöglicht erstmals eine deutliche Reduktion von Arsenhaltigen Verbindung in der industriellen Produktion. Damit können die Kosten der aufwendigen Entsorgung von
arsenhaltigen Abfallprodukten drastisch gesenkt werden.
In diesem Integrationskonzept wird außerdem ausgenutzt, dass bereits dünne (30-60 nm) Bor-Aluminium-Gallium- Nitrid- Phosphid ( (BAlGa) (NP) ) Schichten defekt-frei und ohne Kristallpolaritäts-Unordnung auf exakt-orientiertes (001) Silizium Substrat abgeschieden werden können.
Dadurch kann die notwendige Puf ferschichtd'icke deutlich reduziert werden.
Dieses (BGaAl) (NP) -Si-Template wird somit als Vorlage für die Erfindung verwendet. Im Folgenden ist der Puffer in der Aus führungsform mit zwingend eingerichteten Schichten C) bis E) in drei Sehichtpakete (1-3 bzw. Schichten C) bis E) ) unterteilt:
1. Das erst Schichtpaket (Relaxationsschicht C) auf dem Template besteht vorzugsweise aus unterschiedlichen
Einzelschichten, kann jedoch auch aus einer Schicht bestehen. Die Zusammensetzung dieser (BAlGaln) (SbP)
Einzelschichten wird so variiert, dass sich viele
Fehlversetzungsdefekte bilden und die Gitterkonstante systematisch vergrößert wird. Des Weiteren können
spezielle Ausheizverfahren angewendet werden, um die Ausbildung von Fehlversetzungen zu begünstigen.
Entscheidend ist, dass die realisierte Gitterkonstante an der Oberfläche des ersten Schichtpaketes der
Zielgitterkonstante für die Integration der Kanalschicht entspricht.
2. In dem zweiten Schichtpaket (Schicht D) ) wird eine Fehlversetzungs-Blockier-Schicht realisiert. Diese
Blockier-Schicht kann aus einer oder mehreren
(BAlGaln) (PSbN) Einzelschichten mit unterschiedlicher Zusammensetzung bestehen. Diese (BAlGaln) (PSbN) Schichten soll verhindern, das Fehlversetzungen aus dem ersten Schichtpaket in die oberen III/V-Schichten (Schichtpaket 2 und 3 sowie die Kanalschicht) gelangen. Hierbei wird gezielt der Verspannungszustand der Einzelschichten variiert. Es sollen jedoch keine weiteren Fehlversetzungen erzeugt werden, dementsprechend werden diese
Einzelschichten pseudomorph verspannt abgeschieden.
3. Im dritten Schichtpaket (Hetero-offset , Schicht E) ) wird die optimale Bandlücke als auch der optimal Hetero- offset für die Integration der Kanalschicht realisiert. Dieses letzte Schichtpaket kann wiederum aus einer oder mehreren (BAlGaln) (PSbNAs) -Schichten bestehen. Während die ersten beiden Schichtpakete Arsen- frei sind, kann dieses letzte Schichtpaket eine dünne Arsen-haltige Schicht einschließen. Diese Schicht ist jedoch vergleichsweise dünn (<50nm) , wodurch der deutliche Vorteil dieser
Erfindung bzgl . der Arsen-armen Produktion immer noch erhalten bleibt.
Im Einzelnen sind die folgenden Varianten der Erfindung bevorzugt .
Die Schichten C) , D) und E) können in. ihren
Zusammensetzungen mit der Maßgabe gewählt sein, dass die Gitterkonstante einer der Schichten D) und/oder E) und/oder der der Schicht A) oder B) abgewandten Seite der Schicht C) im wesentlichen der Gitterkonstanten der
Schicht F) entspricht.
Die Schicht A) ist auf der der Schicht B) oder C)
zugewandten Seite vorzugsweise eine Si (001) Oberfläche eines Si Einkristalls.
Die einzelnen Schichten weisen vorzugsweise die folgenden Merkmale auf .
Die Schicht B) kann eine Dicke von 5-100 nm, insbesondere 30-80 nm, beispielsweise 60 nm, und/oder eine p- oder n- Dotierkonzentration von 1*1015-1*1021 cm"3, insbesondere 1*1015-1*1017 cm"3, beispielsweise 3*1015 cm"3, aufweisen. Vorzugsweise weist sie eine der folgenden
Zusammensetzungen auf: z=v=l, x=y=t=0 oder y=v=l, x=z=t=0 oder x=0 , 01-0, 1, y=0,90-0,99, z=t= 0, v=l oder x=0 , 01 - 0 , 1 , z=0,90-0,99, y=t=0, v=l oder t=0, 01-0,1, v=0,90-0,99, y=x=0, z=l. Beispielsweise handelt es sich um GaP.
In der Schicht C) kann w und/oder u von der der Schicht A) oder B) zugewandten Seite zur auf der der Schicht A) oder B) abgewandten Seite monoton steigend oder fallend sein (sofern w und/oder u auf der der Schicht A) oder B) zugewandten Seite kleiner oder größer als auf der
abgewandten Seite ist) . Hierbei meint der Begriff „monoton steigend/fallend" einerseits in mathematischer Strenge „streng monoton steigend/fallend", betrachtet als Funktion von w und/oder u in einer Richtung einer Ortskoordinate, welch orthogonal zur Oberfläche der Schicht A) oder B) verläuft. Beispiele hierfür sind linear, exponentiell oder jede andere beliebige monotone Funktion. Der Begriff kann aber auch Funktionen umfassen, in welchen der Wert von w und/oder u in Abhängigkeit vom Ort teilweise konstant sein kann. Ein Beispiel hierfür ist eine (ansteigende oder abfallende) Stufenfunktion, welche sich dann einstellt, wenn die Schicht C) in Teilschichten hergestellt wird. Grundsätzlich ist jedoch nicht ausgeschlossen, dass w und/oder u innerhalb der Schicht C) auch in Teilbereichen in einem ortsabhähgigen Konzentrationsverlauf wechselnde Vorzeichen der Steigung aufweist. Insbesondere ist es auch möglich, dass die Funktion w bzw. u in Abhängigkeit von besagter Ortskoordinate Maxima oder Minima durchläuft, deren Maximal- bzw. Minimalwerte auch höher bzw. niedriger als die Werte von w bzw. u an den beiden Seiten der
Schicht C) sein können. Es ist aber auch möglich, dass die Maximal- bzw. Minimalwerte zwischen den Werten von w bzw. u an den beiden Seiten der Schicht C) sein können. Die Schicht C kann jedoch auch aus einer Einzelschicht mit einer konstanten Zusammensetzung bestehen.
Wie bereits angesprochen, kann die Schicht C) aus einer Mehrzahl von Teilschichten, insbesondere 1-30
Teilschichten, vorzugsweise 2-10 Teilschichten,
beispielsweise 6 Teilschichten, gebildet sein, wobei w innerhalb einer Teilschicht wiederum variabel oder
konstant sein (in Richtung orthogonal zur Oberfläche der Schicht A) oder B) ) . Die Schicht C) kann eine Dicke von 1- 500 nm, insbesondere 100-400 nm, beispielsweise 300 nm, aufweisen. Teilschichten können jeweils, gleich oder verschieden, eine Dicke von 5 bis 500 nm, insbesondere 10 bis 100 nm, beispielsweise 10 bis 60 nm, aufweisen. Die Schicht C) bzw. deren Teilschichten, teilweise oder alle, kann eine p- oder n-Dotierkohzentration von 1015-1021 cm"3 aufweisen, aber auch undotiert sein. Die Schicht C) oder deren Teilschichten■ (gleich oder verschieden) weist vorzugsweise eine der folgenden Zusammensetzungen auf: y=l, x=z=u=0, v=l-w oder x=z=0, y=l-u, v+w=l . Beispiele sind AlPvSbw und AlyInuP oder AlyInuPvSbw. Letztgenannte Schicht empfiehlt sich insbesondere als vorletzte
Teilschicht innerhalb einer Teilschichten aus ansonsten AlyInuP aufweisenden Teilschichten, bezogen auf die darüber liegende nächste Schicht.. Diese vorletzte Teilschicht kann beispielsweise w=0,08 und v=0,92 aufweisen.
Die Schicht D) wird typischerweise eine Dicke von 1-150 nm aufweisen und/oder undotiert und/oder eine p- oder n- Dotierkonzentration von 1015-1021 cm"3 aufweisen. Sie kann aus einer einzelnen Schicht oder einer Mehrzahl von
(gleichen oder verschiedenen) Teilschichten, insbesondere 1-10 Schichten, vorzugsweise 2-5 Schichten, beispielsweise 2, gebildet sein. Die Schichtdicken von Teilschichten können im Bereich 1 bis 150 nm, beispielsweise 5 bis 100 nm, liegen. Die Schicht D) oder deren Teilschichten
(gleich oder verschieden) weisen vorzugsweise eine der folgenden Zusammensetzungen auf: x=0-0,l, y=0,9-l, v=0- 0,7, w=0,3-l, z=u=t=0 oder u=l, w=0-0, 5, v=0,5-l, t=0-0,l, x=y=z=0 oder y=l, v=0-0,7, w=0,3-l, t=0-0,l, x=z=u=0 oder u=0,9-l, x=0-0,l, v=0,5-l, w=0 - 0 , 5 , ' y= z=t= 0.
Die Schicht E) oder deren (beispielsweise 2 bis 5)
Teilschichten kann eine Dicke von 5-200 nm, insbesondere 10-100nm oder 10 bis 50nm, aufweisen. Es können 1 bis 10, vorzugsweise 2 bis 5, beispielsweise 2, Teilschichten eingerichtet sein, von gleicher oder verschiedener
Zusammensetzung und/oder Dicke der Teilschichten (Dicke Teilschichten: 5-200 nm) . Sie oder ihre Tei 1 schichten können undotiert und/oder eine p- oder n- Dotierkönzentration von 1015-1021 cm"3 aufweisen. Die
Schicht E) bzw. ihre Teilschichten (gleich oder
verschieden) können vorzugsweise eine der folgenden
Zusammensetzungen aufweisen: y=l, v=0,2-0,5, w=0,5-0,8, x=z=u=t=r=0 oder y=l, w=0,4-0,8, r=0,2-0,6, x=z=u=v=t=0.
Dotierung, sofern eingerichtet, können mit den Elementen Si, Te, S, Zn, Mg, Be und/oder C erfolgen.
Dotierungsreagenzien zum Einsatz in folgend beschriebenen Verfahren sind beispielsweise Diethyltellurium,
Dimethylzink, Diethylzink, Ditertiarybutylsilan, Silan, D tertiarybutylsulphid, Bis -Cyclopentadienyl -Magnesium, oder Tetrabrommethan .
Die Erfindung umfasst des Weiteren ein Verfahren zur Herstellung einer monolithischen integrierten
Halbleiterstruktur nach einem der Ansprüche 1 bis 15, wobei auf eine Schicht A) , optional eine Schicht B) epitaktisch aufgewachsen wird, auf die- Schicht A) oder B) eine Schicht C) epitaktisch aufgewachsen wird, auf die Schicht C) optional eine Schicht D) und/oder E)
epitaktisch aufgewachsen wird; auf die Schicht C) oder D) oder E) die Schicht F) epitaktisch aufgewachsen wird. Eine Schicht oder mehrere der Schichten A) , B) , C) , D) , E) , und/oder F) können p- oder n-dotiert sein aber auch insbesondere undotiert sein.
Im Einzelnen kann ein erfindungsgemäßes Verfahren die folgenden Verfahrensschritte umfassen: eine Substrat enthaltend die Schicht A) wird in eine Epitaxie-Apparatur, insbesondere eine Metallorganische-Gasphasen- Epitaxie (MOVPE) -Apparatur , eingebracht, ein Trägergas, vorzugsweise Stickstoff oder Wasserstoff, wird mit Edukten in definierten Konzentrationen nach Maßgabe der vorgegebenen Zusammensetzung einer Schicht A) , B) , C) , D) , und E) , ggf. auch F) , oder deren Teilschichten beladen, das beladene Trägergas wird über die Oberfläche des auf eine Temperatur im Bereich von 300°C bis 800 °C,.
insbesondere 400 °C bis 625 °C im Falle der Schichten C) und D) oder deren Teilschichten oder 525 °C bis 725°C im Falle der Schicht E) oder deren Teilschichten, erhitzten Substrates bzw. auf die Oberfläche der obersten Schicht auf dem Substrat für eine definierte Expositionsdauer geleitet, wobei Gesamtkonzentation der Edukte und
Expositionsdauer mit der Maßgabe aufeinander abgestimmt sind, dass die Halbleiterschicht mit einer vorgegebenen Schichtdicke auf der Oberfläche des Substrats bzw. der Oberfläche der obersten Schicht auf dem Substrat
epitaktisch gebildet wird.
Die Schicht C) kann in Teilschichten aufgewachsen werden und wobei zwischen dem Aufwachsen von zwei Teilschichten und/oder nach dem Aufwachsen der letzten Teilschicht ein Ausheizen des Substrats auf 550 °C bis 750 °C,
insbesondere auf 600 °C bis 725 °C, erfolgen kann.
Als Edukte können eingesetzt werden: C1-C5
Trialkylgallium, insbesondere Triethylgallium (Ga(C2H5)3) ,
Tritert iarybutylgallium und/oder Trimethylgallium
(Ga(CH3)3) als Ga-Edukt, Diboran (B2H6)oder C1-C5
Trialkylboran, insbesondere Triethylboran (B ( 021*5 ) 3 ) und
Tritertiarybutylboran und/oder Boran-Amin-Addukte wie
Dimethylaminoboran als B-Edukt, Alan-Amin-Addukte wie z.B.
Dimethylethylaminalan oder C1-C5 Trialkylalluminium, insbesondere Trimethylalluminium (AI ( 013 ) 3 ) und
Tritertiarybutylaluminium als Al-Edukt, C1-C5
Trialkylindium, insbesondere Trimethylindium (In ( 0 3 ) 3 ) als In-Edukt, Phosphin (PH3) und/oder C1-C5 Alkylphosphin, insbesondere Tertiärbutylphosphin (TBP) (t- ( C4 H9 ) -PH2) as
P-Edukt, Arsin (AsH3) und/oder C1-C5 Alkylarsin,
insbesondere Tertiärbutylarsin (TBAs) (t- ( C4 H9 ) -AsH2) und/oder Trimethylarsin (As(CH3)3) als As-Edukt, C1-C5 Trialkylantimon, insbesondere Triethylant imon (Sb(C2H5)3) und/oder Trimethylantimon (Sb(CH3)3) als Sb-Edukt;
Ammoniak (NH3) , Mono (Cl -C8 ) alkylhydrazin , insbesondere Tertiärbutylhydrazin (t- (C4H9) NH2) und/oder l,l-Di(Cl-
C5 ) alkylhydrazin, insbesondere 1 , 1 -Dimethylhydrazin
( (CH3) 2-N-NH2) als N-Edukt, wobei C3-C5 Alkylgruppen linear oder verzweigt sein können.
Edukte für die Dotierung sind: Diethyltellurium (DETe) , Dimethylzink (DMZn) ., Diethylzink (DEZn) ,
Ditertiarybutylsilan (DitButSi) , Silan,
Ditertiarybutylsulphid, Bis-Cyclopentadienyl -Magnesium, Tetrabrommethan.
Der Gesamtdruck von Trägergas und Edukten kann im Bereich von 10 bis 1000 hPa, insbesondere 50 bis 500 hPa,
eingestellt sein, wobei das Verhältnis der Summe der Partialdrucke der Edukte zum Partialdruck des Trägergases zwischen l*10E-6 bis 0,5 liegt, und wobei die
Abscheiderate 0,01 bis 10 μΓη/h, insbesondere 0,05 bis 5 μηη/h, beträgt.
Die Erfindung umfasst also auch ein neues
Epitaxieverfahren, bei dem der Einsatz von
metallorganischen Gruppe-V-Ausgangssubstanzen die
Anwendung von extrem niedrigen Abscheide-Temperaturen erlaubt. Niedrige Kristallwachstumstemperaturen sind besonders wichtig, um die Gitterfehlanpassung in einer sehr dünnen Pufferschicht realisieren zu können. Da diese metallorganischen Gruppe-V- Precursoren wie TBAs und TBP bei Raumtemperatur flüssig sind, ist die Handhabung in der Produktion wesentlich sicherer als die Verwendung der üblichen gasförmigen und hoch-giftigen Ausgangsubstanzen Arsin und Phosphin . Außerdem können die Wartungszeiten von Epitaxie-Maschinen reduziert werden, da parasitäre
Ablagerungen im Abgas-Rohsystem deutlich reduziert werden. Insgesamt bietet dieses neuartige Epitaxieverfahren damit deutliche wirtschaftliche Vorteile in der
Massenproduktion .
Schließlich betrifft die Erfindung die Verwendung einer erfindungsgemäßen Halbleiterstruktur zur Herstellung eines III/V Halbleiterbauelementes wie z.B. ein III/V Kanal Transistor auf einem Siliziumsubstrat, wobei der III/V Kanal des Transistors vorzugsweise die Schicht F) bildet und epitaktisch aufgewachsen wird, sowie eine
Halbleiterstruktur erhältlich mit einem erfindungsgemäßen Verfahren nach einem der Ansprüche.
Die Ausführungen zur erfindungsgemäßen Halbleiterstruktur sind analog auch auf das Verfahren und umgekehrt
anwendbar .
Von selbstständiger Bedeutung ist auch eine Kombination der Schichten C) , D) und E) gemäß der Ansprüche
miteinander als Pufferschicht, und zwar unabhängig von den Merkmalen der weiteren Schichten gemäß der Ansprüche.
Im Folgenden wird die Erfindung anhand von nicht
beschränkenden Ausführungsbeispielen näher erläutert.
Beispiel 1.1: Schicht C) , erste Variante In diesem Beispiel und in allen folgenden wird ein CCS (close couple showerhead) -Crius-MOVPE Anlage der Firma Aixtron verwendet.
Das zu verwendende Template besteht aus einer 60nm dicken GaP auf einem (001) exakt-orientierten Siliziumsubstrat. Im ersten Schritt wird das Template bei 675°C für 5 min unter Tertiärbutylphosphine (TBP) Stabilisierung
ausgeheizt. Der Reaktordruck beträgt 100 mbar, der
Gesamtfluss 48 1/min und der TBP-Fluss ist 1E-3 mol/min. Reaktordruck und Gesamtfluss werden im gesamten Prozess konstant gehalten.
Im folgenden Schritt wird die Wafertemperatur für das Wachstum der Relaxationsschicht (Schicht C) ) auf 500°C erniedrigt und die Mol -Flüsse von AI, P und Sb für die A scheidung von AlPSb im eingestellt., Der Wachstumsmodus kann kontinuierlich sein, vorzugsweise mittels Fluss- Modulations-Epitaxie (Flow rate modulation epitaxy (FME) ) oder mittels atomare Schichtabscheidung (atomic layer deposition (ALD) ) . Entsprechend wird der
Trimethylaluminium (TMAl) -Mol-Fluss so eingestellt, dass in einer Sekunde eine Monolage AI die Substratoberfläche belegt. Das (TESb+TBP) /TMAl- erhältnis (TESb =
Triethylantimon) beträgt 20 während das TESb/ (TBP+TESb) - Verhältnis so angepasst wird, das in jeder Schicht die gewünschte Zusammensetzung der Gruppe V Elemente
realisiert wird.
Insgesamt setzt sich das erste Schichtpaket
(Relaxationsschicht) aus 6 Einzelschichten zusammen. Die Einzelschichtdicke ist jeweils 50nm. Jede Schicht wird im FME-Modus abgeschieden und danach ein Ausheizschritt durchgeführt. Nach dem Ausheizen wird die Waf ertemperatur wieder auf 500°C erniedrigt und die Mol-Flüsse für die nächste Abscheidung verfahren. Das Ausheizen findet unter einer TBP-Stabilisierung statt, während der Precursor TESb nur für die Abscheidung in den Reaktor geschaltet wird. Das Ausheizen wird bei einer Temperatur von 675°C für 1min durchgeführt.
Die sechs AlSbP-Einzelschichten besitzen folgende Sb- Konzentration :
1) 15%
2) 30%
3) 45%
4) 60%
5) 68%
6) . -60%
Mit dem letzten Ausheizschritt ist die Abscheidung der Relaxationsschicht abgeschlossen. Die Verfahrensparameter sind im Einzelnen wie folgt:
Gesamtgasf luss 481/min, Reaktordruck 100 rabar,
Wafertemperatur 500 °C, Ausheiz temperatur 675°C,
Ausheizdauer 1min.
Beispiel 1.2:' Schicht C) , zweite Variante
In diesem Beispiel und in allen folgenden wird ein CCS- Crius-MOVPE Anlage der Firma Aixtron verwendet.
Das zu verwende Template besteht aus einer 60nm dicken GaP auf einem (001) exakt -orientierten Siliziumsubstrat. Im ersten Schritt wird das Template bei 675°C für 5 min unter Tertiärbutylphoshine (TBP) Stabilisierung ausgeheizt. Der Reaktordruck beträgt 100 mbar, der Gesamtfluss 48 1/min und der TBP-Fluss ist 1E-3 mol/min. Reaktordruck und Gesamtfluss werden im gesamten Prozess konstant gehalten.
Im folgenden Schritt wird die Wafertemperatur für das Wachstum der Relaxationsschicht (Schicht C) ) auf 500°C erniedrigt und die Mol-Flüsse von AI, P und Sb für die Abscheidung von AlPSb im eingestellt. Der Wachstumsmodus kann kontinuierlich sein, vorzugsweise mittels Fluss- Modulations-Epitaxie (Flow rate modulation epitaxy (FME) ) oder mittels atomare Schichtabscheidung (atomic layer deposition (ALD) ) . Entsprechend wird der
Trimethylaluminium (TMA1) -Mol-Fluss so eingestellt, dass in einer Sekunde eine Monolage AI die Substratoberfläche belegt. Das (TESb+TBP) /TMA1-Verhältnis (TESb =
Triethylantimon) beträgt 20 während das TESb/ (TBP+TESb) - Verhältnis so angepasst wird, das in jeder Schicht die gewünschte Zusammensetzung der Gruppe V Elemente
realisiert wird.
Insgesamt setzt sich das erste Schichtpaket
(Relaxationsschicht) aus 5 Einzelschichten zusammen. Alle ternären Einzelschichtdicken sind 50nm dicke, nur die binäre Einzelschicht AlSb wird in der Dicke so gewählt, dass das Ausheizen eine Teilrelaxation bis zur gewünschten Gitterkonstante des Halbleitermaterials der n-Kanal- Schicht bewirkt. Das bedeutet in diesem Beispiel, dass die AlSb-Schicht nicht komplett relaxiert ist und immer noch eine Gitterkonstant kleiner als AlSb, aber identisch mit der n-Kanal-Schicht aufweist. Jede Schicht wird im FME- Modus abgeschieden und danach ein Ausheizschritt
durchgeführt. Nach dem Ausheizen wird die Wafertemperatur wieder auf 500°C erniedrigt und die Mol-Flüsse für die nächste Abscheidung verfahren. Das Ausheizen findet unter einer TBP-Stabilisierung statt, während der Precursor TESb nur für die Abscheidung in den Reaktor geschaltet wird. Das Ausheizen wird bei einer Temperatur von 675 °C für 1min durchgeführt .
Die sechs AlSbP-Einzelschichten werden in folgender
Sequenz abgeschieden und besitzen folgende Sb- Konzentration:
1) 25%
2) 50%
3) 75%
4) 100%
5) 60%
Mit dem letzten Ausheizschritt ist die Abscheidung der Relaxationsschicht abgeschlossen. Die Verfahrensparameter sind im Einzelnen wie folgt:
Gesamtgasf luss 481/min, Reaktordruck 100 mbar,
Wafertemperatur 500 °C, Ausheiztemperatur 675°C,
Ausheizdauer 1min.
Beispiel 1.3: Schicht C) , dritte Variante
In diesem Beispiel und in allen folgenden wird ein CCS- Crius-Reaktor der Firma Aixtron verwendet.
Das zu verwende Template besteht aus einer 60nm dicken GaP auf einem (001) exakt-orientierten Siliziumsubstrat. Im ersten Schritt wird das Template bei 675°C für 5 min unter Tertiärbutyl (TBP) Stabilisierung ausgeheizt. Der
Reaktordruck beträgt 100 mbar, der Gesamtfluss 48 1/min und der TBP-Fluss ist 1E-3 mol/min. Reaktordruck und
Gesamtfluss werden im gesamten Prozess konstant gehalten. Im folgenden Schritt wird die Wafertemperatur für das Wachstum der Relaxationsschicht (Schicht C) ) auf 500°C erniedrigt und die Mol-Flüsse von AI, In, P (bzw. Sb) für die Abscheidung von AllnPSb eingestellt. Der
Wachstumsmodus kann kontinuierlich sein, vorzugsweise mittels Fluss-Modulations-Epitaxie (Flow rate modulation epitaxy (FME) ) oder mittels atomare Schichtabscheidung (atomic layer deposition (ALD) ) . Entsprechend wird die Summe der Gruppe III Mol -Flüsse, hier TMA1 und
Trimethylindium (TMIn) , so eingestellt, dass in einer Sekunde eine Monolage Gruppe III Elemente die
Substratoberfläche belegt. Das TMAl/ (TMAl+TMIn) Verhältnis sowie das TESb/ (TBP+TESb) - Verhältnis wird so angepasst, das in jeder Schicht die gewünschte Zusammensetzung der Gruppe III und Gruppe V Elemente realisiert wird.
Insgesamt setzt sich das erste Schichtpaket
(Relaxationsschicht) aus 6 Einzelschichten zusammen. Die Einzelschichtdicke ist jeweils 50nm. Jede Schicht wird im FME-Modus abgeschieden und danach ein Ausheizschritt durchgeführt. Nach dem Ausheizen wird die Wafertemperatur wieder auf 500°C erniedrigt und die Mol-Flüsse für die nächste Abscheidung verfahren. Das Ausheizen findet unter einer TBP-Stabilisierung statt, während der Precursor TESb nur für die Abscheidung in den Reaktor geschaltet wird. Das Ausheizen wird bei einer Temperatur von 650°C für 1min durchgeführt .
Die sechs AlInP-Einzelschichten besitzen folgende InKonzentration:
25%
50% 3) 75%
4) 100%
5) 100%, wobei in dieser Schicht auch Sb eingebaut wird (w=0,08, v=0,92)
6) 100%
Mit dem letzten Ausheizschritt ist die Abscheidung der Relaxationsschicht abgeschlossen. Die Verfahrensparameter sind im Einzelnen wie folgt:
Gesamtgasfluss 481/min, Reaktordruck 100 mbar,
Wafertemperatur 500 °C, Ausheiztemperatur 675 °C,
Ausheizdauer 1min.
Beispiel 2.1: Schicht D, erste Variante
Für das Wachstum der Fehlversetzungs -Blockier-Schicht wird die Wafertemperatur auf 575°C eingestellt. Der TMAl-Mol- Fluss wird für eirien kontinuierlichen Wachstumsmodus (normale Abscheidung) von 2 m/h bei 575°C angepasst.
Außerdem wird der TEB-Fluss so eingestellt, dass 2% Bor eingebaut werden.
Die Fehlversetzungs-Blockier-Schicht setzt sich aus 2 Schichten zusammen, die ohne Wachstumsunterbrechung oder einem Ausheizschritt nacheinander abgeschieden werden. Die Zusammensetzung (Prozente jeweils bezogen auf 100% Gruppe III oder Gruppe V Elemente) und Schichtdicke ist wie folgend :
1) 50nm, B2% Al98% P40% Sb60%
2) 50nm, B2% Al98% P34.1% Sb65.9% Wachstumsrate 2μπι/η (normaler Modus) , Gesamtgasf luss 481/min, Reaktordruck 100 mbar, Wafertemperatur 575 °C. Schicht 1) ist der Schicht C) zugewandt.
Beispiel 2.2: Schicht D, zweite Variante
Es wird in 2.2 zum Beispiel -2.1 analoger Weise
vorgegangen. Die Fehlversetzungs-Blockier-Schicht setzt sich aus 2 Schichten zusammen, die ohne
Wachstumsunterbrechung oder einem. Ausheizschritt
nacheinander abgeschieden werden. Die Gruppe III Atome bestehen in diesem Beispiel nur aus Indium. Anstelle von TEB wird der 1 , 1 -Dimethylhydrazinf luss (UDMHy) so
eingestellt, dass 2% Stickstoff auf seitens von Gruppe V eingebaut werden.
Die Zusammensetzung und Schichtdicke ist wie folgend:
1) 50nm, N2% P98% Inl00%
2) 50nm, N2% Sb5,9% P92, 1% lnl00%
Schicht 1) ist der Schicht C) zugewandt.
Beispiel 3.1: Schicht E) , erste Variante
Das letzte Schichtpaket (der Pufferschicht) besteht aus einer ternären AlPSb- Schicht .mit einer Dicke von 50nm. Die Wachstums-Temperatur und Reaktordruck und
Flusseinstellungen sind identisch mit den Parametern für die Abscheidung der Fehlversetzungs-Blockier-Schicht . Die Zusammensetzung von 100% AI, 40% P und 60% Sb ergeben die gezielte Gitterkonst-ante für die Integration der n- Kanalschicht . Einstellungen, wie in Beispiel 2.1, jedoch Wachstumsrate 1 μπι/h. Beispiel 3.2: Schicht E) , zweite Variante
Das letzte Schichtpaket (der Pufferschicht) besteht hier aus einer ternären AlPSb-Schicht gemäß Beispiel 3.1 mit einer Dicke von lOnm als der Schicht D) zugewandte
Teilschicht und einer, 40nm dicken Teilschicht der
Zusammensetzung AlAs0,56Sb0,44. Die Wachstums -Temperaturen und Reaktordruck und Flusseinstellungen sind identisch mit den Parametern für die Abscheidung der Fehlversetzungs - Blockier-Schicht , jedoch ist die Wachstumsrate 1 μπι/h

Claims

Patentansprüche :
1. Monolithische integrierte Halbleiterstruktur
enthaltend den folgenden Schichtaufbau:
A) eine Trägerschicht auf Basis dotiertem oder
undotiertem Si,
B) optional einer Schicht mit der Zusammensetzung
BxAlyGazNtPv , wobei x=0-0,l, y=0-l, z = 0-l, t=0-0,l und v=0, 9-1,.
C) eine Relaxationsschicht mit der Zusammensetzung BxAlyGazInuPvSb„, wobei x=0-0,l, y=0-l, z=0-l, u=0- 1, v=0-l und w=0-l, wobei w und/oder u auf der der Schicht A) oder B) zugewandten Seite kleiner, gleich, oder größer als auf der der Schicht A) oder B) abgewandten Seite und innerhalb der Relaxationsschicht variiert oder konstant ist, und wobei v=l-w und/oder y=l-u-x-z ist,
D) optional einer Schicht , zur Blockierung von
Fehlversetzungen mit der Zusammensetzung
BxAlyGazInuPvSbwNt , wobei x=0-0,l, y=0-l, z=0-l, u=0-l, v=0-l, w=0-l und t=0-0,l,
E) optional einer Schicht zum Hetero-of f set mit der Zusammensetzung BxAlyGazInuPvSbwNtASr wobei x=0-0,l, y=0-l, z=0-l, u=0-l, v=0-l, w=0-l, t=0-0,l und r=0-l, und
F) ein beliebiges, vorzugsweise Gruppe III/V,
Halbleitermaterial, oder eine Kombination von mehreren veschiedenen beliebigen
Halbleitermaterialien,
wobei die vorstehenden stochiometrischen Indizes für alle Gruppe III Elemente in der Summe stets 1 ergeben und wobei die vorstehenden stochiometrischen Indizes für alle Gruppe V Elemente in der Summe ebenfalls stets 1 ergeben.
Halbleiterstruktur nach Anspruch 1, wobei die
Schichten C) , D) und E) in ihren Zusammensetzungen mit der Maßgabe gewählt sind, dass die
Gitterkonstante einer der Schichten D) und/oder E) und/oder der der Schicht A) oder B) abgewandten Sei der Schicht C) im wesentlichen der Gitterkonstanten der Schicht F) entspricht.
3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei die Schicht A) auf der der Schicht B) oder C) zugewandten Seite eine Si 001 Oberfläche eines Si Einkristalls ist .
4. Halbleiterstruktur nach einem der Ansprüche 1 bis 3, wobei. die Schicht B) eine Dicke von 20-100 nm
und/oder eine p- oder n-Dotierkonzentration von
1*1015-1*1021 cm"3 aufweist.
Halbleiterstruktur nach einem der Ansprüche 1 bis 4, wobei die Schicht B) eine der folgenden
Zusammensetzungen aufweist: z=v=l , x=y=t-0 oder
y=v=l, x=z=t=0 oder
x=0,01-0,l, 7=0,90-0,99, z=t=0, v=l oder
x=0,01-0,l, z=0, 90-0,99, y=t=0, v=l oder
t=0, 01-0,1, v=0,90-0,99, y=x=0, z=l.
6. Halbleiterstruktur nach einem der Ansprüche 1 bis 5, wobei in der Schicht C) w und oder u auf der der Schicht A) oder B) zugewandten Seite kleiner als auf der der Schicht A) oder B) abgewandten Seite ist und in Richtung einer Ortskoordinate, welche orthogonal zu den Hauptflächen der Schicht C) steht, ein Maximum durchläuft, wobei w und oder u im Maximum optional größer als auf der der Schicht A) oder B) abgewandten Seite sein kann.
7. Halbleiterstruktur nach einem der Ansprüche 1 bis 6, wobei die Schicht C) aus einer Mehrzahl von
Teilschichten, insbesondere 1-30 Schichten,
vorzugsweise 2-10 Schichten, gebildet ist, wobei w und oder u innerhalb einer Teilschicht variabel oder konstant ist.
8. Halbleiterstruktur nach einem der Ansprüche 1 bis 7, wobei die Schicht C) eine Dicke von 1-500 nm, insbesondere 100-400 nm, aufweist und/oder keine Dotierung oder eine p- oder n-Dotierkonzentration von 1*1015-1*1021 cm"3 aufweist.
9. Halbleiterstruktur nach einem der Ansprüche 1 bis 8, wobei die Schicht C) oder deren Teilschichten eine der folgenden Zusammensetzungen aufweist: y=l, x=z=u=0, v=l-w oder
x=z=0, y=l-u, v+w=l.
10. Halbleiterstruktur nach einem der Ansprüche 1 bis 9, wobei die Schicht D) eine Dicke von 1-150 nm aufweist und/oder undotiert und/oder eine p- oder n- Dotierkonzentration von 1*1015-1*1021 cm"3 aufweist.
11. Halbleiterstruktur nach einem der Ansprüche 1 bis 10, wobei die Schicht D) aus einer einzelnen Schicht oder einer Mehrzahl von Teilschichten, insbesondere 1-10 Schichten, vorzugsweise 2-5 Schichten, gebildet ist.
12. Halbleiterstruktur nach einem der Ansprüche 1 bis 11 wobei die Schicht D) oder deren Teilschichten eine der folgenden Zusammensetzungen aufweist: x=0-0,l, y=0,9-l, v=0-0,7, w=0,3-l, z=u=t=0 oder u=l, w=0-0,5, v=0,5-l, t=0-0,l, x=y=z=0 oder
y=l, v=0-0,7, w=0,3-l, t=0-0,l, x=z=u=0 oder
u=0,9-l, x=0-0,l, v=0,5-l, w=0-0,5, y=z=t=0.
13. Halbleiterstruktur nach einem der Ansprüche 1 bis 12 wobei die Schicht E) eine Dicke von 5-200 nm, insbesondere 10-100nm, aufweist und/oder undotiert und/oder eine p- oder n-Dotierkonzentration von 1*1015-1*1021 cm"3 aufweist.
14. Halbleiterstruktur nach einem der Ansprüche 1 bis 13 wobei die Schicht E) aus einer einzelnen Schicht ode einer Mehrzahl von Teilschichten, insbesondere 1-10 Schichten, vorzugsweise .2 - 5 Schichten, gebildet ist.
15. Halbleiterstruktur nach einem der Ansprüche 1 bis 14 wobei die Schicht E) eine der folgenden
Zusammensetzungen aufweist ·.·
y=l, v=0,2-0,5, w=0, 5-0, 8, . x=z=u=t=r=0 oder
y=l, w=0, 4-0,8, r=0,2-0,6, x=z=u=v=t=0.
16. Verfahren zur Herstellung einer monolithischen
integrierten Halbleiterstruktur nach einem der
Ansprüche 1 bis 15,
wobei auf eine Schicht A)
optional eine Schicht B) epitaktisch aufgewachsen wird,
auf die Schicht A) oder B) eine Schicht C) epitaktisch aufgewachsen wird,
auf die Schicht C) optional eine Schicht D) und/oder E) epitaktisch aufgewachsen wird,
auf die Schicht C) oder D) oder E) die Schicht F) epitaktisch aufgewachsen wird.
17. Verfahren nach Anspruch 16, wobei eine Schicht oder mehrere der Schicht A) , B) , C) , D) , E) , und/oder F) p- oder n-dotiert ist.
18. Verfahren nach Anspruch 16 oder 17 mit den folgenden Verfahrensschritten :
Eine Substrat enthaltend die Schicht A) wird in eine Epitaxie -Apparatur , insbesondere eine MOVPE- Apparatur, eingebracht,
ein Trägergas wird mit Edukten in definierten Konzentrationen nach Maßgabe der vorgegebenen
Zusammensetzung einer Schicht A) , B) , C) , D) , und E) , ggf. auch F) , oder deren Teilschichten beladen,
das beladene Trägergas wird über die Oberfläche des auf eine Temperatur im Bereich von 300°C bis 800 °C, insbesondere 400 °C bis 625 °C im Falle der
Schichten C) und D) oder deren Teilschichten oder 525 °C bis 725°C im Falle der Schicht E) oder deren
Teilschichten, erhitzten Substrates bzw. auf die Oberfläche der obersten Schicht auf dem Substrat für eine definierte Expositionsdauer geleitet, wobei Gesamtkonzentation der Edukte und Expositionsdauer mit der Maßgabe aufeinander abgestimmt sind, dass die Halbleiterschicht mit einer vorgegebenen Schichtdicke auf der Oberfläche des Substrats bzw. der Oberfläche der obersten Schicht auf dem Substrat epitaktisch gebildet wird, wobei der epitaktische Wachstumsmodus kontinuierlich sein kann, vorzugsweise mittels Fluss- Modulations-Epitaxie (Flow rate modulation epitaxy (FME) ) oder mittels atomare Schichtabscheidung
(atomic layer deposition (ALD) .
19. Verfahren nach Anspruch 18, wobei die Schicht C) in Teilschichten aufgewachsen wird und wobei zwischen dem Aufwachsen von zwei Teilschichten und/oder nach dem Aufwachsen der letzten Teilschicht ein Ausheizen des Substrats auf 550 °C bis 750 °C, insbesondere auf 600 °C bis 725 °C, erfolgt.
20. Verfahren nach Anspruch 18 oder 19, wobei als Edukte für den Aufbau der Schichten eingesetzt werden:
C1-C5 Trialkylgallium, insbesondere
Triethylgallium (Ga(C2H5)3) ( Tritert iarybutylgallium und/oder Trimethylgallium (Ga ( 0143 ) 3 ) als Ga-Edukt,
Diboran (B2H6) oder C1-C5 Trialkylboran ,
insbesondere Tritertiarybutylboran und Triethylboran (B ( 02 *15 ) 3 ) und/oder Boran-Amin-Addukte wie
Dimethylaminoboran als B-Edukt,
Alan-Amin-Addukte oder C1-C5 Trialkylalluminium, insbesondere Trimethylalluminium (AI ( 0*3 ) 3 ) ,
Tri tertiarybutylaluminium und/oder
Dimethylethylaminalan als Al-Edukt,
C1-C5 Trialkylindium, insbesondere Trimethylindium (In(CH3)3) als In-Edukt,
Phosphin (PH3) und/oder C1-C5 Alkylphosphin, insbesondere Tertiärbutylphosphin (t- ( C4 H9 ) -PH2) as
P-Edukt ,
Arsin (AsH3) und/oder C1-C5 Alkylarsin und/oder Trimethylarsin (As ( 0 3 ) 3 ) , insbesondere
Tertiärbutylarsin ( t - ( C4H ) -AsH2 ) als As-Edukt,
C1-C5 Trialkylantimon, insbesondere
Triethylantimon (Sb(C2H5 ) 3 ) und/oder Trimethylantimon (Sb(CH3)3) als Sb-Edukt,
Ammoniak ( NH3 ) , Mono (C1-C8 ) alkylhydrazin, insbesondere Tertiärbutylhydrazin (t- (C4H9) H2) und/oder 1 , l-Di (C1-C5) alkylhydrazin, insbesondere 1 , 1-Dimethylhydrazin ( ( CH3 ) 2 -N-NH2 ) als N-Edukt, wobei C3-C5 Alkylgruppen linear oder verzweigt sein können, und wobei als Edukte für die Dotierungen der Schichten eingesetzt werden: Diethyltellurium (DETe),
Dimethylzink (DMZn) , Diethylzink (DEZn) ,
Ditertiarybutylsilan (DitButSi) , Silan,
Ditertiarybutylsulphid, Bis -Cyclopentadienyl - Magnesium, Tetrabrommethan.
21. Verfahren nach einem der Ansprüche 18 bis 20,
wobei der Gesamtdruck von Trägergas und Edukten im Bereich von 10 bis 1000 hPa, insbesondere 50 bis 500 hPa, eingestellt ist, wobei das Verhältnis der Summe der Partialdrucke der Edukte zum Partialdruck des Trägergases zwischen l*10E-6 bis 0,5 liegt, und wobei die Abscheiderate 0,01 bis 10 μιτι/h, insbesondere 0,05 bis 5 μιτι/h, beträgt.
22. Verwendung einer Halbleiterstruktur nach einem der Ansprüche 1 bis 15 zur Herstellung eines III/V Kanal Transistors oder andere III/V basierte Bauelemente wie Laser, Leuchtdiode, Detektor und Solarzelle auf einem Siliziumsubstrat.
23. Halbleiterstruktur erhältlich mit einem Verfahren
nach einem der Ansprüche 16 bis 21.
EP12740874.8A 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur Withdrawn EP2732459A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP21020228.9A EP3893267A3 (de) 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011107657A DE102011107657A1 (de) 2011-07-12 2011-07-12 Monolithische integrierte Halbleiterstruktur
PCT/DE2012/000589 WO2013007229A1 (de) 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur

Related Child Applications (1)

Application Number Title Priority Date Filing Date
EP21020228.9A Division EP3893267A3 (de) 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur

Publications (1)

Publication Number Publication Date
EP2732459A1 true EP2732459A1 (de) 2014-05-21

Family

ID=46598332

Family Applications (2)

Application Number Title Priority Date Filing Date
EP12740874.8A Withdrawn EP2732459A1 (de) 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur
EP21020228.9A Withdrawn EP3893267A3 (de) 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur

Family Applications After (1)

Application Number Title Priority Date Filing Date
EP21020228.9A Withdrawn EP3893267A3 (de) 2011-07-12 2012-04-25 Monolithische integrierte halbleiterstruktur

Country Status (11)

Country Link
US (2) US9196481B2 (de)
EP (2) EP2732459A1 (de)
JP (1) JP6057096B2 (de)
KR (2) KR101970841B1 (de)
CN (2) CN108346556A (de)
CA (2) CA3040529C (de)
DE (1) DE102011107657A1 (de)
HK (1) HK1258998A1 (de)
SG (1) SG10201509068WA (de)
TW (1) TWI570774B (de)
WO (1) WO2013007229A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011107657A1 (de) * 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
US10388223B2 (en) * 2016-06-30 2019-08-20 Apple Inc. System and method for voltage and current sensing for compensation in an electronic display via analog front end
KR102716445B1 (ko) * 2016-11-04 2024-10-14 삼성전자주식회사 전자 장치 및 그 제어 방법
JP6509455B1 (ja) * 2018-05-24 2019-05-08 三菱電機株式会社 Ｉｉｉ―ｖ族化合物半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375564A1 (de) * 1988-12-22 1990-06-27 Fujitsu Limited Halbleiterbauelement mit einer Puffer-Struktur, um Defekte der darauf gewachsenen Halbleiterschicht aufzuheben
JPH1032165A (ja) * 1996-07-15 1998-02-03 Nec Corp 化合物半導体層の成長方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3676019D1 (de) 1985-09-03 1991-01-17 Daido Steel Co Ltd Epitaktische gallium-arsenid-halbleiterscheibe und verfahren zu ihrer herstellung.
JPH01100976A (ja) * 1987-10-14 1989-04-19 Daido Steel Co Ltd 半導体素子の製造方法
JPH0654761B2 (ja) * 1987-10-16 1994-07-20 大同特殊鋼株式会社 半導体装置
JPH02239614A (ja) * 1989-03-13 1990-09-21 Fujitsu Ltd ヘテロ・エピタキシャル成長法
JPH03145787A (ja) * 1989-10-31 1991-06-20 Furukawa Electric Co Ltd:The 半導体レーザ素子
WO1994010707A1 (de) * 1992-11-05 1994-05-11 Siemens Aktiengesellschaft Hochabsorbierende solarzelle und verfahren zur herstellung
US6188090B1 (en) * 1995-08-31 2001-02-13 Fujitsu Limited Semiconductor device having a heteroepitaxial substrate
US6017829A (en) 1997-04-01 2000-01-25 Micron Technology, Inc. Implanted conductor and methods of making
US6835962B2 (en) * 2001-08-01 2004-12-28 Showa Denko Kabushiki Kaisha Stacked layer structure, light-emitting device, lamp, and light source unit
JP3557571B2 (ja) * 2001-08-01 2004-08-25 昭和電工株式会社 発光素子用積層構造体、発光素子、ランプ及び光源
TW577183B (en) * 2002-12-13 2004-02-21 Vtera Technology Inc High lattice matched light emitting device
US20070217457A1 (en) 2003-11-25 2007-09-20 Wolfgang Stolz Optically Pumped Semiconductor Devices for the Generation of Radiation, Their Production as Well as Methods for the Strain Compensation in the Layer Successions used Within
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
WO2006079333A2 (de) * 2005-01-26 2006-08-03 Philipps Universität Marburg Iii/v-halbleiter
DE102005004582A1 (de) * 2005-01-26 2006-07-27 Philipps-Universität Marburg III/V-Halbleiter
US20060292719A1 (en) * 2005-05-17 2006-12-28 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7897490B2 (en) * 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
US7851780B2 (en) * 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7573059B2 (en) * 2006-08-02 2009-08-11 Intel Corporation Dislocation-free InSb quantum well structure on Si using novel buffer architecture
CN101192517A (zh) * 2006-12-01 2008-06-04 中国科学院半导体研究所 砷化镓衬底上的多层变形缓冲层的制作方法
EP1933384B1 (de) * 2006-12-15 2013-02-13 Soitec Halbleiter-Heterostruktur
WO2009151979A2 (en) * 2008-06-09 2009-12-17 4Power, Llc High-efficiency solar cell structures and methods
CN101388337A (zh) * 2008-10-28 2009-03-18 厦门乾照光电有限公司 一种生长高质量具有双缓冲层的单晶氮化铟薄膜的方法
DE102008059044B4 (de) * 2008-11-26 2013-08-22 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102011107657A1 (de) * 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375564A1 (de) * 1988-12-22 1990-06-27 Fujitsu Limited Halbleiterbauelement mit einer Puffer-Struktur, um Defekte der darauf gewachsenen Halbleiterschicht aufzuheben
JPH1032165A (ja) * 1996-07-15 1998-02-03 Nec Corp 化合物半導体層の成長方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2013007229A1 *

Also Published As

Publication number Publication date
CA3040529A1 (en) 2013-01-17
US9196481B2 (en) 2015-11-24
US20130015503A1 (en) 2013-01-17
KR20140045425A (ko) 2014-04-16
TW201303968A (zh) 2013-01-16
EP3893267A2 (de) 2021-10-13
CN108346556A (zh) 2018-07-31
CA3040529C (en) 2021-05-25
CN103828020B (zh) 2018-01-26
TWI570774B (zh) 2017-02-11
CA2840897C (en) 2019-06-11
JP2014526145A (ja) 2014-10-02
SG10201509068WA (en) 2015-12-30
WO2013007229A9 (de) 2013-03-07
EP3893267A3 (de) 2021-12-15
KR101970841B1 (ko) 2019-04-19
CN103828020A (zh) 2014-05-28
JP6057096B2 (ja) 2017-01-11
DE102011107657A1 (de) 2013-01-17
HK1258998A1 (zh) 2019-11-22
KR20190040359A (ko) 2019-04-17
KR102107346B1 (ko) 2020-05-07
US20160133709A1 (en) 2016-05-12
US9865689B2 (en) 2018-01-09
WO2013007229A1 (de) 2013-01-17
CA2840897A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
DE102008050511B4 (de) Selektive Bildung einer Silizium-Kohlenstoff-Epitaxialschicht
DE112006000433T5 (de) Einzelschritt, hochtemperatur Keimbildung für ein Gitterfehlerträgermaterial
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112007002162T5 (de) Verfahren zur Herstellung eines Halbleiterepitaxialkristallsubstrats
DE4108306A1 (de) Kristallzuchtverfahren
DE112007001814T5 (de) Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
DE102005038873A1 (de) Vielkammer-MOCVD-Aufwachsvorrichtung für hohe Geschwindigkeit/ hohen Durchsatz
WO2008132204A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE102005041643A1 (de) Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
EP2732459A1 (de) Monolithische integrierte halbleiterstruktur
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE102019212821B4 (de) Verfahren und Vorrichtung zur Herstellung einer Schicht, damit versehenes Substrat und dessen Verwendung
DE112013001972T5 (de) Verfahren zum Herstellen von Nitrid-Halbleitervorrichtungen
EP2695180B1 (de) Verfahren zur herstellung eines iii/v-si-templats
DE3728524C2 (de) Hochgeschwindigkeits-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE112012000868T5 (de) III-V- Halbleiterstrukturen mit verminderten Pit-Defekten und Verfahren zum Ausbilden derselben
DE102014102039A1 (de) Verfahren zur Herstellung einer Nitrid-Verbindungshalbleiterschicht
DE19954838C1 (de) Verfahren zur epitaktischen Herstellung von Halbleiternanostrukturen
WO2019197433A1 (de) Nukleationsschicht-abscheideverfahren
DE102017120896A1 (de) Verfahren zum Abscheiden einer C-dotierten AlN-Schicht auf einem Siliziumsubstrat und aus einer derartigen Schichtstruktur aufgebautes Halbleiter-Bauelement
HK1194859B (en) Monolithic integrated semiconductor structure
HK1194859A (en) Monolithic integrated semiconductor structure

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20131029

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20170220

APBK Appeal reference recorded

Free format text: ORIGINAL CODE: EPIDOSNREFNE

APBN Date of receipt of notice of appeal recorded

Free format text: ORIGINAL CODE: EPIDOSNNOA2E

APBR Date of receipt of statement of grounds of appeal recorded

Free format text: ORIGINAL CODE: EPIDOSNNOA3E

APAF Appeal reference modified

Free format text: ORIGINAL CODE: EPIDOSCREFNE

APBT Appeal procedure closed

Free format text: ORIGINAL CODE: EPIDOSNNOA9E

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20231101