EP3446328A1 - Dispositif photorécepteur multicouche, à paramètres de maille différents - Google Patents

Dispositif photorécepteur multicouche, à paramètres de maille différents

Info

Publication number
EP3446328A1
EP3446328A1 EP17716935.6A EP17716935A EP3446328A1 EP 3446328 A1 EP3446328 A1 EP 3446328A1 EP 17716935 A EP17716935 A EP 17716935A EP 3446328 A1 EP3446328 A1 EP 3446328A1
Authority
EP
European Patent Office
Prior art keywords
layer
openings
interface layer
deposited
grains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP17716935.6A
Other languages
German (de)
English (en)
Inventor
Denis MENCARAGLIA
Daniel Bouchier
Charles Renard
James Connolly
Thimothée MOLIERE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Sorbonne Universite
CentraleSupelec
Original Assignee
Centre National de la Recherche Scientifique CNRS
Sorbonne Universite
CentraleSupelec
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Sorbonne Universite, CentraleSupelec filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP3446328A1 publication Critical patent/EP3446328A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/142—Photovoltaic cells having only PN homojunction potential barriers comprising multiple PN homojunctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/161—Photovoltaic cells having only PN heterojunction potential barriers comprising multiple PN heterojunctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H10F10/172—Photovoltaic cells having only PIN junction potential barriers comprising multiple PIN junctions, e.g. tandem cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/124—Active materials comprising only Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • Multilayer photoreceptor device with different mesh parameters Multilayer photoreceptor device with different mesh parameters
  • photoreceptor device is understood here to mean any electronic device capable of converting a light reception, either into electrical energy such as photovoltaic devices, or into an electrical signal, such as photoresistances.
  • At least two materials may be involved in the manufacture of such a device. This is for example:
  • GaAs gallium arsenide
  • AlGaAs binary material
  • a difficulty of depositing such a material on the other consists in that their respective crystallographic structures have different mesh parameters (different interatomic distances of the material Si, to the other GaAs).
  • the surface of the thin layer (intended to receive the light) is textured to trap the light, and hence to increase the photon-material interaction surfaces of the photoreceptor device.
  • texturing the surface of a thin layer after its growth is delicate and time consuming to achieve performance remaining suboptimal.
  • the present invention improves this situation.
  • a photoreceptor device comprising at least:
  • a first crystalline semiconductor material comprising a first mesh parameter
  • a second semiconductor crystalline material deposited on the first material and comprising a second mesh parameter, different from the first mesh parameter.
  • the device comprises an interface layer between the first and the second material, made of an amorphous material and structured to include regularly spaced openings in the plane of the layer,
  • the second material comprises protuberances emerging from the openings of the interface layer and forming disjoint crystal grains, each grain having a plurality of facets forming at least one angle between them.
  • the interface layer is made of an insulating material (for example an oxide, such as silica deposited on silicon as the first material). Nevertheless, the thickness of the interface layer is less than 10 nm (nanometers) to advantageously form a tunnel junction between the first and the second material. With such a small interface layer thickness, however, the formation of the aforementioned crystalline protuberances without dislocation was found.
  • an insulating material for example an oxide, such as silica deposited on silicon as the first material.
  • the openings of the interface layer may, for their part, have a width of, for example, between 10 and 100 nm, preferably of the order of 50 nm.
  • the first crystalline material is preferably of [111] orientation, which makes it possible, as will be seen in more detail below, to avoid twin problems between regions of different crystalline orientations, when the second material is polar (such as gallium arsenide).
  • the photoconductive device includes a tandem cell and the first material is used in a first "bottom” cell (bottom cell with respect to the incidence of light), while the second material is used in a first cell.
  • second "top” cell top cell
  • the spaces between the crystalline grains obtained can then be filled by an insulating layer deposited on the second material (for example silica S102 as illustrated with reference to step S16 of FIG. 5).
  • an insulating layer deposited on the second material for example silica S102 as illustrated with reference to step S16 of FIG. 5.
  • This insulating layer and the grains may then be encapsulated in a conductive and transparent layer (for example of ⁇ as shown in FIG. 5), deposited on the insulating layer (Si0 2 ).
  • a conductive and transparent layer for example of ⁇ as shown in FIG. 5
  • the present invention also relates to a method for manufacturing a photoreceptor device of the above type, the method comprising in particular at least:
  • a first step of forming the aforementioned interface layer structured to present regularly spaced openings and opening onto the first material
  • the method may further comprise an intermediate step, between said first and second stages, of depositing a seed of a third material in each of the openings, seed on which is deposited, during said second step, the second material. This seed may be of the same material as the second material, or not.
  • the deposition steps are preferably carried out by epitaxy.
  • the method may comprise a prior step of arranging the regularly spaced openings in the interface layer, by applying a mask etched locally to form these openings. Such an embodiment will be described in detail with reference to FIG. 5, hereinafter.
  • this mask is partially etched to leave, at the openings, an interface layer thickness thinner than outside the openings (this thickness being 0.6 nm in an embodiment shown below).
  • This thinner layer thickness makes it possible to avoid oxidation, in the open air, of the first underlying material. It is then removed before operating the second step or the intermediate step mentioned above.
  • FIG. 1 illustrates an example of growth-related dislocations. from one material to another, in disagreement with mesh
  • FIG. 2 schematically shows the structure for depositing a thin layer 10 (formed of a multiplicity of protuberances), with mesh clash, on a substrate 11, and this via a regularly “perforated” interface layer 12,
  • FIGS. 3a and 3b are transmission electron microscopy images of a protuberance of gallium arsenide, deposited on a silicon substrate oriented [001] through a silica interface layer, at an epitaxial deposition temperature (CBE for "Chemical Beam Epitaxy") of 575 ° C ( Figure 3a) and 550 ° C ( Figure 3b),
  • CBE epitaxial deposition temperature
  • FIG. 4 is a microscopy image representing, on a scale, a protuberance, the interface layer, and the substrate
  • FIG. 5 illustrates the different steps of an exemplary method of manufacturing the aforementioned interface layer
  • FIG. 6 is a microscopy image showing several regularly spaced protuberances, obtained by the implementation of the method of FIG. 5, on a Si substrate of crystalline orientation [111].
  • gallium arsenide 10 is deposited by epitaxy on a silicon substrate 11 (or on a preparation layer, based on silicon). However, there is provided an interface layer 12 made of oxide (silica Si0 2 in the example described) between the substrate 11 and the deposited material 10. The thickness e of the interface layer is less than order of 2 nm (nanometers). This layer 12 of oxide is "perforated” in regular places to expose the substrate 11 to bare, in openings of diameter L of the order of 20 to 100 nm. The gallium arsenide 10 is deposited progressively on the silicon substrate 11 in the openings left by the interface layer 12.
  • the deposited gallium arsenide is strongly constrained, but this stress gradually relaxes as the deposit and the gallium arsenide then forms 3D islands at the exit of the interface layer 12 (arrows of FIG. 2).
  • the gallium arsenide forms a protuberance in the shape of a "mushroom" at each opening of the interface layer 12.
  • Each of these protuberances 10 has facets forming angles between them, which depend on the epitaxial temperature (FIG. 3a and 3b), the crystalline orientation of the substrate, and possibly other parameters.
  • these protuberances grow without dislocations.
  • all these facets effectively trap the light in a photoreceptor device comprising such an overall layer 10 (formed of the various protuberances) deposited in mesh disagreement on substrate 11.
  • the diameter L of the openings is relatively small (less than 100 nm) compared to the dimensions of the protuberances (of the order of a few microns in width).
  • Figure 4 illustrates these respective dimensions, to scale. Nevertheless, it has been observed that the carriers could transit by tunnel effect, without difficulty between the protuberance (GaAs) and the substrate (Si), because of the fineness of the interface layer (oxide) of a few nanometers.
  • the openings of the interface layer 12 must be arranged regularly in the plane of the layer 12 (in regular steps along the two axes x, y of the plane of the layer 12, the third axis z being perpendicular to the layer).
  • the first step S1 consists in preparing the surface of the Si substrate, by chemical cleaning . There is a thin layer of silica Si0 2 . Then, in step S2, silicon nitride SiN is deposited on the silica layer. In the next step S3, an HSQ-type resin (for "Hydrogen silsesquioxane”) is used to re-wet the SiN surface.
  • HSQ-type resin for "Hydrogen silsesquioxane
  • the next step S4 consists in defining the mask by electronic lithography (definition of a chosen pattern, with regular steps in the two x, y directions of the plane of the HSQ mask).
  • the resin is "developed” (removed) to leave the SiN nitride on the surface, outside of the remaining HSQ polymerized regions.
  • the mask is transferred, with removal of the nitride, by RIE (for "reactive ion etching"). Then, a stack having more precisely the form illustrated in relation to the step S7 of FIG. 5, of localized SiN nitride and silica, on the Si substrate, after a post-etching cleaning, is obtained.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Engineering & Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)

Abstract

L'invention concerne un dispositif photorécepteur, comportant au moins: ∙ un premier matériau cristallin (11), semi-conducteur, comportant un premier paramètre de maille, et ∙ un deuxième matériau cristallin, semi-conducteur, déposé sur le premier matériau et comportant un deuxième paramètre de maille, différent du premier paramètre de maille. En particulier : ∙ le dispositif comporte une couche d'interface (12) entre le premier et le deuxième matériau, réalisée dans un matériau amorphe et structurée pour comporter des ouvertures régulièrement espacées dans le plan de la couche, ∙ le deuxième matériau comporte des protubérances sortant des ouvertures de la couche d'interface et formant des grains de cristaux disjoints (10), chaque grain comportant une pluralité de facettes formant au moins un angle entre elles; ∙ la couche d'interface est réalisée dans un matériau isolant et d'épaisseur inférieure à 10 nm pour former une jonction tunnel entre le premier et le deuxième matériau.

Description

Dispositif photorécepteur multicouche, à paramètres de maille différents
La présente invention concerne le domaine des dispositifs photorécepteurs, notamment pour des applications photovoltaïques, et les procédés de fabrication en couches minces de tels dispositifs.
On entend ici par « dispositif photorécepteur » tout dispositif électronique capable de convertir une réception de lumière, soit en énergie électrique comme les dispositifs photovoltaïques, soit en signal électrique comme les photorésistances.
À titre d'exemple non limitatif, au moins deux matériaux peuvent intervenir dans la fabrication d'un tel dispositif. Il s'agit par exemple :
- d'un substrat d'un premier matériau, à base de silicium (Si ci-après), et
- d'une couche mince à base d'arséniure de gallium (GaAs ci-après), ou un alliage ternaire comportant de l'aluminium en plus de ce matériau binaire (AlGaAs), déposée sur le substrat en silicium.
L'usage de ces deux types de matériaux, l'un déposé sur l'autre, peut présenter un avantage dans le domaine photovoltaïque, notamment dans la conception de cellules dites « tandem », en raison de leurs largeurs de bande interdite (ou « gap » ci-après) respectives, offrant un rendement proche du maximum théorique attendu en termes de conversion photovoltaïque.
Toutefois, une difficulté de déposer un tel matériau sur l'autre, consiste en ce que leurs structures cristallographiques respectives présentent des paramètres de maille différents (distances interatomiques différentes du matériau Si, à l'autre GaAs).
En référence à la figure 1, il apparaît effectivement que lorsque les paramètres de maille sont différents (respectivement a pour Si et b pour GaAs), des contraintes, puis des dislocations (au-delà d'une hauteur critique de matériau déposé), peuvent apparaître du fait du mauvais alignement interatomique entre les deux matériaux. Il en résulte des défauts électriquement actifs pouvant dégrader les performances du dispositif.
Par ailleurs, il est intéressant que la surface de la couche mince (destinée à recevoir la lumière) soit texturée pour piéger la lumière, et de là, augmenter les surfaces d'interaction photons-matière du dispositif photorécepteur. Actuellement, texturer la surface d'une couche mince après sa croissance est délicat et long à réaliser pour obtenir des performances restant sous-optimales. La présente invention vient améliorer cette situation.
Elle propose à cet effet un dispositif photorécepteur, comportant au moins:
- un premier matériau cristallin, semi-conducteur, comportant un premier paramètre de maille, et
- un deuxième matériau cristallin, semi-conducteur, déposé sur le premier matériau et comportant un deuxième paramètre de maille, différent du premier paramètre de maille.
En particulier :
- le dispositif comporte une couche d'interface entre le premier et le deuxième matériau, réalisée dans un matériau amorphe et structurée pour comporter des ouvertures régulièrement espacées dans le plan de la couche,
- le deuxième matériau comporte des protubérances sortant des ouvertures de la couche d'interface et formant des grains de cristaux disjoints, chaque grain comportant une pluralité de facettes formant au moins un angle entre elles.
Grâce à cette disposition, les ouvertures formées dans la couche amorphe permettent d'accompagner la croissance du deuxième matériau, au départ contraint, puis relaxant sans dislocation, pour former des grains cristallins comportant des facettes multiples pour piéger la lumière efficacement.
Ainsi, le procédé de l'invention permet d'obtenir une texturation naturelle de la couche mince du deuxième matériau lors de sa croissance, sans nécessiter d'étape supplémentaire ultérieurement.
En outre, la couche d'interface est réalisée dans un matériau isolant (par exemple un oxyde, tel que de la silice déposée sur du silicium en tant que premier matériau). Néanmoins, l'épaisseur de la couche d'interface est inférieure à 10 nm (nanomètres) pour pouvoir former avantageusement une jonction tunnel entre le premier et le deuxième matériau. Avec une aussi faible épaisseur de couche d'interface, il a été constaté néanmoins la formation des protubérances cristallines précitées, sans dislocation.
On comprendra ainsi que la couche d'interface peut jouer à la fois le rôle d'assistance à la croissance des protubérances du deuxième matériau, mais aussi de jonction à effet tunnel entre le premier et le deuxième matériau, lesquels peuvent être alors utilisés dans une cellule photovoltaïque de type « tandem » avec l'un des premier et deuxième matériaux en cellule « top » et l'autre matériau en cellule « bottom ». On connaît une couche d'interface assistant la croissance de telles protubérances dans l'art antérieur que reflètent les documents Dl : US 2010/236617, D2 : EP 2343731, D3 : WO- 2013/154485. Néanmoins, dans ces documents, les couches d'interface ne sont pas aussi fines que celle au sens de la présente invention, laquelle permet en outre une jonction tunnel entre les deux matériaux. Par exemple dans le document Dl : US 2010/236617, il doit être procédé spécifiquement à la formation de cette couche de jonction à effet tunnel en plusieurs étapes, dont notamment une étape de dopage particulièrement lourde (Dl : [0042]). Dans le contexte de la présente invention, ces étapes ne sont plus nécessaires, de façon particulièrement avantageuse. Les ouvertures de la couche d'interface peuvent être, quant à elles, de largeur comprise par exemple entre 10 et 100 nm, préférentiellement de l'ordre de 50 nm.
Dans une forme de réalisation, le premier matériau cristallin est préférentiellement d'orientation [111], ce qui permet, comme on le verra plus en détails plus loin, d'éviter des problèmes de macles entre régions d'orientations cristallines différentes, lorsque le deuxième matériau est polaire (comme par exemple l'arséniure de gallium).
Dans une forme de réalisation, le dispositif photoconducteur comporte une cellule tandem et le premier matériau est utilisé dans une première cellule « bottom » (cellule de dessous par rapport à l'incidence de la lumière), tandis que le deuxième matériau est utilisé dans une deuxième cellule « top » (cellule de dessus).
Les espaces entre grains cristallins obtenus peuvent être comblés ensuite par une couche isolante déposée sur le deuxième matériau (par exemple de silice S1O2 comme illustré en référence à l'étape S16 de la figure 5).
Cette couche isolante et les grains peuvent être encapsulés ensuite dans une couche conductrice et transparente (par exemple de ΓΓΓΟ comme présenté sur la figure 5), déposée sur la couche isolante (Si02).
La présente invention vise aussi un procédé de fabrication d'un dispositif photorécepteur du type ci- avant, le procédé comportant en particulier au moins :
- une première étape, de formation de la couche d'interface précitée, structurée pour présenter des ouvertures régulièrement espacées et débouchant sur le premier matériau, et
- une deuxième étape, de dépôt du deuxième matériau sur le premier matériau au moins au niveau desdites ouvertures, la couche d'interface étant réalisée dans un matériau isolant et d'épaisseur inférieure à 10 nm (nanomètres) pour pouvoir former avantageusement une jonction tunnel entre le premier et le deuxième matériau. Le procédé peut comporter en outre une étape intermédiaire, entre lesdites première et deuxième étapes, de dépôt d'un germe d'un troisième matériau dans chacune des ouvertures, germe sur lequel est déposé, pendant ladite deuxième étape, le deuxième matériau. Ce germe peut être du même matériau que le deuxième matériau, ou non. Les étapes de dépôt sont préférentiellement mises en œuvre par épitaxie.
Le procédé peut comporter une étape préalable d'aménagement des ouvertures régulièrement espacées dans la couche d'interface, par application d'un masque gravé localement pour former ces ouvertures. Une telle réalisation sera décrite en détail en référence à la figure 5, ci-après.
En particulier, ce masque est gravé partiellement pour laisser, au niveau des ouvertures, une épaisseur de couche d'interface plus fine qu'en dehors des ouvertures (cette épaisseur étant de 0,6 nm dans un exemple de réalisation présentée plus loin). Cette épaisseur de couche plus fine permet d'éviter une oxydation, à l'air libre, du premier matériau sous-jacent. Elle est alors retirée avant d'opérer la deuxième étape ou l'étape intermédiaire précitée.
D'autres avantages et caractéristiques de l'invention apparaîtront à la lecture de la description d'exemples de réalisation présentés ci-après et à l'examen des dessins annexés, sur lesquels : la figure 1 illustre un exemple de dislocations liées à la croissance d'un matériau sur l'autre, en désaccord de maille,
la figure 2 présente schématiquement la structure permettant un dépôt d'une couche mince 10 (formée d'une multiplicité de protubérances), avec désaccord de maille, sur un substrat 11, et ce via une couche d'interface 12 « perforée » régulièrement,
les figures 3a et 3b sont des images en microscopie électronique en transmission d'une protubérance d'arséniure de gallium, déposée sur un substrat de silicium orienté [001] à travers une couche d'interface de silice, à une température de dépôt par épitaxie (CBE pour « Chemical Beam Epitaxy ») de 575°C (figure 3a) et de 550°C (figure 3b),
la figure 4 est une image de microscopie représentant à l'échelle une protubérance, la couche d'interface, et le substrat, la figure 5 illustre les différentes étapes d'un exemple de procédé de fabrication de la couche d'interface précitée,
la figure 6 est une image de microscopie représentant plusieurs protubérances régulièrement espacées, obtenues par la mise en œuvre du procédé de la figure 5, sur un substrat Si d' orientation cristalline [111].
En référence à la figure 2, dans l'exemple décrit, de l'arséniure de gallium 10 est déposé par épitaxie sur un substrat de silicium 11 (ou sur une couche de préparation, à base de silicium). Toutefois, on prévoit une couche d'interface 12 réalisée en oxyde (de la silice Si02 dans l'exemple décrit) entre le substrat 11 et le matériau déposé 10. L'épaisseur e de la couche d'interface est inférieure ou de l'ordre de 2 nm (nanomètres). Cette couche 12 d'oxyde est « perforée » par endroits réguliers pour laisser apparaître le substrat 11 à nu, dans des ouvertures de diamètre L de l'ordre de 20 à 100 nm. L'arséniure de gallium 10 se dépose progressivement sur le substrat de silicium 11 dans les ouvertures laissées par la couche d'interface 12. L'arséniure de gallium déposé est fortement contraint, mais cette contrainte se relaxe progressivement au fur et à mesure du dépôt et l'arséniure de gallium forme ensuite des ilôts 3D en sortie de la couche d'interface 12 (flèches de la figure 2). Ainsi, en relaxant, l'arséniure de gallium forme une protubérance en allure de « champignon » au niveau de chaque ouverture de la couche d'interface 12. Chacune de ces protubérances 10 présente des facettes formant des angles entre elles, qui dépendent de la température d' épitaxie (figure 3a et 3b), de l'orientation cristalline du substrat, et éventuellement d'autres paramètres.
D'une part, ces protubérances croissent sans dislocations. D'autre part, l'ensemble de ces facettes piège efficacement la lumière dans un dispositif photorécepteur comportant une telle couche globale 10 (formée des différentes protubérances) déposée en désaccord de maille sur substrat 11. En outre, le diamètre L des ouvertures est relativement petit (inférieur à 100 nm) par rapport aux dimensions des protubérances (de l'ordre de quelques microns de largeur). La figure 4 illustre ces dimensions respectives, à l'échelle. Néanmoins, il a été observé que les porteurs pouvaient transiter par effet tunnel, sans difficulté entre la protubérance (GaAs) et le substrat (Si), du fait de la finesse de la couche d'interface (oxyde) de quelques nanomètres.
Enfin, dans le cas d'arséniure de gallium déposé sur silicium pour la fabrication d'une cellule photovoltaïque, les gaps respectifs sont tels que des records de rendement photovoltaïque peuvent être atteints.
Néanmoins, pour ne pas que les protubérances se touchent mutuellement et diminuent ainsi l'efficacité du piégeage de la lumière, les ouvertures de la couche d'interface 12 doivent être aménagées régulièrement dans le plan de la couche 12 (par pas réguliers selon les deux axes x,y du plan de la couche 12, le troisième axe z étant perpendiculaire à la couche).
On se réfère maintenant à la figure 5 pour décrire un procédé, à titre d'exemple, de préparation des ouvertures régulières d'une telle couche d'interface 12. La première étape SI consiste à préparer la surface du substrat Si, par nettoyage chimique. Il subsiste une fine couche de silice Si02. Ensuite, à l'étape S2, on dépose du nitrure de silicium SiN sur la couche de silice. On utilise à l'étape suivante S3 une résine de type HSQ (pour « Hydrogen silsesquioxane ») pour enrésiner la surface de SiN.
L'étape suivante S4 consiste à définir le masque par lithographie électronique (définition d'un motif choisi, avec des pas réguliers dans les deux directions x,y du plan du masque HSQ). À l'étape suivante S5, la résine est « développée » (enlevée) pour laisser le nitrure SiN à la surface, en dehors des régions polymérisées HSQ, subsistantes. À l'étape suivante S6, on procède à un transfert du masque, avec élimination du nitrure, par RIE (pour « Reactive Ion Etching »). Ensuite, on obtient un empilement ayant plus précisément la forme illustrée relativement à l'étape S7 de la figure 5, de nitrure SiN localisé et silice, sur le substrat Si, après un nettoyage post-gravure.
Ensuite, dans une première forme de réalisation à haute température (1050 °C), on peut procéder à l'étape S8a à une oxydation sèche, augmentant l'épaisseur de la couche de silice, suivie à l'étape S 10a, d'une désoxydation de la couche de nitrure SiN. Dans une autre forme de réalisation à plus basse température, on peut procéder à l'étape S8b à un enrésinage épais HSQ, puis à une transformation de la résine HSQ en silice à l'étape S9b. Ensuite, par attaque à l'étape S 10b, dans ce deuxième mode de réalisation, on dégage les plots restants de nitrure.
Aux étapes SU et S 12 (dans l'un et l'autre des deux modes de réalisation ci-dessus), on peut procéder ensuite à une gravure sélective du nitrure, puis à un nettoyage chimique (type Shiraki par exemple) avec passivation (au HC1 par exemple), pour obtenir finalement une couche de silice inférieure ou égale à 2 nm d'épaisseur, sur le substrat Si, et en particulier, au niveau des futures ouvertures, une épaisseur beaucoup plus fine de silice, de l'ordre de 0,6 nm (environ deux plans atomiques de silice). Cette couche très fine de 0,6 nm de silice permet une remise à l'air libre du substrat ainsi préparé, tout en évitant une oxydation non contrôlée du substrat de silicium.
A l'étape S 13 ensuite, le substrat portant la couche de silice peut être placé dans un bâti d'épitaxie, dans lequel, on retire d'abord les 0,6 nm de silice pour former les ouvertures, par exemple par application de flashes thermiques (à environ 1000°C) ou préalablement par trempage dans un bain d'acide fluorhydrique (HF). A l'étape S14, dans les ouvertures ainsi libérées, on dépose préférentiellement dans un premier temps des germes GR de cristaux en vue d'une nucléation. Ces germes peuvent avoir des dimensions de l'ordre de quelques dizaines de nanomètres. Il peut s'agir dans un exemple de réalisation d'arséniure de gallium, déjà (à une température d'épitaxie de 430°C). Néanmoins, dans une variante, il peut s'agir d'un autre matériau de nucléation, par exemple du germanium. Typiquement, le germanium (Ge élémentaire) présente de bonnes propriétés pour occuper les liaisons pendantes du silicium et concrètement recouvrir toute la surface laissée libre du substrat de silicium, et ce à une température d'épitaxie de l'ordre de 600°C. Ainsi, à l'aide de tels germes, on peut contrôler finement ensuite la croissance cristalline des grains (protubérances 10), en particulier lorsque les germes débordent des ouvertures, en évitant ainsi la formation de défauts. Après l'étape S14 de nucléation, on peut procéder ensuite à l'étape S15 de croissance par épitaxie des protubérances formant les cristaux 10 (GaAs dans l'exemple décrit), à une température comprise entre 500°C et 600°C, et plus préférentiellement entre 550 et 600 °C.
Selon la température d'épitaxie par exemple (ou encore en fonction du rapport d'éléments V/III pour le GaAs), on peut obtenir des motifs souhaités de facettes. Toutefois, il a été observé que certains motifs de protubérance 10, et notamment celui illustré sur la figure 3a et obtenu à une température 575°C, pouvait présenter des orientations cristallographiques différentes au sens du même grain de cristal lorsque le substrat de silicium avait une orientation cristalline classique [100]. Dans le cas de régions d'orientations cristallines différentes se rencontrant en un plan atomique, il se crée une « macle » en ce plan lorsque le matériau est polaire, comme l'arséniure de gallium (atomes d'arsenic As en face d'atomes d'arsenic (au lieu de gallium Ga), et atomes de gallium Ga en face d'atomes de gallium (au lieu d'arsenic As)). De telles macles sont susceptibles de détériorer les propriétés mécaniques et/ou électroniques du matériau.
Pour surmonter cette difficulté, il est proposé dans une forme de réalisation de déposer les protubérances 10 sur un substrat d'orientation [111]. Les grains de cristaux obtenus 10, tels que représentés sur la figure 6, ne présentent avantageusement pas de macle dans cette réalisation. Ils sont de forme globale cubique, encore différente de celles observées sur les figures 3 a et 3b.
H convient de noter en outre que pour un matériau polaire comme l'arséniure de gallium, si les grains 10 devaient croître davantage et se toucher pour former une unique couche globale GaAs, il pourrait se créer des domaines d' antiphases, ou d'autres défauts, susceptibles de rendre le matériau électriquement défectueux aux «jointures entre grains ».
Une fois les grains obtenus, après l'étape S15, on peut déposer une couche de silice sur les grains 10 pour combler les espaces entre ces derniers, à une étape S 16, puis une couche d'oxyde transparent conducteur (par exemple de l'oxyde d'indium dopé à l'étain ΓΓΟ) pour former une couche de collecte formant un contact du dispositif photorécepteur à fabriquer (après le dépôt éventuel d'une couche de passivation sous la couche transparente conductrice ΓΓΌ). Ces autres étapes pour fabriquer complètement le dispositif photorécepteur, tel qu'une cellule photovoltaïque en tandem Si-GaAs, ne sont pas détaillées ici, la formation des grains à facettes 10 étant le but particulier recherché dans la présente invention.
Bien entendu, la présente invention ne se limite pas aux formes de réalisation décrites ci-avant à titre d'exemples ; elle s'étend à d'autres variantes.
Ainsi, le procédé de formation des ouvertures dans la couche de silice, décrit ci-avant en référence à la figure 5, peut être différent et admet de nombreuses variantes (par exemple un dépôt de résine HSQ formant directement les motifs définitifs de la couche Si02). Dans un autre exemple, si la contrainte en termes de régularité d'espacement des ouvertures est relativement faible, il peut être prévu initialement une simple couche de silice, puis une attaque au silane en bâti d'épitaxie, cette attaque étant légère pour produire des ouvertures suffisamment espacées entre elles afin d'éviter un risque de contact des grains 10 entre eux ensuite. Par ailleurs, de manière générale, les matériaux présentés à titre d'exemple ci-avant, sont susceptibles de variantes. Il peut s'agir par exemple de dépôt de germanium sur silicium (en désaccord de maille), ou encore d'InP sur GaAs, ou autres. De même, la couche d'interface (de silice ci-avant) peut être formée dans un autre oxyde (de titane ou autre). Les températures de dépôt, les orientations cristallines de substrat, etc., sont susceptibles de variantes en fonction de forme, de taille, d'orientation, etc., souhaitées pour les grains 10.

Claims

REVENDICATIONS
1. Dispositif photorécepteur, comportant au moins:
- un premier matériau cristallin, semi-conducteur, comportant un premier paramètre de maille, et - un deuxième matériau cristallin, semi-conducteur, déposé sur le premier matériau et comportant un deuxième paramètre de maille, différent du premier paramètre de maille, caractérisé en ce que :
- le dispositif comporte une couche d'interface entre le premier et le deuxième matériau, réalisée dans un matériau amorphe et structurée pour comporter des ouvertures régulièrement espacées dans le plan de la couche,
- le deuxième matériau comporte des protubérances sortant des ouvertures de la couche d'interface et formant des grains de cristaux disjoints, chaque grain comportant une pluralité de facettes formant au moins un angle entre elles,
et en ce que la couche d'interface est réalisée dans un matériau isolant et d'épaisseur inférieure à 10 nm, pour former une jonction tunnel entre le premier et le deuxième matériau.
2. Dispositif selon la revendication 1, caractérisé en ce que les ouvertures de la couche d'interface sont de largeur comprise entre 10 et 100 nm, préférentiellement de l'ordre de 50 nm.
3. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le premier matériau cristallin est d'orientation [111].
4. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le deuxième matériau est polaire.
5. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le deuxième matériau est de l'arséniure de gallium.
6. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le premier matériau est du silicium.
7. Dispositif selon l'une des revendications précédentes, caractérisé en ce qu'il comporte une cellule tandem et en ce que le premier matériau est utilisé dans une première cellule bottom et le deuxième matériau est utilisé dans une deuxième cellule top.
8. Dispositif selon l'une des revendications précédentes, caractérisé en ce que des espaces entre grains sont comblés par une couche isolante (S1O2), déposée sur le deuxième matériau.
9. Dispositif selon la revendication 8, caractérisé en ce que la couche isolante et les grains sont encapsulés dans une couche conductrice (ΠΌ), déposée sur la couche isolante.
10. Procédé de fabrication d'un dispositif selon l'une des revendications précédentes, caractérisé en ce qu'il comporte au moins :
- une première étape, de formation de ladite couche d'interface, structurée pour présenter des ouvertures régulièrement espacées et débouchant sur le premier matériau, et
- une deuxième étape, de dépôt du deuxième matériau sur le premier matériau au moins au niveau desdites ouvertures,
la couche d'interface étant réalisée dans un matériau isolant et d'épaisseur inférieure à 10 nm, pour former une jonction tunnel entre le premier et le deuxième matériau.
11. Procédé selon la revendication 10, caractérisé en ce qu'il comporte en outre une étape intermédiaire, entre lesdites première et deuxième étapes, de dépôt d'un germe d'un troisième matériau dans chacune des ouvertures, germe sur lequel est déposé, pendant ladite deuxième étape, le deuxième matériau.
12. Procédé selon l'une des revendications 10 et 11, caractérisé en ce que lesdites étapes de dépôt sont mises en œuvre par épitaxie.
13. Procédé selon l'une des revendications 10 à 12, caractérisé en ce qu'il comporte une étape préalable d'aménagement des ouvertures régulièrement espacées dans la couche d'interface, par application d'un masque gravé localement pour former lesdites ouvertures.
14. Procédé selon la revendication 13, caractérisé en ce que ledit masque est gravé partiellement pour laisser, au niveau des ouvertures, une épaisseur de couche d'interface plus fine qu'en dehors des ouvertures, ladite épaisseur de couche plus fine étant retirée avant d'opérer la deuxième étape ou ladite étape intermédiaire.
EP17716935.6A 2016-04-18 2017-04-18 Dispositif photorécepteur multicouche, à paramètres de maille différents Withdrawn EP3446328A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1653419A FR3050322B1 (fr) 2016-04-18 2016-04-18 Dispositif photorecepteur multicouche, a parametres de maille differents
PCT/EP2017/059146 WO2017182450A1 (fr) 2016-04-18 2017-04-18 Dispositif photorécepteur multicouche, à paramètres de maille différents

Publications (1)

Publication Number Publication Date
EP3446328A1 true EP3446328A1 (fr) 2019-02-27

Family

ID=56087429

Family Applications (1)

Application Number Title Priority Date Filing Date
EP17716935.6A Withdrawn EP3446328A1 (fr) 2016-04-18 2017-04-18 Dispositif photorécepteur multicouche, à paramètres de maille différents

Country Status (5)

Country Link
US (1) US20190115488A1 (fr)
EP (1) EP3446328A1 (fr)
CN (1) CN109844903A (fr)
FR (1) FR3050322B1 (fr)
WO (1) WO2017182450A1 (fr)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008124154A2 (fr) * 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaïque sur silicium
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2010023921A1 (fr) * 2008-09-01 2010-03-04 学校法人上智学院 Réseau d'éléments optiques à semi-conducteurs et procédé de fabrication associé
US20100236617A1 (en) * 2009-03-20 2010-09-23 Sundiode Inc. Stacked Structure Solar Cell Having Backside Conductive Contacts
US9293625B2 (en) * 2012-04-13 2016-03-22 Tandem Sun Ab Method for manufacturing a semiconductor device based on epitaxial growth

Also Published As

Publication number Publication date
FR3050322B1 (fr) 2019-01-25
WO2017182450A1 (fr) 2017-10-26
FR3050322A1 (fr) 2017-10-20
US20190115488A1 (en) 2019-04-18
CN109844903A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
US8778781B2 (en) Method of growing a thin film, a method of forming a structure and a device
EP1008169B1 (fr) Realisation de microstructures ou de nanostructures sur un support
FR2912552A1 (fr) Structure multicouche et son procede de fabrication.
WO2020128354A1 (fr) Substrat de type semi-conducteur sur isolant pour des applications radiofréquences
EP3651214A1 (fr) Procédé de réalisation d'une photodiode et photodiode
FR2802340A1 (fr) Structure comportant des cellules photovoltaiques et procede de realisation
FR2891281A1 (fr) Procede de fabrication d'un element en couches minces.
EP3384521B1 (fr) Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
EP3151266B1 (fr) Procede de formation d'une portion semiconductrice par croissance epitaxiale sur une portion contrainte
EP1337683B1 (fr) Procede d'auto-organisation de microstructures ou de nanostructures et dispositif associe obtenu
EP3438041B1 (fr) Structure semiconductrice comportant une membrane suspendue a portion centrale structuree en epaisseur
WO2003099707A2 (fr) Procede pour modifier les proprietes d'une couche mince et substrat faisant application du procede
FR3023058A1 (fr) Procede de realisation d'un dispositif microelectronique
EP4539101A1 (fr) Procédé de réalisation d'une couche continue de nitrure
EP3809450A1 (fr) Procede d'hetero-integration d'un materiau semi-conducteur d'interet sur un substrat de silicium
EP3446328A1 (fr) Dispositif photorécepteur multicouche, à paramètres de maille différents
EP4268266A1 (fr) Procédé de réalisation d'une couche à base de matériaux iii-n
EP4268269A1 (fr) Procédé de réalisation de composant verticaux à base de matériaux iii-n
WO2019243751A1 (fr) Capteur d'image de type face avant et procede de fabrication d'un tel capteur
EP4658032A1 (fr) Diode électroluminescente 3d et son procédé de fabrication
WO2023104611A1 (fr) Procédé de fabrication d'un dispositif optoélectronique
EP4643393A1 (fr) Procédé de fabrication d'un capteur d'image
WO2014006319A1 (fr) Substrat comprenant une couche de silicium et/ou de germanium et un ou plusieurs nanofils d'orientation perpendiculaire a la surface du substrat
EP3408870A1 (fr) Cellule photovoltaïque et procede de fabrication d'une cellule photovoltaïque

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20181018

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210602

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20241101