ES2129012B1 - Circuito y procedimiento para la recuperacion de temporizacion de simbolos. - Google Patents
Circuito y procedimiento para la recuperacion de temporizacion de simbolos.Info
- Publication number
- ES2129012B1 ES2129012B1 ES9750004A ES9750004A ES2129012B1 ES 2129012 B1 ES2129012 B1 ES 2129012B1 ES 9750004 A ES9750004 A ES 9750004A ES 9750004 A ES9750004 A ES 9750004A ES 2129012 B1 ES2129012 B1 ES 2129012B1
- Authority
- ES
- Spain
- Prior art keywords
- signal
- segment
- procedure
- circuit
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Circuito y procedimiento para la recuperación de temporización de símbolos. Se describe un circuito y un procedimiento para la recuperación de temporización de símbolos de una televisión digital que incluye: un convertidor analógico-digital (10) para el muestreo de una señal analógica recibida por un reloj de símbolos que se debe convertir en datos digitales; un demodulador (20) para la recuperación de una onda portadora, demodulando los datos digitales en una señal de banda de base y generando una señal de segmento; un detector de señal de sincronismo de segmento (40) para la detección de una señal de sincronismo de segmento a partir de la señal de segmento; un detector de error de fase (50) activado mediante la señal de sincronismo de segmento, para la recepción de la señal de segmento y para detectar un error de fase de símbolos de sincronismo de la señal de sincronismo de segmento; y un ajustador de fase del reloj de símbolos (60) para el ajuste de la fase del reloj de símbolos de acuerdo con el error de fase de los símbolos de sincronismo que se deben suministrar al convertidor analógico-digital como el reloj de símbolos.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES9750004A ES2129012B1 (es) | 1996-06-05 | 1996-06-05 | Circuito y procedimiento para la recuperacion de temporizacion de simbolos. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES9750004A ES2129012B1 (es) | 1996-06-05 | 1996-06-05 | Circuito y procedimiento para la recuperacion de temporizacion de simbolos. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ES2129012A1 ES2129012A1 (es) | 1999-05-16 |
| ES2129012B1 true ES2129012B1 (es) | 2000-02-16 |
Family
ID=8302298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES9750004A Expired - Fee Related ES2129012B1 (es) | 1996-06-05 | 1996-06-05 | Circuito y procedimiento para la recuperacion de temporizacion de simbolos. |
Country Status (1)
| Country | Link |
|---|---|
| ES (1) | ES2129012B1 (es) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9013151D0 (en) * | 1990-06-13 | 1990-08-01 | Questech Ltd | Digital signal processing system |
| JPH04306975A (ja) * | 1991-04-04 | 1992-10-29 | Matsushita Electric Ind Co Ltd | ジッター補正回路 |
| US5388127A (en) * | 1993-02-09 | 1995-02-07 | Hitachi America, Ltd. | Digital timing recovery circuit |
-
1996
- 1996-06-05 ES ES9750004A patent/ES2129012B1/es not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ES2129012A1 (es) | 1999-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2304476A (en) | Symbol timing recovery circuit and method | |
| WO1998010548A3 (en) | Improvements in, or relating to, multi-carrier transmission systems | |
| SG124281A1 (en) | Digital radio receiver | |
| AU5925699A (en) | Multi-clock matched filter for receiving signals with multipath | |
| AU5963194A (en) | Digital demodulator with frequency and timing control | |
| CA2208460A1 (en) | Frequency synchronized bidirectional radio system | |
| AR050690A1 (es) | Estimaciones de la proporcion matematica entre la portadora y el ruido, a partir de una senal recibida | |
| SE9900719D0 (sv) | Method and arrangement in a radio receiver system with seve standards | |
| AU4156097A (en) | Digital optical receiver with instantaneous josephson clock recovery circuit | |
| ES2189387T3 (es) | Receptor cdma multivia para señal piloto reducida. | |
| TW200642294A (en) | Double-sampled, time-interleaved analog to digital converter | |
| PT79951A (fr) | Systeme de radiodiffusion de donnees notamment vers des postes mobiles et moyens de reception de donnees binaires transmises dans le susdit systeme | |
| CA2322246A1 (en) | Method and system for detection of short digital radio messages | |
| ES2129012B1 (es) | Circuito y procedimiento para la recuperacion de temporizacion de simbolos. | |
| EP1073218A3 (en) | Wireless communication apparatus | |
| WO2002017583A3 (en) | Frequency-hopping receiver with clock and carrier recovery | |
| AU2002256434A1 (en) | Clock recovery circuit | |
| ZA902269B (en) | Procedure and device for timing recovery in the reception of base band digital signals | |
| JPS53123650A (en) | Demodulator circuit | |
| JPS5392000A (en) | Production of amorphous dicyclopentadiene ring-opening polymer | |
| EP1022858A3 (en) | Decoding apparatus, data reproduction apparatus, and decoding method | |
| GB1550421A (en) | Digital signal transmission system | |
| JPS5570922A (en) | Demodulation system of digital signal | |
| JPS5240174A (en) | Digital type synchronous detection system | |
| JPS5527753A (en) | Demodulation system for digital fm signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EC2A | Search report published |
Date of ref document: 19990516 Kind code of ref document: A1 Effective date: 19990516 |
|
| FD2A | Announcement of lapse in spain |
Effective date: 20180807 |