ES2148194T5 - Metodo y dispositivo para correccion de imagenes digitales. - Google Patents

Abstract

2.1 ES OBJETIVO DE LA PRESENTE INVENCION, LA REALIZACION DE UNA REGULACION, QUE PERMITE UNA CORRECCION DE LAS DIFERENTES MAGNITUDES PERTURBADORAS NECESITANDO UN ESPACIO DE MEMORIA PEQUEÑA PARA LAS MAGNITUDES DE CORRECCION. 2.2 DE ACUERDO CON LA INVENCION SE DETERMINA UNA SEÑAL DE AJUSTE DE REGULACION EN UN MODO DE REGULACION Y EN MODO DE SERVICIO SE DETERMINA UNA SEÑAL DE AJUSTE, QUE ESTA FORMADA A TRAVES DE LA SUPERPOSICION DE LAS SEÑALES DE AJUSTE DE REGULACION CON LAS SEÑALES DE CORRECCION DETERMINADAS PREVIAMENTE, PARA LA RECALADA DE LOS MEDIOS DE AJUSTE. 2.3 LA INVENCION PUEDE SER UTILIZADA POR EJEMPLO PARA LA CORRECCION DE CONVERGENCIA.

Description

Método y dispositivos para corrección de imágenes digitales.

La presente invención se refiere a un método según la reivindicación 1 y a un dispositivo adecuado para realizar el método según la invención de acuerdo con la primera reivindicación independiente.

Se conocen, en general, sistemas de regulación, que determinan variables de ajuste en virtud de valores reales medidos y valores teóricos predeterminados. Tales sistemas de regulación encuentran aplicación también en el procesador digital de desviación SDA 9064 de Siemens. En este procesador, los datos para la modulación de la corrección del retículo Este/Oeste y de la supresión vertical son memorizados en una memoria no volátil. Durante la puesta en funcionamiento, se copias los datos desde la memoria no volátil a una memoria intermedia volátil. El procesador de desviación SDA 9064 está provisto también con un bucle de regulación para el mantenimiento constante de la forma y de la amplitud de la corriente de desviación vertical. También son conocidas aplicaciones especiales de sistemas de regulación, por ejemplo para una llamada corrección de convergencia.

Así, por ejemplo, en el documento DE-OS-3926789 se presenta un aparato de televisión de proyección, en el que está prevista una resistencia conectada en serie con bobinas deflectoras, en la que cae una tensión Ua, cuyo valor depende de una corriente de desviación ia. La tensión Ua se compara con un valor predeterminado y, en función de esta comparación, se determinan variables de ajuste, que influyen en la corriente de desviación ia.

Además, se conoce el documento DE-OS-3934421, en el que es presentado un circuito para la corrección del cuadro de un aparato de televisión. Este circuito hace que una tensión, que puede tomarse en una resistencia conectada en serie con una bobina deflectora, sea comparada con una tensión de referencia, corrigiéndose a continuación, dado el caso, las señales de actuación para la bobina deflectora. En este caso, ha de distinguirse entre una corrección dinámica para una multitud de puntos de una imagen de televisión y una corrección estática, para estabilizar esta posición desplazada.

No obstante, los sistemas conocidos por el estado de la técnica para corrección de convergencia no permiten una corrección tanto de variaciones ópticas como también de variaciones eléctricas con un solo bucle de regulación.

Por el documento EP 0280302 es conocido un sistema para la corrección automática de la convergencia para un aparato de televisión en color. En este sistema, la posición real de un patrón de marca determinado con relación a una posición de referencia se determina por medio de elementos fotosensibles. Las variaciones de la posición real con relación a la posición de referencia son corregidas por medio de una regulación. En este sistema, las correcciones predeterminadas de la imagen se procesan siempre en común con magnitudes de perturbación eléctrica, por ejemplo, tensiones de desviación (tensiones offset).

El cometido de la presente invención es llevar a cabo una regulación, que hace posible, con un gasto técnico en circuitos reducido, una corrección de diferentes magnitudes de perturbación, presentando necesidades de memoria reducidas.

Este cometido se soluciona por medio de un método según la reivindicación 1 y por medio de un dispositivo adecuado para la realización del método según la invención de acuerdo con la primera reivindicación independiente.

Los desarrollos ventajosos están caracterizados por las reivindicaciones dependientes.

Según la invención, en primer lugar se detecta un valor real, que es una medida de la actuación de un medios de regulación (elemento de regulación), y a continuación se determina, en una fase de regulación, una señal reguladora por medio de comparación con un valor teórico predeterminado.

En primer lugar, las señales de corrección determinadas anteriormente, que sirven para la corrección de perturbaciones no detectadas por el proceso de regulación, son superpuestas a la señal reguladora. Estas señales de corrección pueden detectar, cuando se aplica la regulación según la invención, en el caso de una corrección de convergencia, por ejemplo, las influencias de ajustes mecánicos erróneos o variaciones ópticas en tubos de imagen individuales. Además, pueden corregirse las distorsiones de imagen, como por ejemplo, distorsiones tipo cojín, por medio de las señales de corrección determinadas anteriormente. Para no tener que memorizar valores de corrección para cada punto individual de la imagen, se pueden utilizar también métodos de interpolación.

Se conoce el modo de determinación de las señales de corrección de este tipo y no es necesario describirlo aquí en detalle.

Por medio de la superposición de las señales de corrección con la señal reguladora se genera una llamada señal de ajuste, que es utilizada, en un modo de funcionamiento, para actuación de los medios de ajuste.

Aunque la invención se describe esencialmente con la ayuda de la corrección de convergencia, ha de indicarse que no se encuentra limitada a ella. Así, por ejemplo, según la presente invención es posible corregir señales, que son generadas por un reproductor de CD o señales, que sirven para control de una etapa receptora, como, por ejemplo, de un sintonizador de alta frecuencia.

Un primer tipo de valores de corrección sirve, en este caso, por ejemplo para corregir magnitudes de desviación esencialmente constantes de componentes eléctricos y un segundo grupo de valores de corrección se utiliza para la corrección de magnitudes, que pueden verse modificadas durante el funcionamiento de la etapa receptora. A este segundo grupo de valores de corrección pueden pertenecer, por ejemplo, aquellos que son provocados por efectos térmicos. Estos valores son corregidos, de preferencia, en un modo de corrección, en instantes predeterminados, en los que la influencia de un usuario o de medios post-conectados es reducida.

Para mantener, a pesar de la resolución fina, la zona de regulación lo menor posible, en una configuración de la invención, a la señal reguladora se superponen otras señales. Estas señales adicionales tienen un valor, que se forma en función del margen total de las señales de corrección y de la señal reguladora.

Es posible dividir las señales de corrección determinadas anteriormente en un primer grupo, para corregir errores estáticos, como, por ejemplo, ajustes erróneos mecánicos u ópticos de un tubo de imagen, y en un segundo grupo, que corrige errores dinámicos, como, por ejemplo, la mencionada distorsión tipo cojín, de tal manera que en los casos, en los que la señal reguladora realiza correcciones comunes para todos los puntos de la imagen, esta señal es superpuesta en primer lugar a las señales de corrección determinadas para las correcciones estáticas. La señal generada a partir de ello (llamada también a continuación señal de ajuste estática) se superpone a continuación a la variable de ajuste dinámica, con lo que se obtiene la señal de ajuste.

Esto se basa en el reconocimiento de que un dispositivo de regulación, en particular para corregir la convergencia, contiene un microprocesador (estándar), que genera la señal reguladora, y un segundo módulo (específico), que memoriza temporalmente, por ejemplo, valores de corrección, que realiza la conmutación entre el modo de regulación y el modo de funcionamiento, que acondiciona las señales de ajuste para la actuación del medio de ajuste, etc. Estos dos componentes están conectados normalmente con una línea de datos de capacidad limitada, que puede estar configurada, por ejemplo, como línea de datos serie.

Si las señales de corrección estáticas se superponen, dentro del microprocesador, a la señal reguladora, entonces se conduce hasta el segundo módulo a través de la línea de datos, por una parte, la señal de ajuste estática que comprende solamente una cantidad relativamente reducida de datos de corrección. Por medio de esta línea de datos también puede enviarse al segundo módulo la variable de ajuste dinámica, que comprende un número realmente grande de datos de corrección, pero que presenta valores constantes. De esta manera, en general es necesario un reducido flujo de datos entre los dos módulos, cuando en el microprocesador la señal reguladora ya ha sido superpuesta a la variable de ajuste estática.

Si para la actuación del medio de ajuste sirven dos o más cadenas de actuación, que comprenden, por ejemplo, convertidores digital/analógicos, amplificadores, etc., respectivos, entonces ha de contarse con una desviación individual para cada una de estas cadenas, por ejemplo, en virtud de modificaciones de la temperatura o de envejecimiento, y para cada una de estas cadenas es necesaria la determinación de señales reguladoras y, por tanto, también de señales de ajuste.

Para conseguir una reducción de la necesidad de memoria requerida y de la capacidad necesaria de la línea de datos, puede realizarse una división durante la transmisión de las señales de ajuste para las cadenas de actuación individuales.

Por una parte, puede formarse en el microprocesador, un valor medio de las dos señales reguladoras individuales que puede transmitirse al segundo módulo. Este valor medio único, que se modifica de manera similar al valor de una señal reguladora individual, puede superponerse a la señal de ajuste estática.

Por otra parte, se forman las diferencias de las señales reguladoras individuales con relación al valor medio y estas diferencias son sumadas a las señales de corrección dinámica y transmitidas.

Otras características, ventajas y detalles de la invención se explican en los ejemplos de realización siguientes con la ayuda del dibujo. En este caso:

La figura 1 muestra un circuito para la corrección de la convergencia.

Las figuras 2 y 3 muestran diferentes ejemplos de realización para corrección de convergencia con una cadena de actuación.

La figura 4 muestra otro ejemplo de realización para la corrección de convergencia con dos cadenas de actuación.

La figura 5 muestra otro ejemplo de realización, en el que se corrigen magnitudes para actuación de un sintonizador.

Antes de entrar en la descripción detallada de los ejemplos de realización, ha de indicarse que los bloques representados en particular en las figuras solamente sirven para una mejor comprensión de la invención. Normalmente, bloques individuales o varios de estos bloques están agrupados en unidades. Estas unidades pueden estar realizadas en técnica integrada o técnica híbrida o como microordenador controlado por programa o bien como parte de un programa adecuado para su control.

No obstante, los elementos contenidos en las etapas individuales pueden estar realizados también por separado.

En la figura 1 se representan varios bloques, cuyo primer bloque 10 representa un módulo de memoria, que tiene una primera memoria estática (MS 1) 11 y una primera memoria dinámica (MD 1) 12, que pueden estar configuradas, por ejemplo, como memoria EEPROM. Otro bloque 13 debe simbolizar un módulo de microprocesador. Este módulo contiene una segunda memoria estática (MS 2) 14 y una segunda memoria dinámica (MD 2) 15, que están respectivamente conectadas en el lado de entrada, con las primeras memorias 11 y 12 correspondientes y que emiten sus señales Ks o Kd hasta una primera etapa de superposición 16. A esta etapa se alimentan, además, las señales de salida Rs' de una primera memoria de desviación (MO 1) 17, que es alimentada con señales reguladoras Rs por una etapa de comparación 18.

Esta etapa de comparación 18 recibe su señal de entrada I' desde un flip-flop 19, que es parte de un bloque 20, que está designado como etapa específica. Esta etapa contiene, además, una segunda memoria de desviación (MO 2) 21, que recibe sus datos, que corresponden igualmente a la señal reguladora Rs, procedente de la etapa de comparación 18 por medio de una línea de datos serie que conecta los bloques 13 y 20 y transmite una señal Rs'' hasta una primera conexión de conmutación de un conmutador 22. Este conmutador y el flip-flop 19 son actuados por medio de un aparato de control electrónico (ECU) 23. La segunda entrada de conmutación del conmutador 22 está conectada con la salida de una memoria de corrección (MK) 24, cuya señal de entrada procede de la primera etapa de superposición 16. La conexión entre la etapa de superposición 16, que es parte del microprocesador 13, y la memoria de corrección 24, que es parte del bloque 20, se realiza por medio de una línea de datos serie.

La salida de conmutación del conmutador 22 conduce a un convertidor digital -analógico 25, cuya señal de salida es transmitida a un amplificador 26, que es parte de un bloque 27, que puede considerarse aquí como disposición de circuito exterior a la etapa específica. La salida del amplificador 26 está conectada con una bobina deflectora 28, que sirve, en este ejemplo de realización, como medio de ajuste y que está conectada en serie con una resistencia 29, que conduce a masa. Ambas conexiones de esta resistencia 29 conducen a una etapa de valor umbral 30, que es parte de la etapa específica.

A continuación se describe la función del circuito según la figura 1.

En la primera memoria estática 11 y en la primera memoria dinámica 12 están memorizados valores de corrección, que han sido calculados anteriormente, por ejemplo, en el marco de un proceso de fabricación y de calibración, y que han sido transmitidos como señales de corrección Ks o Kd. En este caso, las variables Ks de la memoria 11 tienen en cuenta esencialmente variaciones ópticas y mecánicas de un tubo de imagen no representado, que está asociado a la bobina deflectora 28. Los valores de corrección, que contiene la primera memoria dinámica 12, tienen en cuenta esencialmente la distorsión de la imagen, como por ejemplo la llamada distorsión en forma de cojín, que puede ser diferente para cada punto de una imagen a representar.

Después de conectar un aparato de televisión, al que están asociados los bloques representados en la figura 1, se inscriben en primer lugar los valores de corrección Ks, Kd de las memorias 11, 12 en las segundas memorias 14, 15 y se combinan entre sí por medio de la primera etapa de superposición 16. Los valores combinados de esta manera se alimentan como señal de ajuste S a la memoria de corrección 24. En un modo de funcionamiento, el conmutador 22 está conectado de tal manera que los valores S contenidos en la memoria 24 son alimentados a la bobina de corrección 28 a través de un convertidor digital-analógico 25 y el amplificador 26.

En instantes, en los que una imagen a representar no es visible, como, por ejemplo, durante el intervalo de supresión vertical, el control se realiza a través del aparato de control electrónico 23, siendo activado el conmutador 22 de tal manera que la salida de la segunda memoria de desviación 21 está conectada con la entrada del convertidor digital-analógico. Por tanto, en estos instantes, solamente están activos los valores de corrección de la segunda memoria de desviación 21.

Por medio del aparato de control electrónico 23 se activa de la misma manera el flip-flop 19, de modo que los valores reales I, que pueden medirse por medio de la resistencia 20, son analizados por la etapa del valor umbral y la señal de salida correspondiente es memorizada en el flip-flop 19.

Al término del modo de regulación y al comienzo del modo de funcionamiento siguiente, el conmutador 22 es de nuevo conmutado hasta la posición representada en la figura 1, actuándose el flip-flop 19, de manera que no se memorizan otras señales de salida de la etapa del valor umbral 30.

La señal de salida I' del flip-flop 19, que puede adoptar o bien el estado "cero" o el estado "uno", es evaluada por medio de la etapa de comparación 18. Si en este ejemplo de realización, el estado de esta señal de salida es igual a cero, entonces un contador integrado en la etapa 18 es aumentado en uno, en otro caso se reduce. La señal de salida correspondiente (señal reguladora) Rs es transmitida tanto a la primera memoria de desviación 17 como también a la segunda memoria de desviación 21. Este resultado entra entonces tanto en el modo de funcionamiento como también en el modo de regulación.

La figura 2 muestra un primer ejemplo de realización, en el que el desarrollo de la tensión en la salida del amplificador 26 puede adoptar valores positivos y negativos. Los medios y las curvas de las señales, que ejercen la misma función que en el ejemplo de realización de la figura 1, están designados de la misma manera que en ella y solamente se describirán en particular cuando es necesario para la comprensión de la invención.

La diferencia esencial con relación al circuito de la figura 1 reside en que está prevista adicionalmente una memoria de valor medio (MM) 31, en la que está memorizado el siguiente valor:

1/2 * (Max (MK) - Max (MO))

En este caso:

Max'(MK) significa el valor máximo de corrección, que puede estar memorizado, según la invención, en la memoria 24; y

Max (MO) el valor máximo de corrección, que puede estar memorizado, según la invención, en la memoria de desviación 21.

La determinación de un valor según la fórmula mencionada anteriormente tiene como ventaja que, por una parte, en la memoria 21 solamente están contenidos valores de desviación positivos (... Max(MO)). El valor neutro está entonces en 1/2 * Max (MO). Esto es especialmente ventajoso cuando para determinación del valor de desviación son empleados contadores.

Existe también la posibilidad adicional de almacenar en la memoria 31 un valor que corresponde a

1/2 * Max (MK)

En este caso, la gama de valores del valor de desviación almacenado en la memoria 21 cubre tanto valores positivos como también valores negativos (-Max'(MO)... +Max'(MO)). El valor neutro es entonces cero.

En el valor de la memoria 31 solamente es importante que los valores de corrección memorizados en la memoria 21 estén desplazados a la proximidad del punto neutro, en el que no es necesaria una corrección de desviación. De esta manera se puede reducir la gama de los valores a prever en la memoria 21.

La salida de la memoria 31 está conectada, a través de una segunda etapa de superposición 31a con la primera entrada de conmutación del conmutador 22.

De esta manera se consigue que los valores de desviación sean inscritos en las memorias 17, 21, cuya gama de valores es más reducida que en el ejemplo de realización precedente. De este modo se disminuyen las necesidades de memoria con la misma resolución que para las memorias de desviación 17, 21.

En la figura 3 se representa otro ejemplo. También en este caso, solamente se describen los medios y señales ya descritos en la medida que se considera necesaria.

Como diferencia esencial con relación al ejemplo de realización de la figura 2 está previsto aquí que la salida de la segunda memoria dinámica 15 esté conectada directamente con la entrada de la memoria de corrección 24. La salida de una etapa de superposición 16' está conectada con una tercera memoria estática (MS 3) 32, cuya salida conduce a una tercera etapa de superposición 33. Esta etapa está conectada, con otra entrada, con la salida de la memoria de corrección 24 y emite su señal de salida a la segunda entrada de conmutación del conmutador 22.

La función del ejemplo de realización según la figura 3 tiene el efecto de sumar entre sí los valores de corrección de desviación y los valores de corrección estáticos dentro del microprocesador 13 y se alimentarlos a la etapa específica 20. Los valores de corrección dinámicos de la memoria 15 son alimentados a la memoria de corrección 24. De esta manera, cuando aparece una desviación, puede conseguirse en general un flujo de datos claramente reducido.

En la figura 4 se muestra otro ejemplo de realización, en el que la bobina deflectora 28 está actuada por medio de dos cadenas de actuación diferentes, que están formadas por medio del convertidor digital-analógico 25 ya mencionado (cadena de actuación A) y otro convertidor digital-analógico 34 (cadena de actuación B).

Estas cadenas son seleccionadas opcionalmente por medio de un conmutador de cadenas 35, que es actuado igualmente por medio del aparato de control electrónico 23. Por medio de la misma señal se actúan igualmente otros dos conmutadores 36, 37, con lo que se lleva a cabo el almacenamiento o lectura de los valores de desviación pertenecientes a las cadenas individuales.

Si en el modo de regulación debe ser regulada la cadena A, entonces los conmutadores 35, 36, 37 adoptan la posición representada en la figura 4. Los valores de desviación calculados de esta manera son registrados en la segunda memoria de desviación 21 y en una memoria de desviación A (NO A) 39a.

Si debe regularse la cadena B del convertidor digital-analógico 34, entonces los conmutadores 35, 36, 37 adoptan una posición opuesta a la representada en la figura 4, almacenándose los valores de desviación correspondientes en la segunda memoria de desviación 21 y en la memoria de desviación B (MO B) 39b. En una memoria AB (M AB) 40, que está dispuesta entre el punto de suma 16 y el punto de suma 16', almacenándose el valor medio de los valores de desviación de la cadena A y de la cadena B, es decir,

1/2 (desviación (A) + desviación (B))

La desviación (A) y la desviación (B) son determinadas en función del valor almacenado en la memoria 31, como ya se describió anteriormente.

Este valor medio se aplica por adición en el punto de suma 16' y por substracción en el punto de suma 16.

De esta manera, a través de la línea de datos, que está conectada con el punto de suma 16, solamente se transmiten la variable de ajuste dinámica y los valores diferenciales de los valores de desviación A, B individuales con relación al valor medio.

En cambio desde el punto de suma 16' se transmiten la señal de ajuste estática y el valor medio mencionado y son enviados a una tercera memoria estática (MS 3) 41, que es parte del módulo específico 20. Los valores leídos en esta memoria y los valores leídos en la memoria de corrección 24 se superponen entre sí en otra etapa de suma 42 y se alimentan a una de las cadenas de control A, B colocando el conmutador 22 en la posición correspondiente.

La figura 5 muestra un ejemplo de realización, en el que la corrección de magnitudes de control se realiza para un receptor.

Un bloque, designado como sintonizador 100, contiene, además de las etapas en sí conocidas de un receptor, por ejemplo, para señales de alta frecuencia o señales ópticas transmitidas de manera inalámbrica o a través de cable, también etapas para acondicionamiento de informaciones correspondientes, de tal manera que pueden ponerse a disposición de un usuario o de medios post-conectados. Una entrada de control 100a del sintonizador está conectada tanto con la salida de un amplificador 101 como también con una primera entrada de un comparador 102. Al comparador 102 se alimenta una primera señal de referencia Ur1 a través de una segunda entrada y su salida está conectada a un aparato de control (electronic control unit, ECU) 103. El aparato de control 103 emite señales hasta una memoria de valores de corrección de funcionamiento (MB) 104, a un conmutador de canales 105 y a un conmutador 106 de modo de prueba. Las señales de conmutación de los canales Sk y las señales de conmutación de modo de prueba St son formadas por la ECU 103 en función de las señales de entrada, que pueden ser predeterminadas por un usuario o por medios no mostrados a través de una etapa de entrada 107.

Las entradas del conmutador de canales 105 están conectadas con memorias de emisoras 108, en las que están almacenados respectivos valores digitales para una frecuencia de recepción. La salida del conmutador de canales 105 está conectada con una entrada de conmutación del conmutador de modo de prueba 106, a cuya segunda entrada de conmutación se alimenta una segunda señal de referencia Ur2. La salida del conmutador 106 conduce a una etapa de suma 109, a la que se alimentan adicionalmente primeros valores de corrección Kw1 procedentes de una memoria 110 de valores fijos de corrección, y segundos valores de corrección Kw2 procedentes de la memoria 104.

La salida de la etapa de suma 109 está conectada con un convertidor digital/analógico (D/A), cuya señal de salida es alimentada a la entrada del amplificador 101.

A continuación se explica la función del ejemplo de realización de la figura 5. Durante una calibración en el marco de un proceso de fabricación, se determinan para los componentes y grupos estructurales utilizados, por ejemplo, por medio del convertidor D/A 111 y el amplificador 101, las desviaciones con relación a variables de funcionamiento predeterminadas, tal como el factor de amplificación y similares, calculándose magnitudes de corrección correspondientes, que son almacenadas en la memoria 110. La determinación de las desviaciones de las variables de funcionamiento predeterminadas puede realizarse, por ejemplo, por medio de mediciones de grupos estructurales correspondientes, independientemente de la disposición de circuito del sintonizador 100. Otra posibilidad consiste en aplicar señales de ajuste predeterminadas a la salida del conmutador 106 y observar el comportamiento del sintonizador. Por medio de almacenamiento de valores de corrección en la memoria 110 puede conseguirse una respuesta deseada del sintonizador 100 en función de estas señales de ajuste. Este proceso se realiza preferentemente mediante un método de regulación.

Puesto que adicionalmente a las desviaciones esencialmente constantes de los componentes ha de añadirse aún aquéllas que pueden modificarse en el transcurso del funcionamiento, por ejemplo, por medio de procesos de envejecimiento o térmicos, la señal de control St es corregida adicionalmente a intervalos de tiempo predeterminados por medio del comparador 102 y la ECU 103. Esto se realiza alimentando la segunda señal de referencia Ur2, en lugar de las señales de salida de la memoria de emisoras 108, a la etapa de suma 109 y comparando el valor correspondiente de la señal de control St con la primera señal de referencia Ur1.

Estos intervalos de tiempo son seleccionados por la ECU 103, de manera que es casi insignificante la influencia del usuario o de medios conectados a continuación, a los que se alimenta la señal de salida del sintonizador 100. Se ha revelado que es especialmente ventajoso realizar la conmutación desde las memorias de emisoras 108 a la segunda señal de referencia Ur2 cuando debe realizarse una conmutación desde un canal, es decir, desde una de las memorias de emisoras 108, a otro. Esto decir, que si por medio de la etapa de entrada se induce a conmutar a otro canal, entonces se conmuta en primer lugar a la señal Ur2 y, dado el caso, se corrigen los valores de corrección memorizados en la memoria 104. Solamente a continuación se realiza la conmutación a la memoria de emisoras deseada.

También puede concebirse actuar en primer lugar el conmutador 105 y solamente después el conmutador 106. También es concebible una actuación simultánea de estos dos conmutadores 105, 106, para acelerar el proceso de conmutación durante la realización de la corrección de los valores de corrección.

Claims (8)

1. Método para corrección de una imagen, que presenta dos fases diferentes, consecutivas en el tiempo, donde la primera fase es una fase de regulación, que comprende las etapas siguientes:

durante el intervalo de supresión vertical, se determina un valor real (I), que representa una medida para la corriente eléctrica que circula a través de un medio de regulación (28), a continuación,

por medio de comparación entre dicho valor real (I) y un valor de referencia predeterminado, es detectada una señal reguladora (Rs), y a continuación,

por medio de superposición de la señal reguladora (Rs) con señales de corrección predefinidas memorizadas (Ks, Kd), es generada una señal de regulación (S),

donde la segunda fase es una fase de funcionamiento, durante la cual la señal de regulación (S) o una señal derivada (S'') de ella es alimentada a un medio de regulación (28),

donde un primer grupo (Ks) de las señales de corrección predeterminadas realiza correcciones estáticas y un segundo grupo (Kd) realiza correcciones dinámicas, y donde en la fase de funcionamiento, la señal reguladora (Rs) se superpone en primer lugar a las señales de corrección (Ks) destinadas a las correcciones estáticas, con lo que se consigue una señal de desviación estática (Kso), y

donde la señal de desviación estática (Kso) es superpuesta a continuación sobre las señales de corrección (Kd) destinadas a las correcciones dinámicas, con lo que se obtiene la señal de ajuste (S).

2. Método según la reivindicación 1, caracterizado porque a la señal reguladora (Rs) o a una señal derivada (Rs'') de ella se superponen otras señales (M), de tal manera que se reduce el margen de valores de la señal reguladora (Rs).

3. Método según una de las reivindicaciones 1 ó 2, caracterizado porque al medio de regulación está asociada más de una cadena de actuación y porque para cada una de estas cadenas de actuación se determinan señales de regulación.

4. Método según la reivindicación 3, caracterizada porque se forman las siguientes señales:

-

una señal de valor medio (MAB) para las cadenas de actuación, a partir de las señales reguladoras,

-

señales diferenciales, a partir de las señales reguladoras y de la señal de valor medio (MAB),

de tal manera que la señal de valor medio (MAB) es superpuesta a la magnitud de regulación estática y las señales diferenciales son superpuestas a la señal de regulación dinámica.

5. Dispositivo para la corrección de imagen

con un medio de conmutación (22, 23), por medio del cual dicho dispositivo puede conmutarse entre un modo de regulación y un modo de funcionamiento, con una cadena de actuación, por medio de la cual, en el modo de funcionamiento, las señales de corrección predefinidas almacenadas en los primeros medios de memoria (11, 12) pueden alimentarse a elementos de circuito eléctrico (22, 24, 25, 26) como señales de entrada, que suministran una corriente, que corresponde a cada señal de entrada, a una bobina (28) empleada como medio de regulación,

con medios de medición (29), que detectan un valor real,

con medios de comparación (18, 19, 30), que comparan el valor real medido con un valor de referencia y producen una señal reguladora (Rs),

y con una memoria (17), en la que durante el modo de regulación puede almacenarse la señal reguladora (Rs), y en la que durante el modo de funcionamiento puede leerse la señal reguladora (Rs) que puede ser alimentada a la cadena de actuación,

donde el medio de conmutación (22, 23) está dispuesto en el circuito de tal forma que durante el modo de regulación, los valores de corrección almacenados en los primeros medios de memoria (11, 12), no influyen sobre el medio de regulación (28), y

donde entre el medio de regulación y el medio de medición (29) está configurada una trayectoria de regulación como conexión conductora de electricidad, caracterizado porque

está prevista una tercera memoria (31), en la que se almacenan otras señales, que son superpuestas a la señal de regulación (Rs) o a una señal (Rs'') derivada de ella.

6. Dispositivo según la reivindicación 5, caracterizado porque al medio de regulación (28) está asignada más de una cadena de actuación (A, B), y porque los medios de control (23) tienen por efecto que para cada una de estas cadenas de actuación(A, B) se determinen señales de regulación.

7. Dispositivo según la reivindicación 6, caracterizado porque está prevista una etapa de valor medio (40), que forma un valor medio (MAB) a partir de las señales reguladoras de las cadenas de actuación y forma señales diferenciales a partir de las señales reguladoras y de la señal de valor medio (MAB),

porque está prevista una primera etapa de superposición (16), que superpone la señal de valor medio (MAB) a la variable de regulación estática, y

porque está prevista una segunda etapa de superposición (16'), que superpone las señales diferenciales a la señal de regulación dinámica,

8. Televisor, caracterizado porque presenta un dispositivo según una de las reivindicaciones 5 a 7.