ES2198506T3

ES2198506T3 - Amplificador de potencia de etapas en paralelo con buen rendimiento.

Info

Publication number: ES2198506T3
Application number: ES96944497T
Authority: ES
Inventors: Richard K. Kornfeld; Charles E. Wheatley, Iii; Richard J. Camarillo; Katherine W. White
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 1995-12-27
Filing date: 1996-12-26
Publication date: 2004-02-01
Anticipated expiration: 2016-12-26
Also published as: WO1997024800A1; DK0870361T3; IL125122A; IL148788A0; KR100430323B1; JP3942637B2; DE69627529D1; EP0870361B1; AU724644B2; RU2175809C2; AU1428697A; EP0870361A1; ATE237887T1; TW342553B; CN1079612C; ZA9610942B; HK1016761A1; DE69627529T2; PT870361E; JP2000502864A

Abstract

LA PRESENTE INVENCION SE REFIERE A UN CIRCUITO AMPLIFICADOR (40) QUE PROPORCIONA UNA SEÑAL AMPLIFICADA EN RESPUESTA A UNA SEÑAL DE ENTRADA. EL CIRCUITO AMPLIFICADOR (40) INCLUYE UNA RED DE ENTRADA (44) QUE APLICA LA SEÑAL DE ENTRADA AL MENOS A UNA ETAPA SELECCIONADA ENTRE VARIAS ETAPAS DE AMPLIFICACION. SE DISPONE UNA RED DE SALIDA (48) PARA ACOPLAR LA SEÑAL AMPLIFICADA POR LO MENOS A LA ETAPA DEL AMPLIFICADOR SELECCIONADA. UN CIRCUITO DE CONTROL (56) SELECCIONA LA ETAPA ADECUADA DEL AMPLIFICADOR EN RESPUESTA AL VALOR DE POTENCIA DESEADO DE LA SEÑAL AMPLIFICADA. MEDIANTE UNA ACTIVACION SELECTIVA DE LA(S) UNICA(S) ETAPA(S) DE AMPLIFICACION NECESARIA(S) PARA PROPORCIONAR EL NIVEL DESEADO DE POTENCIA DE SALIDA, SE PUEDE OBTENER UNA MAYOR EFICIENCIA EN CORRIENTE CONTINUA PARA AQUELLAS APLICACIONES QUE REQUIEREN UN AMPLIFICADOR QUE FUNCIONE LINEALMENTE A LO LARGO DE UN AMPLIO MARGEN DINAMICO.

Description

Amplificador de potencia de etapas en paralelo con buen rendimiento.

Objeto de la invención

La presente invención está relacionada con amplificadores de señal. Más específicamente, la presente invención tiene que ver con métodos y disposiciones de circuitos para proporcionar de manera altamente eficiente, amplificación de señal lineal sobre un amplio rango dinámico, mediante el empleo de dispositivos de amplificación paralela múltiple.

Descripción del estado del arte

El uso del acceso múltiple por diferenciación de código (AMDC) en técnicas de modulación es una de las varias técnicas para facilitar comunicaciones en donde están presentes un gran número de usuarios del sistema. Aunque son conocidas otras técnicas tales como el acceso múltiple por distribución en el tiempo (AMDT), acceso múltiple por distribución de frecuencia (AMDF), y modulación en amplitud (AM) o procedimientos de modulación como la banda lateral simple comprimida-expandida en amplitud (BLSCA), AMCD tiene ventajas significativas sobre estas otras técnicas. El uso de la técnica AMDC en un sistema de comunicación de acceso múltiple es divulgada en la Patente U.S. No 4,901,307 titulada "SISTEMA DE COMUNICACIÓN DE ACCESO MÚLTIPLE POR ESPECTRO ENSANCHADO USANDO REPETIDORES TERRESTRES O DE SATELITE", asignado al derechohabiente de la presente invención, el descubrimiento de eso incorporado por referencia.

En la patente mencionada, se descubre la técnica de acceso múltiple donde un gran número de usuarios de un sistema de telefonía móvil en donde cada uno tiene un transceptor (transmisor-receptor) que se comunica a través de repetidores mediante satélite o estación base terrestre (también conocido como estaciones de emplazamiento de célula, o como emplazamiento de célula corto) que usa el acceso múltiple por diferenciación de código (AMDC) señales de comunicación de espectro ensanchado. Usando comunicaciones AMDC, el espectro de frecuencia puede ser rehusado múltiples veces permitiéndose con esto un incremento de la capacidad usuaria del sistema. El uso de AMDC da como resultado un rendimiento del espectro mucho mas alto que el que puede ser conseguido usando otra técnica de acceso múltiple. En un sistema AMDC, pueden ser realizados incrementos en la capacidad del sistema controlando la potencia del transmisor de las unidades portátiles asociadas a cada usuario para reducir las interferencias con otros usuarios del sistema.

En un sistema de comunicación celular AMDC terrestre, es extremadamente deseable maximizar la capacidad en términos del numero de enlaces de comunicación simultáneos capaces de ser soportados en un ancho de banda dado. La capacidad del sistema puede ser maximizada si la potencia del transmisor del equipo portátil es controlada de modo que la señal de transmisión llegue al receptor de la estación de emplazamiento de célula con la mínima relación de señal ruido de interferencia, que permita una aceptable recuperación de los datos. Si una señal transmitida por un equipo portátil llega al receptor de la estación de emplazamiento de célula con un nivel de potencia demasiado bajo, la tasa de errores de bit puede ser demasiado alta para permitir una alta calidad en las comunicaciones. Si por otro lado, se establece una comunicación aceptable en donde el equipo portátil pone el nivel de potencia de la señal transmitida, y resulta que esta es demasiado alta cuando es recibida por el receptor de la estación de emplazamiento de célula, se producirán interferencias con otras señales transmitidas por otro equipo portátil el cual esta compartiendo el mismo canal o lo que es lo mismo el ancho de banda. Estas interferencias pueden afectar adversamente las comunicaciones con otro equipo portátil a menos que el numero de comunicaciones de equipos portátiles se reduzca.

Las señales recibidas desde cada equipo portátil a la estación de emplazamiento de célula son medidas, y los resultados de la medición comparados con un nivel de potencia deseado. Basado en esta comparación la estación de emplazamiento de célula determina la desviación del nivel de potencia recibido respecto al que es necesario para mantener las comunicaciones en las condiciones deseadas. Preferiblemente el nivel de potencia deseado es la potencia mínima necesaria para mantener comunicaciones de calidad y por eso dar como resultado una reducción en las interferencias del sistema.

La estación de emplazamiento de célula entonces transmite una señal de comando de control de potencia hacia cada usuario del sistema para ajustar con ajuste fino la potencia de transmisión de los equipos portátiles. Esta señal de comando es usada por el equipo portátil para cambiar el nivel de la potencia de transmisión y llevarlo a un nivel cercano al requerido para sostener la comunicación en el enlace entre el equipo portátil y la estación de emplazamiento de célula. Como las condiciones de canal cambian, debido típicamente al movimiento de los equipos portátiles, la medición de la potencia recibida y la reacción del control de potencia mandando señales de comando desde la estación de emplazamiento de célula, esta continuamente reajustándose para mantener un nivel de potencia apropiado.

La utilización de estos tipos de técnicas de control de potencia requiere que el transmisor del equipo portátil sea capaz de tener un funcionamiento lineal por encima de una escala dinámica relativamente ancha. Desde la existencia de equipos portátiles operando con alimentación de baterías, es también necesario que el amplificador de potencia transmisor sea capaz de un funcionamiento eficaz por encima de la escala dinámica típica de los sistemas de comunicación CDMA. Ya que en los diseños de los amplificadores de potencia convencionales, tanto en los de ganancia fija como en los de ganancia variable, se ha encontrado falta de eficiencia y linealidad sobre una escala dinámica ancha, por lo que aquí existe una necesidad de amplificadores de potencia capaces de proveer este tipo de comportamiento.

US-A-5 256987 describe un amplificador de potencia que incluye m unidades de amplificadores de potencia preparados en paralelo donde m es un numero entero, un distribuidor para distribuir una señal de entrada en las m unidades de amplificador de potencia, y un dispositivo recolector para combinar la salida de las señales de entrada amplificadas por los m amplificadores de potencia y generar una señal de salida amplificada. El dispositivo amplificador de potencia incluye un grupo de conmutadores para desconectar gradualmente las m unidades amplificadoras de potencia de los dispositivos distribuidor y recolector y conectar gradualmente las m unidades amplificadoras de potencia a los dispositivos distribuidor y recolector.

Resumen de la invención

Así, según un primer aspecto de la presente invención aquí se proporciona un circuito amplificador que consta de:

una pluralidad de etapas de amplificación en paralelo cada una teniendo una entrada y una salida,

un circuito de entrada para acoplar una señal de entrada a una o más de una entrada de las etapas de amplificación seleccionadas, y

un circuito de salida para acoplar las salidas seleccionadas de una o más de una etapa de amplificación a un nodo de salida,

caracterizado por: un circuito de control usado para la medición de la potencia de señal en el nodo de salida y también para el control del circuito de entrada y mediante el circuito de control acoplar la señal de entrada a las entradas de las etapas de amplificación seleccionadas y también el control del circuito de salida para acoplar las salidas de los amplificadores seleccionados en el nodo de salida dependiendo esta selección del nivel de potencia deseado en la señal.

De acuerdo a un segundo aspecto de la presente invención, aquí se proporciona un sistema de comunicación celular en el cual una pluralidad de radioteléfonos comunican señales de información entre sí vía por lo menos una estación de emplazamiento de célula que usa señales de comunicación por espectro ensanchado acceso múltiple por diferenciación de código (AMDC), comprendiendo por lo menos uno de los radioteléfonos una señal de comunicación, y comprendiendo por lo menos uno de los radioteléfonos un circuito amplificador acorde al primer aspecto de la presente invención.

De acuerdo a un tercer aspecto de la presente invención, aquí se proporciona un método para suministrar una señal amplificada que consta de:

acoplamiento de una señal de entrada a las entradas de una o más de una etapa de amplificación en paralelo de una pluralidad de etapas de amplificación vía un circuito de entrada que selecciona una o más de una etapa de amplificación para así llegar a la amplificación deseada,

acoplamiento de las salidas de las etapas de amplificación seleccionadas a un nodo de salida de un circuito de salida;

caracterizado por la medición de la potencia de la señal en el nodo de salida y controlando el circuito de entrada para acoplar la señal de entrada a las entradas de las etapas de amplificación seleccionadas y controlando el circuito de salida para acoplar las salidas de las etapas de amplificación seleccionadas hacia el nodo de salida dependiendo del nivel de potencia deseado en la señal.

En general, la invención toma la forma de un circuito amplificador que proporciona una señal amplificada en respuesta a una señal de entrada de manera que mejora la eficiencia mientras que mantiene la linealidad. El circuito amplificador incluye un conmutador de entrada para aplicar la señal de entrada a una primera y segunda etapas amplificadoras conectadas en paralelo, en donde la primera etapa amplificadora esta predispuesta para proporcionar una ganancia constante por encima de una primera escala dinámica de la señal de entrada y en donde la segunda etapa amplificadora esta predispuesta para proveer una ganancia constante por encima de una segunda escala dinámica de la señal de entrada. También se proporciona un circuito de salida para acoplar la señal amplificada desde la etapa de amplificación seleccionada.

En una realización preferida el circuito de salida incluye un conmutador de salida para la conexión a un nodo de salida de la etapa de amplificación seleccionada y además incluye un circuito medidor para medir la potencia de la señal amplificada. Puede ser provisto un circuito de control de conmutación para controlar la conexión del conmutador de entrada y del conmutador de salida hacia otras etapas de amplificación cuando la potencia medida de la señal de salida amplificada se sale de un predeterminado rango. En una implementación particular de la invención, dentro de un transmisor digital, el circuito de control de conmutación solo permite la matriz de conmutación de entrada y al circuito de salida seleccionar una de las diferentes etapas de amplificación durante transiciones entre las palabras digitales o símbolos de las señales de entrada.

En otra realización la señal de entrada es proporcionada directamente hacia una pluralidad de dispositivos de transistor con etapa final diferente. Las respectivas puertas de los dispositivos están aisladas en CC mediante condensadores de bloqueo, pero están unidos a la señal de entrada de Radio Frecuencia. La lógica de conmutación de forma selectiva sólo proporciona una corriente de polarización de CC a los dispositivos que son necesarios para llegar a la amplificación requerida de las señales de entrada. De este modo polarizando solo los dispositivos que son necesarios para la amplificación de la señal de entrada, se mejora significativamente la eficiencia de la CC.

Breve descripción de los dibujos

Las características y ventajas de la presente invención llegaran a ser mas claras a partir de la descripción detallada establecida mas abajo cuando se toma en conjunción con los dibujos en los que los caracteres de referencia se corresponden a lo largo de ella y en donde:

Fig. 1 es una visión de conjunto esquemática de un ejemplo de un sistema de telefonía celular en el que se incluye al menos una estación de emplazamiento de célula y una pluralidad de unidades transportables.

Fig. 2 un diagrama de bloque simplificado de un amplificador de etapas en paralelo de la presente invención.

Fig. 3 ilustrativamente representa un esquema de un ejemplo de predisposición de las etapas del amplificador A1-A4 en el amplificador de etapas en paralelo de la Fig. 2.

Fig. 4 es un diagrama de bloques de una realización alternativa de un amplificador de etapas-paralelas de la presente invención.

Fig. 5A representa una realización alternativa de la presente invención en donde las funciones de conmutación de la entrada y salida son inherentes a las etapas de amplificación.

Fig. 5B representa aun otra realización de la presente invención en donde las funciones de conmutación de la entrada y salida son inherentes a las etapas de amplificación.

Fig. 6 proporciona el dibujo de un diagrama de bloques de una unidad portátil de un transmisor por espectro ensanchado en el que puede ser incorporado un amplificador de etapas en paralelo con buen rendimiento de la presente invención.

Fig. 7 muestra un ejemplo de implementación de un transmisor de Radio Frecuencia incluido dentro del transmisor por espectro ensanchado de la Fig. 6.

Fig. 8 es un diagrama de bloques de una realización del amplificador de etapas paralelas diseñado para la amplificación de señales de bajo ruido.

Fig. 9 es una representación esquemática de un amplificador de transistores tipo doble apropiado para usarse como una etapa simple del amplificador de etapas paralelas de la invención.

Fig. 10 representa ilustrativamente las características de transferencia de un amplificador de etapas paralelas de la invención en el que las etapas de amplificación constituyentes están compensadas en ganancia.

Fig. 11 representa aun otra realización de la presente invención en donde las funciones de conmutación de entrada y salida son inherentes a las etapas de amplificación.

Descripción detallada de la realización preferida I. Introducción a las Comunicaciones Celulares AMDC

Un ejemplo de un sistema de comunicaciones telefónicas celulares es ilustrado en la Fig. 1. El sistema ilustrado en la Fig. 1 utiliza técnicas de modulación AMDC en las comunicaciones entre el usuario portátil del sistema y la estación de emplazamiento de célula. Cada usuario portátil se comunica con una o más estaciones de emplazamiento de célula por medio de un transceptor portátil (por ejemplo un teléfono portátil) cada uno de los cuales incorpora un transmisor en el cual puede estar incorporado un amplificador de potencia de etapas en paralelo con buen rendimiento acorde a las realizaciones de la presente invención. En esta discusión "unidad transportable" se refiere generalmente a la estación de abonado remota para los propósitos de esta descripción. Note sin embargo que la unidad transportable puede estar en situación fija. La unidad transportable puede ser parte de un sistema de abonado de usuario múltiple concentrado. La unidad transportable puede ser usada para transporte de voz, datos, o una combinación de estos tipos de señal. El termino "unidad portátil" es un termino del arte y no significa limitar el alcance o función de la unidad.

En la Fig. 1, el controlador del sistema y conmutación 10 incluye típicamente la interfaz apropiada y el hardware de proceso necesario para proveer al sistema de la información de control hacia las estaciones de emplazamiento de células. El controlador 10 controla el enrutamiento de las llamadas telefónicas desde la Red Publica de Telefonía Conmutada (PSTN) hacia la estación de emplazamiento de célula apropiada y desde allí hacia la unidad portátil apropiada. El controlador 10 también controla el enrutamiento de las llamadas desde las unidades portátiles vía al menos de una estación de emplazamiento de célula hacia la PSTN. El controlador 10 puede dirigir llamadas entre usuarios portátiles vía estación de emplazamiento de células ya que las unidades portátiles típicamente no pueden comunicarse directamente unas con otras.

El controlador 10 puede estar acoplado con las estaciones de emplazamiento de células de varias formas, como son, líneas telefónicas dedicadas, enlaces de fibra óptica o mediante comunicaciones de radio frecuencia. En la Fig. 1 se muestran dos estaciones de emplazamiento de células, 12 y 14 con dos unidades portátiles 16 y 18. Las flechas 20a-20b y 22a-22b respectivamente definen los posibles enlaces de comunicación entre la estación de emplazamiento de célula 12 y las unidades transportables 16 y 18. De forma similar Las flechas 24a-24b y 26a-26b respectivamente definen los posibles enlaces de comunicación entre la estación de emplazamiento de célula 14 y las unidades transportables 16 y 18. Las estaciones de emplazamiento de célula 12 y 14 normalmente transmiten usando la misma potencia.

La unidad portátil 16 mide la potencia total recibida desde la estación de emplazamiento de célula 12 y 14 en los caminos 20a y 26a. De forma similar la unidad portátil 18 mide la potencia recibida de las estaciones de emplazamiento de célula 12 y 14 en los caminos 22a y 24a. La potencia de la señales recibidas es medida en el receptor de cada una de las unidades portátiles 16 y 18 en donde la señal es una señal de banda ancha. De acuerdo con esto, esta medición de potencia es hecha antes de correlacionar la señal recibida con el seudo ruido (SR) de la señal de espectro ensanchado.

Cuando la unidad portátil 16 está mas cerca de la estación de emplazamiento de célula 12, la potencia de la señal recibida será generalmente dominada por la señal que viaja a través del camino 20a. Cuando la unidad portátil 16 esta mas cerca de la estación de emplazamiento de célula 14, la potencia de la señal recibida será generalmente dominada por la señal que viaja a través del camino 26a. De forma similar cuando la unidad portátil 18 está mas cerca de la estación de emplazamiento de célula 14, la potencia de la señal recibida será generalmente dominada por la señal que viaja a través del camino 24a. Cuando la unidad portátil 18 esta mas cerca de la estación de emplazamiento de célula 12, la potencia de la señal recibida será generalmente dominada por la señal que viaja a través del camino 22a.

Cada una de las unidades portátiles 16 y 18 usa el resultado de las medidas para estimar la atenuación en la transmisión o perdida en el trayecto desde la estación de emplazamiento de célula. La perdida en el trayecto estimada, en conjunción con el conocimiento de la ganancia de la antena portátil y la ganancia en la transmisión de la estación de emplazamiento de célula, se usan para determinar la potencia nominal requerida por el transmisor de la unidad portátil para obtener la relación portadora-ruido deseada en el receptor de la estación de emplazamiento de célula. El conocimiento por las unidades portátiles de los parámetros de la estación de emplazamiento de célula puede ser o bien guardados en memoria, o bien transmitidos por la estación de emplazamiento de célula en señales de información las cuales dan los parámetros iniciales de canal que indican condiciones nominales diferentes en una determinada estación de emplazamiento de célula.

Como las unidades portátiles se mueven a través de todas las estaciones de emplazamiento de célula, se hace necesario regular la potencia de transmisión de cada uno por encima de un amplio rango dinámico. Aunque existen amplificadores de potencia los cuales son capaces de amplificar la señal por encima de un amplio rango dinámico, la variación de ganancia asociada tiende a complicar el diseño de los transmisores de las unidades portátiles. Además de exhibir ganancia constante, se desea también que el amplificador de la unidad de transmisión conserve la potencia necesaria para poder operar de manera eficiente por encima del rango de interés de la escala dinámica. De acuerdo con la invención, se proporciona un amplificador de potencia, de ganancia lineal altamente eficiente que reúne estos y otros objetivos.

II. Visión general de un Amplificador de Potencia de Etapas en Paralelo con Buen Rendimiento.

Volviendo ahora a la Fig. 2, ahí se muestra un diagrama de bloques simplificado de etapas en paralelo 40 de acuerdo a una realización de la presente invención. Una señal de entrada, típicamente una señal de comunicación de radiofrecuencia RF modulada digitalmente, es recibida por un circuito de entrada 44 desde un transmisor modulador (no mostrado). El circuito de entrada 44 retransmite la señal de entrada hacia al menos una de las cuatro etapas de amplificación mostradas en el ejemplo A1-A4. En la realización mas simple el circuito de entrada 44 es una matriz de conmutación la cual proporciona selectivamente la señal de entrada a una de las etapas de amplificación A1-A4. No obstante, otras implementaciones del circuito de entrada 44 (mírese la Fig. 4) pueden efectuar la conmutación de entrada de forma que minimice la distorsión y la perdida de señal. En una implementación preferida el amplificador de potencia incluye en cada una de las etapas de amplificación A1-A4 un transistor de efecto de campo (FET) o un transistor de unión bipolar (BJT).

Las salidas desde las etapas de amplificación A1-A4 están provistas de un circuito de salida 48, el cual acopla las señales de salida de radiofrecuencia amplificadas desde la etapa, o etapas, de amplificación seleccionada(s) A1-A4 hacia el nodo de salida del amplificador 52. Aunque el circuito de salida 48 puede ser realizado usando una matriz de conmutación o similar, otras implementaciones del circuito de salida 48 descrito debajo (mírese la Fig. 4) efectúa la conmutación de salida de forma que minimiza la distorsión y la perdida de señal. La señal de radiofrecuencia amplificada se proporciona a una antena de transmisión (no mostrada), como así mismo a la lógica de conmutación 56. La lógica de conmutación 56 supervisa el nivel de la señal de radiofrecuencia amplificada en el nodo de salida 52, y da instrucciones al circuito de entrada 44 y al circuito de salida 48 para seleccionar las etapas de amplificación A1-A4 diseñadas para proporcionar una potencia de salida sobre un rango en el que están incluidos los niveles de señal de salida supervisados. En una realización alternativa, la lógica de conmutación 56 puede supervisar el nivel de potencia de la señal recibida o los comandos de control de potencia recibidos desde la estación base asociada.

En una realización preferida ilustrada en la Fig. 3, las etapas de amplificación A1-A4 están predispuestas cada una para proporcionar idéntica ganancia sobre un rango de la señal de salida diferente. En una realización ilustrada, la etapa de amplificación A1 está predispuesta para proporcionar aproximadamente 28 dB de ganancia lineal para potencia de salida de por encima de 5 dBm en respuesta a una señal de entrada de por encima de -23 dBm. De forma similar las etapas de amplificación A2, A3 y A4 están predispuestas para producir la misma ganancia lineal que la etapa A1 sobre diferentes rangos de señales de salida. Específicamente en el ejemplo ilustrado en la Fig. 3 la etapa de amplificación A2 produce una energía en la señal de salida sobre un rango de 5-15 dBm en respuesta a señales de entrada entre -23 a -13 dBm, mientras que la etapa de amplificación A3 y A4 proporcionan energía en la señal de salida de entre 15-24 dBm y 24-28 dBm para señales de entrada entre -13 a -4 dBm y -4 a -1 dBm respectivamente. Cuando las etapas de amplificación están implementadas mediante dispositivos transistores de efecto de campo FET o bipolares BJT, se pueden emplear unos circuitos de predisposición (no mostrados ) para proporcionar el nivel de predisposición de cada etapa de amplificación requerida para un determinado rango especificado de salida. Debe ser notado que los valores de ganancia y los rangos de la Fig. 3 están pensados para servir de ejemplo especifico, y que podrían ser asociados rangos de entrada y de salida bastante diferentes a implementaciones alternativas.

Considerando de nuevo el caso especifico de la Fig. 3, aceptando que el nivel de la señal de entrada es incrementado y se aproxima a -23 dBm. En este ejemplo la señal de entrada será continuamente aplicada a la etapa de amplificación A1mientras que la lógica de conmutación 56 perciba que el nivel de la señal de salida de radio frecuencia ha subido a 5 dBm aproximadamente. En esta coyuntura la lógica de conmutación 56 comanda al circuito de entrada 44 aplicar la señal de entrada a la etapa de amplificación A2, e instruye al circuito de salida 48 para empezar a acoplar la señal de salida de radiofrecuencia resultante de A2 al nodo de salida 52. Una transición similar entre las etapas de amplificación A2 y A3 y entre A3 y A4, es controlada por medio de la lógica de conmutación 56 cuando el nivel de salida de radiofrecuencia esta próximo a 15 y 24 dBm respectivamente. Opcionalmente, la lógica de conmutación 56 puede estar provista de una histéresis para evitar una conmutación excesiva entre etapas de amplificación A1-A4 adyacentes cuando el nivel de la señal de entrada se mantiene cercano a la frontera de transición. Como cada etapa de amplificación A1-A4 esta realizada para mostrar una ganancia idéntica sobre una especificado rango de señal de salida de radiofrecuencia, el amplificador paralelo 40 se muestra a los elementos del circuito circundantes como un amplificador unitario que tiene una ganancia constante sobre el rango de salida completo. Esta ventajosa característica de la invención simplifica el diseño del circuito de transmisión de radiofrecuencia asociado, ya que se obvia la necesidad de variación de ganancia sobre el rango de la señal de salida. Se debe notar que aunque preferentemente solo una etapa individual de las etapas de amplificación A1-A4 descritas mediante la Fig. 3 puede ser activada al mismo tiempo, otras realizaciones, descritas abajo, pueden activar/ desactivar al mismo tiempo diferentes combinaciones de las etapas de amplificación para obtener la salida de radiofrecuencia deseada.

Como se indica en la Fig.2 a la lógica de conmutación 56 se le proporciona información de sincronización desde el procesador de control relacionada con los limites de palabras digitales o símbolos inherentes de la señal de entrada modulada digitalmente. En concordancia con otra realización de la invención, la lógica de conmutación 56 solo da instrucciones a los circuitos de entrada 44 y de salida 48 para seleccionar una de las diferentes etapas de amplificación A1-A4 durante las transiciones entre las palabras digitales o símbolos dentro de la señal de entrada. Esto asegura que cualquier diferencia de fase entre las trayectorias de señal a través de las etapas de amplificación A1-A4 no corrompen la integridad de la información digital acarreada por la señal de salida de RF amplificada. Por ejemplo, en la muestra sobre el formato de modulación AMDC descrito abajo, la entrada de un chorro de datos digitales es codificada usando un juego de códigos ortogonales de Walsh o `` símbolos ''. En esta realización a la lógica de conmutación 56 se le permita dar instrucciones al circuito de entrada 44 y al circuito de salida 48 para conmutar las etapas de amplificación A1-A4 solo durante transiciones entre los símbolos de Walsh. Ya que en una realización ejemplarizada el periodo de cada símbolo de Walsh es muy corto (por ejemplo 3,25 ms) en relación con la velocidad de cambio de la potencia de la señal de RF de salida, un número de oportunidades estarán típicamente disponibles para conmutar las etapas de amplificación en el momento de intersección de niveles de señal de salida de RF con rango de salida diferente.

Volviendo ahora a la Fig. 4, se proporciona un diagrama de bloques de una realización alternativa de un amplificador de etapas en paralelo 90 de la presente invención. Una señal de entrada de nuevo una señal de comunicación RF modulada digitalmente, es recibida por un primer divisor de fase cuaternaria 94. El primer divisor de fase cuaternaria 94 divide la señal de entrada en dos componentes de señal de magnitud equivalente y de fase cuaternaria. Los componentes de señal de fase cuaternaria del primer divisor 94 se entregan a un segundo y tercer divisores de fase cuaternaria 98 y 102. El segundo divisor 98 proporciona salidas de fase cuaternaria que progresan hacia los elementos de ajuste G1 y G2, y el tercer divisor 102 proporciona salidas de fase cuaternaria que progresan hacia los elementos de ajuste G3 y G4. Los elementos de ajuste de ganancia G1-G4 están cada uno conectado en serie con su correspondiente amplificador de ganancia fija F1-F4, con cada conexión en serie del elemento de ajuste de ganancia y el amplificador de ganancia fija, se forma un amplificador de etapas de ganancia ajustable.

Las salidas de las etapas del amplificador de ganancia ajustable se combinan usando una disposición de un primer, segundo y tercero mezcladores de fase cuaternaria 106, 110 y 114. La señal de salida amplificada resultante es mandada hacia delante a una antena de transmisión (no mostrada), así como al control lógico de ganancia 118. El control lógico de ganancia 118 opera para poner la ganancia del amplificador global, seleccionando varias combinaciones de las etapas del amplificador de ganancia-ajustable, y activando la ganancia de cada etapa de ganancia ajustable. En el ejemplo de la realización mostrado en la Fig. 4, cada uno de los amplificadores de ganancia fija F1-F4 están predispuestos para proporcionar una ganancia nominal de N dB, y cada elemento de ganancia ajustable G1-G4 a una ganancia/ atenuación de -3 dB, o a 0 dB. Esto permite el nivel deseado de potencia de salida de RF que se producirá poniendo la ganancia de las etapas seleccionadas del amplificador de ganancia ajustable como se indica debajo en la TABLA I.

TABLA I

Potencia de salida RF	Amplificadores seleccionados	Puesta del ajuste de ganancia
		G1	G2	G3	G4
NdB	F1,F2,F3,F4	-3dB	-3dB	-3dB	-3dB
(N-3)dB	F1,F2	0 dB	0 dB	-	-
(N-6)dB	F1	0 dB	-	-	-

Refiriéndose a la primera fila de las entradas dentro de la TABLA I, cuando cada uno de los amplificadores F1-F4 esta actuado, y cada uno de los elementos de ajuste de ganancia G1-G4 esta puesto a -3 dB, se produce una salida de RF de una potencia de N dB. Si el nivel de la señal de entrada decrece tal que la potencia de entrada se aproxima a (N-3) dB, entonces los amplificadores de ganancia fija F3 y F4 se desconectan y los elementos de ajuste de ganancia G1 y G2 son puestos a 0 dB. Como se indica en la TABLA I cuando los elementos de ganancia fija F3 y F4 son desconectados los elementos de ganancia ajustable G3 y G4 se vuelven irrelevantes. Si subsecuentemente entonces se desea reducir la potencia de salida de RF al nivel de (N-6) dB, se desconecta el amplificador de ganancia fija F2 y el elemento de ganancia ajustable G1 es vuelto a ponerse en 0 dB. De nuevo la información de sincronización desde el procesador permite a la lógica de control de ganancia 118 conmutar los amplificadores F1-F4 a CONECTADO/DESCONECTADO solo durante las transiciones entre las palabras de control o símbolos inherentes a la señal de entrada, y la lógica de control de ganancia 118puede estar provista de histéresis para evitar la excesiva conmutación de los elementos de ajuste G1-G4 y los amplificadores de ganancia fija F1-F4 cuando la potencia de salida varia cerca de los limites de conmutación.

La impedancia de salida de las etapas de amplificación no tiene importancia cuando están en estado DESCONECTADO debido a los primero, segundo y tercero combinadores 106, 110 y 114. Sin embargo la eficiencia de CC se mantiene mediante la activación de estas etapas amplificadoras F1-F4 que son necesarias para producir la potencia necesaria en la señal de salida de RF.

Debe notarse que aunque la Fig. 4 representa una realización preferida, son posibles otras realizaciones usando desplazamiento de fase y combinación también. Por ejemplo los elementos de ajuste de ganancia G1-G4 podrían ser reemplazados por solo dos elementos de ajuste de ganancia, cada uno posicionado inmediatamente antes de los divisores de fase cuaternaria 98 y 102 respectivamente. Alternativamente, un único elemento de ajuste de ganancia podría ser posicionado inmediatamente antes de del divisor de fase cuaternaria 94. Yendo aun más lejos, los elementos de ajuste de ganancia G1-G4 podrían ser eliminados en conjunto, con el resultado del cambio de la ganancia global del amplificador 90 que deberá ser compensada por otros circuitos del sistema empleados en la presente invención. Además los divisores de fase cuaternaria 94, 98, y 102, como así mismo los combinadores de fase cuaternaria 106, 110, y 114 pueden ser reemplazados por cualquier tipo de desplazamiento de fase. También es notable que el numero de divisores y combinadores de fase cuaternaria están accionados solo por el numero de etapas de amplificación paralelas.

Refiriéndonos ahora a la Fig. 5A, en donde esta representada otra realización de la presente invención en la cual la selección entre etapas amplificadoras se logra ACTIVANDO/DESACTIVANDO el transistor amplificador que tiene cada etapa. En la realización de la Fig. 5A, se asume que cada etapa de amplificación A1-A4 esta compuesta por dispositivos a su vez compuestos por uno o más transistores de efecto de campo (FET). Sin embargo se entiende que cada una de estas etapas de amplificación pueden ser un BJT u otro dispositivo activo. Una etapa dada es seleccionada activando el dispositivo FET comprendido en la etapa, y es deseleccionado desactivando el dispositivo FET dado y asegurando que la impedancia de salida del FET inactivo es alta para minimizar la carga desfavorable de los dispositivos FETs inactivos. De esta manera combinaciones aditivas de un número de etapas deseado se consiguen mediante la selección de ACTIVADO/DESACTIVADO de los dispositivos FET de cada etapa A1-A4. En contraste con la realización de la Fig. 2 ambas funciones, las de conmutación de entrada y conmutación de salida son inherentes al dispositivo FET en si mismo. Así la lógica de control 56 controla las etapas de amplificación A1-A4 directamente.

El circuito de salida 48 incluye elementos de equilibrado 66-69 conectados respectivamente entre las etapas de amplificación A1-A4 y el nodo de salida 52. los elementos de equilibrado 66-69 sirven para proporcionar una alimentación igualada entre las salidas de las etapas de amplificación A1-A4 y la antena (no mostrada) acoplada al nodo de salida 52. Cada combinación de una etapa de amplificación A1-A4 y su elemento de equilibrado 66-69 asociado proporcionan ganancia de señales casi equivalentes y cada una de tales combinaciones se pone ACTIVADA/DESACTIVADA por medio de la lógica de conmutación 56 como requisito necesario para alcanzar el nivel de potencia de salida deseado. Por lo tanto, solo se activaran en un momento determinado de tiempo el número requerido de etapas amplificadoras A1-A4 para alcanzar el nivel de potencia deseado en la señal de salida. Mas aun, usando las etapas individuales A1-A4 para lograr la función de conmutación de salida, y un circuito de salida 48 que esta compuesto por los elementos de equilibrado 66-69, uno puede evitar perdida de potencia y distorsión de la señal a través de un conmutador.

La Fig. 5B muestra otra realización de la presente invención en la cual una o más células de ganancia amplificadora o transistores están interpuestas entre la salida de cada etapa amplificadora A1-A4 y el nodo intermedio 72. La Fig. 5B es similar a la Fig. 5A. Sin embargo, en vez de circuitos de equilibrado 66-69 individuales para cada dispositivo de amplificación, un dispositivo amplificador final 85 compuesto de múltiples células de ganancia 74-84 se acopla a un único circuito de equilibrado 86. En esta realización del ejemplo de la Fig. 5B, un único transistor de ganancia 74 se conecta entre la etapa A1 y el nodo intermedio 72. De forma similar un único transistor de ganancia 76 se conecta entre la etapa A2 y el nodo intermedio 72. Un par de transistores de ganancia 78, 80 son conectados entre la etapa A3 y el nodo intermedio 72, y otro par de transistores de ganancia 82, 84 son conectados entre la etapa A4 y el nodo intermedio 72. En contraste con el circuito de salida dibujado en la Fig. 5A, la implementación de la Fig. 5B usa un único dispositivo final de amplificación 85 en el que cada una de las células de ganancia individuales 74-84 que están dentro del dispositivo de amplificación final 85 pueden tener una entrada separada. Esto permite una reducción del tamaño físico y del coste y permite la fabricación del dispositivo de amplificación final 85 en una sola pastilla. A diferencia de la realización de la Fig. 5A, no se requiere conmutación de salida porque las células de ganancia son BJTs o FETs, polarizados a no activados y con sus respectivas salidas en estado de alta impedancia, con carga real mínima.

Cada célula de ganancia 74-84 es puesta en estado ACTIVADO/DESACTIVADO por medio de una corriente de polarización que proporciona su etapa amplificadora A1-A4 precedente. Cambiando el estado ACTIVADO/ DESACTIVADO de un particular grupo de transistores de ganancia, se acomoda la potencia de salida al nivel deseado. Se debe notar en la realización de este ejemplo que cuando se activan las etapas A3 o A4, se proporciona suficiente corriente de polarización para tornar a estado activo ambas células de ganancia, transistores (78,80) o (82,84) respectivamente. Debe ser notado también que aunque las etapas de amplificación A3 y A4 cada una ataca a dos transistores (78,80) y (82,84) respectivamente, otras realizaciones alternativas pueden usar mas o menos transistores en cada una de las etapas.

Considere ahora el ejemplo implementado en la Fig. 5B en el que cada transistor célula 74-84 es diseñado para proporcionar aproximadamente 1W de potencia cuando esta polarizada a activa por su etapa amplificadora precedente A1-A4. La TABLA II lista los diferentes niveles de potencia de salida producida en un caso como el del ejemplo cuando varias combinaciones de células transistor de ganancia están polarizadas a estado activo por sus respectivas etapas A1-A4, Examinando la TABLA II uno puede ver que tornando a estado activo cualquiera de las etapas de amplificación A1 o A2 el incremento total de potencia de salida de RF puede ser incrementado en un vatio, mientras que tornando a estado activo cualquiera de las etapas de amplificación A3 o A4 el incremento total de potencia de salida de RF puede ser incrementado en dos vatios. En consecuencia, de acuerdo con el método de la TABLA II la realización especifica de la Fig. 5B puede ser usada para generar variaciones de niveles potencia de salida de RF desde uno a seis vatios usando cuatro etapas amplificadoras A1-A4, y manteniendo la eficiencia de CC polarizando a ACTIVO solo las etapas que son necesarias para generar la potencia de salida generada. Notar que la TABLA II representa meramente un ejemplo de implementación, y que los transistores célula de ganancia 74-84 pueden ser diseñados para proporcionar mas o menos de un vatio cada uno. De cualquier forma, seleccionando cada célula de ganancia para ser del mismo tamaño, simplifica la fabricación del dispositivo de amplificación final 85.

En la implementación especifica de la Fig. 5B representada por la primera fila de la TABLA II, si solo una etapa de amplificación y su transistor célula de ganancia asociado, por ejemplo A1 y transistor 74, es polarizado a ACTIVO, con todos los demás A2-A4 polarizados a NO ACTIVO, las cargas reactivas de los transistores en estado NO ACTIVO (76, 78, 80, 82, 84) pueden no proporcionar un equilibrado de ganancia optima cuando se esta usando un único circuito de equilibrado 86. No obstante se alcanza eficacia en los niveles de salida bajos, por ejemplo 1 vatio como se indica en la TABLA II. Además cualquier desigualdad de ganancia puede ser ajustada dentro de la etapa de amplificación seleccionada, en este caso A1, o en el sistema asociado cuando la invención es empleada.

TABLA II

Etapa de Amplificación y Células de Ganancia	Potencia de salida
A1	A2	A3	A4	Total de RF
(74)	(76)	(78,80)	(82,84)	(vatios)
ACTIVO	NO ACTIVO	NO ACTIVO	NO ACTIVO	1
NO ACTIVO	NO ACTIVO	ACTIVO	NO ACTIVO	2
ACTIVO	NO ACTIVO	ACTIVO	NO ACTIVO	3
NO ACTIVO	NO ACTIVO	ACTIVO	ACTIVO	4

TABLA II (continuación)

Etapa de Amplificación y Células de Ganancia	Potencia de salida
A1	A2	A3	A4	Total de RF
(74)	(76)	(78,80)	(82,84)	(vatios)
ACTIVO	NO ACTIVO	ACTIVO	ACTIVO	5
ACTIVO	ACTIVO	ACTIVO	ACTIVO	6

Una realización similar a la de la Fig. 5B es mostrada en la Fig. 11. La realización de la Fig. 11 difiere del de la Fig. 5B en la señal de entrada no pasa a través de cuatro amplificadores excitadores de control conmutados individualmente, si no que es provista directamente a cuatro dispositivos de transistor de etapa final diferente, 1102, 1104, 1106, y 1108. Se debe notar que cualquiera de todos estos dispositivos 1102-1108 pueden tener dispositivos simples o de multi-puerta y que la configuración mostrada es meramente un ejemplo. Adicionalmente aunque los dispositivos 1102-1108 están ilustrados en la Fig. 11 como transistores FET compartiendo una puerta común y drenaje común como se mencionó previamente con respecto a las figuras anteriores, pueden ser también dispositivos BJT compartiendo emisor común y base común, o una combinación de diferentes tipos de dispositivos siempre que permitan ser fabricados en una única pastilla. Adicionalmente, cada uno de los dispositivos 1102-1108 puede tener diferentes valores de ganancia.

Las respectivas puertas de los dispositivo 1102-1108 están aisladas a CC mediante condensadores de bloqueo 1112, 1114, 1116, y 1118, pero están conectados juntos a la señal de entrada de radiofrecuencia. La lógica de conmutación 1120 proporciona selectivamente una corriente de polarización de CC solo hacia los dispositivos 1102-1108 los cuales se requieren para la amplificación de la señal de entrada. Así que mediante la polarización de solo los dispositivos que son requeridos para la amplificación de la señal de entrada presente, la eficacia de CC se mejora significativamente. Como resultado, puede llevarse a cabo un esquema de amplificación de etapa final similar al de la TABLA II. Puede ser también incluido un circuito de equilibrado de entrada (no mostrado ), preferentemente optimizado para mejor rendimiento con todos los dispositivos 1102-1108 activos.

III. Etapa de amplificación con transistores tipo doble.

La Fig. 9 es una representación esquemática de un amplificador con transistores tipo doble 400 apropiado para usarse como etapa simple (por ejemplo como un de las etapas A1-A4) dentro del amplificador de etapas en paralelo de la invención. La etapa de amplificación 400 consta de una entrada FET (Q1) y una salida FET (Q2). Aunque en la Fig. 9 la etapa de amplificación consta de un par de transistores de efecto de campo de entrada doble (Q1, Q2), se sobreentiende que en una realización alternativa pueden ser empleados transistores de efecto de campo de una sola puerta (FET) o transistores de unión bipolar (BJT) o transistores realizados usando otras tecnologías.

La pequeña señal de entrada hacia la entrada del amplificador 400 es aplicada a la puerta del FET Q1 a través de la entrada de un circuito de equilibrado 404, que es diseñado para optimizar la transferencia de potencia dentro del FET Q1. De forma similar, un circuito de equilibrado dispositivo-interno 408 sirve para maximizar la transferencia de potencia desde la salida del FET Q1 hacia la entrada del FET Q2. De forma parecida un circuito de equilibrado de salida 412 proporciona una compatibilidad de potencia optima conducida por el amplificador 400 entre la impedancia de salida del FET Q2 y la carga (no mostrada).

La corriente de polarización inmóvil a través de los FETs Q1 y Q2 se controla a través del ajuste de los potenciales de puerta en CC Vg1 y Vg2, respectivamente. Típicamente, el potencial de puerta en CC Vg1 y Vg2 están puestos para que el amplificador 400 muestre ganancia constante de potencia de salida en los niveles alto y bajo. En la realización de la Fig. 9, las dimensiones de la entrada del FET Q1 están seleccionadas para ser más pequeñas que las dimensiones correspondientes de la salida del FET Q2 en una proporción aproximada de 8:1para este ejemplo, se debe sobrentender que otras proporciones pueden ser mas apropiadas para implementaciones alternativas. Este diseño lleva a una eficacia ampliada habilitando que la corriente de polarización proporcionada a la salida del FET Q2 sea reducida substancialmente cuando sólo se requieren del amplificador 400 niveles bajos de salida de potencia. Cuando solo es requerido un nivel bajo de potencia de salida, la corriente de polarización a través del FET Q2 se reduce con relación a la corriente de polarización de un nivel intermedio de la potencia de salida, y la corriente de polarización a través del FET Q1 se incrementa un poco. Ya que la pequeña entrada del FET Q1 es capaz de operar mas eficientemente que la grande salida del FET Q2 para niveles de potencia de salida bajos, la eficiencia del amplificador 400 es incrementada por medio de una reducción substancial de la corriente de polarización a través del FET Q2 durante una operación de baja- potencia. Los cambios en corrientes de polarización pueden efectuarse por el control de los potenciales de puerta en CC Vg1 y Vg2 en una manera analógica o a través de ajustes en pasos discretos.

\newpage

IV. Amplificador de Potencia con buen rendimiento dentro de una AMDC Unidad Portátil.

Refiriéndonos a la Fig. 6 se muestra una representación de un diagrama de bloques de un transmisor de un transmisor por espectro ensanchado de una unidad portátil en la cual puede ser incorporado un amplificador de etapas paralelas con buen rendimiento acorde a la realización de la presente invención. En el ejemplo del sistema AMDC se emplea señalización ortogonal para suministrar una proporción de señal ruido apropiada en el enlace entre la unidad portátil y la base, es decir, en el enlace ``inverso''.

En el transmisor de la Fig. 6, los bits de datos consistiendo de, por ejemplo voz convertida en datos mediante un codificador de señales vocales, se suministran a un codificador 202 en donde los bits son codificados de forma convolucional. Cuando la velocidad de los bits de datos es menor que la velocidad de procesamiento de bits del codificador 202, se puede usar la repetición de los símbolos de código tal que el decodificador repita los bits de datos de entrada en 200 para crear un chorro de datos repetitivo a una velocidad de bits que sea compatible con la velocidad operativa del decodificador 202. En la realización del ejemplo el decodificador 202 recibe los bits de datos 200 a una velocidad nominal de bit (Rb) de 11,6 kbits/segundo, y produce Rb/r=34,8 simbolos/segundo, en donde "r" es la velocidad de código (por ejemplo 1/3) de la del decodificador 202. Los datos codificados son proporcionados entonces al intercalador de bloques 204 en donde ellos son intercalados en bloques.

Dentro del 64-ario modulador ortogonal 206, los símbolos están agrupados en caracteres conteniendo log264=6 símbolos a una velocidad de (1/r)(Rb/log264)=5.800 caracteres/segundo en donde son posibles 64 caracteres. En una realización preferida cada carácter es codificado en una secuencia de Walsh de longitud 64. Esto es, cada secuencia de Walsh incluye 64 bits binarios o "segmento" habiendo un conjunto de 64 códigos de Walsh de longitud 64. Los 64 códigos ortogonales se corresponden con los códigos de Walsh de 64 a 64 de la matriz de Hadamard en donde un código de Walsh es una simple fila o columna de la matriz.

La secuencia de Walsh producida por el modulador 206 es vista para ser proporcionada a un combinador O-exclusivo 208, en donde es "cubierto" o multiplicado en un combinador con un con un código especifico de seudoruido SR hacia una unidad portátil particular. Tal código "largo" SR es generado a velocidad Rc por un SR generador de código largo 210 de acuerdo con un usuario SR de mascara de código largo. En la realización del ejemplo el generador de código largo 210 opera a una velocidad de segmento de Rc, de 1,2288Mhz por eso produce cuatro segmentos SR por cada segmento de Walsh. De acuerdo con la invención, un amplificador de etapas en paralelo de buen rendimiento dentro de un transmisor de una unidad portátil solo se le permite el cambio de estado entre estos segmentos SR en el limite de casa símbolo de código de Walsh (es decir después del ultimo, y antes del primer segmento SR de los sucesivos símbolos de código).

Refiriéndonos a la Fig. 7, se muestra un ejemplo de implementación de un transmisor de RF 250. En aplicaciones de acceso múltiple por diferenciación de código (AMDC) por espectro ensanchado, un par de secuencias SR cortas (PNI y PNQ en la figura ) están respectivamente proporcionadas por un generador de seudo-ruidos en fase 252 y por un generador de seudo-ruidos en cuadratura de fase 254 hacia los combinadores O- exclusivo 256 y 258. Las secuencia PNI y PNQ relacionan con canales de comunicación en fase (I) y en cuadratura de fase (Q) las cuales tienen generalmente una longitud de 32.768 segmentos mucho más cortas que la longitud de cada usuario de SR largo. La secuencia de código ensanchado de canal I 260 y la secuencia de código ensanchado de canal Q se pasan entonces a través de un filtro de banda de base 264 y 266 respectivamente.

Se proporcionan conversores digitales a analógicos (D/A) 270 y 272 para convertir la información digital de canal I y canal Q respectivamente en forma analógica. Las ondas analógicas producidas por los convertidores D/A 270 y 272 se proporcionan con las señales portadoras Cos(2\pift) y Sen(2\pift) del oscilador local LO, a los mezcladores 288 y 290 en donde son mezclados y proporcionados al sumador 292. Las señales portadoras de cuadratura de fase Cos(2\pift) y Sen(2\pift) se proporcionan desde fuentes de frecuencia adecuada (no mostrada). Estas señales mezcladas se suman en el sumador 292 y se entregan al mezclador 294.

El mezclador 294 mezcla la señal sumada con una señal de radio frecuencia que llega desde un sintetizador de frecuencia 296 y así proporcionar la frecuencia de conversión a una frecuencia a la banda de frecuencia de RF. La señal RF puede ser entonces filtrada por el filtro de paso de banda 298 y proporcionado a un amplificador de RF de etapas paralelas con buen rendimiento 299 de la invención. Así mismo, el controlador de la unidad portátil asegura que se mantiene la fase adecuada para permitir la combinación seleccionada de etapas de amplificación dentro del amplificador 299 y que sean cambiadas solo entre los segmentos de SR definidos por las transiciones entre cada símbolo de código de Walsh.

V. Amplificador Paralelo de dos fases en una Unidad Portátil AMDC

La Fig. 8 es un diagrama de bloques de un amplificador de etapas paralelas 310 diseñado para amplificar la señal sobre un amplio rango dinámico en una unidad portátil AMDC tal como los descritos anteriormente e ilustrados en las Figs. 6 y 7. El amplificador 310 incluye etapas de amplificación paralelas representadas por amplificador de baja potencia (LPA) 313 y amplificador de gran potencia (316), una matriz de conmutación de salida representada por los conmutadores primero y segundo (318,322), primera y segunda carga artificial (330,324) y la lógica de conmutación 334. Brevemente, el amplificador 310 mejora el rendimiento de la eficacia de CC utilizando exclusivamente LPA 313, que saca un nivel bajo de corriente continua cuando se requieren solo niveles bajos de potencia de salida y utilizando exclusivamente HPA 316 cuando se requieren niveles altos de salida se potencia. Esta eficiencia es acompañada por la operación de la lógica de conmutación 334, dirigiendo alternativamente las salidas respectivas de LPA 313 y HPA 316 entre la primera y segunda cargas artificiales (320, 324) y una antena (no mostrada ). Durante una operación de baja potencia, la lógica de conmutación 334 dirige el primer conmutador 318 para proporcionar a la salida de HPA 316 la primera carga artificial 320 y dirigir el segundo conmutador 322 para proporcionar la salida de LPA 313 hacia una antena (no mostrada). Cuando se requiere mas potencia de transmisión, el HPA 316 comienza a producir la misma potencia que la que esta siendo trasmitida por el LPA 313, con la salida del HPA 316 vertida hacia la primera carga artificial 318. En el momento apropiado de conmutación, la lógica de conmutación 334, dirige el primer conmutador 318 para proporcionar la salida del HPA 316 hacia la antena (no mostrada), y dirige el segundo conmutador 324 para proporcionar la salida del LPA 313 hacia la segunda carga artificial 324.

En una realización preferida el LPA 313 durante el modo de operación de baja potencia funciona como un amplificador de clase A. Esto es, el LPA 313 proporciona una ganancia de potencia independiente del nivel de la señal de entrada de RF mientras que el LPA 313 no este en reducción. Además como un amplificador de clase A, el LPA 313 consume CC casi constante sin tener en cuenta el nivel de potencia de su nivel de potencia de salida, con tal que el LPA 313 no este en reducción. Durante la operación en modo de baja potencia el nivel de la potencia de salida proporcionada a la antena es esencialmente controlado por el ajuste del nivel de potencia de entrada de RF proporcionado al LPA 313. Debido a que el LPA 313 proporciona ganancia uniforme durante la operación en modo de baja potencia, se realiza un rastreo lineal de la potencia de entrada con mínima distorsión, el nivel de potencia de salida de RF producido por el LPA 313 es efectivamente controlado por amplificador de control automático de ganancia CAG (no mostrado) que precede al LNA 312.

De acuerdo con la invención, la potencia de salida que aparece en la salida del HPA 316 es equilibrada con la potencia de salida producida por el LPA 313 durante el periodo de transición precedente a cualquier conmutación entre los modos de operación baja- potencia y alta-potencia. En particular, durante el periodo de transición la potencia producida por el HPA 316 es monitorizada por un bucle de control de ganancia 326. El bucle de control de ganancia 326 fija la ganancia del HPA 316 durante el periodo de transición para ser equivalente a la ganancia del amplificador LPA 313, igualando por eso el nivel de potencia en las salidas del LPA 313 y del HPA 316. De este modo se efectúan transiciones de baja-potencia a alta-potencia y viceversa ``sin saltos''. En la implementación del ejemplo, la lógica de conmutación 334 solo permite que los conmutadores 318 y 322 cambien de estado solo en los limites de los símbolos de código de Walsh.

Durante el modo de alta-potencia el HPA 316 opera esencialmente como un amplificador de clase AB o bien como un amplificador de clase B. Esto es, la ganancia de potencia y el consumo de CC del amplificador 316 esta en función del nivel de potencia de entrada de RF. En la realización preferida, HPA 316 consta al menos de un FET. Como la tensión de puerta de un amplificador FET afecta a la cantidad de corriente drenada por el FET y a la ganancia, se puede obtener una alta eficiencia de CC equilibrando la mínima corriente requerida por el FET para un cierto nivel de operación con el nivel de potencia de salida de RF deseado. Como la ganancia del HPA 316 no es lineal sobre el rango de operación deseado, el nivel de la señal de RF producido por el amplificador 310 no puede ser controlado exclusivamente por el ajuste del nivel de la señal que se proporciona al HPA 316. Mas bien el bucle de control de ganancia 326 opera para ajustar la ganancia del HPA 316 para que se entregue a la antena el nivel de potencia de RF deseado.

Como se indica en la Fig. 8 el bucle de control de ganancia 326 incluye un detector/ registro acumulador 340 conectado a la salida del HPA 316. El detector/ registro acumulador 340 manda la señal a un integrador compuesto de un amplificador operacional 344 y un condensador 346. Como el HPA 316 incluye típicamente uno o más amplificadores FET, un amplificador de corriente 348 puede ser incluido dentro del bucle de control de ganancia 326 para proporcionar las corrientes de polarización requeridas por el FET. El bucle de control de ganancia 326 ajusta la potencia de salida de RF del HPA 316, así como la medida por el detector/buffer 340 para controlar los voltajes de puerta y de drenaje del HPA 316. De esta forma, la no-linealidad del HPA 316 puede ser superada porque la potencia de entrada del HPA 316, como la que ha fijado el amplificador de control automático de ganancia CAG (no mostrado ), puede continuar incrementándose como requieren los incrementos de salida, pero la potencia de salida del HPA 316 continua siendo puesta por bucle de control de ganancia 326.

En un ejemplo de implementación del amplificador 310 apropiada para la inclusión dentro de un transmisor AMDC, el bucle de control de ganancia 326 puede también incluir un conmutador 352, el cual esta abierto durante la duración de las tramas "en blanco" durante las cuales no se proporciona potencia de señal del amplificador 310 a la antena. Como las tramas en blanco están interpuestas con las tramas activas de los datos cuando en conjunto la velocidad de la transmisión de datos es menor que la velocidad completa. El conmutador 352 abre el bucle de integración justo antes del comienzo de las tramas en blanco, y cierra el bucle inmediatamente después de comenzar la trama activa siguiente.

VI. Etapas Paralelas de ganancia separada

La Fig. 10 representa ilustrativamente las características de transferencia de un amplificador de etapas en paralelo de la invención en que las fases constitutivas del amplificador están desplazadas en ganancia. Por la conveniencia, la técnica de la predisposición de la Fig. 10 se describirá con referencia al amplificador de fase-paralela mostrado en la Fig. 2. En la aproximación de predisposición ejemplificada por la Fig. 10 cada una de las etapas de amplificación A1-A4 es realizada con diferenta ganancia. Conmutando entre etapas, sucede lo ya descrito anteriormente, pero la ganancia separada entre etapas resulta en una variación discontinua de la potencia de la señal de salida amplificada. Como se describió previamente la lógica de conmutación 56 (Fig. 2) supervisa el nivel de la señal RF amplificada en el nodo de salida 52. La lógica de conmutación 56 instruye entonces a la matriz de conmutación de entrada y al circuito de salida 48 para seleccionar las etapas apropiadas designadas mediante la operación de supervisión del nivel de la señal de salida.

Refiriéndonos a la Fig. 10 el amplificador de etapas A1-A4 esta predispuesto para que cada una proporcione una ganancia lineal en respuesta a la señal de entrada dentro de unos rangos predefinidos. En particular, la etapa de amplificación A1 esta orientada a producir una ganancia lineal por encima del rango de la señal de salida POUT,0 hasta POUT,1 en respuesta a señales de entrada entre Pin,0 y Pin,1. De forma similar las etapas de amplificación A2, A3, y A4 están orientadas a producir unas ganancias lineales por encima de los rangos de la señal de salida POUT,1 hasta POUT,2, POUT,2 hasta POUT,3, y POUT,3 hasta POUT,4, respectivamente. Cuando las etapas de amplificación están implementadas con dispositivos FET o BJT, un circuito de polarización (no mostrado ) puede ser empleado para proporcionar el nivel de corriente de polarización a cada etapa de amplificación requerido para operar sobre el rango de salida especificado.

La ganancia separada entre etapas contemplada en la Fig. 10 puede ser de utilidad cuando, por ejemplo se desea reducir el rango dinámico requerido por un circuito de control de ganancia automático usado en conjunción con el amplificador de potencia de etapas paralelas. También puede ser de importancia que la ganancia reducida exhibida en los niveles de baja-potencia resulta en una amplificación del ruido más pequeña en los niveles de baja potencia, en donde la razón señal ruido esta a menudo al mínimo. De acuerdo con la técnica de ganancia separada de la Fig. 10, esta puede ser empleada ventajosamente para mejorar el comportamiento del ruido en niveles de señales de entrada bajo, así como para mejorar el comportamiento del ruido global de una cadena completa del amplificador.

Las descripciones previas de las realizaciones preferidas se han proporcionado para permitir a cualquier persona diestra en el arte hacer o usar la invención presente. Varias modificaciones de estas realizaciones estarán prontamente claras a esos experimentados en el arte, y los principales genéricos definidos aquí dentro pueden ser aplicados a otras realizaciones sin el uso de la facultad inventiva. Así que, la invención presente no se piensa que esta limitada a las realizaciones mostradas aquí, pero será conferido el alcance más ancho congruentes con las características principales y nuevas descubiertos aquí dentro.

Claims

1. Un circuito amplificador (40) comprendiendo:

una pluralidad de etapas de amplificación paralelas (A1-A4) teniendo cada una de ellas una entrada y una salida;

un circuito de entrada (44) para acoplar una señal de entrada a la entrada o entradas seleccionadas de una o más de una de las dichas etapas de amplificación;

un circuito de entrada (48) para acoplar las salidas seleccionadas de una o más de una etapas de amplificación hacia un nodo de salida; caracterizado por:

un circuito de control (56) para medir de la potencia de la señal del nodo de salida y controlar el circuito de entrada para acoplar la señal de entrada a las entradas de las etapas de amplificación seleccionadas y controlar el circuito de salida para acoplar las salidas de los amplificadores seleccionados al nodo de salida en función del nivel de potencia de señal deseado.

2. El circuito amplificador (40) según la reivindicación 1 en donde el dicho circuito de entrada (44) consta de un conmutador de entrada, acoplado a dicho circuito de control (56) y controlado por el dicho circuito de control (56), y en donde dicho circuito de salida (48) consta de un conmutador de salida, acoplado a dicho circuito de control (56) y controlado por dicho circuito de control (56).

3. El circuito amplificador según la reivindicación 1 en donde dicho circuito de control (56,1120) esta adaptado para generar una señal de ajuste de ganancia dependiendo de la potencia de la señal en el nodo de salida, y en donde el dicho circuito de entrada (44) consta de:

un circuito divisor de entrada (94-102) para dividir la dicha señal de entrada en una pluralidad de componentes de señal de entrada de una previamente predeterminada fase; y

una pluralidad de elementos de ajuste de ganancia (G1-G4), cada uno de dicha pluralidad de elementos de ajuste de ganancia (G1-G4) teniendo una entrada de ajuste de ganancia acoplada al dicho circuito divisor de entrada (94-102) para recibir una componente respectiva de la dicha pluralidad de componentes de la señal de entrada, y cada uno de los elementos de la dicha pluralidad de elementos de ajuste de ganancia (G1-G4) teniendo una salida de ajuste de ganancia acoplada a una entrada respectiva en medio de las dichas entradas de las etapas de amplificación, cada una de los elementos de la dicha pluralidad de elementos de ajuste de ganancia (G1-G4) siendo sensible a la señal de ajuste de ganancia para ajustar el nivel de potencia respectivo de uno del dicho componente de la dicha pluralidad de componentes de señal de entrada en respuesta a la dicha señal de ajuste de ganancia; y

el dicho circuito de salida (48) constado de un circuito combinador de salida (106-114) para combinar la dicha pluralidad de componentes de señal de salida de una fase previamente predeterminada para dar una señal amplificada combinada.

4. El circuito amplificador de la reivindicación 1 constando además de una pluralidad de circuitos de equilibrado de potencia (66, 69), cada uno de los circuitos de la dicha pluralidad de equilibrado potencia (66, 69) teniendo una entrada de equilibrado de potencia acoplada a una salida respectiva de las dichas salidas de las etapas de amplificación paralelas (A1-A4) y teniendo una salida de equilibrado de potencia acoplada al nodo de salida (52) para proporcionar la dicha señal amplificada al nivel de dicho nodo de salida (52).

5. El circuito amplificador según la reivindicación 1 constando además:

una pluralidad de transistores (74-84), cada uno de ellos teniendo una

entrada del transistor acoplada a una salida respectiva de las dichas salidas de etapas de amplificación paralelas y teniendo una salida de transistor, cada transistor de la dicha pluralidad de transistores (74-84) estando activado selectivamente por medio de la dicha etapa de amplificación paralela (A1-A4); y

un circuito de equilibrado de potencia (86) teniendo una entrada de equilibrado de potencia acoplada a cada una de las dichas salidas de transistor, y teniendo una salida de equilibrado de potencia acoplada a un nodo de salida (52), para proporcionar la dicha señal amplificada al nivel de dicho nodo de salida (52).

6. El circuito amplificador según la reivindicación 1 en donde las etapas de la dicha pluralidad de etapas de amplificación paralelas (A1-A4) cada una consta de:

Un amplificador de baja potencia (313) para recibir la dicha señal de entrada y generar de amplificación de baja potencia; y

Un amplificador de alta potencia (316) acoplado al dicho amplificador de baja potencia para recibir y amplificar la dicha señal de amplificación de baja potencia.

7. El circuito amplificador según la reivindicación 6 en la cual el dicho circuito de control comprende un bucle de control de ganancia (326) para controlar un ajuste de ganancia del dicho amplificador de alta potencia (326).

8. El circuito amplificador de cualquiera de las reivindicaciones precedentes, en donde la dicha señal de entrada comprende una secuencia de símbolos de código, el dicho circuito de control identifica las transiciones entre los dichos símbolos de código y permite al dicho circuito de entrada el proporcionar la dicha señal de entrada al menos a una de las dichas etapas de amplificación paralela solo en las dichas transiciones entre los dichos símbolos de código.

9. El circuito amplificador según la reivindicación 1 en donde el circuito de control (1120) esta acoplado a la dicha pluralidad de etapas de amplificación paralelas (A1-A4) y proporciona selectivamente una polarización en corriente continua (DC) a cada una de las dichas entradas de las dichas etapas de amplificación paralelas; y además comprendiendo los medios (1112 a 1118) de acople para cada uno de las dichas entradas de etapas de amplificación, para aislar la dicha polarización DC de las otras etapas de la dicha pluralidad de etapas de amplificación paralelas (A1-A4).

10. El circuito amplificador según la reivindicación 9, en donde el dicho medio de aislamiento comprende una pluralidad de condensadores (1112-1118), cada condensador teniendo una entrada acoplada a la dicha señal de entrada, y una salida acoplada a una entrada respectiva entre las dichas entradas de etapas de amplificación paralelas.

11. El circuito amplificador según una cualquiera de las reivindicaciones precedentes, en donde al menos una de la dicha pluralidad de etapas amplificadoras paralelas es un dispositivo transistor de efecto de campo (1102-1108).

12. El circuito amplificador de cualquiera de las reivindicaciones 1 a 10 en donde al menos una de la dicha pluralidad de etapas de amplificación es un dispositivo transistor de unión bipolar.

13. Un sistema de comunicación celular en el que una pluralidad de radioteléfonos transmisores de señales de información entre ellos vía al menos de una estación de emplazamiento de célula (12,14) utilizando las señales de comunicación por espectro ensanchado y acceso múltiple por diferenciación de código (AMDC) al menos uno de los radioteléfonos comprendiendo un circuito amplificador según una cualquiera de las reivindicaciones precedentes.

14. Un método para proporcionar una señal amplificada comprendiendo las operaciones consistentes en:

acoplar una señal de entrada a la entrada seleccionada de una o más etapa(s) de amplificación paralela de una pluralidad de etapas de amplificación vía un circuito de entrada para seleccionar la etapa o etapas de amplificación:

acoplar las salidas de las etapas de amplificación seleccionadas, una o más de una, a un nodo de salida de un circuito de salida:

caracterizado por el hecho de medir la potencia de la señal al nivel del nodo de salida y de controlar el circuito de entrada para acoplar la señal de entrada a las entradas seleccionadas de las etapas de amplificación y controlar el circuito de salida para acoplar las salidas de las etapas de amplificación seleccionadas al nodo de salida dependiendo del nivel de potencia de la señal deseada.

15. El método de la reivindicación 14 comprendiendo el hecho de dividir la dicha señal de entrada en una pluralidad de componentes de una señal de entrada de fase predefinida;

ajustar un valor de potencia respectiva de cada uno de los

componentes de la dicha pluralidad de componentes de señal de entrada en

respuesta al valor de la potencia de la dicha señal amplificada;

aplicar la dicha pluralidad de componentes de señal de entrada a la

dicha pluralidad de etapas de amplificación;

amplificar la dicha pluralidad de componentes de señales de entrada en

la dicha pluralidad de etapas de amplificación para generar una pluralidad de

componentes de señal amplificada ; y

combinar la dicha pluralidad de componentes de señal amplificadas

para generar la dicha señal amplificada.

\newpage

16. El método de la reivindicación 14 comprendiendo las operaciones consistentes en:

aplicar la dicha señal de entrada a cada uno de la dicha pluralidad de etapas de amplificación;

aplicar una señal de polarización en corriente continua (CC) a la etapa seleccionada de la dicha pluralidad de etapas de amplificación; y

aislar la dicha señal de polarización (CC) de todas las etapas, salvo la etapa seleccionada, de la dicha polaridad de etapas de amplificación.