ES2198925T3 - Procedimiento para la mejora de la disponibilidad del sistema despues del fallo de procesadores de una plataforma de procesadores. - Google Patents

Abstract

Procedimiento para controlar la velocidad de movimiento de una máquina de accionamiento hidráulico (1) con el fin de regular la cantidad del medio a presión alimentado a la máquina desde una bomba (2), con lo que la línea de caudal que conduce desde la bomba a la máquina puede, por medio de una primera válvula (7), ser regulada para alimentar medio a la máquina, o bien puede estar cerrada; y en donde la línea de caudal (3) del medio desde la bomba (2) a la máquina (1) está dividida en dos ramificaciones (10, 11), estando dispuesta dicha primera válvula (7) en la primera ramificación (10) y en donde, por medio de una segunda válvula (8), la segunda ramificación (11) puede ser dirigida para alimentar el medio a la máquina (1) o para retornar el medio al tanque (4) de la bomba; caracterizado porque dicho caudal se alimenta a través de la segunda ramificación (11) a la segunda válvula (8), porque, a una velocidad de rotación de la bomba más baja que la velocidad de rotación más alta, la diferencia entre el caudal suministrado por la bomba y el caudal a través de la segunda ramificación produce la deceleración deseada del movimiento del dispositivo cuando la segunda válvula (8) retorna el medio al tanque (4) de la bomba; y porque cuando la segunda válvula (8) se ajusta para retornar el medio al tanque (4) de la bomba, el caudal procedente de la bomba (2) se regula cambiando la velocidad de rotación de la bomba.

Description

Procedimiento para la mejora de la disponibilidad del sistema después del fallo de procesadores de una plataforma de procesadores.

La invención se refiere a un procedimiento según la reivindicación 1 de la patente.

La publicación ``A fault-tolerant multi-transputer architecture'' de R. Krishna Kumar, con procesadores múltiples y sistemas múltiples, Vol. 17, Nº 2, 1 de Enero de 1993, páginas 75-81 XP000355542 publica un procedimiento para la mejora de la disponibilidad del sistema después del fallo de procesadores que, en el caso de fallo de un procesador, utiliza un enlace a través de un procesador como desvío para el procesador que ha fallado, donde después del establecimiento del enlace, el procesador de desvío continúa calculando con los últimos resultados intermedios memorizados como seguridad para el procesador que ha fallado, después de lo cual se inicia el funcionamiento paralelo.

Los sistemas de comunicación en tiempo real presentan una pluralidad de procesadores que, en su colaboración mutua, procesan determinadas tareas o tareas parciales. Una pluralidad de procesadores de este tipo se designa también como plataforma de procesadores. La plataforma es establecida administrativamente antes de la puesta en funcionamiento del sistema de comunicación.

Durante el funcionamiento del sistema de comunicación, uno de los procesadores de la plataforma de procesadores se hace cargo de la tarea a realizar con los datos necesarios para ello y lleva a cabo un primer procesamiento.

De acuerdo con los resultados se activa entonces otro procesador, al que se alimenta entonces el resultado del primer procesamiento. Éste continúa entonces, por su parte, los procesamientos posteriores y transfiere el resultado calculado, dado el caso, a otro procesador. Las etapas de procesamiento de un procesador siguiente dependen, por lo tanto, directamente del resultado del predecesor. De esta manera se forma una cadena lógica, en la que, en general, están implicados varios procesadores de la plataforma de procesadores. Estos procesadores forman una cantidad parcial de todos los procesadores de la plataforma de procesadores.

En una disposición de este tipo es problemático que en el caso del fallo de uno solo de los procesadores de esta cadena lógica, no se lleve a cabo ya el procesamiento de la tarea. En este caso, en determinadas circunstancias no se puede interrumpir el procesamiento de la tarea, puesto que el cometido no es reconocido como tal, cuando se han perdido a tal fin datos esenciales durante el fallo. Pro de esta manera, esta cadena lógica de procesadores permanece bloqueada para el procesamiento de otras tareas.

En el estado de la técnica, para el tratamiento de estos fallos se inician, en un retículo de tiempo cíclico, programas de supervisión o auditorías, que investigan los procesadores de una plataforma de procesadores para localizar errores de hardware y/o de software. En general, estos procesos de supervisión y de verificación son realizados en tiempo de tráfico débil. El intervalo de tiempo que sirve de base puede requerir, en determinadas circunstancias, un tiempo considerablemente largo. Por lo tanto, durante la duración de este intervalo de tiempo, no se indica el comportamiento erróneo.

La invención tiene el cometido de indicar un camino sobre cómo se puede tratar de una manera eficiente el fallo de uno o varios procesadores de una plataforma de procesador para elevar la dinámica del sistema.

La invención, partiendo del preámbulo de la reivindicación 1 de la patente, se soluciona a través de sus rasgos característicos.

En la invención es ventajosa especialmente la formación de otra cadena lógica de procesadores, que está superpuesta sobre la primera cadena lógica. En este caso, se transfieren datos significativos de un procesador dispuesto en esta cadena al procesador siguiente en esta cadena. Esto se realiza independientemente del procesador de la primera cadena lógica al que se transfiera el resultado del procesamiento. Con ello va unida la ventaja de que un procesador que ha fallado puede recargar de nuevo inmediatamente estos datos significativos durante la aceleración de nuevo en el procesador siguiente en esta cadena y de esta manera presenta una copia de los datos como antes del fallo.

Los desarrollos ventajosos de la invención están indicados en las reivindicaciones dependientes.

A continuación se explica en detalle la invención con la ayuda de un ejemplo de realización.

En este caso:

La figura 1 muestra una plataforma de procesadores con 30 procesadores en total.

La figura 2 muestra una cadena lineal de procesadores.

En la figura 1 se representan a modo de ejemplo 30 procesadores P_{1} ... P_{30} de una plataforma de procesadores. Todos los procesadores están configurados duplicados por razones de seguridad para poder conmutar, en el caso de fallo de un procesador, al procesador dispuesto redundante a tal fin y están interconectados entre sí a través de líneas de conexión. Los procesadores P_{1}, P_{10}, P_{15}, P_{28} deben procesar ahora una tarea existente y, por lo tanto, forman una primera cadena lógica en la plataforma de procesadores en cuestión. La tarea existente debe ser el establecimiento de una comunicación.

Según la figura 2, está previsto ahora según la invención disponer los procesadores P_{1} ... P_{30} en una segunda cadena lógica. Por lo tanto, según el presente ejemplo de realización, el comienzo de esta cadena está formado por el procesador P_{1}. A este sigue como otro eslabón de la cadena el procesador P_{2} y así sucesivamente. El final de la cadena está formado por el procesador P_{30}.

La plataforma de procesadores debe recibir, por lo tanto, según el presente ejemplo de realización, el encargo de establecer una comunicación. A tal fin se alimentan esta tarea y los datos necesarios para ello a uno de los procesadores de la primera cadena lógica de procesadores. Éste es, por ejemplo el

\hbox{procesador P _{1} .}

El cometido se descompone en tareas parciales, donde cada tarea parcial es ejecutada en uno de los procesadores P_{10}, P_{15}, P_{28} integrados en el proceso de ejecución. En este caso, el procesador siguiente en la cadena depende del procesamiento anterior de los otros procesadores.

En el procesador P_{1} se procesa ahora la primera tarea parcial. Según el resultado del proceso de ejecución, los datos que definen este resultado son alimentados entonces al procesador P_{10}, que lleva a cabo un procesamiento posterior, antes de que los datos sean alimentados a los procesadores P_{15} y P_{28} y abandonen de nuevo la cadena.

Según la invención, ahora está previsto transmitir datos significativos del procesador P_{1} al procesador P_{2} conectado a continuación en la segunda cadena lógica. Los datos significativos son datos que representan una copia representativa del estado físico y lógico, en el que se encuentra el procesador P_{1}. Además, los datos significativos describen el estado momentáneo de la tarea respectiva, que es procesada precisamente en el procesador P_{1}.

De la misma manera se alimentan a los procesadores siguientes en la segunda cadena lógica datos significativos del procesador anteconectado, En el procesador P_{11} están memorizados, por lo tanto, datos significativos del procesador P_{10}, en el procesador P_{23}están memorizados datos significativos del procesador P_{22} y así sucesivamente. La alimentación de los datos significativos se puede realizar simultáneamente con la transmisión del resultado a los procesadores conectados a continuación en la primera cadena lógica. Sin embargo, este modo de proceder no es obligatorio. También es concebible aquí un intervalo de tiempo cíclico entre los procesadores de ejecución. Los datos significativos son borrados de nuevo después del término del procesamiento de la tarea en el procesador siguiente.

De acuerdo con el presente ejemplo de realización se parte ahora de que uno de los procesadores falla junto con el procesador dispuesto redundante. Éste es por ejemplo el procesador P_{15}. En este caso, los datos, que fueron procesados precisamente, se pierden y no pueden ser puestos a la disposición del procesador P_{28} para el procesamiento posterior.

El procesador P_{15} es acelerado de nuevo inmediatamente después del fallo. Con este fin, los datos significativos, que fueron alimentados al procesador P_{16}, son memorizados de nuevo en el procesador P_{15}. De esta manera, los conocimientos previos al fallo están presentes de nuevo en el procesador P_{15} y pueden ser continuados de nuevo con el procesamiento de la tarea. El resultado obtenido es alimentado entonces al procesador P_{28}. De esta manera se cierra de nuevo la laguna ocasionada por el fallo en la primera cadena lógica.

Claims (2)

1. Procedimiento para la mejora de la disponibilidad del sistema después del fallo de procesadores de una plataforma de procesadores, con al menos una plataforma de procesadores, que se forma por una pluralidad de procesadores (P_{1} ... P_{30}), donde una tarea predeterminada es procesada por una parte de estos procesadores (P_{1}, P_{10}, P_{15}, P_{28}) dividiendo la tarea en tareas parciales, que son procesadas, respectivamente, sobre uno de los procesadores (P_{1}, P_{10}, P_{15}, P_{28}), con lo que se forma una primera cadena lógica (K_{1}) durante el tiempo de duración del procesamiento de la tareas, caracterizado porque se forma una segunda cadena lógica

(K_{2}) a partir de todos los procesadores (P_{1}... P_{30}) de la plataforma de procesadores, en la que datos físicos y lógicos del procesador así como datos que describen el estado momentáneo del procesamiento de la tarea de un procesador dispuesto en esta cadena

(K_{2}) son transferidos al procesador siguiente en esta cadena (K_{2}), y porque durante la aceleración de nuevo de un procesador que ha fallado, los datos mencionados anteriormente son recargados de nuevo desde el procesador siguiente en la segunda cadena

\hbox{lógica
(K _{2} ).}

2. Procedimiento según una de las reivindicaciones anteriores, caracterizado porque los datos físicos y lógicos del procesador así como los datos que describen el estado momentáneo del procesamiento de la tarea son borrados después de la terminación del procesamiento de la tarea en el procesador siguiente.