ES2208279T3 - Procedimiento para el funcionamiento de una disposicon en paralelo de conmutadores de semiconductores de potencia. - Google Patents
Procedimiento para el funcionamiento de una disposicon en paralelo de conmutadores de semiconductores de potencia.Info
- Publication number
- ES2208279T3 ES2208279T3 ES00906572T ES00906572T ES2208279T3 ES 2208279 T3 ES2208279 T3 ES 2208279T3 ES 00906572 T ES00906572 T ES 00906572T ES 00906572 T ES00906572 T ES 00906572T ES 2208279 T3 ES2208279 T3 ES 2208279T3
- Authority
- ES
- Spain
- Prior art keywords
- power
- pulses
- switching
- switching pulses
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000033228 biological regulation Effects 0.000 claims description 11
- 230000001939 inductive effect Effects 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 230000001052 transient effect Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000009795 derivation Methods 0.000 claims description 2
- 230000009467 reduction Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
Abstract
Procedimiento para el funcionamiento de un circuito en paralelo (1) de conmutadores de semiconductores de potencia (S1, S2, S3), donde el circuito en paralelo (1) presenta una conexión de potencia (2) para la alimentación de corriente y una conexión de potencia (3) para la salida de corriente a una carga, siendo predeterminada para el circuito en paralelo (1) una señal de control de orden superior con un patrón primario (4) de pulsos de conmutación de cuadros para una corriente general (i) a través del circuito en paralelo (1), donde, además, los conmutadores de semiconductores de potencia (S1, S2, S3) pueden ser activados a través de señales de control individuales, donde: a) se genera al menos un patrón secundario (51, 52, 53) de pulsos de conmutación descendente para la señal de control individual de al menos un conmutador de semiconductores de potencia (S1, S3, S3), y b) para la descarga del conmutador de semiconductores de potencia (S1, S2, S3) en un estado conductor del circuito enparalelo (1), se selecciona al menos temporalmente durante un número de pulsos de conmutación de cuadros en el patrón primario (4) un número diferente de pulsos de conmutación descendente en el patrón secundario (51, 52, 53), caracterizado porque c) se generan varios pulsos de conmutación descendente en el patrón secundario (51, 52, 53) al menos temporalmente durante pulsos de conmutación de cuadros individuales.
Description
Procedimiento para el funcionamiento de una
disposición en paralelo de conmutadores de semiconductores de
potencia.
La invención se refiere al campo de la
electrónica de potencia. Se refiere a un procedimiento para el
funcionamiento de un circuito en paralelo de conmutadores de
semiconductores de potencia según el preámbulo de las
reivindicaciones independientes.
Se publica en la patente de los Estados Unidos Nº
4.616.142 un procedimiento de este tipo. Allí se activan de forma
secuencial N conmutadores de semiconductores de potencia paralelos,
de manera que cada conmutador de semiconductores de potencia lleva
por término medio 1/N de la corriente total. En este caso es un
inconveniente, por una parte, que solamente es conductor en cada
caso un conmutador de semiconductores de potencia. Por lo tanto, la
corriente total admisible está limitada por la capacidad
estacionaria de soporte de corriente del conmutador de
semiconductores de potencia con menor capacidad de carga y, por lo
tanto, es reducida. Por otra parte, la distribución de la carga
entre los conmutadores de semiconductores de potencia se realiza
según un esquema de conmutación repetitivo fijo, de manera que se
acumulan las diferencias de carga momentáneas entre lo conmutadores
de semiconductores de potencia y no se pueden compensar.
En el documento EP 0 409 384 A2 se publica un
procedimiento, en el que las corrientes parciales estacionarias son
simetrizadas a través de conmutadores paralelos, como por ejemplo
tiristores o GTOs ("gate turn-off thyristors"
= tiristores de desconexión de la puerta lógica), adelantando o
retrasando individualmente sus tiempos de conexión. Los
desplazamientos de tiempo necesarios se calculan en función de las
corrientes parciales de carga momentáneas y se aplican sobre un
impulso general siguiente a través de la conexión en paralelo. Para
la limitación de la subida de la corriente en los GTOs conectados
con retraso están dispuestas inductividades grandes en serie con los
GTOs. Sin embargo, de esta manera se prolongan los tiempos de
conexión y se elevan las pérdidas dinámicas.
En el documento EP 0 664 613 A2 se simetrizan las
corrientes transitorias y estacionarias a través de IGBTs
("Insulated Gate Bipolar Transistor" = Transistor bipolar de
puerta lógica aislada) dispuestos en paralelo, sincronizando, por
una parte, los instantes de conexión y desconexión y regulando
individualmente, por otra parte, la altura de los pulsos de control
de la puerta lógica y, por lo tanto, las amplitudes estacionarias
de la corriente para cada IGBT. La regulación se realiza en función
de una carga térmica medida de cada IGBT. En este dispositivo, se
evitan, en efecto, inductividades en serie grandes. Sin embargo, a
través de la regulación de las amplitudes de la corriente solamente
es posible una igualación de las cargas térmicas estacionarias de
los IGBTs con constantes de tiempo grandes sobre muchos ciclos de
conmutación y, por lo tanto, de una manera relativamente inexacta.
Además, el procedimiento no se puede aplicar a conmutadores de
semiconductores de potencia no regulables en la amplitud.
El cometido de la invención es indicar un
procedimiento mejorado para el funcionamiento de un circuito en
paralelo de conmutadores de semiconductores de potencia, en el que
se evita de una manera sencilla también para corrientes totales
grandes, a través del circuito en paralelo, una sobrecarga térmica
de conmutadores de semiconductores de potencia individuales en el
estado estacionario y que es adecuado tanto para conmutadores de
semiconductores de potencia de interconexión ("de enganche")
como también para conmutadores de semiconductores de potencia
regulables en la amplitud.
En un primer aspecto, la solución según la
invención consiste en que se predetermina para el circuito en
paralelo una señal de control de orden superior con un patrón
primario de pulsos de conmutación de cuadros para una corriente
total a través del circuito en paralelo, porque se genera un patrón
secundario de pulsos de conmutación descendente para la señal de
control individual de al menos un conmutador de semiconductores de
potencia, porque para la descarga del conmutador de semiconductores
de potencia en un estado conductor del circuito en paralelo, se
selecciona al menos temporalmente durante un número de pulsos de
cuadros en el patrón primario un número diferente de pulsos de
conmutación descendente en el patrón secundario, y porque se
generan varios pulsos de conmutación descendente en el patrón
secundario al menos temporalmente durante pulsos de conmutación de
cuadros individuales.
En un segundo aspecto, la solución según la
invención consiste en que se predetermina para el circuito en
paralelo una señal de control de orden superior con un patrón
primario de pulsos de conmutación de cuadros para una corriente
total a través del circuito en paralelo, porque se genera un patrón
secundario de pulsos de conmutación descendente para la señal de
control individual de al menos un conmutador de semiconductores de
potencia, porque para la descarga del conmutador de semiconductores
de potencia en un estado conductor del circuito en paralelo, se
selecciona al menos temporalmente durante un número de pulsos de
cuadros en el patrón primario un número diferente de pulsos de
conmutación descendente en el patrón secundario, y porque se
activan conmutadores de semiconductores de potencia de tal forma
que se completan sus pulsos de conmutación descendente entre sí,
respectivamente, para formar un pulso de conmutación de cuadros.
En un tercer aspecto, la solución según la
invención consiste en que se predetermina para el circuito en
paralelo una señal de control de orden superior con un patrón
primario de pulsos de conmutación de cuadros para una corriente
total a través del circuito en paralelo, porque se genera un patrón
secundario de pulsos de conmutación descendente para la señal de
control individual de al menos un conmutador de semiconductores de
potencia, porque para la descarga del conmutador de semiconductores
de potencia en un estado conductor del circuito en paralelo, se
selecciona al menos temporalmente durante un número de pulsos de
cuadros en el patrón primario un número diferente de pulsos de
conmutación descendente en el patrón secundario, y porque para la
consecución de frecuencias altas de pulsos de reloj de la corriente
general, se divide un patrón primario con N pulsos de conmutación de
cuadros sobre N patrones secundarios exactamente con un pulso de
conmutación descendente, respectivamente, y para patrones primarios
consecutivos se lleva a cabo una asociación aleatoria de los N
patrones secundarios a N conmutadores de semiconductores de potencia
del circuito en paralelo.
Por lo tanto, el número de los pulsos de
conmutación descendente por cada pulso de cuadros se puede
seleccionar de manera permanente o transitoria diferente de uno y
se puede modificar de forma dinámica especialmente según las
necesidades. Además, en el segundo y en el tercer aspecto, a través
de la complementariedad de los patrones secundarios respectivos o,
dado el caso, de todos los patrones secundarios, se distribuyen los
tiempos de conexión de una manera ventajosa sobre los conmutadores
conductores respectivos y de esta manera se limita sus corrientes de
carga adicional, sin limitar el efecto de descarga para los
conmutadores bloqueados transitoriamente o menos conductores. Por
lo tanto, se propone un funcionamiento asíncrono de los conmutadores
paralelos para la simetrización de sus cargas térmicas o corrientes
de cargas parciales. En este caso, los conmutadores individuales
reciben más o menos pulsos de conmutación que los que están
predeterminados a través del patrón de conmutación general de
acuerdo con la corriente de carga a alimentar por el circuito en
paralelo. La variación del número de pulsos puede realizarse con
semiconductores de potencia de interconexión y que se pueden
controlar en la amplitud. A través de la asincronicidad del pulso
es posible, en oposición a los procedimientos convencionales, una
redistribución muy rápida de la carga entre los conmutadores
paralelos. Por lo tanto, se pueden reconocer rápidamente y se
pueden corregir los estados de sobrecarga nocivos de los
conmutadores de semiconductores de potencia individuales,
especialmente dentro de un pulso de cuadros. A través de la
modificación del número de pulsos de conmutación se reduce entonces
el tiempo total de conexión y, por lo tanto, las pérdidas estáticas
del elemento respectivo. Sin embargo, las corrientes de carga
adicional de corta duración resultantes son, en general, totalmente
inocuas. Especialmente los circuitos paralelos de semiconductores de
potencia están sobredimensionados en cualquier caso para
sobrecorrientes transitorias durante la conexión y desconexión. Por
lo tanto, las sobrecorrientes de corta duración pueden ser
toleradas sin problemas por algunos elementos dado el caso más
refrigerados, también en el estado conductor del circuito en
paralelo.
En un ejemplo de realización se generan varios
impulsos de conmutación descendente y/o se emiten pulsos de
conmutación descendente al menos temporalmente durante pulsos de
conmutación de cuadros individuales en el patrón secundario. Por lo
tanto, el patrón secundario solamente presenta pulsos de conmutación
descendente durante pulsos de conmutación de cuadros. A través de la
adición de pulsos de conmutación descendente no sólo se puede llevar
a cabo una regulación de la sobrecarga, sino que se puede limitar
también el tiempo de subida de la corriente en el caso de pulsos
de conmutación de cuadros anchos sin la utilización de
inductividades adicionales. A través de la omisión de pulsos de
conmutación descendente se pueden corregir los estados de
sobrecarga de larga duración; por otra parte, de esta manera se
pueden generar corrientes de carga de alta frecuencia con pérdidas
reducidas de conmutación.
En otro ejemplo de realización, durante los
pulsos de cuadros cortos se prescinde de la inserción de pulsos de
conmutación descendente adicionales y en caso necesario solamente
se reduce una anchura de los pulsos de conmutación descendente
frente a una anchura de los pulsos de cuadros. En efecto, para la
limitación de las pérdidas dinámicas es conveniente añadir pulsos
de conmutación descendente solamente cuando la anchura del pulso de
cuadros correspondiente es al menos uno, con preferencia dos
órdenes de magnitud, que el tiempo transitorio de conexión o
desconexión de un conmutador de semiconductores de potencia
individual. A través de la combinación de una modulación de la
densidad del impulso y de la anchura del impulso del patrón
secundario con respecto al patrón primario se puede llevar a cabo
una activación especialmente flexible, independiente de la longitud
de pulso de cuadros, del circuito paralelo.
En ejemplos de realización adicionales, se regula
el número de los pulsos de conmutación descendente en función de una
carga térmica y/o de una modulación de la anchura del impulso para
conmutadores de semiconductores de potencia individuales o de forma
simultánea para todos los conmutadores de semiconductores de
potencia.
Otras formas de realización, ventajas y
aplicaciones de la invención se deducen a partir de las
reivindicaciones dependientes así como a partir de la descripción
siguiente con la ayuda de las figuras.
La figura 1 muestra de forma esquemática un
circuito en paralelo, por ejemplo con tres conmutadores de
semiconductores de potencia.
La figura 2 muestra patrones de conmutación según
la invención con pulsos de conmutación descendente (a) añadidos, (b)
omitidos y (c) omitidos de forma complementaria; y
La figura 3 muestra para IGBTs paralelos el
comportamiento dinámico de la regulación de compensación en el caso
de adición de un pulso de conmutación descendente en comparación con
la modulación de la amplitud de la corriente según el estado de la
técnica (con trazos).
En las figuras, las partes iguales están
provistas con los mismos signos de referencia.
La figura 1 muestra un circuito en paralelo 1 de
N conmutadores de semiconductores de potencia S_{1}, S_{2},
S_{3}, donde se selecciona, por ejemplo, N = 3. El circuito en
paralelo 1 presenta una conexión de potencia 2 para la alimentación
de corriente y una conexión de potencia 3 para la salida de
corriente a una carga. Se predetermina para el circuito en paralelo
1 una señal de control de orden superior con un patrón primario 4
de pulsos de conmutación de cuadros para una corriente general i a
través del circuito en paralelo 1. Los conmutadores de
semiconductores de potencia S_{1}, S_{2}, S_{3} pueden ser
activados a través de señales de control individuales.
La figura 2 muestra ejemplos para patrones
secundarios según la invención de pulsos de conmutación descendente,
que son impresos en los elementos de semiconductores de potencia
S_{1}, S_{2}, S_{3} individuales, conectados directamente en
paralelo. En este caso, es esencial de la invención que se
seleccione el número de pulsos de conmutación descendente en al
menos un patrón secundario 51, 52, 53 de manera diferente del número
de pulsos de conmutación de cuadros en el patrón primario 4. La
variación del número de pulsos de conmutación descendente individual
se refiere en cada caso al estado conductor del circuito en
paralelo 1, que se caracteriza por la presencia de un pulso de
conmutación de cuadros que controla la corriente de carga
general.
Los patrones secundarios 51, 52, 53 pueden
modificarse en intervalos de tiempo siguientes, no representados ya,
del patrón primario 4, por ejemplo para interceptar picos de carga
en conmutadores de semiconductores de potencia S_{1}, S_{2},
S_{3} alternos. Naturalmente, los patrones secundarios 51, 52, 53
pueden presentar en el tiempo intermedio de nuevo números de pulsos
compensador en el patrón primario 4.
La figura 2 a) muestra una representación
momentánea, en la que durante un pulso de cuadros se aplican dos
pulsos de conmutación descendente más cortos, desplazados en el
tiempo, en los conmutadores S_{2} y S_{3}. El número, la
anchura y el desplazamiento de tiempo de los pulsos de conmutación
descendente se pueden variar en un amplio margen. En este caso, hay
que procurar que no se limite la capacidad total de soporte de
carga del circuito en paralelo 1 en el estado conductor a través de
tasas, es decir, que las corrientes de sobrecarga en los
conmutadores S_{1}, S_{2}, S_{3} individuales se mantengan,
en cuanto al tiempo y a la amplitud, dentro de la zona segura de
trabajo (SOA) y se consiga al mismo tiempo el efecto de descarga
deseado para uno o varios conmutadores de semiconductores de
potencia S_{1}, S_{2}, S_{3}. Especialmente para al menos dos
conmutadores S_{2}, S_{3} se seleccionan los pulsos de
conmutación descendente de tal forma que no se solapen
esencialmente entre sí y se complementen en cada caso para formar
un pulso de conmutación de cuadros.
De manera ventajosa, durante las corrientes
transitorias de conexión del pulso de conmutación de cuadros, se
activan una pluralidad de conmutadores S_{1}, S_{2}, S_{3}
con pulsos de conmutación descendente, es decir, que se conectan en
un estado apto para conducir, para limitar aquellas sobrecorrientes
transitorias que se producen típicamente a través del
comportamiento de exclusión de diodos de marcha libre dispuestos en
serie.
Por medio del procedimiento según la invención se
reduce el tiempo total de conexión de los patrones secundarios 51,
52, 53 con respecto al patrón primario 4. La reducción se puede
seleccionar en función del número de conmutadores S_{1}, S_{2},
S_{3} paralelos, de la corriente de carga i requerida y de la
descarga térmica deseada en los conmutadores S_{1}, S_{2},
S_{3}. En el caso de circuitos en paralelo 1 en vibradores, la
reducción de la potencia media de pérdida puede ser, por ejemplo, al
menos 5%, con preferencia al menos 20%, de una manera especialmente
preferida al menos 50%,
La figura 2b) muestra un ejemplo para la emisión
de pulsos de conmutación descendente a los conmutadores S_{2} y
S_{3} con relación al patrón primario 4. Este método es
especialmente útil en el caso de pulsos de conmutación de cuadros
cortos, que aparecen, por ejemplo, durante la modulación de la
anchura del impulso de ondas sinusoidales en la proximidad de puntos
cero. Si la anchura de los pulsos de conmutación de cuadros no
alcanza una duración de tiempo crítica, por ejemplo de 100 a 10
veces un tiempo transitorio de conexión o desconexión de los
conmutadores de semiconductores de potencia S_{1}, S_{2},
S_{3}, se anula, en efecto, la utilidad de la inserción de pulsos
de conmutación descendente a través de la elevación de las pérdidas
dinámicas. Por lo tanto, los conmutadores S_{1}, S_{2}, S_{3}
individuales del circuito en paralelo son descargan mejor a través
de la omisión de pulsos de conmutación descendente. Dado el caso,
se puede acortar adicionalmente la anchura de los pulsos de
conmutación descendente con respecto a una anchura de los pulsos de
conmutación de cuadros.
La figura 2 c) muestra un ejemplo, en el que los
conmutadores S_{1}, S_{2}, S_{3} son activados a través de la
omisión de pulsos de conmutación descendente con patrones
secundarios 51, 52, 53, que se completan entre sí para formar un
patrón primario 4. Este procedimiento es especialmente adecuado
para la generación de corrientes i de alta frecuencia, por ejemplo
para el funcionamiento de instalaciones de emisión de alta potencia
o para calentamiento inductivo o soldadura inductiva. Los
conmutadores S_{1}, S_{2}, S_{3} individuales pueden ser
sincronizados de una manera correspondiente lenta. Además, se
reducen las pérdidas totales de conmutación. Por ejemplo, en el caso
de IGBTs, las pérdidas de desconexión se elevan sólo todavía en una
medida no esencial a través de carga de sobrecorriente de corta
duración frente a una carga de corriente normal. Por lo tanto, es
más favorable accionar en cada caso un IGBT S_{1}; S_{2};
S_{3} en el caso de sobrecarga corta que todos los S_{1},
S_{2}, S_{3} en el caso de carga normal.
La asociación de los patrones secundarios 51, 52,
53 a los N = 3 conmutadores de semiconductores de potencia S_{1},
S_{2}, S_{3} se puede predeterminar fijamente. Pero también se
puede variar después de uno o varios ciclos de N = 3 pulsos de
conmutación de cuadros según un esquema regular o, en cambio, de
forma aleatoria, especialmente de una manera distribuida
estadísticamente uniforme. A través de una asociación condicionada
de forma aleatoria se pueden compensar mejor las oscilaciones de la
carga térmica que aparecen de forma aleatoria entre los conmutadores
S_{1}, S_{2}, S_{3}.
La figura 3 muestra el comportamiento dinámico de
las corrientes de cargas parciales i_{1}, i_{2}, i_{3} en el
caso de tres conmutadores IGBT paralelos S_{1}, S_{2}, S_{3},
con inductividades en serie L_{1}, L_{2}, L_{3} respectivas.
En el ejemplo, un retraso de la conexión 7 del IGBT S_{1},
provocado, por ejemplo, a través de inductividades L_{1},
L_{2}, L_{3} diferentes o por parámetros internos desiguales de
los IGBTs S_{1}, S_{2}, S_{3}, ocasiona una subida asimétrica
de la corriente i_{1} con respecto al desarrollo regular de las
corrientes i_{2}, i_{3}. Además, la integral de tiempo de la
tensión que se aplica a la inductividad L_{1} ocasiona una
sobreelevación 8, inversamente proporcional a L_{1}, del valor de
la corriente estacionaria i_{1}.
Según el estado de la técnica, por una parte, se
limita la sobreelevación de la corriente 8 seleccionando muy grandes
las inductividades L_{1}, L_{2}, L_{3}, por ejemplo 10 \muH
en comparación con los 50 nH internos de IGBT. Pero las
inductividades grandes L_{1}, L_{2}, L_{3} limitan la
velocidad de conmutación, porque no se pueden tolerar tensiones de
inducción demasiado altas, que son proporcionales al gradiente de la
corriente. Por otra parte, en el estado de la técnica (EP 0 664 613
A2) se modifica la altura de la tensión de la puerta lógica
v_{g1}, para adaptar la amplitud de la corriente i_{1}. De
acuerdo con la representación de trazos en la figura 3 b), una
reducción del 10% de la tensión de la puerta lógica v_{g1}provoca
solamente una caída no apreciable de la amplitud de la corriente
i_{1}. Por lo tanto, solamente es posible una igualación de las
corrientes i_{1}, i_{2}, i_{3} con constantes de tiempo
lentas sobre muchos pulsos de conmutación de cuadros.
En oposición a ello, a través de la inserción
según la invención de un pulso de conmutación descendente en la
tensión de la puerta lógica v_{g1} del IGBT S_{1}, se reduce la
corriente i_{1} de una manera casi instantánea y especialmente
todavía en el mismo pulso de conmutación de cuadros 4, de manera
que se compensan los valores medios de las corrientes i_{1},
i_{2} e i_{3} a través del pulso de conmutación de cuadros. En
el ejemplo según la figura 3 b), se selecciona una relación de la
amplitud del pulso de conmutación descendente de la tensión de la
puerta lógica de 20. Adicionalmente a la relación de la amplitud,
se puede adaptar la anchura del pulso de conmutación descendente
para que se varíe a través de los pulsos de conmutación descendente
una amplitud de la corriente de carga parcial estacionaria i_{1},
a través del conmutador de semiconductores de potencia S_{1}, al
menos en un factor de dos. En el caso extremo, especialmente en el
caso de conmutadores de semiconductores de potencia S_{1},
S_{2}, S_{3}, que no pueden ser modulados en la amplitud, se
conecta en vaivén a través de los pulsos de conmutación descendente
entre un estado conductor y un estado esencialmente no capaz de
conducción.
Por lo tanto, los estados de sobrecarga en
conmutadores S_{1}, S_{2}, S_{3} individuales se pueden
corregir de una manera mucho más rápida y también más precisa que
hasta ahora. Por lo tanto, el procedimiento se puede aplicar también
a frecuencias de impulsos de conmutación de cuadros más altas que
hasta ahora. La ventaja principal del procedimiento consiste en que
las inductividades L_{1}, L_{2}, L_{3} no son necesarias ya
para la limitación de las sobrecorrientes estacionarias y, por lo
tanto, se pueden seleccionar más pequeñas. Además, la regulación
según la invención del número de pulsos de conmutación descendente
es compatible con otros procedimientos para la simetrización
dinámica del comportamiento de conexión y desconexión transitorias,
por ejemplo según el documento EP 0 664 613 A2. En este caso, se
pueden reducir adicionalmente las inductividades L_{1}, L_{2},
L_{3} en serie o se pueden omitir totalmente. De esta manera se
puede realizar, especialmente para IGBTs, una conmutación muy rápida
con pérdidas dinámicas muy reducidas con una simetría
simultáneamente alta de las cargas estacionarias.
Una forma de realización especialmente ventajosa
de la invención se refiere a una regulación activa 6 del número de
pulsos de conmutación descendente de al menos un patrón secundario
51, 52, 53 en función de una carga del conmutador de semiconductores
de potencia S_{1}, S_{2}, S_{3} correspondiente del circuito
en paralelo 1. Dado el caso, la regulación 6 depende también de una
modulación de la anchura del pulso de los pulsos de conmutación de
cuadros en el patrón primario 4. Especialmente se reduce un tiempo
de conexión general del patrón secundario 51, 52, 53 proporcional a
la carga del conmutador de semiconductores de potencia S_{1},
S_{2}, S_{3} correspondiente. La reducción del tiempo de
conexión se consigue a través de uno o varios pulsos de conmutación
descendente adicionales u omitidos. La regulación 6 se puede aplicar
en el mismo pulso de conmutación de cuadros o en pulsos de
conmutación de cuadros siguientes, con tal que sea comparablemente
tan rápida como la constante de tiempo térmica de los conmutadores
S_{1}, S_{2}, S_{3} respectivos.
En detalle, se mide un valor real de la carga del
conmutador de semiconductores de potencia S_{1}, S_{2}, S_{3}
y en el caso de que se exceda un valor teórico de la carga, se
eleva o se reduce un número de pulsos de conmutación descendente por
cada pulso de conmutación de cuadros. El valor real y el valor
teórico de la carga puede ser una temperatura del conmutador de
semiconductores de potencia S_{1}, S_{2}, S_{3}, una
corriente del colector o corriente de cátodos a través de los
conmutadores de semiconductores de potencia S_{1}, S_{2},
S_{3} o un valor medio de corta duración de estas variables. La
temperatura se puede medir en la carcasa, en el refrigerador o en el
semiconductor de potencia propiamente dicho. La regulación 6 se
puede proveer de una manera conocida en sí con una histéresis o con
tiempos de retraso para la limitación de las frecuencias de
conmutación descendente. Con ventaja, todos los conmutadores
S_{1}, S_{2}, S_{3} del circuito en paralelo 1 son
simetrizados térmicamente al mismo tiempo a través de una
regulación de compensación común 6.
El circuito en paralelo 1 controlado según la
invención puede ser componente de un módulo de conmutadores,
especialmente de una derivación de semipuente de un vibrador, para
tracción, transmisión de corriente continua de alta tensión,
emisoras de radio, calentamiento inductivo o soldadura inductiva.
Como conmutadores de semiconductores de potencia S_{1}, S_{2},
S_{3} son adecuados BJTs ("bipolar junction transistors" =
transistores bipolares de conexión) IGBTs, MOSFETs, tiristores,
GTOs, especialmente con circuito de excitación integrado, MCTs
("MOSFET controlled thyristors" = tiristores controlados por
MOSFET) o componentes relacionados o combinaciones de tales
componentes. El procedimiento es especialmente adecuado también
para circuitos en paralelo de conmutadores de semiconductores de
potencia, que poseen salidas de potencia no o mal regulables en la
amplitud.
Claims (12)
1. Procedimiento para el funcionamiento de un
circuito en paralelo (1) de conmutadores de semiconductores de
potencia (S_{1}, S_{2}, S_{3}), donde el circuito en paralelo
(1) presenta una conexión de potencia (2) para la alimentación de
corriente y una conexión de potencia (3) para la salida de corriente
a una carga, siendo predeterminada para el circuito en paralelo (1)
una señal de control de orden superior con un patrón primario (4)
de pulsos de conmutación de cuadros para una corriente general (i)
a través del circuito en paralelo (1), donde, además, los
conmutadores de semiconductores de potencia (S_{1}, S_{2},
S_{3}) pueden ser activados a través de señales de control
individuales, donde
- a)
- se genera al menos un patrón secundario (51, 52, 53) de pulsos de conmutación descendente para la señal de control individual de al menos un conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}), y
- b)
- para la descarga del conmutador de semiconductores de potencia (S_{1}, S_{2}, S_{3}) en un estado conductor del circuito en paralelo (1), se selecciona al menos temporalmente durante un número de pulsos de conmutación de cuadros en el patrón primario (4) un número diferente de pulsos de conmutación descendente en el patrón secundario (51, 52, 53), caracterizado porque
- c)
- se generan varios pulsos de conmutación descendente en el patrón secundario (51, 52, 53) al menos temporalmente durante pulsos de conmutación de cuadros individuales (figura 2a).
2. Procedimiento según la reivindicación 1,
caracterizado porque se emiten pulsos de conmutación
descendente en el patrón secundario (51, 52, 53) al menos
temporalmente durante pulsos de conmutación de cuadros
individuales.
3. Procedimiento según una de lasa
reivindicaciones anteriores, caracterizado porque
- a)
- durante pulsos de conmutación de cuadros cortos, cuya anchura de pulso máxima es 100 veces un tiempo de conmutación transitorio del conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}), no se eleva el número de los pulsos de conmutación descendente con respecto al número de los pulsos de conmutación de cuadros, y
- b)
- especialmente porque se acorta una anchura de los pulsos de conmutación descendente con respecto a una anchura de los pulsos de conmutación de cuadros.
4. Procedimiento para el funcionamiento de un
circuito en paralelo (1) de conmutadores de semiconductores de
potencia (S_{1}, S_{2}, S_{3}), especialmente según una de
las reivindicaciones anteriores, donde el circuito en paralelo (1)
presenta una conexión de potencia (2) para la alimentación de
corriente y una conexión de potencia (3) para la salida de
corriente a una carga, siendo predeterminada para el circuito en
paralelo (1) una señal de control de orden superior con un patrón
primario (4) de pulsos de conmutación de cuadros para una corriente
general (i) a través del circuito en paralelo (1), donde, además,
los conmutadores de semiconductores de potencia (S_{1}, S_{2},
S_{3}) pueden ser activados a través de señales de control
individuales, donde
- a)
- se genera al menos un patrón secundario (51, 52, 53) de pulsos de conmutación descendente para la señal de control individual de al menos un conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}), y
- b)
- para la descarga del conmutador de semiconductores de potencia (S_{1}, S_{2}, S_{3}) en un estado conductor del circuito en paralelo (1), se selecciona al menos temporalmente durante un número de pulsos de conmutación de cuadros en el patrón primario (4) un número diferente de pulsos de conmutación descendente en el patrón secundario (51, 52, 53), caracterizado porque
- c)
- se activan al menos dos conmutadores de semiconductores de potencia (S_{1}, S_{3}, S_{3}) con pulsos de conmutación descendente, que se completan entre sí, respectivamente, para formar un pulso de conmutación de cuadros. (figura 2a).
5. Procedimiento según una de las
reivindicaciones anteriores, caracterizado porque se activan
al menos dos conmutadores de semiconductores de potencia (S_{1},
S_{3}, S_{3}) con patrones secundarios (51, 52, 53), que se
completan entre sí para formar el patrón primario (4).
6. Procedimiento según una de las
reivindicaciones anteriores, caracterizado porque
- a)
- se varía una amplitud de la corriente de carga parcial estacionaria (i_{1}, i_{3}, i_{3}) por medio de los conmutadores de semiconductores de potencia (S_{1}, S_{3}, S_{3}) a través de los pulsos de conmutación descendente al menos en un factor de dos y/o
- b)
- se conmuta en vaivén el conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}) a través de los pulsos de conmutación descendente entre un estado conductor y un estado esencialmente no conductor.
7. Procedimiento según una de las
reivindicaciones anteriores, caracterizado porque
- a)
- se regula un número de pulsos de conmutación descendente del patrón secundario (51, 52, 53) en función de una carga del conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}) correspondiente del circuito en paralelo (1), y/o
- b)
- se regula el número de pulsos de conmutación descendente del patrón secundario (51, 52, 53) en función de una anchura del pulso de pulsos de conmutación de cuadros y
- c)
- especialmente porque se reduce un tiempo de conexión general del patrón secundario (51, 52, 53) proporcionalmente a la carga del conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3} respectivo.
8. Procedimiento según la reivindicación 7,
caracterizado porque
- a)
- se mide un valor real de la carga del conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}) y, en el caso de que se exceda un valor teórico de la carga, se eleva o se reduce un número de pulsos de conmutación descendente por cada pulso de conmutación de cuadros y
- b)
- especialmente porque el valor real y el valor teórico de la carga son una temperatura del conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}), una corriente de colector o de cátodos a través de los conmutadores de semiconductores de potencia (S_{1}, S_{3}, S_{3}) o un valor medio de corta duración de estas variables.
9. Procedimiento según una de las
reivindicaciones 7 a 8, caracterizado porque para la
simetrización térmica del circuito en paralelo (1) se regula
simultáneamente un número de los pulsos de conmutación descendente
de todos los patrones secundarios (51, 52, 53) a través de una
regulación de compensación (6).
10. Procedimiento para el funcionamiento de un
circuito en paralelo (1) de conmutadores de semiconductores de
potencia (S_{1}, S_{2}, S_{3}), donde el circuito en paralelo
(1) presenta una conexión de potencia (2) para la alimentación de
corriente y una conexión de potencia (3) para la salida de
corriente a una carga, siendo predeterminada para el circuito en
paralelo (1) una señal de control de orden superior con un patrón
primario (4) de pulsos de conmutación de cuadros para una corriente
general (i) a través del circuito en paralelo (1), donde, además,
los conmutadores de semiconductores de potencia (S_{1}, S_{2},
S_{3}) pueden ser activados a través de señales de control
individuales, donde
- a)
- se genera al menos un patrón secundario (51, 52, 53) de pulsos de conmutación descendente para la señal de control individual de al menos un conmutador de semiconductores de potencia (S_{1}, S_{3}, S_{3}), y
- b)
- para la descarga del conmutador de semiconductores de potencia (S_{1}, S_{2}, S_{3}) en un estado conductor del circuito en paralelo (1), se selecciona al menos temporalmente durante un número de pulsos de conmutación de cuadros en el patrón primario (4) un número diferente de pulsos de conmutación descendente en el patrón secundario (51, 52, 53), y
- c)
- para la consecución de frecuencias altas de pulsos de reloj de la corriente general (i) se divide un patrón primario con N pulsos de conmutación de cuadros sobre N patrones secundarios (51, 52, 53) exactamente con un pulso de conmutación descendente, respectivamente,
caracterizado porque
- d)
- para patrones primarios (4) consecutivos se lleva a cabo una asociación aleatoria de los N patrones secundarios (51, 52, 53) a N conmutadores de semiconductores de potencia (S_{1}, S_{3}, S_{3}) del circuito en paralelo (1).
11. Procedimiento según la reivindicación 10,
caracterizado porque para patrones primarios (4)
consecutivos se lleva a cabo una asociación distribuida
estadísticamente igual de los N patrones secundarios (51, 52, 53) a
N conmutadores de semiconductores de potencia (S_{1}, S_{3},
S_{3}) del circuito en paralelo (1).
12. Procedimiento según una de las
reivindicaciones anteriores, caracterizado porque
- a)
- el circuito en paralelo (1) es componente de un módulo de conmutador, especialmente de una derivación de semipuente de un vibrador, para tracción, transmisión de corriente continua de alta tensión, emisoras de radio, calentamiento inductivo o soldadura inductiva y/o
- b)
- los conmutadores de semiconductores de potencia (S_{1}, S_{3}, S_{3}) son BJTs, IGBTs, MOSFETs, tiristores, GTOs, MCTs o combinaciones de tales componentes y presentan especialmente salidas de potencia no o mal regulables en la amplitud.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2000/000277 WO2001069784A1 (de) | 2000-03-15 | 2000-03-15 | Verfahren zum betrieb einer parallelanordnung von leistungshalbleiterschaltern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2208279T3 true ES2208279T3 (es) | 2004-06-16 |
Family
ID=11003894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00906572T Expired - Lifetime ES2208279T3 (es) | 2000-03-15 | 2000-03-15 | Procedimiento para el funcionamiento de una disposicon en paralelo de conmutadores de semiconductores de potencia. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7253540B1 (es) |
| EP (1) | EP1266454B1 (es) |
| AT (1) | ATE252788T1 (es) |
| AU (1) | AU2000228229A1 (es) |
| DE (1) | DE50004204D1 (es) |
| ES (1) | ES2208279T3 (es) |
| WO (1) | WO2001069784A1 (es) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4069022B2 (ja) * | 2003-06-12 | 2008-03-26 | 三菱電機株式会社 | 電力用半導体装置 |
| US7498779B2 (en) * | 2005-01-28 | 2009-03-03 | Broadcom Corporation | Voltage supply interface with improved current sensitivity and reduced series resistance |
| EP2117121A1 (en) * | 2008-05-06 | 2009-11-11 | Schleifring und Apparatebau GmbH | Semiconductor power switch |
| DE102009041019A1 (de) * | 2009-09-10 | 2011-06-22 | Siemens Aktiengesellschaft, 80333 | Ansteuerverfahren für hart parallel geschaltete abschaltbare Leistungshalbleiterschalter |
| DE202011001610U1 (de) | 2011-01-18 | 2014-05-06 | Robert Bosch Gmbh | Wechselrichteranordnung |
| US8471606B2 (en) * | 2011-02-23 | 2013-06-25 | Deere & Company | Driver circuit for a semiconductor power switch |
| US9793889B2 (en) | 2011-03-15 | 2017-10-17 | Infineon Technologies Ag | Semiconductor device including a circuit to compensate for parasitic inductance |
| US9148138B2 (en) * | 2011-06-07 | 2015-09-29 | Analog Devices, Inc. | Connection apparatus |
| FR2979770B1 (fr) * | 2011-09-01 | 2013-09-13 | Converteam Technology Ltd | Convertisseur de puissance elevee avec des transistors de faible puissance connectes en parallele |
| US8680893B2 (en) | 2011-10-05 | 2014-03-25 | Analog Devices, Inc. | Circuits and techniques for load current control |
| US8823208B2 (en) * | 2011-11-16 | 2014-09-02 | C. E. Niehoff & Co. | Self-energizing voltage regulator with improved transient recovery |
| EP2701255B1 (en) | 2012-08-23 | 2016-05-04 | General Electric Technology GmbH | Circuit interruption device |
| JP6172175B2 (ja) * | 2015-02-09 | 2017-08-02 | トヨタ自動車株式会社 | スイッチング回路及び半導体装置 |
| EP3104526B1 (en) * | 2015-06-09 | 2020-12-02 | Mitsubishi Electric R&D Centre Europe B.V. | System and method for controlling a multi-die power module |
| US9912279B2 (en) | 2015-07-27 | 2018-03-06 | Hamilton Sundstrand Corporation | Circuit with current sharing alternately switched parallel transistors |
| DE102015114460B4 (de) | 2015-08-31 | 2022-06-09 | Infineon Technologies Ag | Versorgungslast mit Einschaltstromverhalten |
| US9612637B1 (en) | 2015-11-25 | 2017-04-04 | Rockwell Automation Technologies, Inc. | System and method for controlling parallel legs in a switched mode power supply |
| DE102016002191A1 (de) * | 2016-02-19 | 2017-08-24 | Stöber Antriebstechnik GmbH & Co. KG | Schalteinrichtung für Lasten, wie Antriebsmotoren von Maschinen, sowie Verfahren zum Schalten von Strom |
| US10283970B2 (en) | 2016-07-11 | 2019-05-07 | Analog Devices, Inc. | Dynamic exchange of electrical current control devices in a load current controller |
| DE102017206553A1 (de) * | 2017-01-25 | 2018-07-26 | Siemens Aktiengesellschaft | Halbleitermodul |
| EP3402031A1 (en) | 2017-05-08 | 2018-11-14 | volabo GmbH | Circuit arrangement and power system |
| DE102019102929B3 (de) | 2019-02-06 | 2020-07-09 | Infineon Technologies Ag | Intelligenter Halbleiterschalter |
| EP3696978A1 (de) * | 2019-02-14 | 2020-08-19 | Siemens Aktiengesellschaft | Schaltmodul für einen elektronischen schalter |
| DE102019119973B3 (de) | 2019-07-24 | 2021-01-21 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| DE102019119972B3 (de) | 2019-07-24 | 2021-01-21 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| DE102019119975B3 (de) | 2019-07-24 | 2021-01-21 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| DE102019121685B4 (de) | 2019-08-12 | 2021-03-04 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| DE102019121794A1 (de) | 2019-08-13 | 2021-02-18 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| DE102019121795B4 (de) | 2019-08-13 | 2022-01-20 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| DE102019121726A1 (de) * | 2019-08-13 | 2021-02-18 | Infineon Technologies Ag | Intelligenter halbleiterschalter |
| DE102020203994A1 (de) | 2020-03-27 | 2021-09-30 | Siemens Aktiengesellschaft | Verfahren zum Ansteuern von Schaltelementen eines modularen Multilevelstromrichters |
| DE102020122571B4 (de) | 2020-08-28 | 2023-03-30 | Infineon Technologies Ag | Intelligenter elektronischer schalter |
| US10972088B1 (en) | 2020-09-01 | 2021-04-06 | Infineon Technologies Ag | Temperature detection of a power switch based on paired measurements of current and voltage |
| US11378614B2 (en) | 2020-09-01 | 2022-07-05 | Infineon Technologies Ag | Temperature detection of power switch using modulation of driver output impedance |
| DE102020123149A1 (de) | 2020-09-04 | 2022-03-10 | Infineon Technologies Ag | Ansteuerschaltung für elektronischen schalter |
| FR3131143A1 (fr) * | 2021-12-21 | 2023-06-23 | Vitesco Technologies | Circuit électrique pour véhicule |
| DE102022115099B4 (de) | 2022-06-15 | 2025-05-22 | Infineon Technologies Ag | Intelligenter halbleiterschalter |
| EP4366168A1 (en) * | 2022-11-03 | 2024-05-08 | Nxp B.V. | Controller for and control of multi-segment semiconductor switches |
| US12556185B2 (en) | 2024-05-06 | 2026-02-17 | Infineon Technologies Ag | Blanking periods for safely executing external tristate requests |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2270635A1 (en) | 1974-05-07 | 1975-12-05 | Thomson Csf | Stabilised supply cct without thyristors - has parallel cells each with transistor interruptor, filter, integrator and recuperator diode |
| US4616142A (en) * | 1984-12-31 | 1986-10-07 | Sundstrand Corporation | Method of operating parallel-connected semiconductor switch elements |
| DE69023560T2 (de) | 1989-07-20 | 1996-07-18 | Gen Electric | Verfahren und Gerät zum Erreichen einer gleichförmigen Stromverteilung in parallel angeordneten Schaltvorrichtungen. |
| US4965710A (en) | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
| US5422588A (en) * | 1993-06-14 | 1995-06-06 | Analog Devices Inc. | Low distortion CMOS switch system |
| ATE213573T1 (de) | 1994-01-22 | 2002-03-15 | Daimlerchrysler Rail Systems | Verfahren und vorrichtung zur symmetrierung der belastung parallelgeschalteter leistungshalbleitermodule |
| DE4419006A1 (de) | 1994-05-31 | 1995-12-07 | Hella Kg Hueck & Co | Pulsweitenmodulierter Schaltwandler zum Betrieb elektrischer Verbraucher |
| US5610807A (en) * | 1994-10-14 | 1997-03-11 | Matsushita Electric Works, Ltd. | Power converting system with a plurality of charging capacitors |
| JP2790071B2 (ja) * | 1995-02-24 | 1998-08-27 | 日本電気株式会社 | パワーｍｏｓｆｅｔにおける選択接続方法 |
| JP3245087B2 (ja) * | 1997-05-12 | 2002-01-07 | 三菱電機株式会社 | 放電加工装置用電源装置 |
| US5969514A (en) * | 1997-11-24 | 1999-10-19 | National Semiconductor Corporation | Digital feedback power supply |
| JP2000052051A (ja) * | 1998-08-10 | 2000-02-22 | Miyachi Technos Corp | インバータ式抵抗溶接制御装置 |
| JP3667196B2 (ja) * | 2000-05-26 | 2005-07-06 | Ｎｅｃエレクトロニクス株式会社 | タイミング差分割回路 |
| DE60030704T2 (de) * | 2000-07-10 | 2007-10-04 | Stmicroelectronics S.R.L., Agrate Brianza | Spannungschaltregler, mit einer Treiberschaltung eines MOS-Leistungsschalters |
| US6404173B1 (en) * | 2000-07-28 | 2002-06-11 | Iwatt | Linear AC to DC regulator with synchronous rectification |
| US6979982B2 (en) * | 2003-05-23 | 2005-12-27 | Edward Herbert | Switched-current power converter |
-
2000
- 2000-03-15 ES ES00906572T patent/ES2208279T3/es not_active Expired - Lifetime
- 2000-03-15 US US10/221,749 patent/US7253540B1/en not_active Expired - Fee Related
- 2000-03-15 DE DE50004204T patent/DE50004204D1/de not_active Expired - Lifetime
- 2000-03-15 WO PCT/IB2000/000277 patent/WO2001069784A1/de not_active Ceased
- 2000-03-15 AU AU2000228229A patent/AU2000228229A1/en not_active Abandoned
- 2000-03-15 AT AT00906572T patent/ATE252788T1/de not_active IP Right Cessation
- 2000-03-15 EP EP00906572A patent/EP1266454B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001069784A1 (de) | 2001-09-20 |
| EP1266454B1 (de) | 2003-10-22 |
| EP1266454A1 (de) | 2002-12-18 |
| AU2000228229A1 (en) | 2001-09-24 |
| ATE252788T1 (de) | 2003-11-15 |
| US7253540B1 (en) | 2007-08-07 |
| DE50004204D1 (de) | 2003-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2208279T3 (es) | Procedimiento para el funcionamiento de una disposicon en paralelo de conmutadores de semiconductores de potencia. | |
| ES2916215T3 (es) | Procedimiento y dispositivo para excitar un interruptor de semiconductor de potencia reconectable, controlado por tensión | |
| US5999388A (en) | Method and apparatus for limiting current in a direct voltage network of a power transmission system | |
| US9444374B2 (en) | Converter for an electrical machine and method for controlling a power circuit breaker | |
| CA2640688C (en) | Switchgear cell and converter circuit for switching a large number of voltage levels | |
| US5946178A (en) | Protective circuit for series-connected power semiconductors | |
| CA2219343C (en) | A high voltage converter circuit | |
| EP2413489B1 (en) | Highly efficient half-bridge DC/AC converter | |
| US20110089765A1 (en) | Power converting apparatus | |
| US6169672B1 (en) | Power converter with clamping circuit | |
| EP3029821B1 (en) | Semiconductor device and power conversion device | |
| JPH07221619A (ja) | 並列接続された電力用半導体モジュールの負荷をバランスする方法及び装置 | |
| GB2542805A (en) | Semiconductor switching string | |
| US20160344217A1 (en) | Discharge device | |
| JP4135403B2 (ja) | スイッチング回路及び電源回路 | |
| US20040085051A1 (en) | Static excitation system having capability of eliminating shaft vibrations of a generator and overvoltage when underexited | |
| JP2019054665A (ja) | 電力変換装置 | |
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| EP0867999B1 (en) | A method and a device for detecting and handling short-circuit phenomena for power semiconductor devices | |
| US12362742B1 (en) | Variable slew rate gate driver for hybrid switch power module | |
| Klaka et al. | A family of reverse conducting gate commutated thyristors for medium voltage drive applications | |
| CN104081638A (zh) | 具有并联连接的低功率晶体管的高功率转换器 | |
| US8717787B2 (en) | Method for operating a converter circuit and apparatus for implementing the method | |
| Fasching | Effects of stray inductance on switching transients of an IGBT propulsion inverter and resulting gate control strategies | |
| EP0288111A1 (en) | Symmetrical electrical snubber circuit |