ES2215201T3 - Ordenador. - Google Patents

Ordenador.

Info

Publication number
ES2215201T3
ES2215201T3 ES96945735T ES96945735T ES2215201T3 ES 2215201 T3 ES2215201 T3 ES 2215201T3 ES 96945735 T ES96945735 T ES 96945735T ES 96945735 T ES96945735 T ES 96945735T ES 2215201 T3 ES2215201 T3 ES 2215201T3
Authority
ES
Spain
Prior art keywords
dma
adjustment means
lines
recognition
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES96945735T
Other languages
English (en)
Inventor
Thomas Muller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Application granted granted Critical
Publication of ES2215201T3 publication Critical patent/ES2215201T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

LA INVENCION SE REFIERE A UN ORDENADOR CON PUNTOS DE ENCHUFE, QUE ESTAN UNIDOS ENTRE SI CON LINEAS DE DIRECCIONES, DATOS Y CONTROL, COMPRENDIENDO LAS LINEAS DE CONTROL LINEAS DE SOLICITUD DMA (DRA, DRB, ... DRM), Y CON UN CONTROLADOR DMA, AL CUAL PUEDEN ALIMENTARSE SEÑALES DE SOLICITUD DMA MEDIANTE UNIDADES FUNCIONALES DE ENCHUFE, A TRAVES DE LAS LINEAS DE SOLICITUD DMA (DRA, DRB, ... DRM) Y A TRAVES DE MEDIOS DE AJUSTE (EA, EB, ... EM). EL ORDENADOR ESTA DOTADO DE UNOS MEDIOS, QUE SIMPLIFICAN UNA SELECCION DE LAS LINEAS DE SOLICITUD DMA (DRA, DRB, ... DRM) PARA LA TRANSMISION DE LAS SEÑALES DE SOLICITUD DMA. LA INVENCION SE UTILIZA EN ORDENADORES PERSONALES Y EN ORDENADORES DE AUTOMATIZACION.

Description

Ordenador.
La invención se refiere a un ordenador con placas de enchufe, que están conectadas con líneas de direcciones, de datos y de control, comprendiendo las líneas de control líneas de solicitud DMA, y con un controlador DMA, al que se pueden alimentar señales de solicitud DMA a través de unidades funcionales conectables, por medio de las líneas de solicitud DMA y a través de medios de ajuste.
Se conoce un ordenador de este tipo a partir del Catálogo Siemens IC 10, SICOMP Industrie-Computer, edición 3/95. Allí se pueden alimentar a un controlador DMA de un llamado cuadro madre, a través de líneas de solicitud DMA, señales de solicitud DMA, que son generadas por unidades funcionales enchufables, por ejemplo en forma de grupos estructurales de transmisión de datos. Para garantizar que las unidades funcionales puedan alimentar sus señales de solicitud DMA al controlador DMA a través de diferentes líneas de solicitud DMA (canales DMA), están previstos en estas unidades funcionales medios de ajuste en forma de conmutadores de codificación. Si se selecciona por error, en dos unidades funcionales, la misma línea de solicitud DMA para la transmisión de sus señales de solicitud DMA, entonces se producen interferencias en el funcionamiento del ordenador, puesto que el controlador DMA no puede reconocer qué unidad funcional ha transmitido la señal de solicitud MA.
Se conoce por el documento EP 0 351 961 A2 un ordenador con medios de ajuste que están previstos para la modificación de la ocupación de los conectores de un puesto de conexión, siendo determinada la ocupación de los conectores cuando se enchufa una unidad funcional.
El documento WO 93/02420 publica un sistema de ampliación, que se puede conectar con un bus S del puesto de trabajo a través de un grupo estructural de ampliación que se puede enchufar en un puesto de enchufe de un puesto de trabajo.
El documento US 4.286.319 describe un ordenador con unidades de acoplamiento conectadas para la conexión con otro ordenador.
La presente invención tiene el cometido de simplificar en un ordenador del tipo mencionado al principio la selección de las líneas de solicitud DMA.
Este cometido se soluciona a través de las medidas indicadas en la parte de caracterización de la reivindicación 1.
Otras configuraciones ventajosas de la invención se deducen a partir de las reivindicaciones dependientes.
La invención parte de la idea de que n canales DMA ajustables de las tarjetas de enchufe se puede conectar con todos los canales DMA de un bus del sistema a modo de una distribución de barras cruzadas. Un canal DMA no conectado está conmutado con alta impedancia, a cuyo fin una resistencia de empuje descendente genera un nivel definido en el controlador DMA.
A continuación se explica la invención con la ayuda de un ejemplo de realización con referencia a la figura única del dibujo. La figura del dibujo muestra componentes de un circuito de bus.
Un bus del sistema de un ordenador conecta puestos de enchufe equipados, respectivamente, con una unidad funcional y provistos con un medio de ajuste, líneas de solicitud DMA y líneas de reconocimiento 2a, 2b así como líneas de direcciones y líneas de datos no representadas. En el presente ejemplo están previstas m líneas de solicitud DMA DRa, DRb... DRm para m puestos de enchufe, estando conectada la línea de solicitud DMA DRa en la entrada DAM de un primer medio de ajuste Ea, la línea de solicitud DMA DRb en la entrada DMA de un segundo medio de ajuste y la línea de solicitud DMA DRm en la entrada DMA de un m medio de ajuste Em. Las líneas de salida DRQa, DRQb ... DRQm de los medios de ajuste Ea, Eb ... Em en forma de multiplexores están conectadas entre sí, respectivamente, a modo de una distribución de barras cruzadas y están conducidas a un controlador DMA de un llamado cuadro madre (no se representa).
Se supone que los puestos de enchufe están equipados con unidades funcionales, que están en condiciones de activar las líneas de solicitud DMA DRa, DRb y DRm con una señal de solicitud DMA en forma de un nivel 1. Durante una operación de creación de parámetros del ordenador, un programa de creación de parámetros genera, de acuerdo con las especificaciones del usuario, para cada puesto de enchufe y, por lo tanto, para cada medio de ajuste Ea, Eb... Em, una identificación que indica cuál de las líneas de solicitud DMA DRa, DRb ... DRm debe activarse para la unidad funcional respectiva en el caso de un resultado DMA. Además, el programa de creación de parámetros deposita estas identificaciones en registros asociados a los puestos de enchufe. Para el caso de que para los medios de ajuste Ea, Eb ... Em estén depositadas las identificaciones para las líneas de solicitud DMA DRm, DRa y DRb, un programa de ajuste, que puede ser parte del programa de creación de parámetros, controla los medios de ajuste Ea, Eb ... Em a través de entradas de control 6, 7, 8 respectivas de estos medios de ajuste Ea, Eb ... Em, de tal forma que el medio de ajuste Ea conecta la línea de solicitud DMA DRa con la línea de salida DRQm, el medio de ajuste Eb conecta la línea de solicitud DMA DRb con la línea de salida DRQb y el medio de ajuste Em conecta la línea de solicitud DMA DRm con la línea de salida DRQb. A tal fin, el programa de ajuste lee en primer lugar el registro, genera señales de control propias, que están alimentadas a las entradas de control 6, 7, 8 de los medios de ajuste Ea, Eb ... Em e indica a éstos qué línea de salida DRQa, DRQb ... DRQm se puede cortocircuitar con la línea de solicitud DMA DRa, DRb ... DRM respectiva a las entradas respectivas de los medios de ajuste Ea, Eb ... Em.
De la manera descrita se puede simplificar también la selección de líneas de reconocimiento DMA, a través de las cuales el controlador DMA alimenta las señales de reconocimiento DMA a las unidades funcionales y a través de las cuales el controlador DMA indica a estas unidades que ha terminado un acceso DMA. A tal fin, están previstos otros medios de ajuste Fa, Fb... Fm, en cuyas entradas está conectada, respectivamente, una de las líneas de reconocimiento DMA 2b. En el presente ejemplo, la línea DMA DAa está conectada a la entrada del medio de ajuste Fa, la línea de reconocimiento DMA DAb está conectada a la entrada del medio de ajuste Fb y la línea de reconocimiento DMA DAm está conectada a la entrada del medio de ajuste Fm. El programa de creación de parámetros y de ajuste controla los medios de ajuste Fa, Fb ... Fm a través de entradas de control 9, 10, 11 de estos medios de ajuste Fa, Fb ... Fm de acuerdo con las especificaciones del usuario, de tal forma que el medio de ajuste Fa conecta la línea de reconocimiento DMA DAa con una línea de salida DACKm, el medio de ajuste Fb conecta la línea de reconocimiento DMA DAb con una línea de salida DACKa y el medio de ajuste Fm conecta la línea de reconocimiento DAm con una línea de salida DACKb. A tal fin, de nuevo el programa de ajuste lee en primer lugar las identificaciones depositadas en los registros, genera señales de control adecuadas, que son alimentadas a las entradas de control 9, 10, 11 de los medios de ajuste Fa, Fb ... Fm e indica a éstos qué líneas de salida DACKa, DACKb ... DACKm se pueden cortocircuitar con la línea de reconocimiento DMA respectiva DAa, DAb ... DAm a las entradas respectivas de los medios de ajuste Fa, Fb ... Fm.

Claims (4)

1. Ordenador con
-
puestos de enchufe, que están conectados entre sí con líneas de direcciones, de datos y de control, comprendiendo las líneas de control líneas de solicitud DMA (DRa, DRb ... DRm),
-
un ordenador DMA, al que se pueden alimentar por unidades funcionales conectables señales de solicitud DMA, a través de las líneas de solicitud DMA (DRa, DRb ... DRm) y a través de medios de ajuste (Ea, Eb ... Em),
caracterizado porque
-
los puestos de enchufe están provistos con un medio de ajuste respectivo,
-
los medios de ajuste están provistos con una entrada DMA y con varias salidas,
-
una línea de solicitud DMA (DRa, DRb ... DRm) está conectada, respectivamente, en la entrada DMA de un medio de ajuste (Ea, Eb ... Em),
-
el controlador DMA está conectado a través de líneas de salida (DRQa, DRQb ... DRQm) en las salidas de los medios de ajuste (Ea, Eb ... Em), y
-
los medios de ajuste (Ea, Eb ... Em) se pueden conectar a través de señales de control de tal forma que sus entradas DMA respectivas se pueden conectar con una de sus salidas.
2. Ordenador según la reivindicación 1, pudiendo alimentarse a las unidades funcionales señales de reconocimiento DMA por medio del controlador DMA a través de líneas de reconocimiento DMA (DAa, DAb ... DAm) y de otros medios de ajuste (Fa, Fb ... Fm),
caracterizado porque
-
los medios de ajuste (Fa, Fb ... Fm) están provistos con una entrada de conocimiento y con varias salidas,
-
una línea de reconocimiento DMA (DAa, DAb ... DAm) está conectada en la entrada de reconocimiento de un medio de ajuste (Fa, Fb ... Fm),
-
el controlador DMA está conectado a través de líneas (DACKa, DACKb ... DACKm) en las salidas de los medios de ajuste (Fa, Fb ... Fm) y
-
los medios de ajuste (Fa, Fb ... Fm) se pueden ajustar a través de señales de control de tal manera que sus entradas de reconocimiento respectivas se pueden conectar con una de sus salidas.
3. Ordenador según la reivindicación 1 ó 2, caracterizado porque los ajustes se pueden fijar con parámetros.
4. Ordenador según una de las reivindicaciones 1 a 3, caracterizado porque los medios de ajuste (Ea, Eb ... Em) presentan, respectivamente, un multiplexor.
ES96945735T 1995-12-13 1996-11-18 Ordenador. Expired - Lifetime ES2215201T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE29519804U 1995-12-13
DE29519804U DE29519804U1 (de) 1995-12-13 1995-12-13 Rechner

Publications (1)

Publication Number Publication Date
ES2215201T3 true ES2215201T3 (es) 2004-10-01

Family

ID=8016687

Family Applications (1)

Application Number Title Priority Date Filing Date
ES96945735T Expired - Lifetime ES2215201T3 (es) 1995-12-13 1996-11-18 Ordenador.

Country Status (7)

Country Link
US (1) US6157969A (es)
EP (1) EP0867005B1 (es)
JP (1) JPH11501430A (es)
AT (1) ATE258699T1 (es)
DE (2) DE29519804U1 (es)
ES (1) ES2215201T3 (es)
WO (1) WO1997022043A2 (es)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286319A (en) * 1977-12-06 1981-08-25 The Singer Company Expandable inter-computer communication system
JPH0240753A (ja) * 1988-07-22 1990-02-09 Internatl Business Mach Corp <Ibm> 情報処理システムを自動的に構成するためのシステム
EP0398523A3 (en) * 1989-05-19 1991-08-21 Hitachi, Ltd. A device for data i/o and execution support in digital processors
US5335329A (en) * 1991-07-18 1994-08-02 Texas Microsystems, Inc. Apparatus for providing DMA functionality to devices located in a bus expansion chassis
DE4242133A1 (de) * 1992-12-14 1994-06-16 Siemens Ag Anordnung mit mehreren Funktionseinheiten
SE503702C2 (sv) * 1993-10-12 1996-08-05 Ericsson Telefon Ab L M Signalbearbetande enhet vilken omvandlar ingående överföringshastighet till en därifrån skild utgående överföringshastighet
US5631908A (en) * 1995-03-28 1997-05-20 Digital Equipment Corporation Method and apparatus for generating and implementing smooth schedules for forwarding data flows across cell-based switches
US5805903A (en) * 1996-05-21 1998-09-08 Compaq Computer Corporation Protection of computer system against incorrect card insertion during start-up
US5831979A (en) * 1996-06-21 1998-11-03 Lucent Technologies Inc. Method and apparatus for crossconnecting transmission members in the outside distribution plant of a telecommunications network for providing access to customer lines to a plurality of service providers

Also Published As

Publication number Publication date
WO1997022043A3 (de) 1997-08-14
US6157969A (en) 2000-12-05
WO1997022043A2 (de) 1997-06-19
EP0867005B1 (de) 2004-01-28
DE59610903D1 (de) 2004-03-04
JPH11501430A (ja) 1999-02-02
DE29519804U1 (de) 1996-04-11
ATE258699T1 (de) 2004-02-15
EP0867005A2 (de) 1998-09-30

Similar Documents

Publication Publication Date Title
US5115235A (en) Flexible module interconnect system
US4534011A (en) Peripheral attachment interface for I/O controller having cycle steal and off-line modes
US20110197009A1 (en) 12c-bus interface with parallel operational mode
EP2817719A1 (en) Multiplexer for signals according to different protocols
JPH1196090A (ja) I2cバス回路及びバス制御方法
CN104298575B (zh) 主板调试电路
US20030005196A1 (en) Apparatus and methods for using USB in programmable logic controllers
CA1291575C (en) Level converting bus extender with subsystem selection signal decoding enabling connection to microprocessor
ES2215201T3 (es) Ordenador.
WO2016122480A1 (en) Bidirectional lane routing
EP0701215A1 (en) An improved digital communication I/O port
US6484215B1 (en) System having I/O module number assignment utilizing module number signal line having pair of inputs adapted for receiving module number signal and propagation of module number signal down stream
ATE298104T1 (de) Verfahren, vorrichtung und system fur allgemeines steuerungerweiterungsmoduls
WO1993015464A1 (en) Computer backplane having line switches
ES2258953T3 (es) Sistema de bus.
CN214799886U (zh) 一种车载音频系统功放的验证装置
JP2000330968A (ja) マイクロコントローラにおける、1つ以上のファンクション回路においてのピン割り当てを再設定する装置および方法
CN108170619A (zh) 一种PCIe设备的扩展装置
US20050268006A1 (en) Digital interface supporting internal and external USB transceivers
JPH07168657A (ja) Scsiホストバスアダプタで用いるためのターミネート回路
JP4710925B2 (ja) プログラマブル制御装置システム
US7668985B2 (en) Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives
JPH10333720A (ja) プログラマブル・ロジック・コントローラ
CN215306075U (zh) 一种探头控制识别模块及超声设备
JP3200829B2 (ja) 制御装置