ES2228802T3 - Chip electronico para un objeto portatil. - Google Patents
Chip electronico para un objeto portatil.Info
- Publication number
- ES2228802T3 ES2228802T3 ES01903913T ES01903913T ES2228802T3 ES 2228802 T3 ES2228802 T3 ES 2228802T3 ES 01903913 T ES01903913 T ES 01903913T ES 01903913 T ES01903913 T ES 01903913T ES 2228802 T3 ES2228802 T3 ES 2228802T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- circuit
- terminal
- electronic chip
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Mechanical Pencils And Projecting And Retracting Systems Therefor, And Multi-System Writing Instruments (AREA)
- Lubricants (AREA)
- Microcomputers (AREA)
- Pens And Brushes (AREA)
- Die Bonding (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
Abstract
Chip electrónico (10; 20) que contiene una interfaz (11; 21) que le permite comunicarse con un terminal y un circuito de procesamiento (13; 23) capaz de efectuar un proceso después del establecimiento de la comunicación entre el chip y el terminal, caracterizado en que contiene además: un circuito de base de tiempos (18; 28) unido al circuito de procesamiento (13; 23) para producir una primera señal (SI; SI'') al menos en un instante determinado si en ese instante, dicho procesamiento no ha terminado todavía y un medio (13; 29) para transmitir a la interfaz, en respuesta a la primera señal, una segunda señal (SR; SR¿) destinada a indicar al terminal que el chip está en funcionamiento.
Description
Chip electrónico para un objeto portátil.
El presente invento hace referencia, de manera
general, a un chip electrónico para un objeto portátil, por ejemplo
una tarjeta inteligente.
Las tarjetas inteligentes gozan de un gran éxito
en la actualidad. Se utilizan en ámbitos tan diversos como la
banca, la salud, la telefonía, etc. El chip electrónico que
contienen incorpora una o varias memorias que permiten almacenar
datos propios del usuario de la tarjeta, como el número de una
cuenta bancaria, el número de la seguridad social del usuario, el
número de unidades telefónicas disponibles, etc.
Algunas tarjetas inteligentes, en especial las
que se utilizan en el ámbito de la banca, contienen un circuito de
procesamiento de tipo microprocesador que incorpora un código
fuente capaz de efectuar operaciones relativamente complejas. Estas
operaciones consisten por ejemplo en aplicar algoritmos de
codificación para proteger los datos secretos que contiene la
tarjeta o para organizar archivos de datos. Generalmente, estas
operaciones se efectúan tras el envío de una orden por parte de un
terminal de lectura y/o escritura de la tarjeta.
La figura 1 ilustra una tarjeta inteligente 1,
que contiene un chip electrónico 1a, cuyo fin es trabajar
conjuntamente con un terminal o dispositivo de lectura y/o
escritura 2. El terminal 2 es capaz de comunicarse con el chip
electrónico 1a, entre otros para leer o escribir datos en él,
cuando la tarjeta 1 es introducida en una ranura 2a del terminal
prevista para tal fin. Además, el terminal 2 alimenta al chip 1a
con energía eléctrica.
De esta forma, una vez se establece el vínculo
entre el chip 1a y el terminal 2, este último puede enviar una
orden al chip, como una orden de lectura, para hacer que ejecute un
proceso en particular. No obstante, después del envío de la orden,
el terminal 2 espera a que el chip 1a le responda dentro de un
intervalo de tiempo determinado. Si una vez transcurrido dicho
intervalo de tiempo, el terminal 2 no ha recibido respuesta alguna
del chip 1a, considera generalmente que éste ya no funciona o que
ha sido retirado del terminal. La norma ISO 7816-3
relativa al protocolo de transmisión para las tarjetas inteligentes
define "un tiempo de espera de trabajo" como el tiempo máximo
del que dispone la tarjeta inteligente para responder al terminal.
Antes de que transcurra este tiempo de espera de trabajo, la
tarjeta tiene la posibilidad, si aún está ejecutando un proceso, de
emitir un byte de reactivación con el fin de indicar al terminal que
todavía está operativa. Una vez que el terminal recibe el byte de
reactivación, la tarjeta dispone de un nuevo intervalo de tiempo
antes de responder y puede emitir otros caracteres de reactivación
si es necesario.
En las tarjetas inteligentes convencionales, la
operación de envío de bytes de reactivación está programada en el
microprocesador. Para ello, se insertan comandos en lugares
específicos dentro del código fuente que debe ejecutar el
microprocesador. Si durante un proceso en concreto, el
microprocesador detecta uno de estos comandos, interrumpe dicho
proceso para enviar un byte de reactivación destinado al
terminal.
Esta técnica presenta un gran inconveniente, en
tanto que es necesario prever con antelación, es decir, durante la
escritura del código fuente, el tiempo necesario para cada
operación que debe efectuar el microprocesador. Si por ejemplo, los
comandos específicos están demasiado espaciados entre sí dentro del
código fuente, el tiempo de respuesta máximo autorizado por la norma
ISO 7816-3 puede sobrepasarse en un proceso cuya
duración de ejecución se prolongue más de lo previsto. En tal caso,
existe un gran riesgo de que el terminal, considerando que la
tarjeta inteligente no funciona, corte el suministro eléctrico de
esta última, lo cual puede acarrear pérdidas de datos o de archivos
en la tarjeta. Si por el contrario, los comandos específicos están
demasiado próximos entre sí dentro del código fuente, el
microprocesador está obligado a interrumpir el proceso un gran
número de veces, lo cual reduce la velocidad de ejecución de la
tarjeta.
En general, es extremadamente difícil estimar el
tiempo necesario para que el microprocesador de la tarjeta ejecute
el código fuente, pues este tiempo suele depender de condiciones
iniciales variables.
En este contexto, entendemos que existe la
necesidad de un chip electrónico capaz de responder de manera
fiable a un terminal en un intervalo de tiempo asignado sin afectar
excesivamente a la rapidez del o de los procesos aplicados por el
chip.
En particular, el presente invento pretende
proporcionar un chip electrónico adaptado para satisfacer esta
necesidad.
Con tal fin, se prevé un chip electrónico con una
interfaz que le permita comunicarse con un terminal, así como un
circuito de procesamiento capaz de efectuar un proceso después de
que el chip y el terminal establezcan una comunicación,
caracterizado en que además incorpora un circuito de base de
tiempos unido al circuito de procesamiento para producir una primera
señal al menos en un instante determinado, si en ese instante dicho
procesamiento no ha terminado y un medio para transmitir a la
interfaz, en respuesta a la primera señal, una segunda señal
destinada a indicar al terminal que el chip está en
funcionamiento.
De este modo, de acuerdo con el presente invento,
el o los instantes en los cuales debe enviarse una señal de
reactivación al terminal son determinados por un circuito de base
de tiempos distinto al circuito de procesamiento. De esta forma,
estos instantes son independientes de la duración del proceso
aplicado por el circuito de procesamiento, de manera que el
terminal recibirá a tiempo las señales de reactivación,
independientemente de la complejidad de este proceso.
En la práctica, el circuito de procesamiento está
adaptado para activar el circuito de base de tiempos sensiblemente
al inicio del proceso. Por "sensiblemente al inicio"
entendemos que el circuito de procesamiento está activado poco
tiempo antes o después de que el circuito de procesamiento comience
a ejecutar el proceso. De forma comparable, el circuito de
procesamiento se adapta para desactivar el circuito de base de
tiempos sensiblemente al final del proceso.
Típicamente, entre el momento en el que es
activado por el circuito de procesamiento y el momento en el que es
desactivado, el circuito de base de tiempos produce la primera
señal de forma periódica. El período de tiempo entre dos emisiones
sucesivas por el circuito de base de tiempos de la primera señal es
inferior a un tiempo de respuesta predeterminado asignado al chip
electrónico para responder al terminal.
Según un primer modo de realización del presente
invento, el medio para transmitir la segunda señal a la interfaz
comprende el circuito de procesamiento vinculado al circuito de
base de tiempos de forma que pueda recibir la primera señal. El
circuito de procesamiento interrumpe el proceso en respuesta a la
recepción de la primera señal, envía la segunda señal a la interfaz
y retoma a continuación el proceso.
De acuerdo con un segundo modo de realización del
presente invento, el medio para transmitir la segunda señal a la
interfaz es diferente del circuito de procesamiento y contiene por
ejemplo, un circuito de codificación para convertir la primera
señal, recibida del circuito de base de tiempos, en una señal
reconocible por el terminal, que constituye la segunda señal. En una
variante, el circuito de base de tiempos y el circuito de
codificación forman un mismo circuito de manera que la segunda
señal es idéntica a la primera señal.
Preferentemente, la segunda señal se presenta
bajo la forma de un grupo finito de elementos binarios, como un
byte.
El circuito de procesamiento es típicamente un
microprocesador. Así, el circuito de base de tiempos está unido a
un bus del chip, al que a su vez se encuentran también conectados
el microprocesador y las memorias asociadas a este último. Según el
invento, el circuito de base de tiempos también está unido al
microprocesador por un vínculo directo, apto para transmitir la
primera señal del circuito de base de tiempos al microprocesador y
conectada, a nivel del microprocesador, a una entrada de
interrupción.
El presente invento también hace referencia a una
tarjeta inteligente que contiene un chip electrónico tal y como se
define arriba.
De acuerdo con otro aspecto del invento, se prevé
un procedimiento para transmitir una señal de reactivación a un
terminal a partir de un chip electrónico, incorporando dicho chip
electrónico un medio que le permita comunicarse con el terminal y
un circuito de procesamiento, caracterizándose el procedimiento en
que comprende las siguientes etapas: establecer la comunicación
entre el chip electrónico y el terminal, producir una primera señal
a partir de un circuito de base de tiempos unido al circuito de
procesamiento, al menos en un instante determinado a lo largo de un
proceso efectuado por el circuito de procesamiento y transmitir al
terminal, en respuesta a la primera señal, una segunda señal
destinada a indicar al terminal que el chip está en
funcionamiento.
En la lectura de la siguiente descripción
detallada aparecerán más características y ventajas del presente
invento en diversos modos de realización, haciéndose referencia a
los dibujos anexos, en los cuales:
- la figura 1, ya comentada, muestra una tarjeta
inteligente y un terminal de lectura de tarjetas inteligentes;
- la figura 2 es un
bloque-diagrama que muestra los circuitos
electrónicos esenciales de un chip electrónico para una tarjeta
inteligente, según un primer modo de realización del invento;
- la figura 3 es un organigrama de un
procedimiento aplicado según el primer modo de realización del
invento;
- la figura 4 es un
bloque-diagrama que muestra los circuitos
electrónicos esenciales de un chip electrónico para una tarjeta
inteligente, según un segundo modo de realización del invento;
y
- la figura 5 es un organigrama de un
procedimiento aplicado según el segundo modo de realización del
invento.
Con respecto a la figura 2, un chip electrónico
10 para una tarjeta inteligente según un primer modo de realización
del invento contiene entre otros una interfaz 11, un circuito de
transmisión 12, un microprocesador 13 y memorias 14, 15 y 16. Las
memorias 14, 15 y 16 consisten respectivamente en una memoria viva
de tipo RAM (Random Access Memory), una memoria de sólo lectura ROM
(Read Only Memory) y una memoria no volátil programable borrable de
tipo EEPROM (Electrically Erasable Programmable Read Only
Memory).
La interfaz 11 está constituida típicamente por
contactos eléctricos destinados a cooperar con los contactos
eléctricos correspondientes (no representados) de un terminal
lector de tarjetas inteligentes. Sin embargo, en otra variante puede
incluir medios de emisión/recepción de radiofrecuencia para el
intercambio de datos con los medios de emisión/recepción
correspondientes, previstos en el terminal. La interfaz 11 permite
establecer la comunicación del terminal con el chip electrónico 10,
cuando una tarjeta inteligente que incorpora dicho chip 10 se
introduce en el terminal de la manera ilustrada en la figura 1 o
entra en el campo electromagnético del terminal.
El circuito de transmisión 12 asegura la gestión
del protocolo de comunicación entre el terminal y el chip 10. Este
circuito es ya conocido por el técnico y por lo tanto no será
descrito detalladamente.
El microprocesador 13 tiene por función ejecutar
un programa de procesamiento y de gestión del chip, llamado
"sistema operativo" o "sistema de explotación", que se
presenta bajo la forma de un código fuente almacenado en la memoria
de sólo lectura 15. Además de los algoritmos de base de gestión del
chip, el sistema operativo es capaz de aplicar operaciones o
procesos complejos. Estas operaciones o procesos complejos son
efectuados típicamente a través de una orden del terminal. Sin
embargo, puede preverse que, después del establecimiento de la
comunicación entre el chip y el terminal, el chip actúe de manera
activa para efectuar, por su propia iniciativa, una operación
compleja.
Se entiende por "operación compleja" una
operación específica cuya ejecución es susceptible de durar más
tiempo que el tiempo de respuesta asignado al chip después del
envío de la orden por parte del terminal o, cuando el chip es
activo, después del establecimiento de la comunicación entre el chip
y el terminal. A título de ejemplo, un algoritmo de codificación
para proteger los datos secretos que contiene la memoria no volátil
borrable 16 puede constituir una operación compleja. Del mismo
modo, una rutina de organización de archivos que sirva, por
ejemplo, para actualizar un directorio de archivos también
almacenados en la memoria no volátil borrable 16 puede requerir un
tiempo de trabajo superior al tiempo de respuesta asignado al chip.
El sistema operativo se compone típicamente de un programa
principal y de subprogramas. Cada operación compleja es aplicada
por el subprograma correspondiente.
La memoria viva 14 sirve principalmente para
memorizar datos de forma temporal mientras el microprocesador 13
ejecuta el sistema operativo. Las memorias 14, 15 y 16 intercambian
informaciones con el microprocesador mediante un bus de datos
17.
Según el presente invento, el chip electrónico 10
incorpora además un circuito de base de tiempos 18 (en inglés:
timer), unido al bus 17 y mediante un vínculo directo 18a,
directamente al microprocesador 13. El circuito de base de tiempos
18 es un circuito de tipo conocido, como el circuito "ST 19",
comercializado por la empresa ST Microelectronics.
Un circuito de base de tiempos es capaz, de forma
general, de activar eventos en instantes precisos. Según el
presente invento, el circuito 18 se utiliza para producir
periódicamente una señal denominada de "interrupción" SI, que
es transmitida al microprocesador 13 a través del vínculo directo
18a. La señal de interrupción SI consiste típicamente en un grupo
finito de elementos binarios (o bits), como un byte. El periodo de
tiempo entre dos señales SI sucesivas es sensiblemente inferior al
tiempo de respuesta asignado al chip electrónico. Por ejemplo, si
el tiempo de respuesta asignado al chip electrónico es de 1 segundo,
dicho periodo entre dos señales SI sucesivas puede ser de 900
ms.
El circuito de base de tiempos 18 es activado por
el microprocesador 13 antes del inicio o al inicio de cada
operación compleja a realizar y es desactivado por este mismo
microprocesador cuando dicha operación compleja finaliza. Durante
la ejecución de la operación compleja por parte del microprocesador
13, el circuito 18 transmite periódicamente la señal de
interrupción SI a una entrada de interrupción 13a del
microprocesador. En respuesta a la recepción de la señal SI, el
microprocesador 13 interrumpe inmediatamente el desarrollo de la
operación compleja en curso y ejecuta un programa específico de
interrupción, denominado igualmente rutina de interrupción,
ordenando el envío por parte del microprocesador de una señal de
reactivación SR. Según la norma ISO 7816-3, la
señal SR se presenta bajo la forma de un byte llamado "byte
NUL" que tiene el valor hexadecimal "60". La señal SR es
dirigida a la interfaz 11 a través del circuito de transmisión 12
para ser transmitida al terminal de lectura del chip electrónico y
reconocida por él. A continuación, el terminal reinicia el tiempo
de respuesta asignado a la tarjeta y espera la respuesta de nuevo.
En el mismo tiempo, el microprocesador 13 retoma la operación
compleja. Si cuando termina el periodo de tiempo entre dos señales
de interrupción SI sucesivas, la operación compleja no ha
finalizado, se emite una nueva señal de interrupción SI con el fin
de que el microprocesador envíe una nueva señal de reactivación SR
con destino al terminal y así sucesivamente hasta finalizar la
operación compleja.
La figura 3 muestra más detalladamente el
procedimiento aplicado según el primer modo de realización del
presente invento y utilizando el chip electrónico 10 que se ilustra
en la figura 2.
Las etapas E1 a E3 del procedimiento que se
muestra en la figura 3 se realizan previamente a la implantación
del sistema operativo en el chip 10, es decir, durante el propio
desarrollo de dicho sistema operativo.
Las siguientes etapas, E4 a E12, son aplicadas
por el microprocesador 13 del chip 10 después de que el sistema
operativo se ha instalado definitivamente en el chip.
En la etapa E1, se introducen en el código fuente
del sistema operativo valores de inicialización del circuito de
base de tiempos 18. Concretamente, la frecuencia temporal del
circuito 18 está definida de tal manera que el período de tiempo
entre dos señales de interrupción SI sucesivas sea sensiblemente
inferior al tiempo de respuesta asignado al chip electrónico.
En la etapa E2, se introducen en el código fuente
del sistema operativo del chip comandos de activación y comandos de
desactivación del circuito 18. Los comandos de activación son
introducidos en partes del código fuente, cada una de las cuales
corresponde al inicio de un proceso o de una operación compleja que
ha de realizar el microprocesador. Los comandos de desactivación
son introducidos en partes del código fuente, cada una de las
cuales corresponde al final de un proceso o de una operación
compleja.
En la etapa E3, la rutina de interrupción
mencionada es escrita en calidad de subprograma del sistema
operativo. Como se explicaba anteriormente, cuando la rutina de
interrupción es activada por el programa principal del sistema
operativo, ordena el envío de la señal de reactivación SR a la
interfaz 11.
En la etapa E4, después de la inserción de la
tarjeta inteligente en el terminal o de la introducción de la
tarjeta inteligente en el campo electromagnético del terminal, el
microprocesador 13, al igual que los demás circuitos del chip, es
alimentado eléctrica o electromagnéticamente por el terminal.
Entonces, el microprocesador ejecuta el programa principal del
sistema operativo almacenado en la memoria de sólo lectura 15.
En la etapa E5, antes de comenzar tras la orden
del terminal la ejecución, por ejemplo, de un subprograma del
sistema operativo correspondiente a una operación compleja, el
microprocesador detecta un comando de activación y en consecuencia,
activa el circuito de base de tiempos 18 a través del bus 17,
poniendo a "1" una marca de activación en el circuito 18. El
circuito de base de tiempos 18 activado de esta forma es capaz de
ofrecer periódicamente la señal de interrupción SI, según la
frecuencia temporal definida en los valores de inicialización
introducidos en la etapa E2.
En la etapa E6, el microprocesador comienza la
ejecución de la operación compleja.
En la etapa E7, el microprocesador escruta su
entrada de interrupción 13a. Si no se ha producido ninguna señal de
interrupción SI en la entrada 13a y si la operación compleja
todavía no se ha terminado (etapa E8), ésta prosigue a la etapa E6.
Si en la etapa E8, la operación compleja se ha terminado, el
microprocesador desactiva el circuito de base de tiempos 18 poniendo
a "0" la marca de activación (etapa E9) y regresa al programa
principal del sistema operativo (etapa E4).
Si por el contrario, la entrada 13a ha recibido
una señal de interrupción SI, el microprocesador 13 interrumpe la
operación compleja (etapa E10). Después ejecuta la rutina de
interrupción descrita anteriormente para ordenar el envío por parte
del microprocesador de la señal o byte de reactivación SR destinado
al terminal de lectura de la tarjeta inteligente.
Si en la etapa E11 la operación compleja no ha
terminado, el algoritmo regresa a la etapa E6. Si la operación
compleja ha terminado en la etapa E11, el microprocesador 13,
detectando una orden de desactivación en el código fuente,
desactiva el circuito de base de tiempos 18 poniendo a "0" su
marca de activación (etapa E12) y después regresa al programa
principal del sistema operativo (etapa E4).
Así, según el invento, los instantes en los
cuales la señal de reactivación SR es enviada al terminal son
determinados por el circuito de base de tiempos 18, es decir, un
circuito diferente al microprocesador 13. Cuando está activo, el
circuito 18 emite periódicamente la señal de reactivación SR,
independientemente de la operación compleja que el microprocesador
13 esté ejecutando. El microprocesador 13 no interrumpe la
operación compleja que sigue a un evento exterior, a saber, la
emisión de la señal de interrupción SI, activada por el circuito
18. De esta manera, es posible definir de forma muy precisa los
instantes en los que la señal de reactivación SR debe ser enviada al
terminal de forma que se suprime el riesgo de que el terminal corte
la alimentación del chip debido a que se sobrepase el tiempo de
respuesta autorizado.
La figura 4 representa un chip electrónico 20
según un segundo modo de realización del presente invento. El chip
electrónico 20 contiene entre otros una interfaz 21, un circuito de
transmisión 22, un microprocesador 23 y las memorias 24, 25, 26.
Los elementos 21 a 26 son idénticos a los elementos 11 a 16
ilustrados en la figura 2 y están dispuestos entre sí de la misma
manera.
El chip electrónico 20 difiere del chip 10 según
el primer modo de realización del invento básicamente en que el
circuito de base de tiempos 28, idéntico al circuito 18 de la
figura 2, está unido al microprocesador 23 únicamente por medio del
bus 27, del mismo modo que las memorias 24, 25, 26. Así, el vínculo
directo 18a que existía entre el circuito de base de tiempos 18 y el
microprocesador 13 se suprime. El circuito 28 por el contrario,
está unido a un circuito de codificación 29, que a su vez está
conectado al circuito de transmisión 22.
El microprocesador 23 activa y desactiva el
circuito de base de tiempos 28 al inicio y al final de una
operación compleja, respectivamente. Durante el tiempo en el que el
circuito 28 está activo, éste emite periódicamente una señal SI',
por ejemplo idéntica a la señal SI de la figura 2. La señal SI' es
recibida por el circuito de codificación 29 para ser convertida en
una señal SR' cuyo formato es reconocible por el terminal de
lectura de la tarjeta inteligente. La señal SR' constituye la señal
de reactivación destinada a indicar al terminal que la tarjeta
inteligente está en funcionamiento y se presenta bajo la misma forma
que la señal SR de la figura 2.
En el ejemplo que se muestra en la figura 4, los
circuitos 28 y 29 son distintos entre sí. Sin embargo, en una
variación, pueden combinarse en un circuito único produciendo la
señal de reactivación SR'.
De acuerdo con el segundo modo de realización, el
chip 20 presenta la ventaja, con respecto al primer modo de
realización, de permitir el envío de una señal de reactivación sin
interrumpir la ejecución de la operación compleja por parte del
microprocesador 23. En efecto, en este segundo modo de realización,
el envío de la señal de reactivación se efectúa paralelamente a la
operación compleja.
La figura 5 muestra más detalladamente el
procedimiento aplicado según el segundo modo de realización del
presente invento utilizando el chip electrónico 20 que se ilustra
en la figura 4.
Las etapas F1 y F2 del procedimiento mostrado en
la figura 5 se realizan previamente a la implantación del sistema
operativo en el chip 20, es decir, durante el propio desarrollo de
este sistema operativo.
Las siguientes etapas F3 a F7 son aplicadas por
el microprocesador 23 del chip 20 después de que el sistema
operativo se ha instalado definitivamente en el chip.
Las etapas preliminares F1 y F2 consisten
respectivamente en introducir en el sistema operativo del chip
valores de inicialización del circuito de base de tiempos 28 y
comandos de activación y desactivación de este circuito, de forma
comparable a las etapas E1 y E2 del primer modo de realización.
En la siguiente etapa F3, mientras el chip
electrónico 20 está conectado al terminal mediante la inserción en
el mismo de la tarjeta inteligente correspondiente o por la
introducción de la tarjeta inteligente en el campo electromagnético
del terminal, el microprocesador 23 ejecuta el programa principal
del sistema operativo.
En una etapa F4, antes de comenzar la ejecución
de un subprograma del sistema operativo correspondiente a una
operación compleja, el microprocesador detecta un comando de
activación y en consecuencia, activa el circuito de base de tiempos
28 a través del bus 27 poniendo a "1" una marca de activación
en el circuito 28.
En una etapa F5, el microprocesador comienza la
ejecución de la operación compleja.
Cuando la operación compleja ha terminado (etapas
F6, F7), el microprocesador desactiva el circuito de base de
tiempos 28 y después regresa al programa principal del sistema
operativo (etapa F3).
Durante todo el tiempo en el que el circuito de
base de tiempos 28 está activo, es decir, entre las etapas F4 y F7,
éste emite periódicamente la señal SI' al circuito de codificación
29. En respuesta a la recepción de la señal SI', el circuito de
codificación 29 transmite la señal de reactivación SR' a la interfaz
21 a través del circuito de transmisión 22.
El presente invento se ha descrito anteriormente
sólo a modo de ejemplo en el contexto de una tarjeta inteligente.
Sin embargo, el técnico percibirá claramente que el chip
electrónico según el invento puede asociarse a otros objetos
portátiles como una tarjeta enchufable de formato
"plug-in" o un anillo.
Claims (15)
1. Chip electrónico (10; 20) que contiene una
interfaz (11; 21) que le permite comunicarse con un terminal y un
circuito de procesamiento (13; 23) capaz de efectuar un proceso
después del establecimiento de la comunicación entre el chip y el
terminal, caracterizado en que contiene además:
un circuito de base de tiempos (18; 28) unido al
circuito de procesamiento (13; 23) para producir una primera señal
(SI; SI') al menos en un instante determinado si en ese instante,
dicho procesamiento no ha terminado todavía y
un medio (13; 29) para transmitir a la interfaz,
en respuesta a la primera señal, una segunda señal (SR; SR')
destinada a indicar al terminal que el chip está en
funcionamiento.
2. Chip electrónico según la reivindicación 1
caracterizado en que el circuito de procesamiento (13; 23)
está adaptado para activar el circuito de base de tiempos (18; 28)
sensiblemente al inicio de dicho proceso.
3. Chip electrónico según la reivindicación 1 u
2, caracterizado en que el circuito de procesamiento (13;
23) está adaptado para desactivar el circuito de base de tiempos
(18; 28) sensiblemente al final de dicho proceso.
4. Chip electrónico según cualquiera de las
reivindicaciones 1 a 3 caracterizado en que el circuito de
base de tiempos (18; 28) está adaptado para producir la primera
señal de manera periódica.
5. Chip electrónico según la reivindicación 4,
caracterizado en que el periodo de tiempo entre dos
emisiones sucesivas por el circuito de base de tiempos (18; 28) de
la primera señal (SI; SI') es inferior a un tiempo de respuesta
predeterminado asignado al chip electrónico para responder al
terminal.
6. Chip electrónico según cualquiera de las
reivindicaciones 1 a 5 caracterizado en que dicho medio para
transmitir la segunda señal a la interfaz contiene el circuito de
procesamiento (13) unido al circuito de base de tiempos (18) para
poder recibir la primera señal (SI).
7. Chip electrónico según la reivindicación 6,
caracterizado en que el circuito de procesamiento (13) está
adaptado para interrumpir el proceso en respuesta a la recepción de
la primera señal (SI) a fin de enviar la segunda señal (SR) a la
interfaz (11) y para retomar a continuación el proceso.
8. Chip electrónico según cualquiera de las
reivindicaciones 1 a 5 caracterizado en que dicho medio (29)
para transmitir la segunda señal (SR') a la interfaz (21) es
distinto del circuito de procesamiento (23).
9. Chip electrónico según la reivindicación 8
caracterizado en que dicho medio para transmitir la segunda
señal a la interfaz contiene un circuito de codificación (29) para
convertir la primera señal (SI') recibida del circuito de base de
tiempos (28) en una señal (SR') reconocible por el terminal que
constituye la segunda señal.
10. Chip electrónico según cualquiera de las
reivindicaciones 1 a 9, caracterizado en que el circuito de
procesamiento es un microprocesador (13; 23).
11. Chip electrónico según la reivindicación 10
caracterizado en que el circuito de base de tiempos (18)
está unido a un bus (17) del chip, al que también están conectados
el microprocesador (13) y memorias (14, 15, 16) asociadas al
microprocesador y en que el circuito de base de tiempos (18)
también está asociado al microprocesador (13) por un vínculo directo
(18a) apto para transmitir la primera señal (SI) del circuito de
base de tiempos al microprocesador y conectada a nivel del
microprocesador a una entrada de interrupción (13a).
12. Chip electrónico según la reivindicación 10 u
11 caracterizado en que el microprocesador (13) está
programado para ejecutar una rutina de interrupción en respuesta a
la recepción de la primera señal (SI) para interrumpir el
proceso.
13. Chip electrónico según cualquiera de las
reivindicaciones 1 a 12 caracterizado en que el circuito de
procesamiento está adaptado para efectuar el procesamiento en
respuesta a un comando enviado por el terminal.
14. Tarjeta inteligente que contiene un chip
electrónico como el que se define en cualquiera de las
reivindicaciones 1 a 13.
15. Procedimiento para transmitir una señal de
reactivación a un terminal a partir de un chip electrónico, en el
que dicho chip electrónico (10; 20) contiene un medio (11; 21) que
le permite comunicarse con el terminal y un circuito de
procesamiento (13; 23), caracterizándose el procedimiento en
que comprende las siguientes etapas:
establecer la comunicación entre el chip
electrónico y el terminal,
producir una primera señal (SI; SI') a partir de
un circuito de base de tiempos (18; 28) unido al circuito de
procesamiento (13; 23) al menos en un instante determinado a lo
largo de un procesamiento efectuado por el circuito de
procesamiento y
transmitir al terminal, en respuesta a la primera
señal (SI; SI') una segunda señal (SR; SR') destinada a indicar al
terminal que el chip está en funcionamiento.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0000320 | 2000-01-12 | ||
| FR0000320A FR2803674B1 (fr) | 2000-01-12 | 2000-01-12 | Puce electronique pour objet portatif |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2228802T3 true ES2228802T3 (es) | 2005-04-16 |
Family
ID=8845808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01903913T Expired - Lifetime ES2228802T3 (es) | 2000-01-12 | 2001-01-11 | Chip electronico para un objeto portatil. |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6676019B2 (es) |
| EP (1) | EP1256095B1 (es) |
| JP (1) | JP4757423B2 (es) |
| CN (1) | CN1205590C (es) |
| AT (1) | ATE277385T1 (es) |
| DE (1) | DE60105764T2 (es) |
| ES (1) | ES2228802T3 (es) |
| FR (1) | FR2803674B1 (es) |
| WO (1) | WO2001052186A2 (es) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050098142A (ko) * | 2004-04-06 | 2005-10-11 | 삼성전자주식회사 | 직렬 통신 인터페이스를 통해 호스트와 통신하는 전자 장치 |
| US7423508B2 (en) * | 2006-06-30 | 2008-09-09 | Intel Corporation | Control of eddy currents in magnetic vias for inductors and transformers in integrated circuits |
| EP3153425B1 (en) * | 2015-10-06 | 2018-07-04 | The Procter and Gamble Company | Flexible box bag comprising detergent powder and a scoop |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139873A (ja) * | 1984-12-13 | 1986-06-27 | Casio Comput Co Ltd | 認証方式 |
| JP2658018B2 (ja) * | 1986-03-12 | 1997-09-30 | カシオ計算機株式会社 | 電源印加制御方式 |
| JPS6354294A (ja) * | 1986-08-25 | 1988-03-08 | 株式会社日立製作所 | 情報媒体とこれを用いる情報保護方法 |
| JPH0772891B2 (ja) * | 1987-02-13 | 1995-08-02 | 株式会社東芝 | データ伝送方法 |
| JPH01114995A (ja) * | 1987-10-29 | 1989-05-08 | Toppan Printing Co Ltd | Ｉｃカード |
| JPH025192A (ja) * | 1988-06-24 | 1990-01-10 | Oki Electric Ind Co Ltd | Ｉｃカードリーダライタ装置 |
| US5537584A (en) * | 1989-06-13 | 1996-07-16 | Hitachi Maxell, Ltd. | Power instability control of a memory card and a data processing device therefor |
| JP2912390B2 (ja) * | 1989-08-31 | 1999-06-28 | シャープ株式会社 | Ｉｃカード |
| JP2724008B2 (ja) * | 1989-12-01 | 1998-03-09 | 沖電気工業株式会社 | 本人確認処理システム及び本人確認処理方法 |
| US5247163A (en) * | 1990-04-20 | 1993-09-21 | Mitsubishi Denki Kabushiki Kaisha | IC card having a monitor timer and a reset signal discrimination circuit |
| JP2744738B2 (ja) * | 1992-09-07 | 1998-04-28 | 三菱電機株式会社 | 半導体記憶装置 |
| FR2705811B1 (fr) * | 1993-05-26 | 1995-07-07 | Gemplus Card Int | Procédé de fonctionnement d'une carte à microcircuit et carte correspondante. |
| JPH07200525A (ja) * | 1993-12-28 | 1995-08-04 | Mitsubishi Electric Corp | マイクロコンピュータ、マイクロコンピュータ応用機器及びｉｃカード |
| US5790842A (en) * | 1996-10-11 | 1998-08-04 | Divicom, Inc. | Processing system with simultaneous utilization of multiple clock signals |
| JPH10214314A (ja) * | 1997-01-30 | 1998-08-11 | Toshiba Corp | Ｉｃカード用携帯端末装置およびその制御方法 |
| US6157966A (en) * | 1997-06-30 | 2000-12-05 | Schlumberger Malco, Inc. | System and method for an ISO7816 complaint smart card to become master over a terminal |
| JP2002109238A (ja) * | 2000-09-27 | 2002-04-12 | Nec Commun Syst Ltd | 決済用カード、決済用カードシステム、決済用端末、決済システム、決済方法 |
-
2000
- 2000-01-12 FR FR0000320A patent/FR2803674B1/fr not_active Expired - Fee Related
-
2001
- 2001-01-11 ES ES01903913T patent/ES2228802T3/es not_active Expired - Lifetime
- 2001-01-11 US US10/181,066 patent/US6676019B2/en not_active Expired - Fee Related
- 2001-01-11 EP EP01903913A patent/EP1256095B1/fr not_active Expired - Lifetime
- 2001-01-11 JP JP2001552336A patent/JP4757423B2/ja not_active Expired - Fee Related
- 2001-01-11 AT AT01903913T patent/ATE277385T1/de not_active IP Right Cessation
- 2001-01-11 DE DE60105764T patent/DE60105764T2/de not_active Expired - Lifetime
- 2001-01-11 WO PCT/FR2001/000076 patent/WO2001052186A2/fr not_active Ceased
- 2001-01-11 CN CNB01805692XA patent/CN1205590C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1256095A2 (fr) | 2002-11-13 |
| CN1406362A (zh) | 2003-03-26 |
| FR2803674A1 (fr) | 2001-07-13 |
| DE60105764D1 (de) | 2004-10-28 |
| JP4757423B2 (ja) | 2011-08-24 |
| US20020190122A1 (en) | 2002-12-19 |
| JP2003520370A (ja) | 2003-07-02 |
| ATE277385T1 (de) | 2004-10-15 |
| CN1205590C (zh) | 2005-06-08 |
| DE60105764T2 (de) | 2005-11-10 |
| FR2803674B1 (fr) | 2002-04-19 |
| WO2001052186A3 (fr) | 2002-02-28 |
| EP1256095B1 (fr) | 2004-09-22 |
| US6676019B2 (en) | 2004-01-13 |
| WO2001052186A2 (fr) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2380750T3 (es) | Tarjeta de microprocesador | |
| JP2007317170A (ja) | Ｉｃモジュールおよび携帯電話 | |
| EP1256859A8 (en) | Control center for communication with a control information rewriting device | |
| US20070225038A1 (en) | Mobile electronic device and IC card | |
| TW200620133A (en) | Cooperative interconnection and operation of a non-volatile memory card and an input-output card | |
| EP1376459A3 (en) | Autonomous integrated-circuit card | |
| ES2228802T3 (es) | Chip electronico para un objeto portatil. | |
| ES2925234T3 (es) | Dispositivo y método de comunicación | |
| ES2663795T3 (es) | Entidad electrónica con medios de comunicación por contacto y a distancia | |
| DE69937441D1 (de) | Verfahren für internes datenaustausch zwischen applikationen von entsprechenden tragbaren multiapplikationsobjekten | |
| ES2237866T3 (es) | Procedimiento y dispositivo para el control de una comunicacion entre un terminal y un numero de tarjetas de chip. | |
| KR101552393B1 (ko) | Ic 카드, 휴대 가능 전자 장치 및 리더 라이터 | |
| KR101621127B1 (ko) | Ｉｃ 카드, 휴대 가능 전자 장치 및 리더 라이터 | |
| EP2947600A1 (en) | Portable electronic device, program, terminal device and method of controlling decoding of data | |
| EP1435066B1 (en) | Management of byte transmission in a smartcard | |
| EP2278484B1 (en) | IC card and processing apparatus for the IC card | |
| JP6092342B2 (ja) | 非接触式携帯可能電子装置、及び非接触式携帯可能電子装置の発行方法 | |
| JP7005934B2 (ja) | 電子情報記憶媒体、ｉｃカード、データ送信方法、データ書き込み方法、データ送信プログラム及びデータ書き込みプログラム | |
| JP4533665B2 (ja) | 携帯可能電子装置 | |
| JP2006309331A (ja) | Ｉｃカード、および、ｉｃカードに実装されるコマンドの処理方法 | |
| JP2006293941A (ja) | 非接触データキャリアおよび非接触データキャリアシステムとそれらのデータ処理方法 | |
| JP2010225055A (ja) | 携帯可能電子装置の処理装置、携帯可能電子装置、及び携帯可能電子装置の処理システム | |
| JP2000115183A (ja) | 携帯可能電子装置 | |
| JP2003099739A (ja) | Ｉｃカード | |
| JPH0573731A (ja) | 送受信方式変換用ｉｃカード |