ES2249276T3 - Procedimiento para transmitir datos orientados a hdlc, a modo de rafaga (burst) a trves de un canal de transmision. - Google Patents
Procedimiento para transmitir datos orientados a hdlc, a modo de rafaga (burst) a trves de un canal de transmision.Info
- Publication number
- ES2249276T3 ES2249276T3 ES00943602T ES00943602T ES2249276T3 ES 2249276 T3 ES2249276 T3 ES 2249276T3 ES 00943602 T ES00943602 T ES 00943602T ES 00943602 T ES00943602 T ES 00943602T ES 2249276 T3 ES2249276 T3 ES 2249276T3
- Authority
- ES
- Spain
- Prior art keywords
- data
- hdlc
- oriented
- transmission
- bursts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000001360 synchronised effect Effects 0.000 claims abstract description 4
- 238000003780 insertion Methods 0.000 claims abstract description 3
- 230000037431 insertion Effects 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000036540 impulse transmission Effects 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L2007/045—Fill bit or bits, idle words
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
Procedimiento para insertar datos (d) orientados a HDLC a modo de ráfagas (bursts) en un canal de transmisión (TC) transparente, no estando sincronizados los impulsos (ET) de los datos orientados a HDLC (ET) con los del canal de transmisión (TC), en el que, antes de la inserción de los datos a modo de ráfagas orientados a HDLC, en el canal de transmisión (TC) transparente, se averigua el comienzo de los datos (d) orientados a HDLC y se exploran los siguientes datos con la velocidad de impulsos (IT) del canal de transmisión (TC), caracterizado porque al averiguar el comienzo de los datos (d) orientados a HDLC a modo de ráfagas, éstos se memorizan continuamente con su velocidad de impulsos, en una memoria tampón (PS) que presente una anchura de bits predeterminada y porque los datos (d) orientados a HDLC a modo de ráfagas se leen de salida continuamente con la velocidad de impulsos (IT) del canal de transmisión (TC).
Description
Procedimiento para transmitir datos orientados a
HDLC, a modo de ráfaga (burst) a través de un canal de
transmisión.
Para una transmisión segura de datos entre
componentes de equipos de comunicaciones o redes de comunicaciones
se utiliza a menudo el procedimiento de transmisión de datos HDLC.
Al respecto, se transmiten los datos orientados a HDLC a través de
canales de transmisión, empleando los generadores de impulsos de los
datos HDLC a transmitir y del canal de transmisión la mayoría de las
veces frecuencias diferentes o no están en sincronismo de fase.
Debido a estas diferencias, se producen deslizamientos de bits o
bien errores de bits.
Para evitar estos errores de bits, se transmite
usualmente, juntamente con los datos, un impulso de sincronismo a
través de una línea de impulsos de sincronismo, sobre la que se
sincronizan los impulsos de la línea de transmisión. Mediante esta
sincronización de la frecuencia del canal de transmisión se evita el
deslizamiento de bits, así como los errores de bits. Mediante la
puesta a disposición de los impulsos de sincronismo y de las líneas
para impulsos de sincronismo, aumenta por un lado el coste técnico
de circuitos, por ejemplo en componentes de equipos de
comunicaciones, es decir, módulos, y la transmisión de los impulsos
de sincronismo debe conmutarse controladamente a distintos equipos
de transmisión cuando el funcionamiento es bidireccional.
Otra posibilidad para la transmisión de datos
orientados a HDLC a través de un canal de transmisión transparente
sin sincronización de los impulsos es que la velocidad de
transmisión del canal de transmisión trasparente se elija bastante
superior a la velocidad de transmisión de los datos orientados a
HDLC. Al respecto, los datos orientados a HDLC que han de
transmitirse o bien que han de insertarse en el canal de transmisión
transparente, son explorados con la elevada velocidad de impulsos
del canal de transmisión, es decir, son superexplorados e insertados
en el canal de transmisión. Esto significa no obstante que la
velocidad de transmisión efectiva se encuentra bastante por debajo
de la velocidad de transmisión posible, no siendo aceptable, en
particular cuando se trata de equipos de comunicaciones críticos en
cuanto al tiempo.
En el folleto Bychowsky M y otros: "SMART JITA
DELAY ADJUSTMENT", MOTOROLA Technical Developments, US, Motorola
INC. SCHAUMBURG, ILLINOIS, vol. 28, 1 agosto 1996
(1996-08-01), págs.
178-180, se da a conocer un sistema iDEN en el que
se transmiten datos HDLC a través de una red PSTN desde un abonado a
otro abonado. Aquí se determinan tras la transmisión el comienzo y
el final de los paquetes HDLC transmitidos y memorizados
transitoriamente en una memoria. Por la posición del indicador de
activación puede determinarse el retardo en el tiempo de los
paquetes HDLC originado por la transmisión.
Por la EP-A-0 756
394 se conocen un procedimiento y un sistema para la sincronización
de datos codificados y decodificados en el que los datos se
transmiten con ayuda de marcos de transmisión. Tras la transmisión,
es decir, en el receptor, se averigua el comienzo del marco de
transmisión, y a partir de éste se deriva una señal utilizada para
la corrección del instante de transmisión, es decir, para la
sincronización.
La tarea de la invención consiste en simplificar
la transmisión de datos orientados a HDLC, a modo de ráfagas
(bursts) a través de canales de transmisión transparentes. La tarea
se resuelve partiendo de un procedimiento para insertar datos
orientados a HDLC a modo de ráfagas en un canal de transmisión
transparente según las particularidades del concepto general de la
reivindicación 1 y mediante sus particularidades
características.
El aspecto esencial del procedimiento
correspondiente a la invención ha de considerarse que es que se
averigua el comienzo de los datos orientados a HDLC y los datos que
siguen son explorados con la velocidad de impulsos del canal de
transmisión y se insertan según la exploración en el canal de
transmisión. Esta solución sencilla correspondiente a la invención
es posible debido a que los datos orientados a HDLC se transmiten a
modo de ráfagas (bursts) con longitudes de bloque usuales de 100 a
200 bytes y durante la transmisión o bien la inserción de los datos
orientados a HDLC en el canal de transmisión la sincronización de
ambos impulsos se modifica sólo levemente. Esta leve modificación
puede tolerarse en la mayoría de los casos de aplicación. Una
ventaja esencial del procedimiento correspondiente a la invención es
que puede renunciarse a una interfaz síncrona de impulsos, inclusive
la transmisión de las señales de impulsos síncronas. Además, se
ahorra uno el coste en cableado para la unión eléctrica de las
interfaces de impulsos. Otra ventaja adicional del procedimiento
correspondiente a la invención es que, debido a la eliminación del
cableado o bien de la interfaz de impulsos, se reducen las
posibilidades de configuraciones erróneas al instalar las unidades
de comunicaciones. Por lo demás, el procedimiento correspondiente a
la invención tolera un elevado asincronismo de los impulsos de los
datos a transmitir orientados a HDLC y de los impulsos del tramo de
transmisión. En cuanto al retardo de los datos, se caracteriza el
procedimiento correspondiente a la invención por reducidos tiempos
de propagación.
Según un perfeccionamiento ventajoso del
procedimiento correspondiente a la invención, se insertan entre los
datos HDLC a modo de ráfagas indicadores libres
(idle-flags) y se realiza una sincronización de los
impulsos con ayuda de los idle-flags. Al insertar
los datos a modo de ráfagas, se utiliza la sincronización de los
impulsos llevada a cabo durante los idle-flags
(reivindicación 2). Aquí se utiliza el efecto definido en el
procedimiento de transmisión HDLC para la evitación de posiciones
permanentes, es decir, se utiliza a intervalos regulares -en el
procedimiento de transmisión HDLC para el séptimo bit- para la
sincronización de ambos impulsos. Aquí puede realizarse para cada
séptimo bit filtrado una sincronización de impulsos o bien una
sincronización de fases de la frecuencia de los datos orientados a
HDLC y de la frecuencia del canal de transmisión.
Según otro perfeccionamiento del procedimiento
correspondiente a la invención, con la averiguación del comienzo de
los datos a modo de ráfagas orientados a HDLC se memorizan
continuamente los mismos, con su velocidad de impulsos, en una
memoria tampón (buffer) que dispone de una elevada velocidad de
bits, y se leen continuamente los datos a modo de ráfagas orientados
a HDLC con la velocidad de impulsos del canal de transmisión
(reivindicación 3). Esta variante del procedimiento correspondiente
a la invención está prevista en particular para diferencias de
velocidades de impulsos que son superiores a una desviación de
impulsos de un bit. Ventajosamente, se comienza con la lectura de
los datos orientados a HDLC a modo de ráfagas memorizados cuando la
memoria tampón está llena hasta aproximadamente la mitad
(reivindicación 4) y el tamaño de la memoria tampón se ajusta a las
diferencias de fase que se presentan de ambas series de impulsos
(reivindicación 5). El tamaño de la memoria tampón determina además
la desviación de impulsos que puede compensarse.
A continuación se describe más en detalle el
procedimiento correspondiente a la invención en base a un diagrama
de bloques.
El diagrama de bloques muestra un equipo de
comunicaciones KE que está unido con un canal de transmisión TC,
estando realizado el canal de transmisión TC mediante un equipo de
protocolo HDLC-E. La unión presenta dos líneas L,
transmitiéndose sobre una línea L datos d del equipo de
comunicaciones KE al canal de transmisión TC y a través de la otra
línea L datos d del equipo de transmisión contrapuesto. En el marco
de la invención se transmiten los datos d según el protocolo de
transmisión estandarizado HDLC. Los datos d orientados a HDLC se
transmiten a modo de ráfagas, es decir, en paquetes con 50 a 200
bytes. Entre las transmisiones de datos se transmiten indicadores
libres (idle-flags) if. En la transmisión de
idle-flags se inserta, para evitar posiciones
eléctricas permanentes sobre la línea L, tras cada sexto bit un bit
que representa la información lógica 0 y un bit que representa la
información lógica 1, es decir, cada séptimo bit es un bit con una
información lógica 1. Esto se indica en el diagrama de bloques
mediante la denominación (6 + 1). Tanto en el equipo de
comunicaciones KE como también en el equipo de protocolo HDLC, está
dispuesto un receptor E, en el que se reciben los
idle-flags if y se deriva a partir de la información
transmitida con cada séptimo bit una frecuencia de recepción ET.
Esta frecuencia de recepción ET sincroniza la frecuencia interna IT;
esto se indica en el diagrama de bloques mediante la denominación
ET-IT.
Durante una transmisión de datos d a modo de
ráfagas (bursts) o bien de un paquete de datos d se averigua en el
correspondiente receptor E el comienzo de los datos d o bien del
paquete de datos d y los datos d allí contenidos se exploran con la
velocidad de impulsos IT interna del receptor E, recibiéndose de
esta manera correctamente en relación con los impulsos. Los datos d'
recibidos correctamente en relación con los impulsos se retransmiten
a continuación para su transmisión a través del canal de transmisión
TC. Durante la recepción de los datos d a modo de ráfagas, no se
sincronizan los impulsos de recepción ET frente a los impulsos
internos IT. Puesto que el margen de tiempo para la recepción de los
datos d a modo de ráfagas hasta la transmisión de los
idle-flags es pequeña (aprox. 50 a 150 bits), se
mantiene aproximadamente la sincronización durante la transmisión
del idle-flag if. Para una velocidad de transmisión
de 64 kbits/s se presenta una desviación de impulsos máxima de
aprox. 280 ppm, teniendo en cuenta la especificación SISA del
procedimiento de transmisión HDLC.
El procedimiento antes descrito es adecuado para
una transmisión de datos d orientados a HDLC, en el que se presentan
reducidas diferencias de impulsos
-es decir, no superiores a una desviación de impulsos de un bit- entre el sistema de impulsos de recepción ET y el de impulsos internos IT. Si ha de contarse con mayores diferencias de impulsos, ha de preverse para la memorización intermedia de los datos transmitidos d en el receptor E, una memoria tampón PS en el mismo (indicado en el diagrama de bloques mediante un rectángulo dibujado con línea discontinua denominado PS). Aquí se utiliza el impulso de bit de recepción BT derivado de los datos d recibidos en el receptor E para inscribir los datos d en la memoria tampón
(buffer) PS. Cuando la memoria tampón PS está llena con datos d aproximadamente hasta la mitad, se leen de salida con la frecuencia de los impulsos de bits interna los datos d memorizados transitoriamente en la memoria tampón PS, comenzando con el primer bit leído de entrada y se retransmiten al equipo de comunicaciones KE o bien al canal de transmisión TC. El tamaño de la memoria tampón PS depende de la máxima desviación de los impulsos IT, ET y de la máxima cantidad de bits de una ráfaga, es decir, ha de dimensionarse en función de estos dos parámetros.
-es decir, no superiores a una desviación de impulsos de un bit- entre el sistema de impulsos de recepción ET y el de impulsos internos IT. Si ha de contarse con mayores diferencias de impulsos, ha de preverse para la memorización intermedia de los datos transmitidos d en el receptor E, una memoria tampón PS en el mismo (indicado en el diagrama de bloques mediante un rectángulo dibujado con línea discontinua denominado PS). Aquí se utiliza el impulso de bit de recepción BT derivado de los datos d recibidos en el receptor E para inscribir los datos d en la memoria tampón
(buffer) PS. Cuando la memoria tampón PS está llena con datos d aproximadamente hasta la mitad, se leen de salida con la frecuencia de los impulsos de bits interna los datos d memorizados transitoriamente en la memoria tampón PS, comenzando con el primer bit leído de entrada y se retransmiten al equipo de comunicaciones KE o bien al canal de transmisión TC. El tamaño de la memoria tampón PS depende de la máxima desviación de los impulsos IT, ET y de la máxima cantidad de bits de una ráfaga, es decir, ha de dimensionarse en función de estos dos parámetros.
La invención no queda limitada al ejemplo de
ejecución, sino que puede utilizarse en todos los equipos de
comunicaciones a los que está conectado un canal de transmisión, es
decir, un equipo de transmisión o un tramo de transmisión y se
transmiten mediante los datos d orientados a HDLC, a modo de
ráfagas.
Claims (4)
1. Procedimiento para insertar datos (d)
orientados a HDLC a modo de ráfagas (bursts) en un canal de
transmisión (TC) transparente, no estando sincronizados los impulsos
(ET) de los datos orientados a HDLC (ET) con los del canal de
transmisión (TC),
en el que, antes de la inserción de
los datos a modo de ráfagas orientados a HDLC, en el canal de
transmisión (TC) transparente, se averigua el comienzo de los datos
(d) orientados a HDLC y se exploran los siguientes datos con la
velocidad de impulsos (IT) del canal de transmisión
(TC),
caracterizado porque al
averiguar el comienzo de los datos (d) orientados a HDLC a modo de
ráfagas, éstos se memorizan continuamente con su velocidad de
impulsos, en una memoria tampón (PS) que presente una anchura de
bits predeterminada y porque los datos (d) orientados a HDLC a modo
de ráfagas se leen de salida continuamente con la velocidad de
impulsos (IT) del canal de transmisión
(TC).
2. Procedimiento según la reivindicación 1,
caracterizado porque entre
los datos (d) orientados a HDLC a modo de ráfagas se insertan
continuamente indicadores libres (idle-flags) (if),
porque se realiza una sincronización de los impulsos (ET, IT) con
ayuda de los idle-flags (if) y porque, al insertar
los datos (d) a modo de ráfagas, se utiliza la sincronización de los
impulsos (ET, IT) realizada durante los idle-flags
(if).
3. Procedimiento según la reivindicación 1 ó
2,
caracterizado porque se
comienza con la lectura de salida de los datos (d) memorizados
orientados a HDLC a modo de ráfagas cuando la memoria tampón (PS)
está llena aproximadamente hasta la
mitad.
4. Procedimiento según la reivindicación 2 ó
3,
caracterizado porque el
tamaño de la memoria tampón (PS) está adecuado a las diferencias de
fase que se presentan entre ambos impulsos (ET,
IT).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19924573 | 1999-05-28 | ||
| DE19924573A DE19924573A1 (de) | 1999-05-28 | 1999-05-28 | Verfahren zum Übermitteln von HDLC-orientierten, burstartigen Daten über einen Übertragungskanal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2249276T3 true ES2249276T3 (es) | 2006-04-01 |
Family
ID=7909531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00943602T Expired - Lifetime ES2249276T3 (es) | 1999-05-28 | 2000-05-15 | Procedimiento para transmitir datos orientados a hdlc, a modo de rafaga (burst) a trves de un canal de transmision. |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1181789B1 (es) |
| AT (1) | ATE312440T1 (es) |
| DE (2) | DE19924573A1 (es) |
| ES (1) | ES2249276T3 (es) |
| WO (1) | WO2000074285A1 (es) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2737367B1 (fr) * | 1995-07-28 | 1997-10-17 | Thomson Multimedia Sa | Procede et dispositif de synchronisation d'horloges d'encodeurs et decodeurs numeriques |
-
1999
- 1999-05-28 DE DE19924573A patent/DE19924573A1/de not_active Withdrawn
-
2000
- 2000-05-15 EP EP00943602A patent/EP1181789B1/de not_active Expired - Lifetime
- 2000-05-15 ES ES00943602T patent/ES2249276T3/es not_active Expired - Lifetime
- 2000-05-15 WO PCT/DE2000/001535 patent/WO2000074285A1/de not_active Ceased
- 2000-05-15 DE DE50011825T patent/DE50011825D1/de not_active Expired - Fee Related
- 2000-05-15 AT AT00943602T patent/ATE312440T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000074285A1 (de) | 2000-12-07 |
| DE50011825D1 (de) | 2006-01-12 |
| ATE312440T1 (de) | 2005-12-15 |
| EP1181789A1 (de) | 2002-02-27 |
| DE19924573A1 (de) | 2000-12-07 |
| EP1181789B1 (de) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5161194A (en) | Satellite communications system operating in asynchronous mode for central-to-terminal station transmission | |
| US5452306A (en) | Out-of-band embedded overhead architecture for a transmission network | |
| CA1130008A (en) | Method and apparatus for error control in asynchronous communications | |
| US8934890B2 (en) | Transmission of data bursts on a constant data rate channel | |
| EP0540452A1 (en) | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel | |
| US4606023A (en) | Guard time elimination in a time-division multiplexed, active star-coupled, half-duplex mode, synchronous communications network | |
| KR940002195B1 (ko) | 데이타 송수신 시스템 | |
| JPH0666740B2 (ja) | 一点対多点間通信方法 | |
| US5003599A (en) | In-band framing method and apparatus | |
| CN107078803B (zh) | 远程通信系统中的静态延迟补偿 | |
| NO167349B (no) | Kommunikasjons-system. | |
| AU623207B2 (en) | System for transmitting hdlc frames on a pcm type link using a single hdlc circuit and a transposition buffer memory | |
| US7362779B1 (en) | Transmission of data frames as a plurality of subframes over a plurality of channels | |
| US20030091039A1 (en) | Modification of bus protocol packet for serial data synchronization | |
| JP2000224199A (ja) | 時分割多重バス同期化信号コンセントレ―タとデ―タ伝送システム及びその方法 | |
| JPH05219005A (ja) | デジタルネットワーク用可変データ速度チャンネル | |
| US6959015B1 (en) | Method and apparatus for aligning multiple data streams and matching transmission rates of multiple data channels | |
| NO306138B1 (no) | Sentralstasjon for et passivt optisk nettverksystem | |
| US8711889B2 (en) | Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer | |
| US7340023B1 (en) | Auto baud system and method and single pin communication interface | |
| ES2249276T3 (es) | Procedimiento para transmitir datos orientados a hdlc, a modo de rafaga (burst) a trves de un canal de transmision. | |
| RU96117584A (ru) | Способ синхронизации пакетов данных | |
| US6490294B1 (en) | Apparatus and method for interconnecting isochronous systems over packet-switched networks | |
| GB2066024A (en) | Multiplexed line signalling | |
| JPS63209336A (ja) | 時分割多重パケツト通信方式 |