ES2275847T3 - Metodo y sistema para asignar bits con codificacion de convolucion a simbolos antes de la modulacion. - Google Patents
Metodo y sistema para asignar bits con codificacion de convolucion a simbolos antes de la modulacion. Download PDFInfo
- Publication number
- ES2275847T3 ES2275847T3 ES02711120T ES02711120T ES2275847T3 ES 2275847 T3 ES2275847 T3 ES 2275847T3 ES 02711120 T ES02711120 T ES 02711120T ES 02711120 T ES02711120 T ES 02711120T ES 2275847 T3 ES2275847 T3 ES 2275847T3
- Authority
- ES
- Spain
- Prior art keywords
- bits
- bit
- sequence
- symbols
- correspondence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000035945 sensitivity Effects 0.000 claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 238000013507 mapping Methods 0.000 claims abstract description 7
- 230000004044 response Effects 0.000 claims abstract description 7
- 238000005553 drilling Methods 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 230000001755 vocal effect Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
Método para codificar una secuencia de bits para transmisión a través de un canal de transmisión como símbolos constituidos por una pluralidad de bits, teniendo algunas de posiciones de bits de los símbolos una tasa de error binario mayor que otras posiciones de bits, comprendiendo dicho método: proporcionar una pluralidad de secuencias de bits utilizando un codificador de convolución (31, 41), en respuesta a una secuencia de bits de entrada, estando definida cada secuencia de bits por un polinomio generador predeterminado con un nivel predeterminado de sensibilidad a la perforación; caracterizado por que el establecimiento de correspondencia de los bits de cada secuencia de bits con posiciones de símbolos se basa en el nivel de sensibilidad a la perforación del polinomio generador que define la secuencia de bits, donde para el establecimiento de correspondencia de los bits con posiciones de símbolos, los bits de los polinomios generadores con menor sensibilidad a la perforación se asignana posiciones de bits con una tasa de error binario mayor, de modo que los bits del polinomio generador con mayor sensibilidad se asignan a posiciones de bits con tasa de error binario menor, y los bits del polinomio generador con menor sensibilidad a la perforación se asignan a posiciones de bits con tasa de error binario mayor, maximizando de ese modo la capacidad de protección contra error del código de convolución.
Description
Método y sistema para asignar bits con
codificación de convolución a símbolos antes de la modulación.
La presente invención se refiere a las
telecomunicaciones celulares, y más en particular a la codificación
de canal para parámetros vocales basados en códigos de
convolución.
En un sistema celular moderno, se utilizan
algunos esquemas de modulación para transmitir varios bits
simultáneamente, es decir, como un solo símbolo, como por ejemplo,
en la modulación 8-PSK que se anticipa que será
utilizada en la EDGE de próxima aparición, es decir, Tasaes de Datos
Mejoradas para la Evolución del Sistema Global para Comunicaciones
Móviles (GSM). La utilización de tales esquemas de modulación
resulta normalmente en diferentes probabilidades de error para los
diversos bits de un símbolo. Por ejemplo, en caso de modulación
8-PSK diseñada para EDGE, hay tres bits transmitidos
por cada símbolo (ver ETSI (Instituto Europeo de Normas de
Telecomunicaciones) especificación GSM 05.04, sección 3.2,
explicando que los bits de modulación están en correspondencia de
Gray en grupos de tres con símbolos 8PSK) y la tasa de error binario
(BER) para uno de los bits es aproximadamente el doble en
comparación con la BER para cada uno de los dos bits restantes. Por
el contrario, el GSM utiliza actualmente el llamado esquema de
modulación GMSK (modulación de desplazamiento mínimo gaussiano)
donde sólo se transmite un bit por símbolo y, por lo tanto, la BER
es la misma para cada uno de los bits recibidos. Un
codificador-decodificador (codec) óptimo para un
sistema que transmite varios bits por símbolo debe tener en cuenta
la BER desigual en multi-bit por esquemas de
modulación de símbolos debido a la codificación de corrección de
error por adelantado, implicando codificación convolucional, los
bits del tren de bits codificados convolucionalmente incluso no
tienen capacidad de recuperación de errores, es decir, los errores
en algunos bits son más críticos que los errores que ocurren para
otros bits.
Debe ponerse atención especial al diseñar un
intercalador adecuado para el
codificador-decodificador de dicho sistema.
Principalmente hay dos tipos de diseño de intercalado: un diseño de
intercalado de bits y un diseño de intercalado de símbolos. Un
intercalador de símbolos intercala símbolos, manteniendo juntos los
bits pertenecientes a cada símbolo, mientras que un intercalador de
bits intercala una secuencia entera de bits en base
bit-a-bit.
Si se utiliza un diseño de intercalado de
símbolos, los bits codificados tendrían que ser procesados de
acuerdo a algunos algoritmos, antes del intercalador con el fin de
mejorar el rendimiento de la protección contra error, controlando la
asignación de los bits a símbolos. Por otro lado, si se utiliza un
diseño de intercalado de bits, tendría que utilizarse de nuevo el
mismo algoritmo o uno similar, pero actuaría sobre los bits después
del intercalador.
En sistemas de la técnica anterior, una
secuencia de bits posiblemente perforados y codificados
convolucionalmente (una secuencia de bits donde algunos de los bits,
llamados los bits perforados, han sido eliminados) es intercalada
antes de la modulación, como se muestra en las figuras 1 y 2. La
operación de intercalado es vital cuando se utilizan códigos de
convolución, debido a que tales códigos están diseñados para hacer
frente bien a errores aleatorios pero su rendimiento disminuye
dramáticamente cuando los errores son en ráfaga (y si no se utiliza
el intercalado).
El intercalado asegura que bits consecutivos no
se envíen en la misma ráfaga radioeléctrica y también que los bits
adyacentes en la secuencia codificada convolucionalmente sean
separados lo máximo dentro de la ráfaga antes de la transmisión (ver
especificación ETSI GSM 05.03). De ese modo, el intercalado tiende a
asegurar que los errores que ocurren en un canal de transmisión
serán distribuidos de forma tan uniforme como sea posible sobre cada
trama vocal completa codificada, es decir, los errores parecerán
estar distribuidos aleatoriamente, no en ráfagas. El intercalado es
una forma muy común y poderosa de mejorar el rendimiento de la
protección contra error debido a que la mayoría de los códigos se
diseñan para ser robustos frente a errores distribuidos
aleatoriamente, no a errores en ráfagas.
De acuerdo con la técnica anterior, no obstante,
normalmente se utiliza el mismo tipo de intercalado
independientemente del esquema de modulación. Pero cuando se
utilizan esquemas de modulación donde la probabilidad de error para
cada bit dentro de un símbolo no es uniforme, el procedimiento de
intercalado debe adaptarse para tener en cuenta la tasa de error
binario desigual.
La patente
US-A-5909454 se refiere a
aplicaciones de tasas intermedias de códigos de convolución
perforados para modulación reticular 8psk a través de canales por
satélite. De acuerdo con
US-A-5909454 se proporciona un
método para codificar convolucionalmente datos digitales con un
código de convolución a 5/8 de tasa. El código a 5/8 de tasa se
obtiene perforando un código de convolución a ½ de tasa en base a
generadores octal, utilizando una correspondencia de
perforación.
El documento
WO-A-99/17509 describe el
establecimiento de correspondencia de símbolos para modulaciones
codificadas. En WO-A-99/17509 se
describe que pueden utilizarse diferentes generadores de códigos
para proporcionar diferentes trenes de bits codificados a partir de
diferentes trenes de entrada, y un trazador
bits-a-símbolos que establezca
correspondencia de los bits de los diferentes trenes de bits
codificados para formar símbolos. Los símbolos son intercalados
antes de la transmisión. Las correspondencias
bits-a-símbolos pueden conseguir
diferentes niveles de protección contra error para diferentes clases
de información y optimizar simultáneamente el rendimiento de las
diferentes clases.
Una situación en la que la necesidad de tener en
cuenta la tasa de error binario desigual resulta relevante, se
encuentra en un sistema que utiliza modulación 8-PSK
(o cualquier esquema de modulación de niveles múltiples).
Cuando se utiliza un esquema de modulación que
transmite N bits por símbolo, obviamente los símbolos
N-bit deben ser construidos a partir de la secuencia
de bits antes de la modulación. Para hacer esto, se utiliza la muy
bien conocida conversión serie-paralelo
N-bit. Como se ilustra en las figuras 1 y 2, un
módulo 13 que realiza la conversión serie-paralelo
N-bit se sitúa antes del intercalador si se utiliza
un intercalador de símbolos 14 (figura 1), y después del
intercalador si se utiliza un intercalador de bits 24 (figura 2). La
solución de la técnica anterior en la que la conversión se realiza
después del intercalador de bits se describe en la especificación
ETSI GSM 05.03 (la cual establece en las secciones 3.11 a 3.13, la
codificación de canal para canales de datos ECSD, es decir, servicio
de datos en modo circuito a tasa mejorada, una versión EDGE de HSCSD
(datos con conmutación de circuitos a alta tasa) en la que ECSD es
HSCSD con modulación GMSK cambiada a modulación 8PSK).
La figura 5 ilustra el funcionamiento de un
sistema de la técnica anterior en el que se utiliza un intercalador
de símbolos y la conversión serie-paralelo se
localiza después del intercalador (como en la figura 1).
En el ejemplo ilustrado en la figura 5, se
utiliza un código de convolución perforado a 1/3 de tasa con
modulación 8-PSK (3 bits/símbolo). No se toman
acciones especiales para controlar la asignación de bits perforados
y codificados convolucionalmente en símbolos de tres bits. Los
símbolos construidos se envían al intercalador de símbolos, el cual
puede basarse en un intercalador de bits diagonal de bloques (como
se establece, por ejemplo, en GSM 05.03), modificado para intercalar
símbolos en vez de bits individuales.
Si se utiliza un intercalador de símbolos en un
sistema, la técnica anterior, se garantiza un intercalado óptimo a
nivel de símbolos, pero no a nivel de bits, como puede verse en la
figura 5, donde se transmiten bits consecutivos de un módulo de
perforación en el mismo símbolo. Tal sistema induce a más errores en
ráfaga para estados de decodificación del código de convolución y,
por lo tanto, disminuye el rendimiento de la protección contra error
del código. Tal problema no sucede cuando se utiliza un intercalador
de bits.
La principal el carácter no óptimo de la técnica
anterior se refiere al hecho de no controlar la asignación de los
bits codificados desde un polinomio generador dado a una posición
dada dentro de un símbolo (si las diferentes posiciones de bits
dentro del símbolo tienen diferentes probabilidades de error, como
resulta normalmente cierto). Este problema se describe en detalle
más adelante.
Un codificador de convolución, el cual se
realiza normalmente como un registro de desplazamiento, puede ser
descrito completamente mediante un diagrama de conexión, tal como el
diagrama de conexión 110 de la figura 1A para un codificador a tasa
R= 1/2 (2 bits de salida por cada bit de entrada), mostrando tres
elementos de retardo 111a 111b 111c, y dos sumadores 112 114. La
tasa de código R es, en general, escrita como k/n indicando que el
codificador establece correspondencia de una k-tupla
con una n-tupla. Es posible describir un codificador
más concisamente que proporcionando un diagrama de conexión. Puede
darse una especificación más concisa estableciendo los valores de n,
k, y la llamada longitud de restricción K (definida en diferentes
formas, como el número de k-tuplas que afecta a la
formación de cada n-tupla durante la codificación).
Para el codificador de la figura 1A, n=2, k=1, y K=3. Otra forma es
proporcionar las conexiones del sumador en forma de vectores o
polinomios generadores. Por ejemplo, el código a tasa 1/2 de la
figura 1A tiene los vectores generadores g_{1}=111 y g_{2}=101,
o de forma equivalente, los polinomios generadores
g_{1}(x)=x^{2}+x+1 y g_{2}(x)=x^{2}+1, donde x
es el retardo. (x implica un retardo de una muestra, x^{2} implica
un retardo de dos muestras, y así sucesivamente).
En el ejemplo del codificador ilustrado en la
figura 5, la tasa de código del código de convolución a 1/3 coincide
perfectamente con el número de los bits enviados en un símbolo, a
saber tres, permitiendo la asignación de todos los bits de un
polinomio generador a una determinada posición dentro de cada
símbolo transmitido y, específicamente, asignando los bits de salida
de ciertos polinomios a posiciones de bits fuertes y asignando los
bits de salida de otros polinomios a posiciones de bits débiles. (En
la modulación 8-PSK, un bit de cada tres bits de
cada símbolo tiene dos veces la tasa de error binario que los otros
dos bits. El bit con la tasa de error binario mayor es llamado el
bit débil, y los otros dos son llamados bits fuertes). No obstante,
si se hace cualquier perforación después de la codificación
convolucional (como se muestra en la figura 5 y también en todos los
codificador-decodificadores de canal de la técnica
actual para codificación vocal), la asignación de los bits de salida
de los polinomios del codificador deben ser hechas utilizando un
algoritmo más avanzado. Puede verse que al comienzo de la
asignación, los bits de los polinomios A y B se asignan a posiciones
de bits fuertes, mientras que los bits del polinomio C se asignan a
posiciones de bits débiles. No obstante, debido a la perforación,
algunos bits de los polinomios A y B son posteriormente asignados a
posiciones de bits débiles, que no es lo que se busca. Las
asignaciones no intencionadas reducen el rendimiento de la
corrección de error del código, debido a que los polinomios A y B en
este ejemplo son más que responden a los errores en el canal de
transmisión. Si un polinomio es sensible se sabe llevando a cabo
extensas simulaciones. (Se indica que el mismo problema aparece
también cuando la tasa del código de convolución no coincide con el
número de bits a transmitir como símbolo).
Lo que se necesita es un algoritmo, en el caso
de los codificadores convolucionales que transmiten múltiples bits
por símbolo, para asignar la salida de bits independientemente para
cada polinomio de tal codificador en las diferentes posiciones
dentro de un símbolo transmitido, un algoritmo que tenga en cuenta
las diferentes probabilidades de error de los diferentes bits de un
símbolo proporcionado por dicho codificador, para mejorar el
rendimiento de la protección contra error del codificador.
De forma adecuada, en un primer aspecto de la
invención, se proporciona un método para codificar una secuencia de
bits para transmisión a través de un canal de transmisión como
símbolos constituidos por una pluralidad de bits, teniendo algunas
de las posiciones de bits de los símbolos una tasa de error binario
mayor que otras posiciones de bits, incluyendo el método:
proporcionar una pluralidad de secuencias de bits utilizando un
codificador de convolución, en respuesta a una secuencia de bits de
entrada, estando definida cada secuencia de bits por un polinomio
generador predeterminado con un nivel predeterminado de sensibilidad
a la perforación. El método se caracteriza principalmente por
establecer correspondencia de los bits de cada secuencia de bits con
posiciones de símbolos a partir del nivel de sensibilidad a la
perforación del polinomio generador que define la secuencia de
bits,
donde en el establecimiento de correspondencia
de los bits con posiciones de símbolos, los bits de los polinomios
generadores con menor sensibilidad a la perforación, se asignan a
posiciones de bits con una tasa de error binario mayor, de modo que
los bits del polinomio generador con mayor sensibilidad a la
perforación se asignan a posiciones de bits con tasa de error
binario menor, y los bits del polinomio generador con menor
sensibilidad a la perforación se asignan a posiciones de bits con
tasa de error binario mayor, maximizando de ese modo la capacidad de
protección contra error del código de convolución.
De acuerdo con el primer aspecto de la
invención, el método también puede incluir intercalado. Además, el
intercalado puede ser intercalado de bits y el proporcionar una
correlación puede realizarse después del intercalado de bits.
Alternativamente, el intercalado puede ser intercalado de símbolos,
y el proporcionar una correlación puede realizarse antes del
intercalado de símbolos.
También de acuerdo con el primer aspecto de la
invención, al proporcionar una pluralidad de secuencias de bits
utilizando un codificador de convolución, al menos una de las
secuencias de bits pueden ser perforada después de utilizar el
codificador de convolución, con el fin de proveer la, al menos una,
secuencia de bits a un canal de transmisión. Además, la cuantía de
perforación de cada secuencia puede depender del nivel de
sensibilidad del polinomio que define la secuencia.
También de acuerdo con el primer aspecto de la
invención, al proporcionar una pluralidad de secuencias de bits
utilizando un codificador de convolución, al menos una de las
secuencias de bits puede ser perforada después de utilizar el
codificador de convolución con el fin de proveer la, al menos una,
secuencia de bits a un canal de transmisión, y la cuantía de
perforación de cada secuencia puede depender del nivel de
sensibilidad del polinomio que define la secuencia. Además, el
método también puede incluir intercalado. Además adicionalmente, el
intercalado puede ser intercalado de bits y el proporcionar una
correlación puede realizarse después del intercalado de bits.
Alternativamente, el intercalado puede ser intercalado de símbolos,
y el proporcionar una correlación puede realizarse antes del
intercalado de símbolos.
En un segundo aspecto de la invención, se
proporciona un método para decodificar una secuencia de bits
codificados para transmisión a través de un canal de transmisión
como símbolos constituidos por una pluralidad de bits, teniendo
algunas de las posiciones de bit de los símbolos una tasa de error
binario mayor que otras posiciones de bits, incluyendo el método
operaciones que son inversas a las operaciones realizadas en la
codificación de una secuencia de bits de acuerdo con el primer
aspecto de la invención, e incluyendo en particular: sensibilidad a
los símbolos recibidos, anulando la correspondencia de los símbolos
con una pluralidad de secuencias de bits, estando definida cada
secuencia de bits por un polinomio generador predeterminado con un
nivel predeterminado de sensibilidad a la perforación. El método se
caracteriza principalmente porque el método además comprende
sensibilidad a la pluralidad de secuencias de bits, proporcionando
bits de salida que utilizan un decodificador de convolución,
donde la anulación de la correspondencia se basa
en el nivel de sensibilidad de un polinomio generador que define
una correspondiente de las secuencias de bits, en la que en el
establecimiento de correspondencia de los bits con posiciones de
símbolos, los bits de los polinomios generadores con menor
sensibilidad a la perforación se asignan a posiciones de bits con
una tasa de error binario mayor, de modo que los bits del polinomio
generador con mayor sensibilidad a la perforación se asignan a
posiciones de bits con tasa de error binario menor, y los bits del
polinomio generador con menor sensibilidad a la perforación se
asignan a posiciones de bits con tasa de error binario mayor,
maximizando de ese modo la capacidad de protección contra error del
código de convolución.
En un tercer aspecto de la invención, se
proporciona un aparato transmisor para codificar una secuencia de
bits para transmisión a través de un canal de transmisión como
símbolos constituidos por una pluralidad de bits, teniendo algunas
de las posiciones de bits de los símbolos una tasa de error binario
mayor que otras posiciones de bits, incluyendo el aparato medios
para proporcionar una pluralidad de secuencias de bits utilizando
un codificador de convolución, en respuesta a una secuencia de bits
de entrada, estando definida cada secuencia de bits por un
polinomio generador predeterminado con un nivel predeterminado de
sensibilidad a la perforación. El aparato se caracteriza
principalmente porque el aparato comprende además medios para
establecer correspondencia de los bits de cada secuencia de bits
con posiciones de símbolos a partir del nivel de sensibilidad a la
perforación del polinomio generador que define la secuencia de
bits,
donde dichos medios para establecer
correspondencia están adaptados para asignar los bits de los
polinomios generadores con menor sensibilidad a la perforación a
posiciones de bits con una tasa de error binario mayor, de modo que
los bits del polinomio generador con mayor sensibilidad a la
perforación se asignan a posiciones de bits con tasa de error
binario menor, y para asignar los bits del polinomio generador con
menor sensibilidad a la perforación a posiciones de bits con tasa
de error binario mayor, maximizando de ese modo la capacidad de
protección contra error del código de convolución.
De acuerdo con el tercer aspecto de la
invención, el aparato transmisor también puede incluir medios para
intercalado. Además, los medios para intercalado pueden realizar
intercalado de bits y los medios para establecer correspondencia
pueden estar operativos después de los medios para intercalado.
Alternativamente, los medios para intercalado pueden realizar
intercalado de símbolos, y los medios para proporcionar una
correspondencia pueden estar operativos antes de los medios para
intercalado. También adicionalmente, los medios para proporcionar
una pluralidad de secuencias de bits utilizando un codificador de
convolución pueden incluir, después del codificador de convolución,
medios para perforar al menos una de las secuencias de bits con el
fin de proveer la, al menos una, secuencia de bits a un canal de
transmisión, y los medios para perforar pueden proporcionar la
perforación de cada secuencia en una cuantía que depende del nivel
de sensibilidad del polinomio que define la secuencia.
También de acuerdo con el tercer aspecto de la
invención, los medios para proporcionar una pluralidad de secuencias
de bits utilizando un codificador de convolución puede incluir,
después del codificador de convolución, medios para perforar al
menos una de las secuencias de bits con el fin de proveer la, al
menos una, secuencia de bits a un canal de transmisión. Además, el
aparato transmisor también puede incluir medios para intercalado.
Aún más, los medios para intercalado pueden realizar intercalado de
bits, y los medios para proporcionar una correspondencia pueden
estar operativos después de los medios para intercalado.
Alternativamente, los medios para intercalado pueden realizar
intercalado de símbolos, y los medios para proporcionar una
correspondencia pueden estar operativos antes de los medios para
intercalado. También adicionalmente, los medios para perforación
pueden proporcionar perforación de cada secuencia en una cuantía que
depende del nivel de sensibilidad del polinomio que define la
secuencia.
En un cuarto aspecto de la invención, se
proporciona un aparato receptor para decodificar una secuencia de
bits codificados para transmisión a través de un canal de
transmisión como símbolos que constituidos por una pluralidad de
bits, teniendo algunas de las posiciones de bits de los símbolos una
tasa de error binario mayor que otras posiciones de bits,
incluyendo el aparato medios para realizar a la inversa las
operaciones realizadas al codificar una secuencia de bits de
acuerdo al primer o tercer aspectos de la invención y, en
particular, incluyendo: medios, que responden a los símbolos
recibidos, para anular la correspondencia de los símbolos con una
pluralidad de secuencias de bits, estando definida cada secuencia de
bits por un polinomio generador predeterminado con un nivel
predeterminado de sensibilidad a la perforación. El aparato se
caracteriza principalmente porque el aparato además comprende
medios, que responden a la pluralidad de secuencias de bits, para
proporcionar bits de salida que utilizan un decodificador de
convolución,
donde dichos medios (36, 45) para anular la
correspondencia están adaptados para realizar la anulación de la
correspondencia a partir del nivel de sensibilidad de un polinomio
generador que define una correspondiente de las secuencias de bits,
en que en el establecimiento de correspondencia de los bits con
posiciones de símbolos, los bits de los polinomios generadores con
menor sensibilidad a la perforación hayan sido asignados a
posiciones de bits con una tasa de error binario mayor, de modo que
los bits del polinomio generador con mayor sensibilidad a la
perforación han sido asignados a posiciones de bits con tasa de
error binario menor, y los bits del polinomio generador con menor
sensibilidad a la perforación hayan sido asignados a posiciones de
bits con tasa de error binario mayor, maximizando de ese modo la
capacidad de protección contra error del código de convolución.
De ese modo, cambiando el bloque (módulo)
serie-paralelo de un codificador a un bloque
funcional especial (llamado aquí un bloque de correspondencia), un
bloque que se sitúa antes del bloque de intercalado de símbolos de
un codificador de intercalado de símbolos, o después del bloque de
intercalado de bits de un codificador de intercalado de bits, la
asignación de bits de cada polinomio generador del codificador puede
controlarse de forma independiente. En el caso de un codificador
intercalador de símbolos, el bloque de correspondencia también
asigna bits secuenciales desde un bloque (módulo) de perforación a
diferentes símbolos para evitar aún más que errores de canal sean
distribuidos en forma de ráfaga en la entrada del decodificador de
convolución.
En principio, el bloque de correspondencia de la
invención podría combinarse con el bloque de intercalado de la
técnica anterior. Sin embargo, especialmente con
codificador-decodificadores de tasa múltiple (tales
como AMR-NB o AMR-WB, como se
establece en 3GPP26.090 y 3GPP26.190, respectivamente), resulta
ventajoso separar el bloque de correspondencia de la invención del
bloque de intercalado ya que entonces el intercalador puede ser
genérico (en que no se necesita especificar su función de forma
independiente para cada modo del codificador); entonces sólo la
operación de correspondencia difiere de modo a modo. No obstante, el
algoritmo de correspondencia también puede realizarse como un
algoritmo genérico, utilizando un modo de
codificador-decodificador como un parámetro de
entrada, y haciendo así posible el uso de un algoritmo de
correspondencia (genérico) que opera de modo diferente para
distintos modos de codificador-decodificador.
Por varias razones, la presente invención es más
práctica (más fácil de realizar, requiriendo menos memoria debido a
que utiliza menos tablas) para codificadores en los que se usa
intercalado de símbolos (y el bloque de correspondencia se sitúa
antes del bloque de intercalado) que para los codificadores en los
que se realiza intercalado de bits. Por un lado, en la práctica es
difícil mantener el rastro después del intercalado de bits de la
asignación de cada bit de salida de los diferentes polinomios,
haciendo el establecimiento de correspondencia después del
intercalado de bits un proceso complejo. Por otro lado, el
establecimiento de correspondencia puede realizarse utilizando
tablas de actualización, reduciendo la complejidad pero consumiendo
recursos; utilizar una tabla de actualización no siempre es factible
debido a que algunas veces se necesita una tabla bastante grande, y
algunas veces se necesitan varias tablas diferentes. Para un
codificador-decodificador de tasa múltiple, por
ejemplo, se necesita una tabla independiente para cada modo.
Por otro lado, un intercalador de símbolos puede
estar basado en un intercalador de bits correspondiente, si está
disponible, tal como un intercalador de bits utilizado en GSM donde
los canales GMSK (tasa completa/media tasa) han especificado
anteriormente dispositivo de intercalado de bits. (De acuerdo con la
invención esos mismos dispositivos de intercalado pueden también
utilizarse para codificador-decodificadores de
canal 8-PSK simplemente reorganizando los símbolos
en vez de sólo bits.) Si un intercalador de bits adecuado está
disponible, entonces el código para el intercalador de bits puede
estar adaptado para ser usado por el dispositivo de intercalado de
símbolos, y el uso de las tablas de actualización (tablas ROM)
también puede adaptarse.
Además, no se necesita optimización para el
diseño del intercalador de símbolos si se está usando un
intercalador de bits óptimo para el mismo sistema y el mismo canal
con un esquema de modulación diferente, como en el caso del GSM,
siendo cambiado GMSK a 8-PSK. La ventaja de no
necesitar optimización para el diseño del intercalador resulta muy
valiosa para realizaciones tales como EDGE, donde deben
proporcionarse los codificador-decodificadores de
canal para ambas modulaciones GMSK y 8-PSK.
Los anteriores y otros objetos, características
y ventajas de la invención se volverán evidentes a partir de una
consideración de la siguiente descripción detallada presentada en
relación con los dibujos adjuntos, en los cuales:
La figura 1 en un diagrama de bloques de un
codificador-decodificador de canal de la técnica
anterior que utiliza intercalador de símbolos;
La figura 1A es un esquema de un registro de
desplazamiento que realiza un codificador de convolución, de acuerdo
con la técnica anterior;
La figura 2 en un diagrama de bloques de un
codificador-decodificador de canal de la técnica
anterior que utiliza un intercalador de bits;
La figura 3 en un diagrama de bloques de un
codificador-decodificador de canal de acuerdo con la
invención, donde el módulo de conversión
paralelo-serie de la figura 1 es reemplazado con un
módulo de correspondencia antes del intercalador de símbolos;
La figura 4 en un diagrama de bloques de un
codificador-decodificador de canal de acuerdo con la
invención, donde el módulo de conversión
paralelo-serie de la figura 2 es reemplazado con un
módulo de correspondencia después del intercalador de bits;
La figura 5 ilustra un método de la técnica
anterior para asignar bits codificados convolucionalmente antes de
un intercalador de símbolos en un decodificador tal como se ilustra
en la figura 1, para un código de convolución a 1/3 de tasa; y
La figura 6 ilustra un método de acuerdo con la
invención para establecer correspondencia de bits codificados
convolucionalmente antes de un intercalador de símbolos en un
codificador-decodificador tal como el
codificador-decodificador ilustrado en la figura 3,
para un código de convolución a 1/3 de tasa.
Refiriéndonos ahora a las figuras 3 y 4, de
acuerdo con la invención, en un
codificador-decodificador de canal (300, 400)
utilizando modulación que transmite bits múltiples por símbolo donde
la probabilidad de error para cada bit dentro del símbolo no es la
misma, se realiza un establecimiento de correspondencia (33, 44) de
los bits codificados convolucionalmente (proporcionados por un
codificador de convolución (31, 41)) (después de cualquier
perforación requerida por un módulo de perforación (32, 42)) para
optimizar el rendimiento del
codificador-decodificador de canal; si el
codificador-decodificador de canal incluye un módulo
de intercalado de símbolos 34, como se muestra en la figura 3, el
establecimiento de correspondencia 33 de la invención se realiza
antes del intercalado; y si el
codificador-decodificador de canal incluye un módulo
de intercalado de bits 43, como se muestra en la figura 4, el
establecimiento de correspondencia 44 se realiza antes del
intercalado. El establecimiento de correspondencia 33, 44 de la
invención reemplaza el módulo de conversión
serie-paralelo 13 (figuras 1 y 2) de la técnica
anterior.
En la técnica anterior, los bits más débiles son
distribuidos de forma uniforme entre los bits más fuertes,
disminuyendo el rendimiento de la protección contra error del código
de convolución; la extensión de la disminución en la protección
contra error causada por distribuir de forma uniforme bits más
débiles entre bits más fuertes depende de qué polinomios se utilizan
en la codificación convolucional y cómo los bits de cada polinomio
se asignan a los símbolos. El efecto causado por los bits débiles
puede ser llamado perforación ligera, ya que los bits débiles
disminuyen la capacidad de protección contra error del código de
convolución en la misma forma que (intencional) la perforación
utilizando matrices de perforación, pero en menor extensión.
Cuando se optimiza un
codificador-decodificador de canal, las propiedades
de un conjunto seleccionado de polinomios se analizan normalmente de
forma muy cuidadosa. Tal análisis determina cómo debe hacerse la
posible perforación (es decir, qué polinomios perforar y cuales no
perforar, y si utilizar o no un código recursivo). (La perforación
se hace para hacer coincidir el número de bits codificados
convolucionalmente con el número de bits que pueden ser enviados
realmente, y el análisis tiene como objetivo determinar cómo hacer
la perforación para obtener la coincidencia requerida e incluso
disminuir el rendimiento de la protección contra error del código de
convolución tan poco como sea posible.
La codificación convolucional se realiza
normalmente con tasas en los que el numerador es la unidad, es
decir, por ejemplo, 1/2, de modo que para cada bit de entrada hay
dos bits de salida. Si el numerador es la unidad, no podemos obtener
directamente tases de codificación en las que el numerador sea
diferente a la unidad, tal como 2/3. Para hacer esto, ejecutamos una
tasa de codificación de 1/2 y perforamos algunos bits de
codificación de modo que alcance la tasa de codificación deseada).
También es muy importante descubrir qué polinomio es el más sensible
para la perforación (es decir, perforando su salida), cual es el
siguiente más sensible, y así sucesivamente. Normalmente el
procedimiento óptimo es perforar sólo la salida de los polinomios
menos sensibles o aquellos de los polinomios un poco más sensibles y
dejar los otros sin perforar. También, como regla general, las
salidas de los polinomios recursivos normalmente deben dejarse sin
perforar.
El rendimiento de la protección contra error de
un código de convolución se mejora mucho si la verdadera perforación
(o intensa) de los diferentes polinomios del código se controla
independientemente, es decir, si la perforación de cada polinomio se
optimiza en la etapa de diseño del
codificador-decodificador de canal
independientemente de los otros polinomios. De la misma forma,
controlando la llamada perforación ligera en una base polinomio a
polinomio mejora más el rendimiento de la protección contra error de
un código de convolución, pero no es proporcionado por la técnica
anterior, y el establecimiento de correspondencia de la presente
invención proporciona tal control.
Refiriéndonos ahora a las figuras 5 y 6, la
salida de un codificador de acuerdo con la técnica anterior (figura
5) se compara con la salida de un codificador de acuerdo con la
invención (figura 6). El codificador de la técnica anterior que
proporciona la salida indicada en la figura 5 es el ilustrado en la
figura 1 (es decir, el subsistema codificador 10), el cual realiza
intercalado de símbolos, y el codificador que proporciona la salida
indicada en la figura 6 es el codificador ilustrado en la figura 3
(es decir, el subsistema codificador 30). La diferencia entre el
funcionamiento de codificador ilustrado en la figura 5 y el de la
figura 6 es que el módulo de conversión
serie-paralelo del codificador de la técnica
anterior (figura 1) es reemplazado por un módulo de correspondencia
33 (en la figura 3) de acuerdo con la invención.
De acuerdo con la invención, las asignaciones de
salida de bits mediante diferentes polinomios a posiciones de bits
en el tren de salida se hacen de acuerdo con el orden con el que los
polinomios se determina que son importantes, es decir, se determina
que sean sensibles a (cualquier) perforación: el más sensible, el
más importante. En el ejemplo dado en la figura 5 y la figura 6, el
orden de importancia comenzando con el más importante se asume que
es A, B y C. Los bits del polinomio más importante se asignan a las
posiciones de bits más fuertes de cada símbolo. Cuando se asignan
todos los bits del polinomio más importante, la asignación continúa
con los bits del siguiente polinomio más importante, y así
sucesivamente, hasta que los bits del polinomio menos importante se
asignan a los bits más débiles de los símbolos.
De ese modo, de acuerdo con la invención, el
módulo de correspondencia 33 (figura 3) dispone que la secuencia de
salida del intercalador de símbolos 34 asigne todos los bits del
polinomio A a bits fuertes, es decir, todos los bits se asignan a
posiciones en los símbolos que son transmitidos que son menos
probable que tengan errores. Ni siquiera se realiza perforación
ligera para el polinomio A. (Se indica también que los bits
secuenciales del polinomio A se asignan a símbolos secuenciales,
debido a que un intercalador de símbolos diseñado adecuadamente
separa de forma máxima símbolos secuenciales, incluso algunas veces
transmitiendo símbolos secuenciales en ráfagas radioeléctricas
separadas, como se establece en GSM05.03.).
En el ejemplo de la figura 6, no se realiza
perforación de los polinomios más importantes (A y B), es decir, no
se asignan bits de estos polinomios a posiciones de bits débiles en
los símbolos a transmitir y, por lo tanto, el rendimiento de la
protección contra error del código de convolución especificado por
los polinomios generadores A, B y C se optimiza para el esquema de
modulación.
Refiriéndonos de nuevo a las figuras 3 y 4, la
invención también proporciona correspondencias inversas (36, 45) que
se corresponden a las correspondencias (33, 44). Las
correspondencias inversas (indicadas como módulos de anulación de
correspondencia (36, 45)) se realizan después del intercalado
inverso si se realiza el desintercalado de símbolos 35, y antes del
intercalado inverso si se realiza el desintercalado de bits 46. Al
recibir los símbolos transmitidos de acuerdo con la invención y
derivando de ellos los bits codificados y transmitidos como los
símbolos recibidos, un receptor incluiría no sólo las
correspondencias inversas (36, 45), sino también los módulos
inversos (37, 38, 47, 48) correspondiente a los módulos (31, 32, 41,
42) para codificar convolucionalmente (31, 41) y perforar (32, 42),
sino en el orden inverso en el cual estas operaciones se realizan en
el lado transmisor. (Cada operación en el lado receptor corresponde
a una operación correspondiente en el lado transmisor). La invención
puede realizarse en la estación móvil o en el lado de la red. En el
lado de la red, la invención normalmente sería realizada en la
estación base, con equipo que realiza el establecimiento de
correspondencia y la codificación de canal.
Claims (29)
1. Método para codificar una secuencia de bits
para transmisión a través de un canal de transmisión como símbolos
constituidos por una pluralidad de bits, teniendo algunas de
posiciones de bits de los símbolos una tasa de error binario mayor
que otras posiciones de bits, comprendiendo dicho método:
proporcionar una pluralidad de secuencias de
bits utilizando un codificador de convolución (31, 41), en respuesta
a una secuencia de bits de entrada, estando definida cada secuencia
de bits por un polinomio generador predeterminado con un nivel
predeterminado de sensibilidad a la perforación;
caracterizado porque
el establecimiento de correspondencia de los
bits de cada secuencia de bits con posiciones de símbolos se basa
en el nivel de sensibilidad a la perforación del polinomio generador
que define la secuencia de bits,
donde para el establecimiento de correspondencia
de los bits con posiciones de símbolos, los bits de los polinomios
generadores con menor sensibilidad a la perforación se asignan a
posiciones de bits con una tasa de error binario mayor, de modo que
los bits del polinomio generador con mayor sensibilidad se asignan a
posiciones de bits con tasa de error binario menor, y los bits del
polinomio generador con menor sensibilidad a la perforación se
asignan a posiciones de bits con tasa de error binario mayor,
maximizando de ese modo la capacidad de protección contra error del
código de convolución.
2. Método para decodificar una secuencia de bits
codificados para transmisión a través de un canal de transmisión
como símbolos constituidos por una pluralidad de bits, teniendo
algunas de las posiciones de bits de los símbolos una tasa de error
binario mayor que otras posiciones de bits, comprendiendo el
método:
a) en respuesta a los símbolos recibidos, anular
la correspondencia de los símbolos con una pluralidad de secuencias
de bits después de haber realizado la correspondencia de la
pluralidad de secuencias de bits con posiciones de símbolos,
estando definida cada secuencia de bits por un polinomio generador
predeterminado con un nivel predeterminado de sensibilidad a la
perforación;
caracterizado porque dicho método además
comprende
b) en respuesta a la pluralidad de secuencias de
bits, proporcionar bits de salida que utilizan un decodificador de
convolución (38, 48),
donde la anulación de la correspondencia se basa
en el nivel de sensibilidad de un polinomio generador que define
una respectiva de las secuencias de bits donde para el
establecimiento de correspondencia de bits con posiciones de
símbolos, los bits de los polinomios generadores con menor
sensibilidad a la perforación se asignan a posiciones de bits con
una tasa de error binario mayor, de modo que los bits del polinomio
generador con mayor sensibilidad a la perforación se asignan a
posiciones de bits con tasa de error binario menor, y los bits del
polinomio generador con menor sensibilidad a la perforación se
asignan a posiciones de bits con tasa de error binario mayor,
maximizando de ese modo la capacidad de protección contra error del
código de convolución.
3. Método según la reivindicación 2,
comprendiendo además desintercalado.
4. Método según la reivindicación 3, donde el
desintercalado (46) es desintercalado de bits, y donde la anulación
de la correspondencia se realiza antes del desintercalado de
bits.
5. Método según la reivindicación 3, donde el
desintercalado (35) es desintercalado de símbolos, y donde la
anulación de la correspondencia se realiza después del
desintercalado de símbolos.
6. Método según la reivindicación 1, donde, al
proporcionar una pluralidad de secuencias de bits utilizando un
codificador de convolución (31, 41), al menos una de las secuencias
de bits es perforada (32, 42) después de utilizar el codificador de
convolución (31, 41) con el fin de proveer la, al menos una,
secuencia de bits a un canal de transmisión.
7. Método según la reivindicación 2, donde, al
proporcionar bits de salida a partir de la pluralidad de secuencias
de bits, se insertan bits perforados (37, 47) en, al menos, una de
las secuencias de bits que utilizan el decodificador de convolución
(38, 48).
8. Método según las reivindicaciones 1 o 6, que
comprende además intercalado.
9. Método según la reivindicación 8, donde el
intercalado (43) es intercalado de bits, y donde el proporcionar el
establecimiento de correspondencia se realiza después del
intercalado de bits.
10. Método según la reivindicación 8, donde el
intercalado (34) es intercalado de símbolos, y donde el proporcionar
el establecimiento de correspondencia se realiza antes del
intercalado de símbolos.
11. Método según las reivindicaciones 6 o 8,
donde la cantidad de perforación (32, 42) de cada secuencia depende
del nivel de sensibilidad del polinomio que define la secuencia.
12. Aparato transmisor para codificar una
secuencia de bits para transmisión a través de un canal de
transmisión como símbolos constituidos por una pluralidad de bits,
teniendo algunas de las posiciones de bits de los símbolos una tasa
de error binario mayor que otras posiciones de bits, comprendiendo
el aparato:
medios (31, 32, 41, 42) para proporcionar una
pluralidad de secuencias de bits utilizando un codificador de
convolución (31, 41), en respuesta a una secuencia de bits de
entrada, estando definida cada secuencia de bits por un polinomio
generador predeterminado con un nivel predeterminado de sensibilidad
a la perforación;
caracterizado porque dicho aparato
comprende además
medios (33, 44) para establecer correspondencia
de los bits de cada secuencia de bits con posiciones de símbolos a
partir del nivel de sensibilidad a la perforación del polinomio
generador que define la secuencia de bits,
donde dichos medios para establecer
correspondencia están adaptados para asignar los bits de los
polinomios generadores con menor sensibilidad a la perforación a
posiciones de bits con una tasa de error binario mayor, de modo que
los bits del polinomio generador con mayor sensibilidad a la
perforación se asignan a posiciones de bits con tasa de error
binario menor, y para asignar los bits del polinomio generador con
menor sensibilidad a la perforación a posiciones de bits con tasa
de error binario mayor, maximizando de ese modo la capacidad de
protección contra error del código de convolución.
13. Aparato receptor para decodificar una
secuencia de bits codificados para transmisión a través de un canal
de transmisión como símbolos constituidos por una pluralidad de
bits, teniendo algunas de las posiciones de bit de los símbolos una
tasa de error binario mayor que otras posiciones de bits,
comprendiendo el aparato:
medios (36, 45), que responden a los símbolos
recibidos, para anular la correspondencia de los símbolos con una
pluralidad de secuencias de bits, estando definida cada secuencia de
bits por un polinomio generador predeterminado con un nivel
predeterminado de sensibilidad a la perforación;
caracterizado porque dicho aparato además
comprende
medios (37, 38, 47, 48), que responden a la
pluralidad de secuencias de bits, para proporcionar bits de salida
que utilizan un decodificador de convolución (38, 48),
donde dichos medios (36, 45) para anular la
correspondencia están adaptados para realizar la anulación de la
correspondencia a partir del nivel de sensibilidad de un polinomio
generador que define una correspondiente de las secuencias de bits,
donde para el establecimiento de correspondencia de los bits con
posiciones de símbolos, los bits de los polinomios generadores con
menor sensibilidad a la perforación se asignan a posiciones de bits
con una tasa de error binario mayor, de modo que los bits del
polinomio generador con mayor sensibilidad a la perforación se
asignan a posiciones de bits con tasa de error binario menor, y los
bits del polinomio generador con menor sensibilidad a la
perforación se asignan a posiciones de bits con tasa de error
binario mayor, maximizando de ese modo la capacidad de protección
contra error del código de convolución.
14. Aparato transmisor según la reivindicación
12, comprendiendo además medios (34, 43) para intercalado.
15. Aparato receptor según la reivindicación 13,
comprendiendo además medios (35, 46) para desintercalado.
16. Aparato transmisor según la reivindicación
14, donde los medios (43) para intercalado realizan intercalado de
bits, y donde los medios (44) para establecer correspondencia se
encuentran operativos después de los medios (43) para
intercalado.
17. Aparato receptor según la reivindicación 15,
donde los medios (46) para desintercalado es desintercalado de
bits, y donde los medios (45) para anular la correspondencia actúan
antes del desintercalado de bits.
18. Aparato transmisor según la reivindicación
14, donde los medios (34) para intercalado realizan intercalado de
símbolos, y donde los medios (33) para proporcionar una
correspondencia se encuentran operativos antes de los medios (34)
para intercalado.
19. Aparato receptor según la reivindicación 15,
donde los medios (35) para desintercalado realizan desintercalado
de símbolos, y donde los medios (36) para anular la correspondencia
se encuentran operativos después de los medios (35) para
desintercalado.
20. Aparato transmisor según la reivindicación
14, donde, los medios (31, 32, 41, 42) para proporcionar una
pluralidad de secuencias de bits utilizando un codificador de
convolución (31, 41), incluyen, después del codificador de
convolución (31, 41), medios (32, 42) para perforar, al menos, una
de las secuencias de bits, con el fin de proveer la, al menos una,
secuencia de bits a un canal de transmisión.
21. Aparato transmisor según la reivindicación
20, donde los medios para perforar (32, 42) proporcionan la
perforación de cada secuencia en una cuantía que depende del nivel
de sensibilidad del polinomio que define la secuencia.
22. Aparato transmisor según la reivindicación
12, donde los medios (31, 32, 41, 42) para proporcionar una
pluralidad de secuencias de bits utilizando un codificador de
convolución (31, 41), incluyen, después del codificador de
convolución (31, 41), medios (32, 42) para perforar, al menos, una
de las secuencias de bits, con el fin de proveer la, al menos una,
secuencia de bits a un canal de transmisión.
23. Aparato receptor según la reivindicación 13,
donde los medios (37, 38, 47, 48) para proporcionar bits de salida
utilizando un decodificador de convolución (38, 48), incluyen,
medios (37, 47) para insertar bits en, al menos, una secuencia de
bits en un canal de transmisión.
24. Aparato transmisor según la reivindicación
22, comprendiendo además medios (34, 43) para intercalado.
25. Aparato transmisor según la reivindicación
24, donde los medios (43) para intercalado realizan intercalado de
bits, y donde los medios (44) para proporcionar una correspondencia
se encuentran operativos antes de los medios (43) para
intercalado.
26. Aparato transmisor según la reivindicación
24, donde los medios (34) para intercalado realizan intercalado de
símbolos, y donde los medios (33) para proporcionar una
correspondencia se encuentran operativos antes de los medios (34)
para intercalado.
27. Aparato transmisor según la reivindicación
22, donde los medios para perforar (32, 42) proporcionan la
perforación de cada secuencia en una cuantía que depende del nivel
de sensibilidad del polinomio que define la secuencia.
28. Sistema para comunicación inalámbrica, que
comprende una estación base y una estación móvil, donde la estación
base o la estación móvil incluyen un aparato transmisor según la
reivindicación 12.
29. Sistema para comunicación inalámbrica, que
comprende una estación base y una estación móvil, donde la estación
base o la estación móvil incluyen un aparato receptor según la
reivindicación 13.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26025801P | 2001-01-08 | 2001-01-08 | |
| US260258P | 2001-01-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2275847T3 true ES2275847T3 (es) | 2007-06-16 |
Family
ID=22988445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02711120T Expired - Lifetime ES2275847T3 (es) | 2001-01-08 | 2002-01-04 | Metodo y sistema para asignar bits con codificacion de convolucion a simbolos antes de la modulacion. |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6981202B2 (es) |
| EP (1) | EP1352478B1 (es) |
| JP (1) | JP3825750B2 (es) |
| KR (1) | KR100593496B1 (es) |
| CN (1) | CN1320770C (es) |
| AT (1) | ATE345596T1 (es) |
| AU (1) | AU2002230018A1 (es) |
| BR (1) | BR0206230B1 (es) |
| CA (1) | CA2431698C (es) |
| DE (1) | DE60216040T2 (es) |
| ES (1) | ES2275847T3 (es) |
| WO (1) | WO2002054603A2 (es) |
| ZA (1) | ZA200304685B (es) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10121755A1 (de) * | 2001-05-04 | 2002-11-07 | Siemens Ag | Verfahren zur Umsetzung von Eingangsbits auf Modulationssymbole |
| EP1411695B1 (en) * | 2001-06-09 | 2005-08-17 | Samsung Electronics Co., Ltd. | Mapping with unequal error protection |
| KR100689551B1 (ko) * | 2001-06-18 | 2007-03-09 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 데이터 송신 및수신장치 및 방법 |
| ES2267805T3 (es) * | 2001-08-27 | 2007-03-16 | Nokia Corporation | Metodo y sistema para transferir tramas de señalizacion semi tasa. |
| GB0229320D0 (en) * | 2002-12-17 | 2003-01-22 | Koninkl Philips Electronics Nv | Signal processing method and apparatus |
| DE10336121B4 (de) * | 2003-08-06 | 2006-10-26 | Infineon Technologies Ag | Serielle asynchrone Schnittstelle mit SLIP-Kodierung/Dekodierung und CRC-Prüfung im Sende- und Empfangspfad |
| JP3875693B2 (ja) * | 2004-03-24 | 2007-01-31 | 株式会社東芝 | Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置 |
| KR100659266B1 (ko) | 2004-04-22 | 2006-12-20 | 삼성전자주식회사 | 다양한 코드율을 지원하는 저밀도 패러티 검사 코드에 의한데이터 송수신 시스템, 장치 및 방법 |
| US7600164B2 (en) * | 2004-12-17 | 2009-10-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Interleaving/de-interleaving using compressed bit-mapping sequences |
| US7953047B2 (en) * | 2005-01-24 | 2011-05-31 | Qualcomm Incorporated | Parser for multiple data streams in a communication system |
| US7630350B2 (en) * | 2005-06-06 | 2009-12-08 | Broadcom Corporation | Method and system for parsing bits in an interleaver for adaptive modulations in a multiple input multiple output (MIMO) wireless local area network (WLAN) system |
| KR100929068B1 (ko) * | 2005-09-28 | 2009-11-30 | 삼성전자주식회사 | 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하는무선통신 시스템을 위한 수신 장치 및 방법 |
| US7475330B2 (en) * | 2006-08-24 | 2009-01-06 | Motorola, Inc. | Method and apparatus for generating a punctured symbol vector for a given information vector |
| JP4836884B2 (ja) * | 2007-07-04 | 2011-12-14 | 三菱電機株式会社 | 誤り訂正符号化装置および方法ならびにデジタル伝送システム |
| KR20100108607A (ko) * | 2008-01-29 | 2010-10-07 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 패킷 재송신 및 수신 방법과 이를 이용하는 무선 디바이스 |
| CN101286816B (zh) * | 2008-03-05 | 2011-05-18 | 中国科学院嘉兴无线传感网工程中心 | 一种应用于多媒体传感网的并行信道编码装置 |
| US8627165B2 (en) * | 2008-03-24 | 2014-01-07 | Micron Technology, Inc. | Bitwise operations and apparatus in a multi-level system |
| US8289768B2 (en) * | 2010-01-22 | 2012-10-16 | Lsi Corporation | Systems and methods for extended life multi-bit memory cells |
| JP2016126813A (ja) | 2015-01-08 | 2016-07-11 | マイクロン テクノロジー， インク． | 半導体装置 |
| US10305633B2 (en) * | 2016-09-19 | 2019-05-28 | Qualcomm Incorporated | Per-symbol K-bit interleaver |
| JP2019205067A (ja) * | 2018-05-23 | 2019-11-28 | 日本電信電話株式会社 | 信号処理装置及び信号処理方法 |
| CN114938229B (zh) * | 2022-04-21 | 2025-06-27 | 中国地质大学（武汉） | LoRa交织器及LoRa通信系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5511096A (en) * | 1994-01-18 | 1996-04-23 | Gi Corporation | Quadrature amplitude modulated data for standard bandwidth television channel |
| AU9576198A (en) | 1997-09-26 | 1999-04-23 | Ericsson Inc. | Symbol mappings for coded modulations |
| US6347122B1 (en) * | 1998-01-13 | 2002-02-12 | Agere Systems Guardian Corp. | Optimal complement punctured convolutional codes for use in digital audio broadcasting and other applications |
| US5909454A (en) | 1998-01-20 | 1999-06-01 | General Instrument Corporation | Intermediate rate applications of punctured convolutional codes for 8PSK trellis modulation over satellite channels |
-
2002
- 2002-01-02 US US10/040,885 patent/US6981202B2/en not_active Expired - Lifetime
- 2002-01-04 JP JP2002554979A patent/JP3825750B2/ja not_active Expired - Fee Related
- 2002-01-04 CA CA002431698A patent/CA2431698C/en not_active Expired - Fee Related
- 2002-01-04 EP EP02711120A patent/EP1352478B1/en not_active Expired - Lifetime
- 2002-01-04 ES ES02711120T patent/ES2275847T3/es not_active Expired - Lifetime
- 2002-01-04 AU AU2002230018A patent/AU2002230018A1/en not_active Abandoned
- 2002-01-04 CN CNB028061934A patent/CN1320770C/zh not_active Expired - Fee Related
- 2002-01-04 WO PCT/IB2002/000008 patent/WO2002054603A2/en not_active Ceased
- 2002-01-04 BR BRPI0206230-5A patent/BR0206230B1/pt not_active IP Right Cessation
- 2002-01-04 DE DE60216040T patent/DE60216040T2/de not_active Expired - Lifetime
- 2002-01-04 AT AT02711120T patent/ATE345596T1/de active
- 2002-01-04 KR KR1020037009086A patent/KR100593496B1/ko not_active Expired - Fee Related
-
2003
- 2003-06-17 ZA ZA2003/04685A patent/ZA200304685B/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| ATE345596T1 (de) | 2006-12-15 |
| CN1320770C (zh) | 2007-06-06 |
| WO2002054603A2 (en) | 2002-07-11 |
| BR0206230A (pt) | 2003-12-23 |
| KR20040064604A (ko) | 2004-07-19 |
| AU2002230018A1 (en) | 2002-07-16 |
| EP1352478B1 (en) | 2006-11-15 |
| US20020133781A1 (en) | 2002-09-19 |
| DE60216040D1 (de) | 2006-12-28 |
| JP3825750B2 (ja) | 2006-09-27 |
| CA2431698C (en) | 2008-07-15 |
| CA2431698A1 (en) | 2002-07-11 |
| CN1529942A (zh) | 2004-09-15 |
| KR100593496B1 (ko) | 2006-06-30 |
| US6981202B2 (en) | 2005-12-27 |
| DE60216040T2 (de) | 2007-04-19 |
| WO2002054603A3 (en) | 2002-10-10 |
| ZA200304685B (en) | 2006-04-29 |
| EP1352478A2 (en) | 2003-10-15 |
| BR0206230B1 (pt) | 2014-08-19 |
| JP2004524734A (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1352478B1 (en) | Method and system for allocating convolutional encoded bits into symbols before modulation | |
| JP4168050B2 (ja) | 符号分割多重接続移動通信システムでのデータ送／受信装置及び方法 | |
| JP3657254B2 (ja) | 符号分割多重接続移動通信システムで符号化およびレートマッチング装置および方法 | |
| US6567475B1 (en) | Method and system for the transmission, reception and processing of 4-level and 8-level signaling symbols | |
| JP4164025B2 (ja) | Ａｒｑ方式によるデータ伝送方法およびデータ伝送装置 | |
| US7827457B1 (en) | Decoding data from multiple sources | |
| RU2340092C2 (ru) | Устройство и способ передачи и приема закодированных данных посредством кодера, имеющего неравную вероятность ошибок, в системе мобильной связи | |
| JP2003244257A (ja) | 多値変調に適した符号語マッピング方法 | |
| WO2000065726A1 (en) | Method and apparatus for error control | |
| KR100819267B1 (ko) | 통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치 및 방법 | |
| JP4722179B2 (ja) | 高次変調方式のレピティション依存型マッピング | |
| JP2002171298A (ja) | 無線送信装置及び送信信号マッピング方法 | |
| US7003045B2 (en) | Method and apparatus for error correction | |
| US7187699B1 (en) | Method and apparatus for data rate matching | |
| JP4008884B2 (ja) | 通信システムの符号化／復号装置及び方法 | |
| RU2298878C2 (ru) | Передача данных в транспортном формате | |
| KR20060063012A (ko) | 통신 시스템에서 성상도 조합을 통한 데이터 전송 장치 및방법 | |
| ES2269380T3 (es) | Metodo para transmitir informacion de control por un canal de control asociado a un canal de datos. | |
| JP4119421B2 (ja) | 移動通信システムにおける相互に異なる伝送時間間隔を有するチャンネルを多重化する伝送率整合方法及び装置 | |
| JP5472298B2 (ja) | 送信装置および受信装置 | |
| WO2020170443A1 (ja) | 無線通信システム、無線通信装置、送信装置、および受信装置 |