ES2304181T3 - Algoritmo de busqueda de celda inicial. - Google Patents
Algoritmo de busqueda de celda inicial. Download PDFInfo
- Publication number
- ES2304181T3 ES2304181T3 ES06111667T ES06111667T ES2304181T3 ES 2304181 T3 ES2304181 T3 ES 2304181T3 ES 06111667 T ES06111667 T ES 06111667T ES 06111667 T ES06111667 T ES 06111667T ES 2304181 T3 ES2304181 T3 ES 2304181T3
- Authority
- ES
- Spain
- Prior art keywords
- code
- module
- cryptographic
- mismatch
- mix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010845 search algorithm Methods 0.000 title description 11
- 238000004891 communication Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000007717 exclusion Effects 0.000 claims abstract description 20
- 239000013598 vector Substances 0.000 claims abstract description 14
- 238000012432 intermediate storage Methods 0.000 claims abstract 5
- 230000003044 adaptive effect Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 abstract description 70
- 239000011159 matrix material Substances 0.000 description 33
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000012790 confirmation Methods 0.000 description 4
- 230000021615 conjugation Effects 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010606 normalization Methods 0.000 description 3
- 230000035508 accumulation Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100129500 Caenorhabditis elegans max-2 gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7083—Cell search, e.g. using a three-step approach
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
- H04J11/0069—Cell search, i.e. determining cell identity [cell-ID]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/16—Discovering, processing access restriction or access information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Databases & Information Systems (AREA)
- Computer Security & Cryptography (AREA)
- Mobile Radio Communication Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Supplying Of Containers To The Packaging Station (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Una unidad de equipo de usuario, UE, capaz de conducir una búsqueda de celda inicial y establecer un enlace de comunicación con una estación de base en una red de comunicación, de tal modo que el UE comprende: un primer módulo (12), configurado para procesar o tratar un código de sincronización primario de la señal de comunicación y asignar un valor de índice a una muestra de pico de dicha señal de comunicación, de tal modo que dicho valor de índice se utiliza para calcular un desajuste de chip de un código de mezcla criptográfica primario; un segundo módulo (14), configurado para utilizar el desajuste de chip calculado para detectar un número de grupo de código de mezcla criptográfica, un desajuste de ranura y un código de sincronización secundario de la señal de comunicación; un tercer módulo (16), configurado para recuperar un código de mezcla criptográfica primario de dicha señal de comunicación basándose en el desajuste de chip, en el número de grupo de código de mezcla criptográfica y en el desajuste de ranura; y un controlador (18), conectado a dicho primer módulo, a dicho segundo módulo y a dicho tercer módulo, y configurado para controlar un ajuste de una frecuencia de búsqueda en dicho UE con el fin de permitir que el tercer módulo recupere el código de mezcla criptográfica primario de dicha señal de comunicación, caracterizada por que dicho controlador (18) comprende adicionalmente: un primer registro de almacenamiento intermedio (13), configurado para almacenar códigos de mezcla criptográfica primarios rechazados; un segundo registro de almacenamiento intermedio (19), conectado al primer módulo (12) y configurado para almacenar vectores de desajuste de chip rechazados; un circuito lógico de decisión (2), configurado para determinar si el código de mezcla criptográfica detectado es correcto; y un circuito (6) de exclusión de ventana, conectado al primer registro de almacenamiento intermedio (13), al segundo registro de almacenamiento intermedio (9) y al circuito lógico de decisión (2), y configurado para detectar redes móviles terrestres públicas, PLMNs, para comprobar el código de mezcla criptográfica detectado frente a los códigos almacenados en dicho primer registro de almacenamiento intermedio (13), a fin de rechazar dicho código de mezcla criptográfica detectado si el código de mezcla criptográfica detectado se encuentra en el primer registro de almacenamiento intermedio (13) o se detecta una PLMN incorrecta, y superar un rechace causado por una PLMN incorrecta.
Description
Algoritmo de búsqueda de celda inicial.
La presente invención se refiere generalmente a
la sincronización de equipo de usuario (UE -"user equipment")
con una estación de base. Más particularmente, la presente invención
se refiere a un sistema de búsqueda de celda que se sirve de un
algoritmo de búsqueda de celda inicial mejorado.
Los algoritmos de búsqueda de celda inicial se
utilizan para sincronizar el UE con una estación de base. El UE
lleva a cabo este procedimiento a través de un canal de enlace
descendente común denominado canal de sincronización físico (PSCH
-"physical synchronization channel"). Haciendo referencia a la
Figura 2, el PSCH tiene una estructura en la que se transmite el
mismo código de sincronización primario (PSC -"primary
synchronization code") en el comienzo de cada ranura, en tanto
que se transmite un código de sincronización secundario (SSC
-"secondary synchronization code") para cada ranura, lo que da
lugar a quince (15) SSCs diferentes. Como conocen los expertos de
la técnica, una trama que tiene una longitud de quince (15) ranuras
puede transmitir quince (15) SSCs.
El orden de transmisión del SSC depende del
número de grupos de código de mezcla criptográfica primario. Como
ejemplo, en un sistema de quinientas doce (512) celdas, existen
sesenta y cuatro (64) grupos. En cada grupo, las configuraciones
del SSC y sus desplazamientos o corrimientos cíclicos son
diferentes. Como resultado de ello, existen quinientos doce (512)
códigos de mezcla criptográfica primarios. A cada celda de un
sistema de quinientas doce (512) celdas se le asigna un código de
tal manera que no se utiliza un mismo código por parte de más de
una celda en un área de recepción dada.
En consecuencia, los sistemas de sincronización
de búsqueda de celda determinan el código de mezcla criptográfica
primario de una celda mediante el uso de un algoritmo de búsqueda de
celda inicial. Los algoritmos de búsqueda de celda inicial comunes
se sirven de tres (3) algoritmos principales: un algoritmo de la
etapa 1 detecta el PSC y determina un desajuste de chip; un
algoritmo de la etapa 2 utiliza la información dada por la etapa 1
y detecta el desajuste de ranura y el número de grupos de código; y
un algoritmo de la etapa 3 emplea la información proporcionada por
el algoritmo de la etapa 2 y detecta el código de mezcla
criptográfica primario. Desgraciadamente, los algoritmos de cada
una de las etapas presentan un error intrínseco asociado a ellos.
El error presente en cada una de las etapas es causado por la
detección por parte del UE del ruido asociado con el canal de
enlace descendente común recibido, lo que puede dar lugar a un
elevado número de detecciones falsas.
Asimismo, los algoritmos de búsqueda de celda
inicial comunes no pueden hacerse cargo de un rechazo por parte de
las capas superiores de la red móvil terrestre pública errónea (PLMN
-"public land mobile network"). Puesto que la mayor parte de
los algoritmos detectan la celda más fuerte existente en el canal de
enlace descendente común, es probable que cada vez que el algoritmo
ubica una celda, se asociará la misma PLMN a la celda. Esto da
lugar a un conflicto y, en última instancia, a una indicación al UE
de que no hay servicio.
La divulgación "Evaluación del concepto de
acceso por radio terrestre de UMTS" ("UMTS Terrestrial Radio
Access Concept Evaluation"), ETSI TECHNICAL REPORT (INFORME
TÉCNICO DE ETSI), diciembre de 1997, describe un método para la
búsqueda de celda inicial.
El documento WO 00/31998 describe un método para
buscar la presencia de señales de banda estrecha mediante la
selección, primeramente, de una anchura de banda de receptor más
ancha. La especificación de UMTS "Procedimientos de UE de UMTS en
modo libre y procedimientos para la reselección de celda en modo
conectado" ("UMTS UE Procedures in Idle Mode and Procedures
for cell Reselection in connected Mode"), Especificación
Técnica (TS -
"Technical Specification") de 3GPP 25, 304, ver. 3.5.0, Rel. 1999, describe un método para la búsqueda de celda inicial en el que el UE efectúa un barrido de todos los canales de RF [radiofrecuencia] de la banda de UTRA, y busca, en cada portadora, la celda más fuerte, o de señal más intensa, y lee su información de sistema para descubrir la identidad de PLMN.
"Technical Specification") de 3GPP 25, 304, ver. 3.5.0, Rel. 1999, describe un método para la búsqueda de celda inicial en el que el UE efectúa un barrido de todos los canales de RF [radiofrecuencia] de la banda de UTRA, y busca, en cada portadora, la celda más fuerte, o de señal más intensa, y lee su información de sistema para descubrir la identidad de PLMN.
De acuerdo con ello, existe la necesidad de un
sistema y de un método que reduzcan el número de detecciones falsas
por parte del algoritmo de búsqueda de celda inicial, y sean capaces
de superar el conflicto asociado a un rechazo debido a una PLMN
errónea.
\vskip1.000000\baselineskip
La presente invención consiste en un sistema y
un método para llevar a efecto una búsqueda de celda inicial y
establecer un enlace de comunicación entre un UE y una estación de
base de una red de comunicación. La señal de comunicación se trata
o procesa en primer lugar para generar un valor de índice y un
desajuste de chip asociados a un código de sincronización, lo que
produce una primera decisión. Se extrae una muestra de pico de la
señal de comunicación y se lleva a cabo un segundo tratamiento en la
señal de comunicación. El segundo tratamiento recupera de la señal
de comunicación el número de grupos de código, el desajuste de la
ranura y el código de sincronización secundario, lo que da lugar a
una segunda decisión. Se lleva a cabo un tercer tratamiento o
procesamiento en la señal de comunicación, en respuesta al número de
grupos de código y al desajuste de la ranura, lo que recupera el
código de mezcla criptográfica primario. El código de mezcla
criptográfica primario se utiliza entonces para la sincronización
del UE con la celda asociada con el código de mezcla criptográfica
primario. A lo largo de todo el procedimiento, se emplea una lógica
de exclusión de ventana para mejorar el apantallamiento o
protección de las bandas de frecuencia mientras se está llevando a
cabo la búsqueda de código inicial. Por medio de un sistema de
registros de almacenamiento intermedio y contadores, los desajustes
de chip rechazados y los códigos de mezcla criptográfica primarios
rechazados se almacenan con propósitos de comprobación y
comparación por parte de la lógica de exclusión de ventana, lo que
puede entonces reiniciar el procedimiento de decisión con la
detección de una PLMN equivocada, evitándose con ello un estado de
conflicto.
\vskip1.000000\baselineskip
La Figura 1 es una ilustración del sistema de
búsqueda de celda inicial fabricado de acuerdo con la realización
preferida de la presente invención.
La Figura 2 es una ilustración del canal de
sincronización físico (PSCH).
La Figura 3 es un diagrama de bloques del módulo
de la etapa 1, de acuerdo con la realización preferida de la
presente invención.
La Figura 4 es un diagrama de flujo del módulo
de la etapa 1, de acuerdo con la realización preferida de la
presente invención.
La Figura 5 es un diagrama de bloques del módulo
de la etapa 2, de acuerdo con la realización preferida de la
presente invención.
La Figura 6 es una ilustración gráfica de la
estructura de la Transformada de Hadamard Rápida (FHT -"Fast
Hadamard Transform").
La Figura 7 es una ilustración de la estructura
de matriz de entrada de acuerdo con la realización preferida de la
presente invención.
La Figura 8 es una ilustración de la estructura
de matriz de grupos de código de acuerdo con la realización
preferida de la presente invención.
La Figura 9 es una ilustración de la estructura
de matriz de correlación de acuerdo con la realización preferida de
la presente invención.
Las Figuras 10A y 10B muestran un diagrama de
flujo del algoritmo de la etapa 2, de acuerdo con la realización
preferida de la presente invención.
La Figura 11 es un diagrama de bloques del
módulo de la etapa 3, de acuerdo con la realización preferida de la
presente invención.
La Figura 12 es un diagrama de bloques del
dispositivo de correlación de la etapa 3, de acuerdo la realización
preferida de la presente invención.
Las Figuras 13A y 13B son un diagrama de flujo
del algoritmo de la etapa 3, de acuerdo con la realización
preferida de la presente invención.
Las Figuras 14A y 14B muestran un diagrama de
flujo de la lógica de decisión de búsqueda de celda del controlador,
de acuerdo con la realización preferida de la presente
invención.
Las Figuras 15A y 15B muestran un diagrama de
flujo de la lógica de exclusión de ventana del controlador, de
acuerdo con la realización preferida de la presente invención.
\vskip1.000000\baselineskip
En la Figura 1 se ilustra el sistema 10 de
sincronización de búsqueda de celda de acuerdo con la realización
preferida de la presente invención. El sistema 10 comprende un
módulo 12 de la etapa 1, un módulo 14 de la etapa 2, un módulo 16
de la etapa 3, y un controlador 18 destinado a llevar a cabo la
sincronización entre un equipo de usuario (UE -"user
equipment") y una estación de base. Con el fin de llevar a cabo
esta sincronización, el UE, a través del sistema 10 de
sincronización de búsqueda de celda, utiliza un algoritmo de
búsqueda de celda inicial, que se describirá aquí en lo que
sigue.
El algoritmo de la etapa 1 del algoritmo de
búsqueda de celda inicial se lleva a cabo utilizando el módulo 12
de la etapa 1. Haciendo referencia a la Figura 3, el módulo 12 de la
etapa 1 comprende dos Dispositivos de Correlación de Golay
Jerárquicos (HGC -"Hierarchical Golay Correlators") 21, 22, dos
modificadores del valor absoluto (AVM -
"absolute value modifiers") 23, 24, un circuito de decisión 25, un circuito de normalización 26, una tabla de consulta 27, un multiplicador 28, un divisor 19 y un comparador 29 de la etapa 1. El filtro de coseno elevado a la raíz cuadrada (RRCFIR -"root raised cosine filter") 1 que se muestra no forma parte del módulo 12 de la etapa 1, pero se ilustra aquí para proporcionar una imagen completa.
"absolute value modifiers") 23, 24, un circuito de decisión 25, un circuito de normalización 26, una tabla de consulta 27, un multiplicador 28, un divisor 19 y un comparador 29 de la etapa 1. El filtro de coseno elevado a la raíz cuadrada (RRCFIR -"root raised cosine filter") 1 que se muestra no forma parte del módulo 12 de la etapa 1, pero se ilustra aquí para proporcionar una imagen completa.
El propósito del módulo 12 de la etapa 1 es
encontrar el recorrido o camino más fuerte o intenso a lo largo de
una trama que sea de calidad para las muestras que ha detectado el
UE, y determinar el desajuste de chip del camino más fuerte. El
RRCFIR 1 conectado al divisor 19 es un filtro conformado con forma
de impulso que muestrea la señal de comunicación de enlace
descendente procedente de la estación de base, al doble de la
velocidad de chip, y remite la señal de muestra al divisor 19. El
divisor 19 divide la señal muestreada en sus muestras par e impar,
y las hace pasar a los HGCs 21, 22.
Los HGCs 21, 22 están conectados a los AVMs 23,
24 y al selector de muestra 34 del módulo 14 de la etapa 2
(ilustrado en la Figura 5), que se describirán aquí en lo que sigue.
Los HGCs 21, 22 correlacionan el PSC de la señal de entrada. Como
conocen los expertos de la técnica, los HGCs 21, 22 suministran como
salida, respectivamente, los valores complejos de las muestras par
e impar de la señal de entrada. Las salidas de los HGCs 21, 22 son
remitidas a los AVMs 23, 24 y al selector de muestra 34.
Los AVMs 23, 24, conectados a los HGCs 21, 22 y
al circuito de decisión 25, determinan las magnitudes de los HGCs
21, 22, de tal modo que la ecuación para generar las magnitudes se
determina de acuerdo con la siguiente ecuación:
Ecuación
1abs(x) \sim
max(|x_{real}|,|x_{imag}|) +
0,5\cdotmin(|x_{real}|,|x_{imag}|)
El uso del valor absoluto aproximado de acuerdo
con la Ecuación 1 reduce los dispositivos físicos o hardware que se
requiere en esta implementación y no provoca ninguna degradación
significativa del comportamiento. Una vez que se han determinado
los valores absolutos aproximados por medio de los AVMs 23, 24,
respectivamente, las muestras par e impar modificadas se
suministran como salida al un circuito de decisión 25.
El circuito de decisión 25, conectado a los AVMs
23, 24 y al controlador 18, determina el desajuste de chip. Las
muestras par e impar modificadas que se suministran como salida
desde los AVMs 23, 24, se introducen en un MUX (multiplexador) 8
situado dentro del circuito de decisión 25, y se combinan en una
única corriente. Esta corriente es una representación de la
intensidad de la señal transmitida en una de las muestras de cada
ranura de cada una de las tramas. Como se ha ilustrado en la Figura
2, existen dos mil quinientos sesenta (2.560) chips en cada ranura
y quince (15) ranuras en cada trama. Como la señal de entrada se
muestrea a dos veces la velocidad de chip, existen 5.120 muestras
en cada ranura. En consecuencia, el circuito de decisión 25
determina la ubicación del PSC en la señal, descentrada en chip,
mediante el barrido a través de las 5.120 muestras acumuladas en el
extremo de cada ranura.
La corriente generada por el MUX se remite a un
acumulador (no mostrado), situado dentro del circuito de decisión
25. Este acumulador tiene un registro con una longitud de cinco mil
ciento veinte (5.120) muestras, que almacena el valor de muestra
acumulado para cada ranura de cada una de las tramas, y opera sobre
la velocidad de las ranuras. La intensidad de la señal para cada
muestra de una ranura se suma a la resistencia de la señal de cada
muestra de cada ranura subsiguiente. Como ejemplo de ello, las
muestras de la ranura 1 comprenden los siguientes valores de
intensidad de señal: {1, 5, 3, 7}; las muestras de la ranura 2
comprenden los valores de intensidad de la señal siguientes: {2, 4,
8, 3}. Inicialmente, los registros del acumulador tienen los
valores {0, 0, 0, 0}. Como cada valor de muestra a partir de la
ranura 1 se añade a los registros del acumulador, los valores de
los registros cambian en consecuencia. Por ejemplo, cuando se añade
el primer valor de muestra de la ranura 1 al primer valor del
registro, el acumulador presenta los valores {1, 0, 0, 0}; cuando se
añade el segundo valor de muestra de la ranura 1 al segundo valor
del registro, el acumulador tiene los valores {1, 5, 0, 0}, y así
sucesivamente. Una vez que se ha añadido al acumulador el último
valor de muestra de la ranura 1, se añade el primer valor de
muestra de la ranura 2 al primer registro del acumulador, lo que da
lugar a que el acumulador tenga los valores {3, 5, 3, 7}; cuando se
añade el segundo valor de muestra de la ranura 2 al segundo valor
del registro, el acumulador presenta los valores {3, 9, 3, 7}. La
realización preferida de la presente invención efectúa una limpieza
de los registros del acumulador una vez que se han acumulado cinco
(5) tramas, lo que es equivalente a setenta y cinco (75) ranuras. El
número de tramas acumuladas se cuenta por medio de un contador (no
mostrado) de la etapa 1, ubicado dentro del circuito de decisión
25.
Se genera una decisión o determinación del
desajuste de chip por parte del circuito de decisión 25, al final
de cada trama, o quince (15) ranuras. El circuito de decisión 25
determina el registro del acumulador que tiene el valor máximo de
muestra acumulado, MAX, y le asigna un índice. El índice corresponde
a la posición media de chip de la señal de PSC para la estación de
base con la señal más fuerte o intensa.
La asignación de desajuste de chip se determina
mediante el uso del valor de desajuste de HGC de 511. Como conocen
los expertos de la técnica, la salida del HGC está retrasada en 256
chips. En consecuencia, cuando el circuito de decisión 25 asigna un
índice dentro de la muestra de pico, el valor de desajuste de HGC ha
de ser restado. Puesto que el PSC tiene una longitud de 256 chips,
o sea, una longitud de 512 muestras, la sustracción del desajuste
de HGC del índice equivale a establecer el desajuste de chip al
comienzo de la ranura. En el caso de que el índice generado por el
circuito de decisión 25 sea mayor que el valor de desajuste de HGC
de 511, entonces el desajuste de chip se calcula de acuerdo con la
Ecuación 2 que se proporciona a continuación:
Ecuación
2desajuste_chip = ÍNDICE -
511
Si el índice es menor que el valor de desajuste
de HGC, entonces el desajuste de chip se calcula de acuerdo con la
Ecuación 3 que se proporciona a continuación:
Ecuación
3desajuste_chip = 5.120 + ÍNDICE -
511
Como se ilustra en la Figura 3, el circuito de
decisión 25 comprende también un generador 5 de máscara que se
utiliza para excluir de la detección, por parte del circuito de
decisión 25, una ventana situada en el entorno de un desajuste de
chip rechazado. Este generador 5 de máscara prohíbe, en
consecuencia, que el circuito de decisión 25 utilice un índice
asociado con un desajuste de chip rechazado. Los detalles del
generador 5 de máscara se describirán aquí más adelante.
El desajuste de chip calculado y el contador de
cómputo de tramas de la etapa 1 se suministran como salida a un
controlador 18 que se describirá aquí más adelante. El circuito de
decisión 25 también suministra como salida el valor de chip
acumulado máximo, MAX, y el valor de chip acumulado, SALIDA
("OUTPUT") para todos los registros.
El valor de chip acumulado, SALIDA, para todos
los registros se suministra como salida a un circuito de
normalización 26, en el que es muestreado al 20% de la velocidad de
chip (uno de cada cinco), sumado y normalizado, a continuación, a
1024. El contador de cómputo de tramas de la etapa 1 se suministra
como salida a la tabla de consulta 27 con el fin de determinar el
factor de ganancia adecuado basándose en el número de tramas
acumulado. Las salidas del circuito de normalización 26 y de la
tabla de consulta 27 se multiplican entonces por el multiplicador
28. La salida del multiplicador 28 se considera el Umbral de Ruido y
es remitida a un circuito comparador 29 de la etapa 1, a fin de ser
comparada con el valor de muestra acumulado máximo, MAX. Si el valor
de muestra acumulado máximo MAX es mayor que el Umbral de Ruido,
entonces el amplificador diferencial 29 suministra como salida una
señal firme de etapa 1 alta al controlador, que indica una buena
decisión para la etapa 1; en caso contrario, se suministra como
salida una señal baja.
Como se ha establecido en lo anterior, el
desajuste de chip y otras salidas se determinan al final de cada
trama. Por lo tanto, la fiabilidad de la primera decisión es menor
que la de la segunda debido a que la segunda decisión se realiza
sobre treinta ranuras en lugar de sobre quince ranuras. La
fiabilidad se incrementa a medida que aumenta el número de ranuras
acumuladas. La salida fiable más elevada se genera en la trama
M1-ésima, siendo M1 un número entero mayor o igual que uno (1). El
controlador 18 restablece el contador de cómputo de tramas de la
etapa 1 y los registros del acumulador situados al final de cada
trama M1-ésima. Los resultados de rendimiento ante el
debilitamiento o atenuación de diferentes canales muestran que una
integración de cinco tramas es lo suficientemente buena como para
detectar el PSC. Sin embargo, esta integración puede cambiarse a
más o menos tramas.
En la Figura 4 se ilustra un diagrama de flujo
del módulo de la etapa 1. El UE detecta la recepción de
comunicaciones a través del canal de enlace descendente común
(etapa 401) y muestrea la señal al doble de la velocidad de chip,
con lo que genera muestras pares e impares (etapa 402). Los HGCs 21,
22 remiten a continuación las salidas a los AVMs 23, 24 y al
selector de muestra 34 (etapa 404). Los AVMs 23, 24 aproximan las
magnitudes de las salidas pares e impares procedentes de los HGCs
21, 22 (etapa 405) y las remiten al circuito de decisión 25 (etapa
406). Con la recepción de las magnitudes de salida, el circuito de
decisión 25 combina las magnitudes (etapa 407), lo que representa
la intensidad de señal de la señal transmitida por una de las
muestras de cada una de las ranuras de cada trama. Se acumula la
intensidad de señal de cada muestra para todas las ranuras situadas
dentro de cada trama (etapa 408). El circuito de decisión 25
determina entonces la muestra de la trama que tiene el valor de
muestra acumulado máximo (etapa 409), y le asigna un índice (etapa
410). Basándose en el índice, se asigna un valor de chip al índice
(etapa 411), conocido como el desajuste de chip, y se suministra
como salida al controlador 18 (etapa 412). Se genera a continuación
un valor de umbral de ruido mediante el uso del valor de chip
acumulado para todas las muestras, y se compara entonces el cómputo
de tramas (etapa 413) con el valor de muestra acumulado máximo
(etapa 414), lo que indica al controlador 18 una decisión firme o
provisional (etapa 415).
Haciendo referencia de nuevo a la Figura 1, las
salidas del módulo 12 de la etapa 1, el desajuste de chip, la
decisión firme de la etapa 1 y el contador de la etapa 1 se remiten
al controlador 18. El controlador 18 remite el desajuste de chip al
módulo 14 de la etapa 2. Como se ha establecido anteriormente, el
módulo 14 de la etapa 2 utiliza un algoritmo de la etapa 2 que toma
la salida de desajuste de chip procedente de la etapa 1 y las
salidas de los HGC 21, 22 y detecta el desajuste de ranura y el
número de grupos de código. El módulo 14 de la etapa 2, que se
ilustra en la Figura 5, comprende un comparador 30 de la etapa 2, un
selector de muestra 34, un dispositivo de conjugación 36, un
multiplicador complejo 38, una Transformada de Hadamard Rápida (FHT
-"Fast Hadamard Transform") 33, un supresor 31 de
envolvente, un generador 35 de matriz de entrada, un codificador de RS 37 y un circuito de decisión 39 de la etapa 2.
envolvente, un generador 35 de matriz de entrada, un codificador de RS 37 y un circuito de decisión 39 de la etapa 2.
El propósito del algoritmo de la etapa 2
consiste en proporcionar al algoritmo de la etapa 3 el número de
grupos de código de mezcla criptográfica y el desajuste de ranura.
El desajuste de chip procedente del módulo 12 de la etapa 1 se
envía desde el controlador 18 a un retardador 32 del módulo 14 de la
etapa 2. Este desajuste de chip es retrasado para una trama por
medio del retardador 32, con el fin de permitir al módulo de la
etapa 1 realizar una primera decisión. El desajuste de chip
retardado se remite a continuación al selector de muestra 34, que
está conectado al retardador 32, a un dispositivo de conjugación 36
y a los HGCs 21, 22 del módulo 12 de la etapa 1. Con el uso del
índice determinado por el circuito de decisión 25, el selector de
muestra 34 extrae las salidas de pico de los HGC 21, 22 a partir de
la señal de entrada, las cuales son entonces conjugadas por el
dispositivo de conjugación 36 y suministradas como salida al
multiplicador complejo 38.
La misma señal de comunicación suministrada al
módulo 12 de la etapa 1 se suministra como entrada a un circuito de
alineación 15, el cual alinea la señal de entrada de tal manera que
el módulo 14 de la etapa 2 comienza su búsqueda del número de
grupos de código de mezcla criptográfica y del desajuste de ranura
al comienzo de la ranura. Una vez que se ha alineado la señal, el
circuito de alineamiento 15 la remite al módulo 14 de la etapa 2.
Incluso aunque existen dos mil quinientos sesenta (2.560) chips en
cada ranura, ha de resultar evidente de la Figura 2 que el PCS está
situado dentro de los 256 primeros chips de cada ranura. Como se ha
determinado el desajuste de chip por medio del módulo de la etapa
1, el módulo de la etapa 2 determina el SSC utilizando la posición
del PSC más fuerte en los 256 primeros chips de cada ranura. Como
conocen los expertos de la técnica, una vez que se han generado los
códigos SSC, se aplica un secuencia de envolvente a las filas de una
matriz de Hadamard con el fin de tener una cierta ortogonalidad
entre los códigos PSC y SSC. Esta envolvente ha de ser eliminada
antes de proseguir con la parte restante del algoritmo de la etapa
2. Esta supresión de la envolvente se lleva a cabo por medio del
supresor 31 de envolvente.
Una vez que se ha eliminado la envolvente de la
señal de entrada, la señal se suministra como salida desde el
supresor 31 de envolvente a la transformada FHT 33 acoplada al
supresor 31 de envolvente, así como al multiplicador 38, el cual
reduce la complejidad de la operación de correlación de Hadamard
pura. La Figura 6 es una ilustración de la estructura de FHT. La
salida de la transformada FHT 33 se multiplica por el conjugado de
los HGC 21, 22 de pico, por medio del multiplexador complejo 38
conectado al dispositivo de conjugación 36 y a la transformada FHT
33. El uso del conjugado de la salida de pico procedente de los HGCs
21, 22 proporciona una corrección de fase de la salida de FHT y
transforma la entrada que corresponde al código SSC transmitido,
sobre el eje real.
Una vez que se ha multiplicado la salida de la
transformada FHT 33 en el multiplicador complejo 38, las partes
reales de las salidas de FHT son remitidas al generador 35 de matriz
de entrada por parte del multiplicador 38, lo que pone las salidas
de FHT en una matriz real de 15 \times 16, denominada matriz de
entrada. En la matriz de entrada existen quince (15) ranuras y en
cada ranura dieciséis (16) elementos para una trama. La matriz de
entrada se actualiza para cada trama. La matriz de entrada se remite
a continuación al circuito de decisión 39, en el que se realizan
unas determinaciones con respecto al desajuste de ranura y al número
de grupos de código. La estructura de la matriz de entrada se
ilustra en la Figura 7.
Se genera una matriz de correlación dentro del
circuito de decisión 39 de la etapa 2, mediante el uso de la matriz
de entrada 35 y de una matriz de grupos de código conocida, lo que
da lugar a una matriz de 64 \times 15. La matriz de correlación
se restablece cuando el contador de tramas para el módulo de la
etapa 2 alcanza M2, de manera similar a la descrita con el módulo
de la etapa 1. Con el fin de generar la matriz de correlación, el
circuito de decisión 39 avanza escalonadamente a través de cada uno
de los elementos de la matriz de grupos de código y de los
elementos de la matriz de entrada 35, de acuerdo con la ecuación 4
que se da en lo que sigue:
Donde j es un entero que se va incrementando de
uno en uno de 0 a 14, que representa los desplazamientos o
corrimientos cíclicos que se llevan a cabo en la matriz identidad
con respecto a las columnas; i es un entero que se va incrementado
de uno en uno de 0 a 63; y k es un entero que se va incrementado de
uno en uno de 0 a 14. La estructura de la matriz de grupos de
código y de la matriz de correlación resultante se ilustran,
respectivamente, en las Figuras 8 y 9. Una vez que se ha generado la
matriz de correlación, se encuentra la entrada máxima por parte del
circuito de decisión 39. La fila correspondiente de la entrada
máxima encontrada es el número de grupos de código, y la columna
correspondiente es el desajuste de ranura.
Análogamente al módulo 12 de la etapa 1, si la
correlación máxima MAX 2 es mayor que el umbral, el circuito
comparador 30 suministrará como salida una señal firme de la etapa
2, alta, al controlador 18, indicando una decisión firme, en tanto
que, en caso contrario, se suministra como salida una señal baja que
indica una decisión provisional. El valor de umbral se calcula
utilizando el valor de magnitud medio de la matriz de
correlación:
donde P_{fa} es la probabilidad
de una falsa alarma. El módulo 14 de la etapa 2 suministra como
salida al controlador 18 el número de grupos de código, el
desajuste de ranura, la decisión firme de la etapa 2 y el contador
de la etapa
2.
En la Figura 10 se ilustra el diagrama de flujo
para el algoritmo de la etapa 2. El módulo de la etapa 2 recibe la
señal de comunicación procedente de la estación de base a través del
canal de enlace descendente (etapa 1.001). Se extrae una secuencia
de envolvente de la señal de comunicación (etapa 1.002a) y ésta se
suministra como salida a una transformada FHT 33 (etapa 1.003a). Al
mismo tiempo, el desajuste de chip procedente del módulo 12 de la
etapa 1 se suministra como entrada a un retardador 34 que extrae la
salida par o impar de pico generada por los HGCs 21, 22 del módulo
12 de la etapa 1, basándose en el desajuste de chip (etapa 1.003b).
La salida del transformador FHT 33 se multiplica entonces por el
conjugado de la salida de muestra par o impar de pico procedente
del selector de muestra 34 (etapa 1.004), y se transforma una de las
entradas de la salida de FHT, la que corresponde al código SSC,
sobre el eje real (etapa 1.005). La parte real de las salidas de
FHT para cada ranura de una trama se remite al generador 35 de
matriz de entrada (etapa 1.006). El generador 35 de matriz de
entrada crea entonces la matriz de entrada (etapa 1.007). La matriz
de entrada se remite entonces al circuito de decisión 39 con el fin
de determinar el desajuste de ranura y el número de grupos de código
(etapa 1.008). Utilizando la matriz de entrada y la matriz de
grupos de código, conocida, el circuito de decisión 39 genera una
matriz de correlación (etapa 1.009). Una vez que se ha generado la
matriz de correlación, el circuito de decisión 39 localiza la
entrada máxima de la matriz de correlación (etapa 1.010), para la
que se determina la fila correspondiente de la entrada máxima
hallada de manera que sea el número de grupos de código, siendo la
columna el desajuste de ranura. El número de grupos de código y el
desajuste de ranura se remiten entonces al controlador 18 (etapa
1.011). Se calcula a continuación un valor de umbral con el uso del
valor de magnitud medio de la matriz de correlación (etapa 1.012), y
se compara con la correlación máxima (etapa 1.013), con lo que se
remite una indicación de una decisión firme o provisional al
controlador 18 (etapa 1.014).
La salida de desajuste de chip procedente del
módulo 12 de la etapa 1, así como la salida de desajuste de ranura
y de número de grupos de código procedente del módulo de la etapa 2,
son remitidas por el controlador 18 al módulo 16 de la etapa 3, el
cual utiliza un algoritmo de la etapa 3 con el propósito de
determinar cuál de los códigos de mezcla criptográfica primarios
viene con la menor probabilidad de falsa alarma (P_{fa}) cuando
el número de grupos de código se ha dado. Existen ocho códigos de
mezcla criptográfica primarios en cada grupo de códigos.
El diagrama de bloques del módulo 16 de la etapa
3 se ilustra en la Figura 11. Análogamente al módulo 14 de la etapa
2, la señal de comunicación se suministra como entrada a un segundo
circuito de alineación 18 que alinea la señal de salida de tal modo
que el módulo 16 de la etapa 3 comienza su búsqueda para el número
de códigos de mezcla criptográfica al comienzo de la trama. Una vez
que se ha alineado la señal de entrada, el circuito de alineamiento
18 remite la señal de entrada al módulo 16 de la etapa 3. El módulo
de la etapa 3 comprende ocho (8) generadores de código de mezcla
criptográfica, 40_{1}, ..., 40_{8}, ocho (8) circuitos de
correlación 41_{1}, ..., 41_{8}, un circuito de estimación de
ruido 42, un circuito de decisión 44 de la etapa 3, un circuito de
soporte de decisión 45, un circuito de ganancia 46 y un circuito
comparador 47. El número de grupos de código generado por el módulo
14 de la etapa 2 se suministra como entrada a los ocho (8)
generadores de código de mezcla con ininteligibilidad, 40_{1},
..., 40_{8}, y se generan códigos de mezcla criptográfica a
partir de los mismos. La salida de los generadores de código de
mezcla criptográfica, 40_{1}, ..., 40_{8}, se remite a los
dispositivos de correlación de código de mezcla criptográfica,
41_{1}, ..., 41_{8}, respectivamente.
Conjuntamente con los códigos de mezcla
criptográfica suministrados como salida desde los generadores de
código de mezcla criptográfica, 40_{1}, ..., 40_{8}, la señal
de comunicación, tras ser procesada por un circuito de realineación
15 con el uso del desajuste de chip y del desajuste de ranura
suministrados como salida desde el controlador 18, se suministra
como entrada a los dispositivos de correlación 41_{1}, ...,
41_{8}. Los dispositivos de correlación 40_{1}, ..., 40_{8}
utilizan integración no coherente sobre un cierto número de
ranuras. La integración puede ser sobre múltiples tramas. La
correlación se realiza de forma coherente para cada símbolo que
corresponde a los datos de 256 chips. Los valores absolutos de los
resultados de la correlación se acumulan a lo largo de 10*N
símbolos por cada trama, donde N es el número de ranuras que se han
de acumular desde el comienzo de una trama. En una única ranura
existen diez partes de datos con una longitud de 256 chips; en
consecuencia, se realizan por cada ranura diez correlaciones
coherentes de 256 chips y diez acumulaciones. La figura 12 muestra
los detalles de un dispositivo de correlación 41_{1}.
Una vez que los dispositivos de correlación
41_{1}, ..., 41_{8} han generado las salidas, han de encontrarse
la salida máxima y su índice. El circuito de decisión 44 de la
etapa 3 toma las salidas de los dispositivos de correlación de
código de mezcla con inteligibilidad, 41_{1}, ..., 41_{8},
determina el dispositivo de correlación 41_{1}, ..., 41_{8} con
la salida máxima, y genera un índice del mismo. El índice es el
número de códigos de mezcla con ininteligibilidad. A continuación se
remite el número de códigos de mezcla criptográfica al circuito de
soporte de decisión 45 y al controlador 18. El circuito de soporte
de decisión 45 observa las M3 últimas decisiones tomadas por el
circuito de decisión 44. Si un código se repite por más de k veces
de entre M3 entradas, entonces el código que se ha repetido es el
número de códigos de mezcla criptográfica que se suministra como
salida desde el circuito de soporte de decisión 45 al controlador
18. Sin embargo, la salida del circuito de soporte de decisión 45
se utiliza únicamente cuando no hay una decisión firme a lo largo
de M3 tramas consecutivas. Incluso aunque el circuito de soporte de
decisión se ha ilustrado únicamente en el módulo 16 de la etapa 3,
es posible utilizar un circuito de soporte de decisión 45 como el
descrito con respecto al modulo 16 de la etapa 3, tanto para el
módulo 12 de la etapa 1 como para el módulo 14 de la etapa 2 que se
han descrito anteriormente.
Una decisión firme se indica cuando el valor de
correlación máximo determinado es mayor que el valor de umbral
calculado. El valor de umbral se calcula utilizando el circuito 42
de estimación de ruido, el cual se emplea para la medición del
ruido, y un factor de ganancia. El ruido se determina tomando la
magnitud de la diferencia entre los sucesivos símbolos piloto
comunes. Este método de estimación del ruido elimina cualquier sesgo
o desviación en la estimación del ruido debida a interferencia de
señal ortogonal. El resultado del dispositivo 42 de estimación del
ruido se multiplica por el factor de ganancia en el multiplicador
46, el cual se determina o establece de modo que sea el umbral.
Cuando la correlación máxima determinada es mayor que el umbral
calculado, el comparador 47 suministra como salida una señal firme
de la etapa 3, alta, que indica una decisión firme, en tanto que,
en caso contrario, se genera una señal baja que indica una decisión
provisional.
En la Figura 13 se ilustra el diagrama de flujo
del algoritmo de la etapa 3. La salida de número de grupos de
código desde el módulo 14 de la etapa 2 se suministra como entrada a
los generadores de código de mezcla criptográfica, 40_{1}, ...,
40_{8}, del módulo 16 de la etapa 3 (etapa 1.301), los cuales
generan entonces códigos de mezcla de inteligibilidad a partir de
los mismos (etapa 1.302). La salida de los generadores de código de
mezcla criptográfica se remite entonces a los dispositivos de
correlación de código de mezcla criptográfica, 41_{1}, ...,
41_{8} (etapa 1.303). Conjuntamente con los códigos de mezcla
criptográfica suministrados como salida desde los generadores de
código de mezcla criptográfica, 40_{1}, ..., 40_{8}, la señal de
comunicación se correlaciona en los dispositivos de correlación de
código de mezcla criptográfica, 41_{1}, ..., 41_{8} (etapa
1.304), los cuales generan entonces diez correlaciones coherentes de
256 chips y diez acumulaciones no coherentes por ranura temporal
(etapa 1.305). Los resultados acumulados se remiten al circuito de
decisión 44 de la etapa 3 (etapa 1.306). El circuito de decisión 44
determina el dispositivo de correlación con la máxima salida y
genera un índice del mismo, que es el número de códigos de mezcla de
inteligibilidad (etapa 1.307). Se calcula entonces un valor de
umbral (etapa 1.308) y se compara con el valor de correlación
máximo (etapa 1.309). Si el valor de correlación máximo es mayor que
el umbral calculado, el módulo 16 de la etapa 3 suministra como
salida una señal firme de la etapa 3, alta, (etapa 1.310) que tiene
como resultado que el circuito de decisión 44 suministre como
salida el número de código de mezcla criptográfica al controlador
18 (etapa 1.311). En caso contrario, se suministra como salida una
señal baja al controlador 18 (etapa 1.313) y se suministra como
salida el número de códigos de mezcla criptográfica al circuito de
soporte de decisión 45 (etapa 1.313). Como el circuito de soporte
de decisión 45 observa las M3 últimas decisiones tomadas por el
circuito de decisión 44, se suministra como salida un número de
código de mezcla criptográfica al controlador 18 cuando un código
de mezcla criptográfica se repite k veces de entre M3 entradas
(etapa 1.311).
Haciendo referencia de nuevo a la Figura 1, el
controlador 18 comprende un registro de almacenamiento intermedio 9
de desajustes de chips rechazados, un contador 11 de desajustes de
chips rechazados, un registro de almacenamiento intermedio 13 de
vectores de cogido de mezcla criptográfica primarios rechazados, un
contador 3 de códigos de mezcla criptográfica primarios rechazados,
un circuito lógico de decisión 2 y un circuito lógico 6 de exclusión
de ventana. El controlador 18 se utiliza para tomar mejores
decisiones durante todo el algoritmo de búsqueda de celda, de
acuerdo con la realización preferida de la presente invención.
En la Figura 14 se ilustra el diagrama de flujo
de la lógica de decisión utilizada por el controlador 18 para
determinar el código de mezcla criptográfica primario para su
sincronización con la estación de base transmisora. El controlador
18 recibe el desajuste de chip, la señal firme de la etapa 1 y la
señal de contador de la etapa 1 desde el módulo 12 de la etapa 1
(etapa 1.401). Si la señal firme de la etapa 1 es alta, el
controlador 18 remite el desajuste de chip firme al módulo 14 de la
etapa 2 (etapa 1.402a), en tanto que, en caso contrario, se remite
un desajuste de chip provisional (etapa 1.402b). El módulo 14 de la
etapa 2 genera el número de grupos de código, el valor de desajuste
de ranura, la decisión firme de la etapa 2 y el contador de la etapa
2 (etapa 1.403). Si la señal firme de la etapa 2 es alta, entonces
el controlador remite el grupo de código firme al módulo de la
etapa 3 (etapa 1.404a). En caso contrario, el controlador 18 remite
un grupo de código provisional al módulo 16 de la etapa 3 (etapa
1.404b), y si el contador de la etapa 2 es menor que M2, entonces
el módulo 14 de la etapa 2 continúa generando el número de grupos de
código (etapa 1.403). Si el contador de la etapa 2 es igual a M2,
entonces se restablece el módulo 14 de la etapa 2 (etapa 1.407), lo
que da lugar a que el módulo de la etapa 2 genere un número de
códigos y un desplazamiento de ranura (etapa 1.403). El módulo 16
de la etapa 3 genera entonces un número de códigos de mezcla
criptográfica y la señal firme de la etapa 3 (etapa 1.405),
generada en la etapa 1.403, al recibir el desplazamiento de ranura y
el número de grupos de código. Si la señal firme de la etapa 3 es
alta, entonces el circuito lógico de decisión 2 determina que el
número de códigos de mezcla criptográfica es firme y pone fin al
procedimiento lógico de decisión. Si la señal firme de la etapa 3
es baja y la señal firme de la etapa 1 es alta o el contador de la
etapa 2 es menor que M2, el módulo de la etapa 2 continúa generando
un número de grupos de código (etapa 1.403). En caso contrario, el
módulo de la etapa 2 recibe una señal de restitución o
restablecimiento desde el controlador 18 y restablece en 0 el
contador de la etapa 2 (etapa 1.407). Este procedimiento continúa
hasta que la decisión suministrada como salida por el módulo 16 de
la etapa 3 sea firme.
\newpage
Debido a un posible error de frecuencia inicial
en el VCO, puede producirse una pérdida excesiva de correlación de
señal. En consecuencia, el VCO se hace avanzar paso a paso en
frecuencia con el fin de controlar el error de frecuencia máximo
posible entre el UE y la celda. Al inicializar el UE, el controlador
18 inicializa la frecuencia de búsqueda de celda con el uso del
sintetizador de frecuencia 20. Haciendo referencia a la Figura 1,
el sintetizador de frecuencia 20 comprende un circuito de frecuencia
adaptativo (AFC -"adaptative frequency circuit") 4 y un
oscilador controlado por tensión (VCO -"voltage controlled
oscillator") 7 ó un oscilador controlado numéricamente (NCO
-"numerically controlled oscillator"). El AFC 4, conectado al
controlador 18 y al VCO 7, comprende una tabla de asignación de
frecuencia (FAT -"frequency allocation table") y una tabla de
escalones de frecuencia (FST -"frequency step
table").
Cuando se inicializa el controlador 18, el AFC 4
ajusta la frecuencia utilizando la primera frecuencia de la FAT y
el valor de desajuste obtenido de la FST. Esta frecuencia inicial es
la frecuencia que se utiliza por el controlador 18 para llevar a
cabo la búsqueda de celda. La FST es una tabla de frecuencias
escalonadas, o frecuencias de desajuste, por ejemplo {0, 2, -2, 4,
-4, 6, -6, ..., N, -N}, que se utilizan para descentrar o desplazar
la frecuencia que se está utilizando por parte del controlador 18.
La FAT incluye una pluralidad de frecuencias predeterminadas que
utiliza el controlador 18 ó un controlador de nivel 1 (no mostrado)
para asignar el UE a la estación de base y sincronizarlo con ella.
Para los propósitos de esta descripción, la pluralidad de
frecuencias listadas se definen como F_{0}, F_{1}, F_{2}, ...,
F_{N} en la FAT, y las frecuencias de desajuste se definen en la
FST como SF_{0}, SF_{1}, -SF_{1}, SF_{2}, -SF_{2}, ...,
SF_{N}, -SF_{N}. De acuerdo con ello, cuando se inicializa el
controlador, la frecuencia de desajuste es SFO y la frecuencia >
F_{0}. El AFC 4 combina los dos valores, F_{0} + SF_{0}, y
remite el valor de frecuencia resultante a la VCO o NCO 7, que
mantiene la frecuencia de UE en su frecuencia remitida.
El controlador 18 lleva a efecto la lógica de
decisión anteriormente descrita. Si, tras un número X de tramas, la
decisión firme de la etapa 3 suministrada como salida no se pone en
un valor alto, el controlador indica al AFC 4 que salte al
siguiente desajuste de la FST, por ejemplo, SF_{1}. El AFC 4
combina entonces la nueva frecuencia de desajuste con la frecuencia
de la FAT, F_{0} + SF_{1}, y suministra como salida la
frecuencia resultante al VCO o NCO 7, a fin de mantener el UE en
esta frecuencia.
El controlador 18 continúa saltando a través de
las frecuencias de desajuste de la FST hasta que se detecta una
señal alta procedente del módulo 16 de la etapa 3, que indica una
detección firme, o hasta que se hayan intentado todas las
frecuencias de desajuste por parte del controlador 18. Una vez que
se han intentado la totalidad de las frecuencias de desajuste, el
AFC 4 restablece la frecuencia de desajuste de la FST en SF_{0},
salta a la siguiente frecuencia de la FAT, F_{1}, y combina los
dos valores, F_{1} + SF_{0}, para suministrarlos como salida al
VCO o NCO 7. El VCO o NCO 7 regula entonces la frecuencia del UE de
modo que sea esta nueva frecuencia resultante, y el controlador 18
lleva entonces a cabo la decisión lógica hasta que se detecta una
señal alta procedente del módulo 16 de la etapa 3. Este
procedimiento de avance por saltos a través de la FST y de avance
por saltos, a continuación, hasta la siguiente frecuencia de la FAT
se prosigue hasta que se genera como salida una señal alta por
parte del módulo 16 de la etapa 3. Una vez que este suceso da lugar
a la detección de un código de mezcla criptográfica, el AFC 4
bloquea el valor de desajuste de la FST en la posición que tiene en
ese momento, que no se habrá de reajustar hasta que se inicialice el
controlador 18.
Como saben los expertos de la técnica, la mayor
parte de los proveedores de servicios de un sistema de comunicación
tienen una red móvil terrestre pública (PLMN -"public land mobile
network") diferente. El UE utiliza la PLMN detectada para
determinar si el proveedor de servicios proporciona o no servicio en
la posición del UE. El controlador 18 se sirve de una lógica de
exclusión de ventana ubicada dentro del circuito lógico 6 de
exclusión de ventana, para superar un rechazo debido a que la PLMN
sea errónea. Puesto que la detección de la salida de los HGC 21, 22
en el valor de pico siempre proporciona la misma PLMN, el
controlador 18 utiliza la lógica de exclusión de ventana para
superar este obstáculo. El circuito lógico de exclusión de ventana
está conectado al circuito lógico de decisión 2, al registro de
almacenamiento intermedio 9 de vectores de desajuste de chip
rechazados, a un contador 11 de desajustes de chip rechazados, a un
registro de almacenamiento intermedio 13 de vectores de código de
mezcla criptográfica primarios rechazados, y a un contador 3 de
códigos de mezcla criptográfica primarios rechazados. El circuito
lógico 6 de exclusión de ventana comprueba el código de mezcla
criptográfica primario suministrado como salida desde el módulo de
la etapa 3, con respecto a los códigos de mezcla criptográfica
primarios rechazados que están almacenados en el registro de
almacenamiento intermedio 13 de vectores de código de mezcla
criptográfica primarios rechazados. Si el código de mezcla
criptográfica primario suministrado como salida desde el módulo de
la etapa 3 se encuentra en el registro de almacenamiento intermedio
13, o bien se ha detectado una PLMN equivocada, el circuito lógico 6
de exclusión de ventanas rechaza el código e inicializa de nuevo el
circuito lógico de decisión. Cada vez que se rechaza un código de
mezcla criptográfica primario, el desajuste de chip que se generó
por el módulo de la etapa 1 se almacena en el registro de
almacenamiento intermedio 9 de vectores de desajuste de chip
rechazados y es utilizado por el generador 5 de máscara. El
generador 5 de máscara del circuito de decisión 25 situado dentro
del módulo 12 de la etapa 1, se sirve de los valores almacenados en
el registro de almacenamiento intermedio 9 de vectores de desajuste
de chip rechazados y del contador 11 de desajustes de chip
rechazados, procedente del controlador 18, para determinar los
chips de cada ranura que se han de excluir en la ventana. La
exclusión de los códigos de mezcla criptográfica primarios y los
desajustes de chip detectados se hace sólo dentro de una única banda
de frecuencias. Los registros de almacenamiento intermedio y los
contadores se restablecen cuando existe una confirmación por parte
de la estación de base o se está utilizando una nueva banda de
frecuencias por parte del controlador de nivel 1.
Con el fin de ajustar la banda de frecuencias
utilizada por el controlador 18 durante el proceso lógico de
exclusión de ventana, el controlador de la capa 1 indica al AFC 4
que salte a la siguiente frecuencia de la FAT. Como ya está
establecida la frecuencia de desajuste de la FST, el AFC combina la
nueva frecuencia con la frecuencia de desajuste establecida. EL VCO
o NCO 7 se ajusta entonces de manera que mantenga esta frecuencia
combinada.
En la Figura 15 se ilustra un diagrama de flujo
de la lógica de exclusión de ventana utilizada por el controlador.
El controlador 18 ejecuta la lógica de decisión de búsqueda de celda
y encuentra un código de mezcla criptográfica primario (etapa
1.501). El código de mezcla criptográfica primario se hace pasar a
las capas superiores (etapa 1.502), que almacenan la frecuencia y
el índice del código de mezcla criptográfica primario (etapa 1.503).
Si la PLMN es correcta para el proveedor de servicios concreto, el
UE es sincronizado con la estación de base y se pone fin al
procedimiento (etapa 1.514). Si la PLMN es incorrecta y existe una
frecuencia restante en la FAT del AGC 4, el AGC 4 salta a la
siguiente frecuencia de la FAT y el controlador 18 cambia la
frecuencia, almacena el código de mezcla criptográfica primario en
el registro de almacenamiento intermedio 13 de vectores, y
restablece el algoritmo de búsqueda de celda (etapa 1.505). Ha de
apreciarse que la condición de fallo supervisa, ya sea los
registros de almacenamiento intermedio 3, 11 de contador, ya sea un
temporizador para determinar si se ha producido una condición de
fallo. Una condición de fallo indica que no se producirá la
sincronización en las condiciones presentes en ese momento (por
ejemplo, la frecuencia). Si ya no queda ninguna frecuencia dentro
de la FAT, el controlador 18 comienza con el barrido de las
frecuencias con el código de mezcla criptográfica primario
almacenado (etapa 1.506). El controlador 18 establece entonces la
primera frecuencia y hace pasar el código de mezcla con
ininteligibilidad primario rechazado a la búsqueda de celda inicial
con el método de exclusión de ventana (etapa 1.507). El controlador
18 restablece la búsqueda de celda inicial con el método de
exclusión de ventana y restablece también la condición de fallo
(etapa 1.508). El código de mezcla criptográfica primario rechazado
se hace pasar al interior del registro de almacenamiento intermedio
13 de vectores de código de mezcla criptográfica primarios
rechazados, y se incrementa el contador de códigos de mezcla
criptográfica primarios rechazados (etapa 1.509). Se ejecuta la
lógica de decisión de búsqueda de celda y se hallan un código de
mezcla criptográfica primario y un desajuste de chip (etapa 1.510).
Si el código de mezcla criptográfica primario es almacenado en el
registro de almacenamiento intermedio 13 de vectores de código de
mezcla criptográfica primarios rechazados, entonces el desajuste de
chip se hace pasar al interior del registro de almacenamiento
intermedio 9 de vectores de desajuste de chip rechazados, y se
incrementa el contador 11 de desajustes de chip rechazados (etapa
1.511). Se ejecuta de nuevo la lógica de decisión de búsqueda de
celda, excluyendo una ventana en el entorno del desajuste de chip
rechazado (etapa 1.512). Si el código de mezcla criptográfica
primario generado por esta lógica de decisión de búsqueda de celda,
es almacenado de nuevo en el registro de almacenamiento intermedio
de vectores de código de mezcla criptográfica primarios rechazados,
entonces el desajuste de chip detectado se hace pasar al interior
del registro de almacenamiento intermedio de vectores de desajuste
de chip rechazados y se incrementa el contador de desajustes de chip
rechazados (etapa 1.511), y se ejecuta de nuevo la lógica de
decisión de búsqueda de celda, excluyendo una ventana del valor del
desajuste de chip rechazado (etapa 1.512). Las etapas 1.511 y 1.512
prosiguen hasta que el código primario detectado ya no se encuentre
en la lista, instante en el cual el código de mezcla criptográfica
primario se remite a las capas superiores para esperar una
confirmación por parte de la estación de base (etapa 1.513). Si
existe una condición de fallo y no queda ninguna frecuencia, el
controlador 18 indica que no está disponible ningún servicio (etapa
1.517) y se pone fin al procedimiento. Si ha habido un fallo y queda
una frecuencia en el ancho de banda, el controlador 18 establece
una nueva frecuencia y hace pasar el código de mezcla criptográfica
primario rechazado para esa frecuencia (etapa 1.516). El controlador
18 restablece entonces la búsqueda de celda inicial con el método
de exclusión de ventana y el supervisor de condición de fallo (etapa
1.508). El controlador 18 prosigue entonces la búsqueda de celda
inicial con el método de exclusión de ventana, según se ha descrito
anteriormente. Si no existe ninguna condición de fallo y la PLMN es
correcta, el controlador 18 indica que el UE está sincronizado con
la estación de base al recibir la confirmación (etapa 1.518), y se
pone fin al procedimiento. Si la PLMN es incorrecta, el código de
mezcla criptográfica primario rechazado se hace pasar al interior
del registro de almacenamiento intermedio 13 de vectores de código
de mezcla criptográfica primarios rechazados, y se incrementa el
contador 3 de códigos de mezcla criptográfica primarios rechazados
(etapa 1.515). La lógica de decisión de búsqueda de celda se ejecuta
de nuevo excluyendo una ventana en torno al valor de desajuste de
chip rechazado previamente (etapa 1.512). Este procedimiento
continúa hasta que el controlador indica que no hay ningún servicio
disponible o se recibe una confirmación procedente de una estación
de base.
Claims (5)
1. Una unidad de equipo de usuario, UE, capaz de
conducir una búsqueda de celda inicial y establecer un enlace de
comunicación con una estación de base en una red de comunicación, de
tal modo que el UE comprende:
un primer módulo (12), configurado para procesar
o tratar un código de sincronización primario de la señal de
comunicación y asignar un valor de índice a una muestra de pico de
dicha señal de comunicación, de tal modo que dicho valor de índice
se utiliza para calcular un desajuste de chip de un código de mezcla
criptográfica primario;
un segundo módulo (14), configurado para
utilizar el desajuste de chip calculado para detectar un número de
grupo de código de mezcla criptográfica, un desajuste de ranura y un
código de sincronización secundario de la señal de
comunicación;
un tercer módulo (16), configurado para
recuperar un código de mezcla criptográfica primario de dicha señal
de comunicación basándose en el desajuste de chip, en el número de
grupo de código de mezcla criptográfica y en el desajuste de
ranura; y
un controlador (18), conectado a dicho primer
módulo, a dicho segundo módulo y a dicho tercer módulo, y
configurado para controlar un ajuste de una frecuencia de búsqueda
en dicho UE con el fin de permitir que el tercer módulo recupere el
código de mezcla criptográfica primario de dicha señal de
comunicación,
caracterizada porque dicho controlador
(18) comprende adicionalmente:
un primer registro de almacenamiento intermedio
(13), configurado para almacenar códigos de mezcla criptográfica
primarios rechazados;
un segundo registro de almacenamiento intermedio
(19), conectado al primer módulo (12) y configurado para almacenar
vectores de desajuste de chip rechazados;
un circuito lógico de decisión (2), configurado
para determinar si el código de mezcla criptográfica detectado es
correcto; y
un circuito (6) de exclusión de ventana,
conectado al primer registro de almacenamiento intermedio (13), al
segundo registro de almacenamiento intermedio (9) y al circuito
lógico de decisión (2), y configurado para detectar redes móviles
terrestres públicas, PLMNs, para comprobar el código de mezcla
criptográfica detectado frente a los códigos almacenados en dicho
primer registro de almacenamiento intermedio (13), a fin de rechazar
dicho código de mezcla criptográfica detectado si el código de
mezcla criptográfica detectado se encuentra en el primer registro
de almacenamiento intermedio (13) o se detecta una PLMN incorrecta,
y superar un rechace causado por una PLMN incorrecta.
2. El UE de acuerdo con la reivindicación 1, que
comprende adicionalmente un sintetizador de frecuencia sensible a
dicho controlador y configurado para ajustar y mantener dicha
frecuencia de búsqueda, de tal modo que el sintetizador incluye un
oscilador (7) y un circuito de frecuencia adaptativo (4), AFC,
configurado para generar la frecuencia de búsqueda mediante la
combinación de una de una pluralidad de frecuencias de desajuste con
una de una pluralidad de frecuencias de base, de tal manera que
dicho AFC comprende:
una tabla de etapas de frecuencia, que incluye
dicha pluralidad de frecuencias de desajuste; y
una tabla de asignación de frecuencias, que
incluye dicha pluralidad de frecuencias de base.
3. El UE de acuerdo con la reivindicación 2, en
el cual dicho oscilador (7) es un oscilador controlado por tensión
o un oscilador controlado numéricamente, de tal modo que dicho
oscilador es sensible a dicho AFC para mantener dicho UE en dicha
frecuencia de búsqueda.
4. El UE de acuerdo con la reivindicación 1, en
el cual dicho controlador (18) está configurado para ajustar dicha
frecuencia de búsqueda mediante la extracción de una de una
pluralidad de frecuencias de desajuste y una de una pluralidad de
frecuencias de búsqueda, y combinar dichas frecuencias de desajuste
y de búsqueda.
5. El UE de acuerdo con la reivindicación 1, en
el cual el primer módulo (12) comprende adicionalmente un generador
(5) de máscara, configurado para determinar qué chips de cada ranura
han de ser excluidos por el circuito (6) de exclusión de ventana
basándose en desajustes de chip almacenados en el segundo registro
de almacenamiento intermedio (9).
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US27164201P | 2001-02-27 | 2001-02-27 | |
| US271642P | 2001-02-27 | ||
| US918611 | 2001-07-31 | ||
| US09/918,611 US6826244B2 (en) | 2001-02-27 | 2001-07-31 | Initial cell search algorithm for 3G FDD wireless communication systems |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2304181T3 true ES2304181T3 (es) | 2008-09-16 |
Family
ID=26955047
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES07111143.9T Expired - Lifetime ES2657475T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de búsqueda de celda inicial |
| ES02702141T Expired - Lifetime ES2344402T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de busqueda de celda inicial. |
| ES06111667T Expired - Lifetime ES2304181T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de busqueda de celda inicial. |
| ES05108806T Expired - Lifetime ES2273312T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de busqueda de celda inicial. |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES07111143.9T Expired - Lifetime ES2657475T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de búsqueda de celda inicial |
| ES02702141T Expired - Lifetime ES2344402T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de busqueda de celda inicial. |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05108806T Expired - Lifetime ES2273312T3 (es) | 2001-02-27 | 2002-02-04 | Algoritmo de busqueda de celda inicial. |
Country Status (19)
| Country | Link |
|---|---|
| US (7) | US6826244B2 (es) |
| EP (5) | EP1686698B1 (es) |
| JP (2) | JP4382352B2 (es) |
| KR (2) | KR100722210B1 (es) |
| CN (2) | CN101174853B (es) |
| AR (1) | AR032861A1 (es) |
| AT (3) | ATE345601T1 (es) |
| BR (1) | BRPI0207841B1 (es) |
| CA (2) | CA2599806C (es) |
| DE (4) | DE60216162T2 (es) |
| DK (3) | DK1608080T3 (es) |
| ES (4) | ES2657475T3 (es) |
| IL (3) | IL157450A0 (es) |
| MX (1) | MXPA03007640A (es) |
| MY (1) | MY130625A (es) |
| NO (2) | NO336023B1 (es) |
| SG (2) | SG190452A1 (es) |
| TW (5) | TWI268110B (es) |
| WO (1) | WO2002069551A1 (es) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101005312B (zh) | 2000-04-07 | 2012-08-15 | 交互数字技术公司 | 用于无线通信系统的基站同步 |
| EP1463216A3 (en) | 2000-08-04 | 2008-12-31 | Interdigital Technology Corporation | Periodic cell search |
| US6826244B2 (en) * | 2001-02-27 | 2004-11-30 | Interdigital Technology Corporation | Initial cell search algorithm for 3G FDD wireless communication systems |
| GB2378328B (en) * | 2001-08-01 | 2005-07-13 | Ipwireless Inc | AGC scheme and receiver for use in a wireless communication system |
| US7356098B2 (en) | 2001-11-14 | 2008-04-08 | Ipwireless, Inc. | Method, communication system and communication unit for synchronisation for multi-rate communication |
| TWI324023B (en) * | 2002-07-31 | 2010-04-21 | Interdigital Tech Corp | Start-up automatic frequency control (afc) method and apparatus |
| EP1537678A4 (en) * | 2002-09-12 | 2005-12-21 | Interdigital Tech Corp | REDUCTION OF DISORDERS IN CELL SEARCH BY WIRELESS TRANSMISSION AND RECEIVING UNITS |
| US20040058650A1 (en) * | 2002-09-19 | 2004-03-25 | Torgny Palenius | Receivers and methods for searching for cells using recorded data |
| AU2003259590A1 (en) * | 2003-01-23 | 2004-08-12 | Nec Australia Pty Ltd | Cell search method and apparatus in a WCDMA system |
| KR20090108089A (ko) * | 2003-02-05 | 2009-10-14 | 인터디지탈 테크날러지 코포레이션 | 무선 통신 시스템의 초기 셀 검색 방법 |
| US7555067B2 (en) * | 2003-03-13 | 2009-06-30 | Texas Instruments Incorporated | Method and apparatus for decoder input scaling based on interference estimation in CDMA |
| DE10311323A1 (de) * | 2003-03-14 | 2004-09-30 | Infineon Technologies Ag | Vorrichtung zur Synchronisation eines Mobilfunkempfängers auf eine Rahmenstruktur eines empfangenen Funksignals |
| US7261830B2 (en) * | 2003-10-16 | 2007-08-28 | Molecular Imprints, Inc. | Applying imprinting material to substrates employing electromagnetic fields |
| US8364185B2 (en) * | 2005-04-18 | 2013-01-29 | Samsung Electronics Co., Ltd. | Method and system for synchronizing a clock for an adjacent network to a clock for an overlay network |
| JP2006319765A (ja) * | 2005-05-13 | 2006-11-24 | Mitsubishi Electric Corp | Ｃｄｍａ用受信装置およびセルサーチ方法 |
| US9094146B2 (en) | 2007-01-08 | 2015-07-28 | Telefonaktiebolaget Lm Ericsson (Publ) | Secondary synchronization sequences for cell group detection in a cellular communications system |
| US8050225B2 (en) * | 2007-05-21 | 2011-11-01 | Qualcomm Incorporated | Assignment of primary and secondary synchronization code sequences to cells in a wireless communication system |
| US9025586B2 (en) * | 2007-09-21 | 2015-05-05 | Texas Instruments Incorporated | Secondary synchronization signal mapping |
| US8503547B2 (en) * | 2007-10-11 | 2013-08-06 | Qualcomm Incorporated | Scrambling codes for secondary synchronization codes in wireless communication systems |
| EP2117128B1 (en) | 2008-05-09 | 2012-11-21 | Research In Motion Limited | Scanning methods and apparatus for system acquisition |
| US8098630B2 (en) | 2008-05-09 | 2012-01-17 | Research In Motion Limited | Scanning methods and apparatus for system acquisition |
| US8849452B2 (en) * | 2009-08-03 | 2014-09-30 | Honda Motor Co., Ltd. | Robot and control system |
| EP2456106B1 (en) * | 2010-11-22 | 2013-11-06 | Sequans Communications | Cell search method for a downlink channel of an OFDMA transmission system |
| US8748798B2 (en) * | 2012-09-05 | 2014-06-10 | Omnivision Technologies, Inc. | Comparator circuit for reduced output variation |
| US10474652B2 (en) * | 2013-03-14 | 2019-11-12 | Inpixon | Optimizing wide data-type storage and analysis of data in a column store database |
| US10305671B2 (en) * | 2015-05-21 | 2019-05-28 | Cirrus Logic, Inc. | Synchronous differential signaling protocol |
| US10044403B1 (en) * | 2017-05-04 | 2018-08-07 | Samsung Electronics Co., Ltd | Apparatus and method for multi-beam initial synchronization for 5G-NR system |
| US10624024B2 (en) | 2017-10-24 | 2020-04-14 | Qualcomm Incorporated | Correlation-enhanced frequency scanning |
Family Cites Families (85)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US319998A (en) * | 1885-06-16 | Chaeles g | ||
| US421941A (en) * | 1890-02-25 | leeds | ||
| US110160A (en) * | 1870-12-13 | Improvement in anti-friction boxes for axles | ||
| US387168A (en) * | 1888-07-31 | Rotating trolling device for shipsj logs | ||
| US378440A (en) * | 1888-02-28 | Electric railway-station indicator | ||
| US4661A (en) * | 1846-07-24 | Improvement in magnetic fire-alarms | ||
| US44117A (en) * | 1864-09-06 | Improved composition for concrete pavements | ||
| US288239A (en) * | 1883-11-13 | George a | ||
| US14907A (en) * | 1856-05-20 | Printing-machine | ||
| US9930A (en) * | 1853-08-09 | Improvement in grain harvesters and binders | ||
| US101596A (en) * | 1870-04-05 | Improvement in revolving center-rest for wood-lathes | ||
| US391101A (en) * | 1887-09-28 | 1888-10-16 | Howaed w | |
| US828910A (en) * | 1903-05-25 | 1906-08-21 | Day J H Co | Mixing-machine. |
| US854122A (en) * | 1905-08-10 | 1907-05-21 | Simon B Storer | System of electrical distribution. |
| US825737A (en) * | 1905-11-03 | 1906-07-10 | Thomas Lauther | Curtain-fixture. |
| US852430A (en) * | 1906-12-15 | 1907-05-07 | William L Goodman | Ruling apparatus. |
| US1414482A (en) * | 1921-05-07 | 1922-05-02 | Nelson John | Manufacture of carbon for pigmental and other purposes |
| FI920976A0 (fi) | 1992-03-05 | 1992-03-05 | Tecnomen Oy | Radiosynkroniseringsfoerfarande foer stoedstationer i ett simulcastingnaet. |
| US5313457A (en) * | 1992-04-14 | 1994-05-17 | Trimble Navigation Limited | Code position modulation system and method for multiple user satellite communications |
| SE470037C (sv) | 1992-10-27 | 1995-04-10 | Ericsson Telefon Ab L M | Anordning vid mobila telekommunikationssystem för att möjliggöra synkronisering av basstationernas sändare |
| US5448570A (en) | 1993-03-17 | 1995-09-05 | Kyocera Corporation | System for mutual synchronization and monitoring between base stations |
| WO1994028643A1 (en) | 1993-05-27 | 1994-12-08 | Nokia Telecommunications Oy | Base station for a tdma cellular radio network |
| JP3296822B2 (ja) * | 1993-06-14 | 2002-07-02 | テレフオンアクチーボラゲツト エル エム エリクソン | Ｃｄｍａシステムのダウンリンクにおける伝送の時間調整 |
| JPH0825737A (ja) * | 1994-07-13 | 1996-01-30 | Canon Inc | 画像形成装置 |
| US5881100A (en) * | 1994-09-09 | 1999-03-09 | Omnipoint Corporation | Method and apparatus for coherent correlation of a spread spectrum signal |
| US5784368A (en) | 1994-09-23 | 1998-07-21 | Motorola, Inc. | Method and apparatus for providing a synchronous communication environment |
| KR100201806B1 (ko) | 1994-10-19 | 1999-06-15 | 윤종용 | 무선호출수신기의전원 절약장치 및 방법 |
| JP3116264B2 (ja) | 1994-12-07 | 2000-12-11 | 松下電器産業株式会社 | スペクトル拡散通信受信機 |
| US6177964B1 (en) * | 1997-08-01 | 2001-01-23 | Microtune, Inc. | Broadband integrated television tuner |
| US6049535A (en) * | 1996-06-27 | 2000-04-11 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
| JP3208305B2 (ja) | 1995-11-14 | 2001-09-10 | シャープ株式会社 | 通信装置および通信方法 |
| US5793772A (en) * | 1995-11-29 | 1998-08-11 | Motorola, Inc. | Method and apparatus for synchronizing timing of components of a telecommunication system |
| EP0825737B1 (en) | 1996-03-05 | 2007-05-02 | NTT DoCoMo, Inc. | Signal transmission method, transmitter and receiver in mobile communication system |
| US6014376A (en) | 1996-09-18 | 2000-01-11 | Motorola, Inc. | Method for over-the-air synchronization adjustment in a communication system |
| JP3376224B2 (ja) | 1996-10-23 | 2003-02-10 | 株式会社エヌ・ティ・ティ・ドコモ | Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機 |
| JP2845228B2 (ja) | 1996-12-10 | 1999-01-13 | 日本電気株式会社 | 隣接セル同期検出方式 |
| JPH10190562A (ja) | 1996-12-26 | 1998-07-21 | Toshiba Corp | 移動通信システムの基地局間フレーム同期方式およびこの方式を適用した基地局装置 |
| JP3373746B2 (ja) | 1997-01-07 | 2003-02-04 | 株式会社鷹山 | Ｄｓ−ｃｄｍａ基地局間非同期セルラ方式における初期同期方法および受信機 |
| SE506766C2 (sv) * | 1997-03-13 | 1998-02-09 | Kockum Sonics Ab | Ljudgenerator |
| JPH10304437A (ja) | 1997-04-30 | 1998-11-13 | Fujitsu Ltd | 無線区間同期監視方式及び該方式による無線基地局装置 |
| DE69723587T2 (de) | 1997-05-09 | 2004-02-12 | Nokia Corp. | Verfahren zur ermittlung der zeitdifferenz zwischen funksendern, funknetz mit solchen funksendern sowie entsprechende mobilstation |
| US5991330A (en) | 1997-06-27 | 1999-11-23 | Telefonaktiebolaget L M Ericsson (Pub1) | Mobile Station synchronization within a spread spectrum communication systems |
| US5930366A (en) | 1997-08-29 | 1999-07-27 | Telefonaktiebolaget L M Ericsson | Synchronization to a base station and code acquisition within a spread spectrum communication system |
| US5872774A (en) | 1997-09-19 | 1999-02-16 | Qualcomm Incorporated | Mobile station assisted timing synchronization in a CDMA communication system |
| DE69841326D1 (de) | 1997-10-10 | 2010-01-07 | Qualcomm Inc | Mehrlagige pn-kodespreizung in einem mehrbenutzerkommunikationssystem |
| JP3385200B2 (ja) | 1997-11-07 | 2003-03-10 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信システムにおける信号の伝送方法および拡散符号同期法 |
| FI974310L (fi) | 1997-11-24 | 1999-05-25 | Nokia Telecommunications Oy | Menetelmä tukiasemien synkronisoimiseksi ja solukkoradiojärjestelmä |
| RU2241312C2 (ru) | 1998-02-12 | 2004-11-27 | Телефонактиеболагет Лм Эрикссон (Пабл) | Система и способ обеспечения синхронизации базовых станций в асинхронной системе мобильной связи множественного доступа с кодовым разделением каналов |
| TW428388B (en) | 1998-02-20 | 2001-04-01 | Koninkl Philips Electronics Nv | A power consumption reduction method in a digital mobile radio system and a mobile radio station |
| US6208871B1 (en) | 1998-02-27 | 2001-03-27 | Motorola, Inc. | Method and apparatus for providing a time adjustment to a wireless communication system |
| JP3090117B2 (ja) | 1998-03-26 | 2000-09-18 | 株式会社デンソー | スペクトラム拡散信号復調装置 |
| EP0954122A1 (de) | 1998-04-28 | 1999-11-03 | Siemens Aktiengesellschaft | Verfahren zum Betreiben eines Funk-Kommunikationssystems und derartiges Funk-Kommunikationssystem |
| US6230018B1 (en) | 1998-05-14 | 2001-05-08 | Nortel Networks Limited | Devices and processing in a mobile radio communication network having calibration terminals |
| US6504830B1 (en) | 1998-06-15 | 2003-01-07 | Telefonaktiebolaget Lm Ericsson Publ | Method, apparatus, and system for fast base synchronization and sector identification |
| DE19831569A1 (de) | 1998-07-14 | 2000-01-20 | Siemens Ag | Verfahren zur Informationsübertragung und Funkstation |
| EP0977351B1 (en) * | 1998-07-30 | 2004-02-18 | Motorola Semiconducteurs S.A. | Method and apparatus for radio communication |
| US6131030A (en) | 1998-08-19 | 2000-10-10 | Telefonaktiebolaget Lm Ericsson | System network and method for the transference of cell handover information |
| GB9819482D0 (en) | 1998-09-07 | 1998-10-28 | Nokia Telecommunications Oy | Communication system |
| US6539004B1 (en) | 1998-09-17 | 2003-03-25 | Lucent Technologies Inc. | Time synchronization of packetized radio signals to base stations |
| US6223037B1 (en) | 1998-10-09 | 2001-04-24 | Nokia Mobile Phones Ltd. | Cell selection during loss of service in a telecommunications system |
| US6205334B1 (en) * | 1998-11-24 | 2001-03-20 | Ericsson Inc. | Accelerated scanning of cellular channels by cellular radiotelephones |
| DE69939310D1 (de) * | 1998-12-01 | 2008-09-25 | Samsung Electronics Co Ltd | Vorrichtung zur frequenzsynchronisierung eines ofdm/cdma systems |
| US6590881B1 (en) | 1998-12-04 | 2003-07-08 | Qualcomm, Incorporated | Method and apparatus for providing wireless communication system synchronization |
| US6522706B1 (en) * | 1998-12-10 | 2003-02-18 | National Semiconductor Corporation | Delay spread estimation for multipath fading channels |
| US6625200B1 (en) * | 1999-01-25 | 2003-09-23 | Ericsson Inc. | Multi-stage CDMA synchronization with parallel execution |
| HK1043012B (zh) | 1999-02-26 | 2005-10-28 | 高通股份有限公司 | 用於异步码分多址基站和同步码分多址基站之间越区切换的方法 |
| FI107487B (fi) * | 1999-03-08 | 2001-08-15 | Nokia Mobile Phones Ltd | Datalähetyksen salausmenetelmä radiojärjestelmässä |
| US6480558B1 (en) | 1999-03-17 | 2002-11-12 | Ericsson Inc. | Synchronization and cell search methods and apparatus for wireless communications |
| KR20000073917A (ko) * | 1999-05-15 | 2000-12-05 | 윤종용 | 비동기식 부호분할다중접속 통신시스템의 동기워드 생성 및 송수신장치 및 방법 |
| US6493380B1 (en) | 1999-05-28 | 2002-12-10 | Nortel Networks Limited | System and method for estimating signal time of arrival |
| US6363060B1 (en) | 1999-06-30 | 2002-03-26 | Qualcomm Incorporated | Method and apparatus for fast WCDMA acquisition |
| US6483824B1 (en) * | 1999-07-29 | 2002-11-19 | Qualcomm, Inc. | Method and apparatus for acquiring service in a “border area” |
| US6834046B1 (en) * | 1999-10-05 | 2004-12-21 | Texas Instruments Incorporated | Acquisition of an unevenly spaced synchronization channel in a wireless communication system |
| US6996162B1 (en) * | 1999-10-05 | 2006-02-07 | Texas Instruments Incorporated | Correlation using only selected chip position samples in a wireless communication system |
| JP3439399B2 (ja) * | 1999-10-14 | 2003-08-25 | エヌイーシーマイクロシステム株式会社 | Ｃｄｍａベースバンド受信装置 |
| TW486914B (en) | 1999-12-02 | 2002-05-11 | Ericsson Telefon Ab L M | Synchronization of diversity handover destination base station |
| KR100319927B1 (ko) * | 2000-01-11 | 2002-01-09 | 윤종용 | 비동기식 광대역 직접 시퀀스 코드분할다중접속 수신기의셀 탐색 장치 및 각 셀에 고유한 코드 획득 방법 |
| US7047011B1 (en) | 2000-02-10 | 2006-05-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronization in diversity handover |
| CN101005312B (zh) | 2000-04-07 | 2012-08-15 | 交互数字技术公司 | 用于无线通信系统的基站同步 |
| ATE261231T1 (de) | 2000-05-10 | 2004-03-15 | Mitsubishi Electric Inf Tech | Verfahren zur zuweisung von sekundärsynchronisationskodes zu einer basisstation eines mobilkommunikationssystems |
| FR2811367B1 (fr) * | 2000-07-04 | 2003-02-14 | Meritor Light Vehicle Sys Ltd | Leve-vitre ayant un curseur a deplacement silencieux |
| WO2002058334A2 (en) | 2001-01-18 | 2002-07-25 | Strix Systems, Inc. | System, method and computer-readable medium for wirelessly exchanging communication with a mobile unit |
| US6826244B2 (en) * | 2001-02-27 | 2004-11-30 | Interdigital Technology Corporation | Initial cell search algorithm for 3G FDD wireless communication systems |
| US6476572B2 (en) * | 2001-04-03 | 2002-11-05 | Overhead Door Corporation | Power supply system and method for dock equipment |
| US20030203745A1 (en) | 2002-04-30 | 2003-10-30 | Chiang Tung Ching | Assisted base stations synchronization |
-
2001
- 2001-07-31 US US09/918,611 patent/US6826244B2/en not_active Expired - Lifetime
-
2002
- 2002-02-04 KR KR1020037013853A patent/KR100722210B1/ko not_active Expired - Lifetime
- 2002-02-04 MX MXPA03007640A patent/MXPA03007640A/es active IP Right Grant
- 2002-02-04 AT AT05108806T patent/ATE345601T1/de not_active IP Right Cessation
- 2002-02-04 CA CA2599806A patent/CA2599806C/en not_active Expired - Lifetime
- 2002-02-04 DE DE60216162T patent/DE60216162T2/de not_active Expired - Lifetime
- 2002-02-04 ES ES07111143.9T patent/ES2657475T3/es not_active Expired - Lifetime
- 2002-02-04 EP EP06111667A patent/EP1686698B1/en not_active Expired - Lifetime
- 2002-02-04 CN CN2007101669747A patent/CN101174853B/zh not_active Expired - Lifetime
- 2002-02-04 ES ES02702141T patent/ES2344402T3/es not_active Expired - Lifetime
- 2002-02-04 KR KR1020037011261A patent/KR100649064B1/ko not_active Expired - Fee Related
- 2002-02-04 DK DK05108806T patent/DK1608080T3/da active
- 2002-02-04 ES ES06111667T patent/ES2304181T3/es not_active Expired - Lifetime
- 2002-02-04 JP JP2002568557A patent/JP4382352B2/ja not_active Expired - Lifetime
- 2002-02-04 AT AT06111667T patent/ATE390766T1/de not_active IP Right Cessation
- 2002-02-04 BR BRPI0207841A patent/BRPI0207841B1/pt not_active IP Right Cessation
- 2002-02-04 CA CA002439378A patent/CA2439378C/en not_active Expired - Lifetime
- 2002-02-04 EP EP07111143.9A patent/EP1833175B1/en not_active Expired - Lifetime
- 2002-02-04 DE DE0001380131T patent/DE02702141T1/de active Pending
- 2002-02-04 DE DE60236076T patent/DE60236076D1/de not_active Expired - Lifetime
- 2002-02-04 SG SG2010012920A patent/SG190452A1/en unknown
- 2002-02-04 EP EP02702141A patent/EP1380131B1/en not_active Expired - Lifetime
- 2002-02-04 ES ES05108806T patent/ES2273312T3/es not_active Expired - Lifetime
- 2002-02-04 CN CNB028055926A patent/CN100346591C/zh not_active Expired - Lifetime
- 2002-02-04 AT AT02702141T patent/ATE465555T1/de not_active IP Right Cessation
- 2002-02-04 EP EP09173326A patent/EP2148448A1/en not_active Withdrawn
- 2002-02-04 SG SG200505528-0A patent/SG132508A1/en unknown
- 2002-02-04 IL IL15745002A patent/IL157450A0/xx unknown
- 2002-02-04 DK DK06111667T patent/DK1686698T3/da active
- 2002-02-04 WO PCT/US2002/003217 patent/WO2002069551A1/en not_active Ceased
- 2002-02-04 DK DK02702141.9T patent/DK1380131T3/da active
- 2002-02-04 EP EP05108806A patent/EP1608080B8/en not_active Expired - Lifetime
- 2002-02-04 DE DE60225861T patent/DE60225861T2/de not_active Expired - Lifetime
- 2002-02-07 TW TW091102284A patent/TWI268110B/zh not_active IP Right Cessation
- 2002-02-07 TW TW095139071A patent/TWI342681B/zh not_active IP Right Cessation
- 2002-02-07 TW TW092127536A patent/TWI250425B/zh not_active IP Right Cessation
- 2002-02-07 TW TW099106045A patent/TWI428042B/zh not_active IP Right Cessation
- 2002-02-07 TW TW094121510A patent/TWI321913B/zh not_active IP Right Cessation
- 2002-02-26 AR ARP020100658A patent/AR032861A1/es not_active Application Discontinuation
- 2002-02-27 US US10/083,796 patent/US7046754B2/en not_active Expired - Fee Related
- 2002-02-27 MY MYPI20020699A patent/MY130625A/en unknown
- 2002-04-11 US US10/120,735 patent/US6804315B2/en not_active Expired - Lifetime
-
2003
- 2003-08-18 IL IL157450A patent/IL157450A/en unknown
- 2003-08-25 NO NO20033770A patent/NO336023B1/no not_active IP Right Cessation
-
2005
- 2005-08-17 US US11/205,846 patent/US7433437B2/en not_active Expired - Lifetime
-
2007
- 2007-07-10 JP JP2007181460A patent/JP4718520B2/ja not_active Expired - Lifetime
-
2008
- 2008-10-06 IL IL194548A patent/IL194548A/en active IP Right Grant
- 2008-10-06 US US12/245,800 patent/US7746920B2/en not_active Expired - Fee Related
-
2010
- 2010-04-07 US US12/755,583 patent/US8503512B2/en not_active Expired - Fee Related
-
2013
- 2013-07-25 US US13/951,303 patent/US9247509B2/en not_active Expired - Fee Related
-
2015
- 2015-01-06 NO NO20150027A patent/NO342203B1/no not_active IP Right Cessation
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2273312T3 (es) | Algoritmo de busqueda de celda inicial. | |
| ES2540887T3 (es) | Adquisición de señales en un sistema de comunicación inalámbrica | |
| ES2291218T3 (es) | Procedimiento y aparato para la adquisicion wcdma rapida. | |
| HK1116936B (en) | Initial cell search algorithm | |
| HK1116936A (en) | Initial cell search algorithm | |
| HK1117664B (en) | Initial cell search algorithm |