ES2314287T3 - Disposicion para comprobacion jtag. - Google Patents
Disposicion para comprobacion jtag. Download PDFInfo
- Publication number
- ES2314287T3 ES2314287T3 ES03811403T ES03811403T ES2314287T3 ES 2314287 T3 ES2314287 T3 ES 2314287T3 ES 03811403 T ES03811403 T ES 03811403T ES 03811403 T ES03811403 T ES 03811403T ES 2314287 T3 ES2314287 T3 ES 2314287T3
- Authority
- ES
- Spain
- Prior art keywords
- test
- data
- jtag
- device under
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/3025—Wireless interface with the DUT
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Investigating Or Analyzing Non-Biological Materials By The Use Of Chemical Means (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Luminescent Compositions (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
Método para determinar la prioridad de un objeto de gestión en un sistema de gestión de dispositivos que comprende por lo menos un servidor de gestión de dispositivos (S) y un dispositivo cliente de gestión (TE), en el que el servidor de gestión está dispuesto para mantener datos de objetos de gestión en un árbol de gestión, comprendiendo el método determinar (400) el contenido de subobjetos incluidos en por lo menos un objeto de gestión del árbol de gestión, caracterizado porque se determina (402) en el servidor de gestión por lo menos un elemento de datos que comprende los datos de prioridad de por lo menos un subobjeto en relación con otros subobjetos, se incorpora (406) dicho por lo menos un elemento de datos al árbol de gestión mantenido por el servidor de gestión, se envía (408) una definición de archivo según el árbol de gestión hacia el dispositivo cliente de gestión.
Description
Disposición para comprobación JTAG.
La invención se refiere a la comprobación JTAG y
más particularmente a ampliar el campo de aplicación de la
comprobación JTAG.
Se ha creado una norma de uso universal IEEE
1149.1, también conocida como JTAG (grupo de acción de pruebas
conjuntas, por sus siglas en inglés) según el consorcio que preparó
la norma, para comprobar diferentes placas de circuito y
componentes y circuitos integrados conectados a éstas. JTAG es un
procedimiento de escaneado de límites, en el que una señal de
entrada es alimentada en una clavija de límite de una placa de
circuito y una señal de salida se mide desde otra clavija de
límite. La idea básica de JTAG consiste en transferir secuencias de
datos predeterminadas en series a través de componentes CI en una
placa de circuito o en una parte de la misma y en muestrear los
datos de salida. Ya que la topología y las funciones lógicas de los
componentes de la placa de circuito que se va a comprobar se
conocen con anterioridad, también se puede determinar una supuesta
salida. Se puede usar equipo de prueba para comparar los datos de
salida de un dispositivo bajo prueba DUT (por sus siglas en inglés)
con la supuesta salida y si corresponden el uno con el otro, el
dispositivo bajo prueba DUT funciona correctamente. Si, a su vez,
los datos de salida no se corresponden con la supuesta salida, el
circuito comprobado puede estar abierto, puede estar conectada a él
una señal exterior o un componente en el circuito puede ser
defectuoso. En tal caso, el defecto puede determinarse típicamente
poniendo en marcha diferentes secuencias de datos de prueba a
través del dispositivo bajo prueba y analizando la salida obtenida
usando software incluido en el equipo de prueba.
La norma JTAG determina para ambos, el equipo de
prueba que comprende un controlador JTAG y el dispositivo bajo
prueba DUT, una interfaz de un puerto de acceso de prueba TAP (por
sus siglas en inglés), con una línea síncrona fija entre ellos que
comprende al menos cinco conductores para cinco señales
obligatorias: una señal de reloj TCK (por sus siglas en inglés),
una señal de selector de modo de prueba TMS (por sus siglas en
inglés), entrada de datos de prueba TDI (por sus siglas en inglés),
salida de datos de prueba TDO (por sus siglas en inglés) y señal de
referencia de tierra GND (por sus siglas en inglés). La solicitud de
patente EP 1.189.070 del solicitante describe una solución para
evitar el uso de la línea síncrona fija entre el equipo de prueba y
el dispositivo que se verifica, que amplia el uso de la comprobación
JTAG significantemente. La solución descrita en la solicitud de
patente se basa en usar en ambos, el equipo de prueba y el
dispositivo bajo prueba DUT,
transmisores-receptores que adaptan señales que
vienen del puerto de acceso de prueba TAP para transmisión a través
de una vía de transmisión asíncrona de tal manera que las señales
recibidas puedan sincronizarse de nuevo en el formato requerido por
el puerto de acceso de prueba TAP. Este tipo de solución permite el
uso de una vía de transmisión asíncrona inalámbrica en la
transmisión de datos de prueba, por lo que es, por ejemplo, posible
comprobar placas de circuito y analizar fallos con el equipo de
prueba por telecontrol sin una conexión fija al dispositivo que se
comprueba. De la misma manera, la solución hace posible, por
ejemplo, comprobar placas de circuito que están a una distancia una
de otra usando el telecontrol por internet.
Entonces surge un problema en una situación, en
la que se necesita llevar a cabo varios procesos de pruebas
simultáneos con el dispositivo de pruebas, pero en la que sólo está
disponible una única conexión asíncrona (un radioenlace o un cable
único de Ethernet, por ejemplo). Una situación como ésta puede
ocurrir, por ejemplo, al comprobar un satélite de
telecomunicaciones en órbita, cuando no sólo necesita ser minimizado
el número de conexiones asíncronas establecido para comprobación
sino también el tiempo usado para comprobar. En la solución del
documento EP 1.189.070, este tipo de disposición para comprobación
requeriría que el equipo de prueba tuviera su propia interfaz TAP y
un transmisor para cada proceso de comprobación, cuyos datos de
prueba deberían además adaptarse a una vía de transmisión. Esto
hace que la ejecución del equipo de prueba sea pesada y cara, y
además de esto, la adaptación de los datos de prueba de varios
procesos de comprobación en la misma vía de transmisión complica
significativamente la ejecución de la interfaz de enlace
ascendente.
De la misma manera, también surge un problema en
una situación, en la que una pieza del equipo de prueba se usa en
varias pruebas por conexiones asíncronas que utilizan diferentes
protocolos de transmisión de datos. En la solución del documento EP
1.189.070, cada protocolo de transmisión de datos requiere un
transmisor propio para adaptar los datos de prueba al protocolo
usado. En este caso, también, la ejecución del hardware se vuelve
compleja y cara.
Por lo tanto, es un objeto de la invención
desarrollar un sistema y equipo de tal manera que los problemas
anteriormente mencionados se resuelvan. El objeto de la presente
invención se logra por un sistema y equipo que se caracterizan por
lo que se afirma en las reivindicaciones independientes.
Realizaciones preferidas de la invención se
presentan en las reivindicaciones subordinadas.
La invención se basa en la idea de que el equipo
de prueba JTAG comprende medios ejecutados como un programa de
ordenador para la adaptación de al menos una secuencia de datos de
prueba para ser transmitido en el formato definido por dicha
interfaz de prueba por una vía de transmisión asíncrona y un
transmisor-receptor para la adaptación y
transmisión de dicha al menos una secuencia de datos de prueba por
la conexión de transmisión de datos asíncrona para un dispositivo
que se comprueba.
Según una realización preferida de la invención,
dichos medios para la adaptación de la secuencia de datos de prueba
para transmisión por la vía de transmisión asíncrona se ejecutan por
un programa modular, además del cual dicho equipo de prueba
comprende medios ejecutados por un programa modular para controlar
la comprobación JTAG y medios ejecutados por un programa modular
para generar una secuencia de datos de prueba JTAG y para analizar
una secuencia de datos de prueba recibida. La interfaz entre el
software que controla una prueba de escaneado de límites y el
software controlador JTAG es reconfigurable.
El equipo y sistema de pruebas de la invención
proporciona ventajas significantes. La disposición de la invención
hace posible reducir el número de componentes de hardware requeridos
y simplificar significativamente el equipo de prueba. Ya que ambos,
el software que controla la prueba de escaneado de límites y el
software controlador JTAG, son modulares y la interfaz entre ellos
es configurable, es posible, cuando sea necesario, usar un
controlador JTAG de la técnica anterior que se puede conectar
preferentemente a una disposición de comprobación sólo redefiniendo
la interfaz. Otra ventaja es que ya que la modificación de los datos
de prueba TDI para ser transmitida al formato requerido por la vía
de transmisión asíncrona y la sincronización y adaptación de la
salida de datos de prueba TDO recibida al formato según la norma
JTAG se llevan a cabo por software, se evita una obtención
innecesaria de las señales de datos y su conversión al formato
requerido por la interfaz TAP. Sin embargo, otra ventaja consiste
en que varios procesos de comprobación pueden ponerse en marcha
fácilmente al mismo tiempo en los procesadores del dispositivo de
pruebas y los datos de prueba resultantes pueden adaptarse para la
transmisión a través de un transmisor o una vía de transmisión sin
complicar la ejecución de la interfaz de enlace ascendente.
La invención se describirá ahora más
detalladamente a través de realizaciones preferidas y con referencia
a los dibujos anexos, en los que
La figura 1 es un diagrama de bloques que
ilustra una disposición de la técnica anterior para el uso de una
vía de transmisión asíncrona en la comprobación JTAG, y
La figura 2 es un diagrama de bloques que
ilustra una disposición de la invención para el uso de una vía de
transmisión asíncrona en la comprobación JTAG.
La figura 1 muestra la disposición de la técnica
anterior descrita en el documento EP 1.189.070 para comprobar un
dispositivo bajo prueba DUT con equipo de prueba en un controlador
JTAG. La disposición de comprobación comprende una estación de
trabajo WS (por sus siglas en inglés) y un controlador JTAG C
conectado funcionalmente a la misma. La estación de trabajo
comprende típicamente software que controla la marcha de una prueba
de escaneado de límites llevada a cabo cada vez. El controlador
JTAG C a su vez forma los vectores de prueba JTAG usados en la
comprobación y los transmite a la interfaz TAP y de la misma manera
recibe de la interfaz TAP los vectores de prueba que vienen del
dispositivo bajo prueba DUT. Al menos una señal de selector de modo
de prueba TMS y una entrada de datos de prueba TDI se forman en la
interfaz TAP del controlador JTAG C para transmisión al dispositivo
bajo prueba DUT. En el lado de la vía de transmisión de la interfaz
TAP del controlador JTAG C, se dispone un adaptador de enlace
ascendente A(arriba) para adaptar los datos de prueba TDI
para ser transmitidos y la señal de selector de modo de prueba TMS
al formato usado en la vía de transmisión asíncrona. Los datos de
prueba modificados son transmitidos desde el adaptador
A(arriba) a un transmisor-receptor TR1 que
transmite los datos de prueba a través de una vía de transmisión
asíncrona ATP (por sus siglas en inglés) al dispositivo bajo prueba
DUT.
De la misma manera, en el lado de la vía de
transmisión de interfaz TAP del dispositivo bajo prueba DUT, también
hay un transmisor-receptor TR2 que recibe señales
de datos de prueba desde la vía de transmisión asíncrona ATP y los
transmite a un adaptador de enlace descendente A(abajo) que
sincroniza a su vez las señales recibidas a un formato requerido
por la definición de interfaz TAP, en la que se forman ambos, la
señal de selector de modo de prueba TMS y la entrada de datos de
prueba TDI. Además de esto, el adaptador de enlace descendente
A(abajo) genera una señal de reloj TCK a través de la señal
de selector de modo de prueba TMS y la entrada de datos de prueba
TDI recibidas. La salida de datos de prueba TDO del dispositivo bajo
prueba se sincroniza y adapta en el adaptador de enlace descendente
A(abajo) para transmisión a través de
transmisor-receptor TR2 por una vía de transmisión
asíncrona ATP al transmisor-receptor TR1. El
adaptador de enlace ascendente A(arriba) conectado al
controlador JTAG del equipo de prueba sincroniza la salida de datos
de prueba TDO recibida del dispositivo bajo prueba DUT con la
entrada de datos de prueba TDI como requiere la interfaz TAP.
Como es evidente sobre la base de lo que se ha
descrito anteriormente, este tipo de solución tiene inconvenientes,
por ejemplo, en situaciones, en las que se necesita llevar a cabo
varios procesos de prueba simultáneos en el dispositivo de prueba,
pero sólo hay una conexión asíncrona disponible. Este tipo de
disposición de comprobación requiere que el equipo de prueba tenga
una interfaz TAP, adaptador y transmisor conectados a la misma para
cada proceso de comprobación. Esto aumenta el número de componentes
y subconjuntos, que hace a la ejecución del equipo de prueba pesada
y cara. Además, la adaptación de los datos de prueba de varios
procesos de comprobación para la misma vía de transmisión complica
significativamente la ejecución de la interfaz de enlace
ascendente.
Ahora se ha creado equipo para resolver este
problema. La disposición de comprobación de la invención se ilustra
a través de la figura 2. Con respecto a la disposición de
comprobación de la técnica anterior, sólo se hacen modificaciones
en la parte del equipo de prueba, en tal caso las modificaciones no
afectan preferentemente al funcionamiento del dispositivo bajo
prueba DUT y las partes (adaptador de enlace descendente
A(abajo), transmisor-receptor TR2)
conectadas al mismo. El equipo de prueba de la invención
preferentemente se ejecuta totalmente en una estación de trabajo WS
de tal manera que ambos, el controlador JTAG C y el adaptador de
enlace ascendente A(arriba), se ejecutan por software modular
que junto con el software BSSW que controla la comprobación de
escaneado de límites y que reside en la estación de trabajo, cuando
se pone en marcha en los procesadores de la estación de trabajo,
adapta los datos de prueba TDI para ser transmitidos y la señal de
selector de modo de prueba TMS al formato usado en la vía de
transmisión asíncrona. Además, piezas correspondientes de software
sincronizan los datos de prueba TDO recibidos del dispositivo bajo
prueba con la entrada de datos de prueba TDI de la manera que se
describirá más tarde.
Por lo tanto, todas las funciones
específicamente relacionadas con la comprobación JTAG pueden
preferentemente estar dispuestas para ser ejecutadas por software,
que reduce el número de componentes de hardware requeridos y
simplifica significativamente el equipo de comprobación. Ambos, el
software BSSW que controla la comprobación de escaneado de límites
y el software controlador JTAG C, son modulares y la interfaz C
(I/F) entre ellos es configurable. Por lo tanto es posible, si
fuera necesario, usar un controlador JTAG de la técnica anterior en
la disposición, que puede estar preferentemente conectado a la
disposición de comprobación sólo redefiniendo la interfaz C (I/F).
Ya que la modificación de los datos de prueba TDI para ser
transmitidos al formato requerido por la vía de transmisión
asíncrona y la sincronización y adaptación de los datos de prueba
TDO recibidos al formato según la norma JTAG se hace por software,
se evita una innecesaria obtención de muestras de las señales de
datos y su conversión al formato requerido por la interfaz TAP. Ya
que la adaptación de los datos de prueba para la vía de transmisión
asíncrona se hace por software, varios procesos de comprobación
pueden ponerse fácilmente en marcha al mismo tiempo en los
procesadores del dispositivo de prueba y los datos de prueba
resultantes pueden adaptarse para la transmisión a través de un
transmisor a la misma vía de transmisión sin complicar la ejecución
de la interfaz de enlace ascendente.
Lo siguiente describe a modo de ejemplo un
conjunto que comprende un ordenador PC y software de comprobación
JTAG dispuestos funcionalmente en el mismo y software de adaptación
de datos de prueba, un adaptador Ethernet que sirve como un
transmisor-receptor y un dispositivo bajo prueba
similar al descrito anteriormente que comprende un adaptador de
enlace descendente como partes conectadas al mismo. En este ejemplo
se usa una red Ethernet como vía de transmisión asíncrona.
El software en el dispositivo de prueba puede
estar dividido funcionalmente en dos partes: la comprobación JTAG
actual y el software relacionado con su funcionamiento, es decir, el
software BSSW que controla la comprobación de escaneado de límites
y el controlador JTAG C y, como la segunda parte, el software
A(arriba) relacionado con la adaptación requerida por la vía
de transmisión asíncrona. Las piezas de software relacionadas
directamente con la comprobación JTAG comprenden varias funciones.
Típicamente se usa un lenguaje de descripción de escaneado de
límites BSDL (por sus siglas en inglés) para describir varias
situaciones de comprobación y para definir los componentes
comprobados por JTAG. Descripciones BSDL para cada circuito
comprobado y sus componentes también se almacenan en la memoria del
ordenador. El software BSSW que controla la comprobación de
escaneado de límites alimenta a los datos de prueba formados sobre
la base de esas descripciones BSDL a través de la interfaz C (I/F)
al controlador JTAG C, que a su vez controla los componentes
controlados por JTAG a través de señales de datos de prueba TDI,
TMS y TCK. Células de escaneado de límites BSC (por sus siglas en
inglés) en controladores JTAG conocidos, que se generan de
registros de cambio y a través de las que datos de prueba TDI se
dirigen con una señal de reloj TCK entrante y señal de selector de
modo de prueba TMS, puede, por lo tanto, ser remplazada
preferentemente por una función de generación de datos de prueba
programática.
El driver de la interfaz C (I/F) entre el
software BSSW que controla la comprobación de escaneado de límites
y el controlador JTAG C es preferentemente reconfigurable, por lo
que, debido a la modularidad del software es posible, si fuera
necesario, remplazar el controlador JTAG C ejecutado por software
con un controlador JTAG de técnica anterior que está ejecutado al
menos parcialmente por componentes. En tal caso, sólo se necesita
reconfigurar el driver de la interfaz C (I/F).
El software A(arriba) relacionado con la
adaptación requerida por la vía de transmisión asíncrona sincroniza
los datos de prueba y genera los lapsos requeridos para los datos de
prueba recibidos del dispositivo bajo prueba DUT. Al sincronizar
los datos de prueba, la señal de reloj TCK no es transmitida
preferentemente al dispositivo bajo prueba DUT, pero la señal de
reloj se genera en el transmisor-receptor del enlace
descendente sobre la base de la señal de selector de modo de prueba
TMS y la entrada de datos de prueba TDI recibidas. Siempre se
genera un lapso en una señal en la vía de transmisión asíncrona, por
lo que se pierde naturalmente un tiempo exacto entre el controlador
JTAG y la señal de reloj generada, se mantiene una sincronización de
bits específica de las señales transmitidas TMS y TDI en relación
con la señal de reloj. La señal de selector de modo de prueba TMS y
la entrada de datos de prueba TDI se comprimen en consonancia con la
señal de reloj TCK de tal manera que durante la transmisión, las
muestras siguen siendo continuas en relación con el dominio
temporal. Esto se lleva típicamente a cabo en el borde creciente de
la señal de reloj, en tal caso un ciclo de señal de reloj se
representa por una representación de dos bits que comprende los
valores de las señales TMS y TDI en el borde creciente de la señal
de reloj.
De la misma manera, una señal de datos de prueba
que viene de la vía de transmisión se recibe en el
transmisor-receptor, después de lo que se separan
los datos de prueba TDO actuales del protocolo de transmisión de
datos de nivel más alto usado en la vía de transmisión usando el
software A(arriba). El software A(arriba) genera
además el lapso síncrono necesario para los datos de prueba TDO de
tal manera que la señal TDO enviada a la interfaz TAP definida por
software está de acuerdo con la definición de interfaz en
sincronización con la entrada de datos de prueba TDI. Los lapsos
generados en la vía de transmisión especialmente cuando se usan
frecuencias de señal de reloj más altas tienen como resultado que
para lograr la sincronización requerida por la interfaz TAP, el
software de adaptación de enlace ascendente A(arriba) tiene
que generar un lapso para la señal de prueba TDO recibida antes de
llevar la señal de prueba TDO a la interfaz TAP. Si el lapso de la
vía de transmisión en una dirección fuera más corto que la mitad
del ciclo de señal de reloj, la señal de prueba TDO recibida podría
sincronizarse con la interfaz sin disposiciones especiales. En la
práctica, lapsos cortos de este tipo no pueden lograrse siempre
especialmente en frecuencias de reloj altas.
Por consiguiente, es esencial que el software de
adaptación de enlace ascendente A(arriba) esté dispuesto
para generar un lapso apropiado para la señal de prueba TDO recibida
antes de que la señal TDO sea transmitida al controlador JTAG.
Según una realización de la invención preferida, esto se puede hacer
usando una cadena de células de escaneado de límites virtual
uniendo a la cadena de células de escaneado de límites del
dispositivo bajo prueba una cadena de células de escaneado de
límites virtual extra que se ejecuta para el software de adaptación
de enlace ascendente A(arriba). Cuando esta cadena de células
de escaneado de límites "virtual" se añade a la descripción
BSDL del dispositivo bajo prueba DUT, toda la cadena de células de
escaneado de límites le parece al controlador JTAG ser más larga de
lo que realmente es, por lo que la transmisión de la señal TDO
actual se retrasa lo suficiente para que el lapso de la vía de
transmisión pueda ser compensado.
Teóricamente, la cadena de células de escaneado
de límites "virtual" está ejecutada de tal manera que se añade
un nuevo circuito "virtual" con n células de escaneado de
límites al extremo de la cadena de escaneado en la descripción BSDL
del dispositivo bajo prueba DUT, por lo que la transmisión de la
señal TDO a la interfaz TAP se retrasa lo suficiente para que los
lapsos de la vía de transmisión puedan ser compensados y que la
señal TDO pueda ser transmitida a la interfaz TAP en sincronización
con la señal TDI. El número de células de escaneado de límites en
el circuito virtual, en otras palabras, el valor de la variable n,
puede estar definido preferentemente por separado para cada
situación de prueba, en tal caso los lapsos generados en la
adaptación de protocolo requerida por el protocolo de transmisión
deben tenerse en cuenta en la definición del valor de la variable n
ya que la vía de transmisión se retrasa y en la sincronización de
la interfaz TAP de la señal TDO. Durante la comprobación, pueden
ocurrir también situaciones, en las que los datos de prueba también
necesitan ser almacenados con memoria intermedia en el dispositivo
bajo prueba, que debería también tenerse en cuenta como un lapso.
La variación de los lapsos generados en la vía de transmisión
asíncrona también puede tenerse en cuenta en la definición del valor
de la variable n, en tal caso el valor de la variable n puede
situarse preferentemente un poco más alto de lo que requiere la suma
de los lapsos anteriormente mencionados.
Según una realización preferida, el lapso
proporcionado por el circuito virtual puede ejecutarse a través de
un software de adaptación A(arriba) con un contador
programado, cuyo valor aumenta en consonancia con la señal de
reloj. La salida de datos de prueba del dispositivo bajo prueba se
almacena con memoria intermedia hasta que el valor del contador
alcanza un valor n definido, en cuyo tiempo los datos TDO
almacenados con memoria intermedia están permitidos en la interfaz
TAP. Alternativamente, la generación del lapso puede ejecutarse
programando con el software BSDL del equipo de prueba a los
circuitos existentes y sus comandos de ejecución extra de
componentes que en realidad son operadores nulos, en los que durante
el ciclo de reloj, los datos son sólo procesados transfiriéndolos a
la siguiente célula. Definir n operadores nulos a la cadena de
células de escaneado de límites también crea una situación, en la
que el controlador JTAG supone que la cadena de células de
escaneado de límites es más larga de lo que realmente es, por lo que
los lapsos del sistema pueden ser compensados y la sincronización
requerida por la interfaz TAP puede asegurarse.
Las soluciones anteriores para la compensación
de lapsos se basan en generar un lapso en la señal TDO recibida. En
vista de la ejecución de la invención, la compensación del lapso
puede, sin embargo, estar dispuesta para tener lugar en cualquier
punto del bucle de prueba JTAG. Según una realización preferida, si
el equipo de prueba entero se ejecuta por software, la generación
de lapso puede hacerse por software a un nivel más alto, en otras
palabras, con el software BSSW del equipo de prueba, ya que las
señales de prueba JTAG no necesitan entonces estar en
sincronización en la interfaz TAP. En tal caso, para compensar el
lapso, es posible modificar datos de prueba por software y, por lo
tanto, cambiar el punto de arranque del análisis. Por consiguiente,
la manera en la que se genera un lapso en la señal TDO para
sincronización no es relevante para la ejecución de la invención;
lo esencial es que el equipo de prueba JTAG esté hecho para suponer
que la cadena de células de escaneado de límites es más larga de lo
que realmente es.
Dicha vía de transmisión asíncrona puede ser
inalámbrica o con cables; lo esencial es adaptar los datos de
prueba, preferentemente conjuntos de datos de prueba simultáneos de
varios procesos de comprobación, a un formato tal que sea apropiado
para la vía de transmisión que el dispositivo bajo prueba DUT pueda
abrir las señales en un formato según la definición de la interfaz
TAP. El transmisor-receptor actual es un
transmisor-receptor de vía específica de
transmisión que es, por lo tanto, dependiente de la ejecución física
de la vía de transmisión, también típicamente en la ejecución del
protocolo de vía de transmisión. Una tarjeta de red Ethernet
conocida en sí puede usarse como el
transmisor-receptor en este ejemplo. La tarea del
transmisor-receptor es típicamente la transmisión y
recepción de datos de prueba, adaptación de protocolo, posible
cifrado y desciframiento y gestión de la integridad de los
datos.
La disposición de comprobación de la invención
no requiere preferentemente cambios al funcionamiento del adaptador
de enlace descendente A(abajo) y el
transmisor-receptor TR2 usado con el dispositivo
bajo prueba DUT.
Es evidente para una persona experta en la
técnica que mientras la tecnología avanza, la idea básica de la
invención puede ser ejecutada de muchas formas diferentes. La
invención y sus realizaciones no están, por lo tanto, restringidas
a los ejemplos anteriormente descritos, pero pueden variar dentro
del ámbito de las reivindicaciones.
Claims (7)
1. Equipo de prueba JTAG dispuesto para
establecer una conexión de transmisión de datos asíncrona con un
dispositivo bajo prueba compatible con JTAG para la transmisión de
datos de prueba entre puertos de acceso de prueba (TAP) en dicho
equipo y dicho dispositivo bajo prueba, estando dispuestos los datos
de prueba en recepción para ser sincronizados antes de dichos
puertos de acceso de prueba (TAP), comprendiendo dicho equipo de
prueba un transmisor-receptor (TR1) para transmitir
al menos una secuencia de datos de prueba a través de la conexión
de transmisión asíncrona al dispositivo bajo prueba,
caracterizado porque dicho equipo de prueba comprende además
medios (A(arriba)) ejecutados como un programa de ordenador
para adaptar dicha al menos una secuencia de datos de prueba, que
llegan en el formato definido por dicho puerto de acceso de prueba a
dicho equipo de prueba, para transmisión, usando el
transmisor-receptor, a través de la conexión de
transmisión de datos asíncrona.
2. Equipo de prueba según la reivindicación 1,
caracterizado además porque dichos medios para adaptar la
secuencia de datos de prueba para transmisión a través de la
conexión de transmisión de datos asíncrona están ejecutados como un
programa modular, además del que dicho equipo de prueba comprende
medios (BSSW) ejecutados como un programa modular para controlar la
comprobación JTAG y para analizar la secuencia de datos de prueba
recibida y medios (C) ejecutados como un programa modular para
generar una secuencia de datos de prueba JTAG.
3. Equipo de prueba según la reivindicación 2,
caracterizado además porque la interfaz (C(I/F)) entre
dichos medios (BSSW) ejecutado como un programa modular para
controlar la comprobación JTAG y para analizar la secuencia de
datos de prueba recibida y dichos medios (C) ejecutados como un
programa modular para generar la secuencia de datos de prueba JTAG
están dispuestos para ser reconfigurables.
4. Equipo de prueba según cualquiera de las
reivindicaciones precedentes, caracterizado además porque
dichos medios (A(arriba)) ejecutados como un programa de
ordenador comprenden medios de programa para generar un lapso en
los datos de prueba (TDO) recibidos del dispositivo bajo prueba para
lograr dicha sincronización de puerto de acceso de prueba, estando
dispuestos los medios generadores de lapsos para programar un lapso
requerido en la descripción del dispositivo bajo prueba en el equipo
de prueba de tal manera que el equipo de prueba supone que la
comprobación del dispositivo bajo prueba dura más de lo que requiere
la configuración actual del dispositivo bajo prueba.
5. Equipo de prueba según cualquiera de las
reivindicaciones 2 a 4, caracterizado además porque los
medios (BSSW) ejecutados como un programa modular para controlar la
comprobación JTAG y para analizar la secuencia de datos de prueba
recibida comprenden medios de programa para generar un lapso y
medios de análisis que responden a la misma.
6. Equipo de prueba según cualquiera de las
reivindicaciones precedentes, caracterizado además porque
dicho equipo de prueba está dispuesto para poner en marcha varios
procesos de prueba al mismo tiempo, por lo que dichos medios
(A(arriba)) ejecutados como un programa de ordenador están
dispuestos para adaptar varias secuencias de datos de prueba para
la transmisión simultánea a través de la conexión de transmisión de
datos asíncrona.
7. Sistema de comprobación JTAG que comprende un
equipo de prueba JTAG y un dispositivo bajo prueba compatible con
JTAG que están dispuestos para establecer juntos una conexión de
transmisión de datos asíncrona para transmitir datos de prueba
entre puertos de acceso de prueba (TAP) de dicho equipo de prueba y
dicho dispositivo bajo prueba, estando dispuestos los datos de
prueba en recepción para ser sincronizados antes que dichos puertos
de acceso (TAP) y dicho equipo de prueba comprende un
transmisor-receptor (TR1) para transmitir al menos
una secuencia de datos de prueba a través de la conexión de
transmisión de datos asíncrona al dispositivo bajo prueba,
caracterizado porque dicho equipo de prueba comprende además
medios (A(arriba)) ejecutados como un programa de ordenador
para adaptar dicha al menos una secuencia de datos de prueba, que
llega en el formato definido por dicho puerto de acceso de prueba
en dicho equipo de prueba, para transmisión, usando el
transmisor-receptor, a través de la conexión de
transmisión de datos asíncrona.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI20020469U | 2002-11-21 | ||
| FI20020469U FI5706U1 (fi) | 2002-11-21 | 2002-11-21 | JTAG-testilaitteisto ja -testausjärjestelmä |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2314287T3 true ES2314287T3 (es) | 2009-03-16 |
Family
ID=8563515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03811403T Expired - Lifetime ES2314287T3 (es) | 2002-11-21 | 2003-11-20 | Disposicion para comprobacion jtag. |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US7536616B2 (es) |
| EP (1) | EP1573345B1 (es) |
| JP (1) | JP3114958U (es) |
| AT (1) | ATE410699T1 (es) |
| AU (1) | AU2003302037A1 (es) |
| DE (1) | DE60324020D1 (es) |
| DK (1) | DK1573345T3 (es) |
| ES (1) | ES2314287T3 (es) |
| FI (1) | FI5706U1 (es) |
| PT (1) | PT1573345E (es) |
| WO (1) | WO2004046741A1 (es) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007101345A1 (en) | 2006-03-07 | 2007-09-13 | Scanimetrics Inc. | Method and apparatus for interrogating an electronic component |
| US8373429B2 (en) | 2006-03-07 | 2013-02-12 | Steven Slupsky | Method and apparatus for interrogating an electronic component |
| CN100507588C (zh) * | 2006-06-09 | 2009-07-01 | 华为技术有限公司 | 一种JTAG Bridge的接口时序设计方法及其实现装置 |
| US7804724B2 (en) * | 2007-05-02 | 2010-09-28 | Alcatel Lucent | Method and apparatus for boundary scan programming of memory devices |
| CA2623257A1 (en) | 2008-02-29 | 2009-08-29 | Scanimetrics Inc. | Method and apparatus for interrogating an electronic component |
| JP6278300B2 (ja) * | 2012-10-19 | 2018-02-14 | 株式会社ローラン | リモート操作システム、無線通信ユニット、及びリモートデバッグシステム |
| US10404609B2 (en) * | 2017-12-14 | 2019-09-03 | Litepoint Corporation | Method for delaying signal transmissions from a device under test (DUT) by transmitting congestive communication channel signals |
| DE102021122253B3 (de) | 2021-08-27 | 2023-02-16 | Göpel electronic GmbH | Instrument zur autarken ausführung von prüfsequenzen nach jtag-standard |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5983017A (en) | 1996-11-12 | 1999-11-09 | Lsi Logic Corporation | Virtual monitor debugging method and apparatus |
| CN1331079C (zh) * | 1998-09-30 | 2007-08-08 | 凯登丝设计系统公司 | 基于块的设计方法 |
| US6418545B1 (en) * | 1999-06-04 | 2002-07-09 | Koninklijke Philips Electronics N.V. | System and method to reduce scan test pins on an integrated circuit |
| US6725391B2 (en) * | 2000-03-02 | 2004-04-20 | Texas Instruments Incorporated | Clock modes for a debug port with on the fly clock switching |
| US6985848B2 (en) * | 2000-03-02 | 2006-01-10 | Texas Instruments Incorporated | Obtaining and exporting on-chip data processor trace and timing information |
| JP5356635B2 (ja) * | 2000-04-11 | 2013-12-04 | アナログ デバイセス インコーポレーテッド | 非侵入式アプリケーション・コード・プロファイリングの方法および装置 |
| FI113590B (fi) | 2000-09-13 | 2004-05-14 | Nokia Corp | Menetelmä suunnattujen antennikeilojen muodostamiseksi ja menetelmän toteuttava radiolähetin |
| FI110724B (fi) * | 2000-09-14 | 2003-03-14 | Patria New Technologies Oy | JTAG-testausjärjestely |
| US6735514B2 (en) * | 2000-10-16 | 2004-05-11 | Stmicroelectronics S.R.L. | Control device for a vehicle engine |
| US6691270B2 (en) * | 2000-12-22 | 2004-02-10 | Arm Limited | Integrated circuit and method of operation of such a circuit employing serial test scan chains |
| US6996158B2 (en) * | 2001-02-22 | 2006-02-07 | Freescale Semiconductors, Inc. | Signal detection using a CDMA receiver |
| FI121936B (fi) | 2002-03-14 | 2011-06-15 | Metso Paper Inc | Jauhemaisten partikkelien siirto |
| US7149927B2 (en) * | 2002-04-19 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | Use of SMBus to provide JTAG support |
| US7017081B2 (en) * | 2002-09-27 | 2006-03-21 | Lucent Technologies Inc. | Methods and systems for remotely controlling a test access port of a target device |
| US7444546B2 (en) * | 2003-04-17 | 2008-10-28 | Arm Limited | On-board diagnostic circuit for an integrated circuit |
| JP3955876B2 (ja) * | 2003-08-28 | 2007-08-08 | 株式会社ルネサステクノロジ | マイクロコンピュータ及びシステムプログラムの開発方法 |
-
2002
- 2002-11-21 FI FI20020469U patent/FI5706U1/fi not_active IP Right Cessation
-
2003
- 2003-11-20 ES ES03811403T patent/ES2314287T3/es not_active Expired - Lifetime
- 2003-11-20 DK DK03811403T patent/DK1573345T3/da active
- 2003-11-20 DE DE60324020T patent/DE60324020D1/de not_active Expired - Lifetime
- 2003-11-20 EP EP03811403A patent/EP1573345B1/en not_active Expired - Lifetime
- 2003-11-20 AT AT03811403T patent/ATE410699T1/de active
- 2003-11-20 US US10/536,024 patent/US7536616B2/en not_active Expired - Lifetime
- 2003-11-20 PT PT03811403T patent/PT1573345E/pt unknown
- 2003-11-20 JP JP2004600077U patent/JP3114958U/ja not_active Expired - Lifetime
- 2003-11-20 WO PCT/FI2003/000893 patent/WO2004046741A1/en not_active Ceased
- 2003-11-20 AU AU2003302037A patent/AU2003302037A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1573345A1 (en) | 2005-09-14 |
| ATE410699T1 (de) | 2008-10-15 |
| JP3114958U (ja) | 2005-11-04 |
| US20060206280A1 (en) | 2006-09-14 |
| EP1573345B1 (en) | 2008-10-08 |
| DK1573345T3 (da) | 2009-01-26 |
| PT1573345E (pt) | 2008-12-12 |
| US7536616B2 (en) | 2009-05-19 |
| WO2004046741A8 (en) | 2004-08-05 |
| WO2004046741A1 (en) | 2004-06-03 |
| DE60324020D1 (de) | 2008-11-20 |
| FIU20020469U0 (fi) | 2002-11-21 |
| FI5706U1 (fi) | 2003-02-26 |
| AU2003302037A1 (en) | 2004-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1189070B1 (en) | JTAG testing arrangement | |
| US10673723B2 (en) | Systems and methods for dynamically reconfiguring automatic test equipment | |
| CN109815099B (zh) | Jesd204b控制器的fpga验证方法 | |
| US20090015304A1 (en) | Clock data recovery and synchronization in interconnected devices | |
| US20100232489A1 (en) | Fast serdes i/o characterization | |
| WO2005082106A3 (en) | Built-in self test method and apparatus for jitter transfer, jitter tolerance, and fifo data buffer | |
| CN103513274A (zh) | 适于经由双导线线路连接在一起的数字地震波传感器和采集装置 | |
| US6680636B1 (en) | Method and system for clock cycle measurement and delay offset | |
| US7218670B1 (en) | Method of measuring the performance of a transceiver in a programmable logic device | |
| US20050182588A1 (en) | Test system for integrated circuits with serdes ports | |
| US11112459B2 (en) | Scan based test design in serdes applications | |
| US20080307283A1 (en) | Complex Pattern Generator for Analysis of High Speed Serial Streams | |
| EP1573345B1 (en) | Jtag testing arrangement | |
| KR100891326B1 (ko) | 반도체 메모리 장치의 내부 클럭 신호를 데이터 스트로브신호로서 이용하는 반도체 메모리 장치의 테스트 방법 및테스트 시스템 | |
| US6928597B2 (en) | Method and apparatus for testing digital circuitry | |
| US8098766B2 (en) | Transceiver with switch circuit for routing data from receiver to transmitter | |
| Collins et al. | A transparent solution for providing remote wired or wireless communication to board and system level boundary-scan architectures | |
| US6496544B1 (en) | Digital computing system having adaptive communication components | |
| Mesolongitis et al. | Testing the level-1 data driver card for the new small wheel of the atlas detector | |
| Rosado et al. | Early prototyping and testing of CERN LHC CMS high-granularity calorimeter slow-control system | |
| Zhou et al. | Self-calibration Fan-out Method Research for Heavy-ion Accelerator Timing System | |
| KR100441990B1 (ko) | 통신 시스템의 모뎀 분석 장치 및 그 방법 | |
| Duarte Rosado et al. | Early prototyping and testing of CERN LHC CMS high-granularity calorimeter slow-control system | |
| KR102329928B1 (ko) | 저전압 차등 시그널 시스템 | |
| Sparks et al. | A boundary-scan solution for remote system monitoring, testing and configuration via inherent secure wired or wireless communication protocols |