ES2318111T3 - Circuito para cancelar la histeresis termica en un conmutador de corriente. - Google Patents
Circuito para cancelar la histeresis termica en un conmutador de corriente. Download PDFInfo
- Publication number
- ES2318111T3 ES2318111T3 ES03705949T ES03705949T ES2318111T3 ES 2318111 T3 ES2318111 T3 ES 2318111T3 ES 03705949 T ES03705949 T ES 03705949T ES 03705949 T ES03705949 T ES 03705949T ES 2318111 T3 ES2318111 T3 ES 2318111T3
- Authority
- ES
- Spain
- Prior art keywords
- transistor
- transistors
- current
- change
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 108010053481 Antifreeze Proteins Proteins 0.000 title description 4
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000008859 change Effects 0.000 claims description 28
- 230000007704 transition Effects 0.000 abstract description 6
- 230000004044 response Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Un circuito conmutador de corriente que comprende: Un conmutador de corriente que comprende un primer transistor (Q9) y un segundo transistor (Q10) conectados como un par diferencial, teniendo dicho primer transistor un terminal base y teniendo dicho segundo transistor un terminal base, y recibiendo dicho conmutador de corriente una señal (OUTX, OUT) lógica diferencial en dichos terminales base, y conjunto de circuitos (Q11, Q12, R1, R2) para control de la señal lógica para reproducir una historia térmica de dicho primer transistor (Q9) y de dicho segundo transistor (Q10) para generar una tensión de equilibrio substancialmente igual a un cambio en una tensión umbral de conmutación de dicho conmutador de corriente que es inducido por autocalentamiento de los citados transistores (Q9, Q10) primero y segundo, ajustando dicha tensión de equilibrio la citada señal lógica diferencial para anular substancialmente dicho cambio, en el cual dicho conjunto de circuitos para control de la señal lógica comprende un tercer transistor (Q11) y un cuarto transistor (Q12), caracterizado porque dicho conjunto de circuitos para control de la señal lógica comprende además una primera resistencia (R1) de carga conectada entre un terminal emisor de dicho tercer transistor (Q11) y el terminal base de dicho primer transistor (Q9), y una segunda resistencia (R2) de carga conectada entre el terminal emisor de dicho cuarto transistor (Q12) y el terminal base de dicho segundo transistor (Q11), en el cual el tercer transistor (Q11) conduce corriente cuando el segundo transistor (Q10) conduce corriente, y el cuarto transistor (Q12) conduce corriente cuando el primer transistor (Q9) conduce corriente.
Description
Circuito para cancelar la histéresis térmica en
un conmutador de corriente.
El presente invento se refiere a un circuito
conmutador de corriente que comprende:
un conmutador de corriente que comprende un
primer transistor y un segundo transistor conectados como un par
diferencial, teniendo dicho primer transistor un terminal base y
teniendo dicho segundo transistor un terminal base, y recibiendo
dicho conmutador de corriente una señal lógica diferencial en dichos
terminales base, y
un conjunto de circuitos para control de la
señal lógica para reproducir una historia térmica de dicho primer
transistor y de dicho segundo transistor con el fin de generar una
tensión de equilibrio substancialmente igual a un cambio en una
tensión umbral de conmutación de dicho conmutador de corriente que
es inducido por el autocalentamiento de dichos transistores primero
y segundo, ajustando dicha tensión de equilibrio la citada señal
lógica diferencial para anular sustancialmente dicho cambio,
en el cual dicho conjunto de circuitos para
control de la señal lógica comprende un tercer transistor y un
cuarto transistor.
El documento EP 0 961 409 A1 explica un circuito
conmutador de corriente de la técnica anterior de este tipo que
incluye un conjunto de circuitos para control de la señal lógica
para compensar la deriva del ciclo de trabajo generada
térmicamente.
Los conmutadores de corriente se utilizan en
diversas aplicaciones tales como los convertidores de digital a
analógico (DACs). En una aplicación en la que el tiempo de
conmutación sea importante, un conmutador de corriente es
comúnmente accionado directamente desde un circuito latch o cerrojo
temporizado o circuito biestable o flip-flop, y la
figura 1 es un diagrama de un circuito esquemático de un conmutador
10 de corriente diferencial que es accionado por la salida OUT/OUTX
diferencial de un circuito 20 latch o cerrojo diferencial de alta
velocidad. Sin perjuicio de la generalidad, se puede considerar que
esto es una parte de un DAC con salida de corriente.
El conmutador 10 de corriente comprende dos
transistores Q9, Q10 conectados de forma diferencial que conducen
una corriente Idac hacia el interior de uno u otro de los terminales
DACOUT, DACOUTX de carga complementarios.
El circuito 20 latch o cerrojo diferencial
incluye transistores Q1, Q2 conectados de forma diferencial que
reciben las fases respectivas de una entrada D/DX lógica diferencial
en sus terminales base, y que tienen sus terminales emisores
conectados entre sí. Los terminales colectores del par diferencial
de transistores Q1, Q2 están conectados respectivamente a los
terminales colectores del par diferencial de transistores Q3, Q4, y
a los terminales base de los seguidores Q7, Q8 de emisor. Los
terminales emisores de los seguidores Q7, Q8 de emisor están
conectados respectivamente a las fuentes I2, I3 de intensidad, y
comprenden salidas OUT/OUTX diferenciales del circuito 20 latch o
cerrojo. Los terminales emisores de los seguidores Q7, Q8 de emisor
están además conectados respectivamente a los terminales base del
par diferencial de transistores Q3, Q4. Una resistencia R1 está
conectada entre una tensión V+ de alimentación y el nodo formado por
la interconexión del colector del transistor Q1, el colector del
transistor Q3, y la base del seguidor Q7 de emisor. Una resistencia
R2 está conectada entre la tensión V+ de alimentación y el nodo
formado por la interconexión del colector del transistor Q2, el
colector del transistor Q4 y la base del seguidor Q8 de emisor.
El par diferencial de transistores Q5, Q6
conectados reciben las fases respectivas de una señal CLK/CLKX de
reloj diferencial en sus terminales base, y tienen sus terminales
emisores conectados juntos a una fuente I1 de intensidad. El
terminal colector del transistor Q5 está conectado a los terminales
emisores de los transistores Q1, Q2 diferenciales, mientras que el
terminal colector del transistor Q6 está conectado a los terminales
emisores de los transistores Q3, Q4 diferenciales.
La disipación de energía en los transistores Q9,
Q10 conmutadores conectados diferencialmente será aproximadamente
igual (despreciando la corriente de base) a Idac veces la tensión
colector-emisor del transistor que esté encendido,
y será esencialmente igual a cero en el otro transistor. La
respuesta térmica de un transistor se puede aproximar por una
resistencia térmica y una constante de tiempo térmico, de tal manera
que el aumento de temperatura de cada transistor en cualquier
instante es una función de la secuencia pasada de instantes en que
el transistor ha estado encendido.
La tensión umbral alrededor de la cual el
conmutador de corriente conmuta de un estado al otro es nominalmente
a un diferencial de cero voltios entre las bases de los
transistores Q9, Q10. Sin embargo, los transistores Q9, Q10 están
sometidos a calentamiento diferencial debido a la mayor disipación
de potencia en el transistor que está encendido y que transporta la
corriente. Esto provoca a su vez que la tensión umbral para la
conmutación varíe debido a la dependencia con la temperatura de la
tensión base-emisor. Este efecto se conoce
comúnmente como "histéresis térmica".
El cambio en la tensión umbral debido al
autocalentamiento se puede modelizar como el producto de la
diferencia de temperatura entre los dos transistores del conmutador
y el coeficiente de temperatura de la tensión
base-emisor. La transición de salida del circuito
latch o cerrojo que acciona al conmutador tiene una velocidad de
respuesta finita; si la tensión umbral del conmutador varía, el
tiempo efectivo de la transición de conmutación variará en una
cantidad igual al cambio de la tensión umbral dividido por la
velocidad de respuesta de la salida del circuito latch o cerrojo.
Una variación de este tipo en el tiempo de conmutación, que depende
del patrón previo de transiciones de conmutación, distorsiona la
salida del DAC. Los productos de la distorsión producida de esta
forma pueden limitar el rango dinámico libre de espurios del
DAC.
Una técnica conocida para reducir la variación
del tiempo de conmutación debida al autocalentamiento diferencial
implica intentar accionar un par transistor diferencial conmutador
de corriente con una señal de accionamiento de velocidad de
respuesta suficientemente alta para que la variación temporal debida
al cambio del umbral térmico sea muy corta, y/o mantener baja la
densidad de potencia en los transistores conmutadores de manera que
se minimice el calentamiento diferencial. Una baja densidad de
potencia se consigue utilizando dispositivos más grandes, los
cuales necesariamente tienen mayor capacitancia parásita. Mayores
velocidades de respuesta para la señal de accionamiento dan como
resultado más acoplamiento a la salida de la señal de accionamiento
a través de cualquier capacitancia parásita del dispositivo que esté
presente.
El documento EP 0 961 409 A1 mencionado
anteriormente explica un circuito de compensación para compensar un
cambio en la información de temporización de una señal de entrada
provocado por variaciones térmicas en un primer circuito que
comprende uno o más dispositivos que tienen cada uno una temperatura
que depende de la señal de entrada. El circuito de compensación
comprende uno o más dispositivos de compensación que tienen cada
uno una temperatura, la cual depende también de la señal de entrada.
El circuito de compensación proporciona una señal de salida de
compensación que tiene distorsiones térmicas substancialmente
opuestas o inversas a las del primer circuito. En una realización,
el primer circuito comprende un amplificador diferencial con dos
transistores. Los errores de temporización debidos a las
temperaturas dependientes de la señal de estos dos transistores se
eliminan añadiendo etapas separadoras respectivas en el camino de
entrada a los transistores primero y segundo. Las etapas
separadoras incluyen al menos unos transistores tercero y cuarto. La
tensión a través de los transistores separadores tercero y cuarto
se modula para compensar la deriva generada térmicamente.
Frente a estos antecedentes, es un objetivo del
presente invento proporcionar una aproximación alternativa para
compensar eficazmente las derivas inducidas térmicamente en las
señales de salida de un conmutador de corriente que comprende un
par diferencial de transistores.
De acuerdo con el invento, este objetivo se
consigue mediante un circuito conmutador de corriente del tipo
mencionado al comienzo, en el cual el conjunto de circuitos para
control de la señal lógica comprende además una primera resistencia
de carga conectada entre un terminal emisor de dicho tercer
transistor y el terminal base de dicho primer transistor, y una
segunda resistencia de carga conectada entre un terminal emisor de
dicho cuarto transistor y el terminal base de dicho segundo
transistor, en el cual el tercer transistor conduce corriente
cuando el segundo transistor conduce corriente, y el cuarto
transistor conduce corriente cuando el primer transistor conduce
corriente.
Estas y otras características y ventajas del
presente invento resultarán más aparentes a partir de la siguiente
descripción detallada de una realización ejemplar del mismo, tal
como se ilustra en los dibujos adjuntos, en los cuales:
La figura 1 es un diagrama de circuito
esquemático de un circuito latch o cerrojo y conmutador de corriente
convencional.
La figura 2 es un diagrama de circuito
esquemático de un circuito latch o cerrojo y conmutador de corriente
que usa enseñanzas de acuerdo con el invento.
La figura 2 es un diagrama esquemático de un
ejemplo ilustrativo de un circuito latch o cerrojo y conmutador de
corriente de acuerdo con el invento que incluye un conmutador 100 de
corriente diferencial que es accionado por un circuito 200 latch o
cerrojo diferencial que tiene un conjunto de circuitos que compensa
la histéresis térmica del conmutador 100 de corriente
diferencial.
Más concretamente, el circuito 200 latch o
cerrojo diferencial incluye un par diferencial de transistores Q1,
Q2 que reciben las fases respectivas de una entrada D/DX lógica
diferencial en sus terminales base. Los terminales colectores del
par diferencial de transistores Q1, Q2 están conectados
respectivamente a los terminales colectores de los transistores Q3,
Q4 en los nodos N1, N2. El terminal colector del transistor Q3 está
además conectado al terminal base del transistor Q4 en el nodo N1,
mientras que el terminal colector del transistor Q4 está además
conectado al terminal base del transistor Q3 en el nodo N2.
Los emisores del par diferencial de transistores
Q1, Q2 están conectados juntos al terminal colector de un
transistor Q5 que está conectado con un transistor Q6 formando un
par diferencial. Los emisores del par diferencial de transistores
Q3, Q4 están conectados juntos al terminal colector del transistor
Q6. El par diferencial de transistores Q5, Q6 reciben las fases
respectivas de una entrada CLK/CLKX de reloj diferencial en sus
terminales base, y tienen sus emisores conectados juntos a una
fuente I1 de intensidad.
Una resistencia R1 de carga está conectada entre
el nodo N1 y el terminal emisor de un transistor Q11 de referencia,
mientras que una resistencia R2 de carga está conectada entre el
nodo N2 y el terminal emisor de un transistor Q12 de referencia.
Los terminales base de los transistores Q11, Q12 de referencia están
conectados a una tensión Vb, y los terminales colectores de dichos
transistores están conectados a una tensión Vc. Una fuente I4 de
intensidad de mantenimiento o "keep-alive" está
conectada al nodo formado por la conexión de la resistencia R1 y el
terminal emisor del transistor Q11 de referencia, y una fuente I5 de
intensidad de mantenimiento o "keep-alive"
está conectada al nodo formado por la conexión de la resistencia R2
y el terminal emisor del transistor Q12 de referencia.
Las fases respectivas de una salida OUT/OUTX
diferencial del circuito 200 latch o cerrojo se proporcionan en los
nodos N2, N1, los cuales están conectados respectivamente a las
bases del par diferencial de transistores Q10, Q9 que comprenden el
conmutador 100 de corriente. Durante el funcionamiento, la salida
OUT/OUTX diferencial sigue al nivel lógico de la entrada D/DX
diferencial, mientras que la entrada CLK/CLKX de reloj diferencial
es alta/baja respectivamente. Cuando la entrada CLK/CLKX de reloj es
baja/alta, la salida OUT/OUTX mantiene el estado lógico que la
entrada D/DX diferencial tenía antes de la transición de reloj. Es
decir, la entrada de datos está bloqueada durante los intervalos de
reloj en los que la entrada CLK/CLKX de reloj es baja/alta.
Durante el funcionamiento, el transistor Q11 de
referencia conduce corriente cuando el transistor Q10 conmutador
conduce corriente, y el transistor Q12 de referencia conduce
corriente cuando el transistor Q9 conmutador conduce corriente, de
manera que Q11 y Q12 disipan potencia y calor de forma similar, como
lo hacen Q10 y Q9. Las tensiones base emisor de los transistores
Q11 y Q10 cambian de manera similar, mientras que las tensiones
base emisor de los transistores Q12 y Q9 cambian también de forma
similar. Por lo tanto, los transistores Q11, Q12 de referencia
producen una tensión de equilibrio generada térmicamente entre sus
terminales emisores en serie con la salida del circuito latch o
cerrojo en los nodos N1, N2 que tiene una polaridad que tiende a
anular la desviación térmica en los transistores Q9, Q10
conmutadores.
Generalmente, los transistores Q11, Q12 de
referencia se pueden configurar de manera que la tensión entre los
emisores de los mismos coincida substancialmente con el cambio en la
tensión umbral de los transistores Q9, Q10 conmutadores.
Más concretamente, los transistores Q11, Q12 de
referencia se configuran y se utilizan para reproducir de forma
precisa la historia térmica de los transistores Q9, Q10 conmutadores
con el fin de generar una tensión en los emisores de los
transistores Q11, Q12 que tiende a seguir el cambio en la tensión
umbral del conmutador de corriente y que tiene una polaridad que
tiende a anular el cambio inducido térmicamente en la tensión umbral
de los transistores Q9, Q10 conmutadores. En particular, el signo
de la diferencia de tensión en los emisores de Q11 y Q12 es tal
como para desviar el punto de inicio de una transición lógica que
acciona a Q9 y Q10 de manera que substancialmente no se produce
ningún cambio desde el instante de conmutación nominal como
resultado de la tensión de equilibrio térmica. Por lo tanto, los
transistores Q11, Q12 controlan los niveles respectivos de las
señales OUT, OUTX de manera que cambios inducidos térmicamente en el
umbral de conmutación no cambian los tiempos de conmutación. De
esta manera, el umbral de conmutación aparente no depende de la
secuencia previa de estados (o "historia térmica") del
conmutador de corriente.
La historia térmica de los transistores Q9, Q10
conmutadores se puede reproducir con exactitud configurando y
haciendo funcionar los transistores Q11, Q12 de referencia a
substancialmente la misma característica de disipación de potencia
frente al tiempo que los transistores Q9, Q10 conmutadores. Se puede
generar una aproximación muy buena de la historia térmica del
conmutador si el cambio frente al tiempo de la disipación de
potencia en los transistores Q11, Q12 de referencia es
substancialmente igual al cambio frente al tiempo de la disipación
de potencia en los transistores Q9, Q10 conmutadores. Se puede
obtener una aproximación algo menos exacta de la historia térmica
de los citados transistores Q9, Q10 conmutadores si el cambio de la
densidad de potencia frente al tiempo en los transistores Q11, Q12
de referencia es substancialmente igual al cambio de la densidad de
potencia frente al tiempo en los transistores Q9, Q10
conmutadores.
A modo de ejemplo ilustrativo, los tamaños de
los transistores Q11, Q12 se eligen en relación con los valores de
I1 e Idac de manera que el cambio en la densidad de potencia en Q11
y Q12 sea igual al cambio en la densidad de potencia en los
transistores Q9 y Q10 cuando el conmutador cambia de estado. La
densidad de potencia es la disipación de potencia dividida por el
área activa del transistor, donde la potencia disipada en un
transistor es (despreciando la corriente de base) el producto de la
corriente de emisor y la tensión entre el colector y el emisor. El
área del emisor es una aproximación bastante buena del área activa
de un transistor. El cambio en la densidad de potencia cuando se
conmuta el estado lógico es la diferencia en la disipación de
potencia entre los dos estados lógicos dividida por el área activa
del transistor. Dado que la resistencia térmica de un transistor es
aproximadamente inversamente proporcional a su área activa, la
densidad de potencia es aproximadamente proporcional al producto de
la disipación de potencia y la resistencia térmica, el cual es
igual al aumento de temperatura. Los cambios en la densidad de
potencia son responsables de las variaciones en el tiempo de la
temperatura de un transistor y, en consecuencia, de los cambios en
la tensión umbral del conmutador de corriente.
Si el escalado de tamaños de los transistores se
hace en términos de transistores unitarios idénticos, la respuesta
térmica será la misma para todos los transistores. Cuando la
potencia es alta en Q11 será baja en Q9 y viceversa, y la misma
relación se mantendrá para Q12 y Q10. Se desarrollará una tensión
diferencial entre los emisores de los transistores Q11 y Q12 que
coincidirá con el cambio en la tensión umbral de conmutación del
par de transistores Q9 y Q10.
Como otro ejemplo, los transistores Q9, Q10,
Q11, Q12 pueden tener densidades de corriente conmutada
substancialmente iguales, y se utilizan a substancialmente la misma
tensión colector-emisor, de manera que sigan
adecuadamente las variaciones de temperatura y de suministro de
energía. Por lo tanto, la tensión Vc se debería fijar igual a la
tensión a la cual los colectores Q9 y Q10 están adaptados en su
carga. La tensión Vb determinará entonces la tensión
colector-emisor a la cual funcionan los transistores
Q11, Q12. Los transistores Q9, Q10, Q11, Q12 pueden tener
densidades de corriente conmutada substancialmente iguales y ser
accionados a la misma tensión colector-emisor. La
densidad de corriente en un transistor es la corriente de emisor
dividida por el área del emisor. Si parte de la corriente de un
transistor es constante, y parte de ella varía cuando se conmuta el
estado lógico, la densidad de corriente conmutada es el cambio de
corriente cuando se conmuta el estado lógico, dividido por el área
del emisor.
Las fuentes I4 e I5 de intensidad de
mantenimiento o "keep-alive" se pueden omitir,
y son preferiblemente iguales y constantes si se implementan. Estas
fuentes de intensidad sirven para limitar la variación de la
tensión en el emisor de cualquiera de los transistores Q11, Q12 que
no esté transportando la corriente del circuito latch o cerrojo. La
disipación de potencia provocada por estas corrientes puede calentar
ligeramente los dos Q11 y Q12, pero no produce ningún diferencial de
temperatura.
Se entiende que las realizaciones descritas
anteriormente son meramente ilustrativas de las posibles
realizaciones específicas que pueden representar principios del
presente invento. Aquellos con experiencia en la técnica pueden
imaginar fácilmente otros sistemas de acuerdo con estos principios,
sin apartarse del alcance del invento definido en las
reivindicaciones.
Claims (7)
1. Un circuito conmutador de corriente que
comprende:
Un conmutador de corriente que comprende un
primer transistor (Q9) y un segundo transistor (Q10) conectados
como un par diferencial, teniendo dicho primer transistor un
terminal base y teniendo dicho segundo transistor un terminal base,
y recibiendo dicho conmutador de corriente una señal (OUTX, OUT)
lógica diferencial en dichos terminales base, y
conjunto de circuitos (Q11, Q12, R1, R2) para
control de la señal lógica para reproducir una historia térmica de
dicho primer transistor (Q9) y de dicho segundo transistor (Q10)
para generar una tensión de equilibrio substancialmente igual a un
cambio en una tensión umbral de conmutación de dicho conmutador de
corriente que es inducido por autocalentamiento de los citados
transistores (Q9, Q10) primero y segundo, ajustando dicha tensión
de equilibrio la citada señal lógica diferencial para anular
substancialmente dicho cambio, en el cual dicho conjunto de
circuitos para control de la señal lógica comprende un tercer
transistor (Q11) y un cuarto transistor (Q12),
caracterizado porque dicho conjunto de
circuitos para control de la señal lógica comprende además una
primera resistencia (R1) de carga conectada entre un terminal
emisor de dicho tercer transistor (Q11) y el terminal base de dicho
primer transistor (Q9), y una segunda resistencia (R2) de carga
conectada entre el terminal emisor de dicho cuarto transistor (Q12)
y el terminal base de dicho segundo transistor (Q11),
en el cual el tercer transistor (Q11) conduce
corriente cuando el segundo transistor (Q10) conduce corriente, y
el cuarto transistor (Q12) conduce corriente cuando el primer
transistor (Q9) conduce corriente.
2. El circuito conmutador de corriente de la
reivindicación 1, en el cual dichos transistores (Q11, Q12) tercero
y cuarto reproducen substancialmente una historia térmica de los
citados transistores primero y segundo.
3. El circuito conmutador de corriente de la
reivindicación 1, en el cual dichos transistores (Q11, Q12) tercero
y cuarto están configurados de tal manera que la disipación de
potencia frente al tiempo de los citados transistores (Q11, Q12)
tercero y cuarto es substancialmente la misma que la disipación de
potencia frente al tiempo de los mencionados transistores (Q9, Q10)
primero y segundo.
4. El circuito conmutador de corriente de la
reivindicación 1, en el cual dichos transistores (Q11, Q12) tercero
y cuarto están configurados de tal manera que un cambio de la
disipación de potencia frente al tiempo de los citados transistores
(Q11, Q12) tercero y cuarto es substancialmente el mismo que un
cambio de la disipación de potencia frente al tiempo de los
mencionados transistores (Q9, Q10) primero y segundo.
5. El circuito conmutador de corriente de la
reivindicación 1, en el cual dichos transistores (Q11, Q12) tercero
y cuarto están configurados de tal manera que un cambio de la
densidad de potencia frente al tiempo de los citados transistores
(Q11, Q12) tercero y cuarto es substancialmente el mismo que un
cambio de la densidad de potencia frente al tiempo de los
mencionados transistores (Q9, Q10) primero y segundo.
6. El circuito conmutador de corriente de la
reivindicación 1, en el cual dichos transistores primero, segundo,
tercero y cuarto tienen densidades de corriente conmutada
substancialmente iguales y se utilizan a tensiones
colector-emisor respectivas que son substancialmente
las mismas.
7. El circuito conmutador de corriente de las
reivindicaciones 1 a 6, en el cual dicho conjunto de circuitos para
control de la señal lógica comprende además:
una primera fuente (I4) de intensidad conectada
al terminal emisor de dicho tercer transistor (Q11); y
una segunda fuente (I5) de intensidad conectada
al terminal emisor de dicho cuarto transistor (Q12).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/066,011 US6628220B2 (en) | 2002-01-31 | 2002-01-31 | Circuit for canceling thermal hysteresis in a current switch |
| US66011 | 2002-01-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2318111T3 true ES2318111T3 (es) | 2009-05-01 |
Family
ID=27610406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03705949T Expired - Lifetime ES2318111T3 (es) | 2002-01-31 | 2003-01-29 | Circuito para cancelar la histeresis termica en un conmutador de corriente. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6628220B2 (es) |
| EP (1) | EP1470564B8 (es) |
| JP (1) | JP4136943B2 (es) |
| KR (1) | KR100618485B1 (es) |
| AT (1) | ATE415688T1 (es) |
| DE (1) | DE60324891D1 (es) |
| ES (1) | ES2318111T3 (es) |
| WO (1) | WO2003065395A2 (es) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10031538C2 (de) * | 2000-06-28 | 2002-12-12 | Siemens Ag | Digital/Analog-Wandler |
| US6639534B2 (en) * | 2002-02-14 | 2003-10-28 | Silicon Laboratories, Inc. | Digital-to-analog converter switching circuitry |
| US7321603B1 (en) * | 2002-04-03 | 2008-01-22 | Inphi Corp. | Method and system for reducing bit error rate in a high-speed four to one time domain multiplexer |
| US6791359B1 (en) * | 2002-11-08 | 2004-09-14 | Lockheed Martin Corporation | Electronic structure for passing signals across voltage differences |
| EP1473828A1 (en) * | 2003-04-30 | 2004-11-03 | STMicroelectronics S.r.l. | Phase detector and method of generating a differential signal representative of a phase-shift |
| US20040257125A1 (en) * | 2003-06-23 | 2004-12-23 | Cheng William W. | Trickle current-cascode DAC |
| US7158062B2 (en) * | 2004-01-21 | 2007-01-02 | Raytheon Company | Clocked DAC current switch |
| US7002499B2 (en) * | 2004-01-21 | 2006-02-21 | Hrl Laboratories, Llc | Clocked D/A converter |
| JP2005347377A (ja) * | 2004-06-01 | 2005-12-15 | Ricoh Co Ltd | 過熱保護回路を備えた半導体集積回路 |
| FR2887710B1 (fr) * | 2005-06-28 | 2007-09-07 | Atmel Grenoble Soc Par Actions | Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc |
| CN103026623B (zh) * | 2010-07-27 | 2016-06-22 | 飞思卡尔半导体公司 | 锁存器电路、触发器电路以及分频器 |
| CN103620960A (zh) * | 2011-06-23 | 2014-03-05 | 松下电器产业株式会社 | 差动开关驱动电路以及电流舵型数字/模拟变换器 |
| EP2849345B1 (en) * | 2013-09-12 | 2020-11-04 | Socionext Inc. | Circuitry and methods for use in mixed-signal circuitry |
| US9385742B1 (en) | 2015-11-16 | 2016-07-05 | Raytheon Company | Wideband multi-mode current switch for digital to analog converter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229729A (en) | 1978-05-19 | 1980-10-21 | Hughes Aircraft Company | Analog to digital converter utilizing a quantizer network |
| US4268759A (en) * | 1979-05-21 | 1981-05-19 | Analog Devices, Incorporated | Signal-processing circuitry with intrinsic temperature insensitivity |
| US4580066A (en) | 1984-03-22 | 1986-04-01 | Sperry Corporation | Fast scan/set testable latch using two levels of series gating with two current sources |
| JP3464851B2 (ja) | 1995-07-12 | 2003-11-10 | 株式会社東芝 | エミッタ結合論理回路 |
| US5790060A (en) * | 1996-09-11 | 1998-08-04 | Harris Corporation | Digital-to-analog converter having enhanced current steering and associated method |
| IT1304117B1 (it) * | 1998-12-17 | 2001-03-07 | St Microelectronics Srl | Generatore di impulsi di corrente con tempi di commutazionesimmetrici ed indipendenti dal processo e dalla temperatura |
| US6211721B1 (en) * | 1998-12-28 | 2001-04-03 | Applied Micro Circuits Corporation | Multiplexer with short propagation delay and low power consumption |
| EP0961409B1 (en) * | 1999-02-10 | 2001-09-26 | Agilent Technologies Inc. a Delaware Corporation | Compensations of timing errors caused by dynamic thermal mismatches |
-
2002
- 2002-01-31 US US10/066,011 patent/US6628220B2/en not_active Expired - Lifetime
-
2003
- 2003-01-29 DE DE60324891T patent/DE60324891D1/de not_active Expired - Lifetime
- 2003-01-29 ES ES03705949T patent/ES2318111T3/es not_active Expired - Lifetime
- 2003-01-29 JP JP2003564893A patent/JP4136943B2/ja not_active Expired - Fee Related
- 2003-01-29 AT AT03705949T patent/ATE415688T1/de not_active IP Right Cessation
- 2003-01-29 WO PCT/US2003/002539 patent/WO2003065395A2/en not_active Ceased
- 2003-01-29 KR KR1020047011883A patent/KR100618485B1/ko not_active Expired - Fee Related
- 2003-01-29 EP EP03705949A patent/EP1470564B8/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040077923A (ko) | 2004-09-07 |
| JP4136943B2 (ja) | 2008-08-20 |
| EP1470564B8 (en) | 2009-04-08 |
| DE60324891D1 (de) | 2009-01-08 |
| EP1470564A2 (en) | 2004-10-27 |
| ATE415688T1 (de) | 2008-12-15 |
| US6628220B2 (en) | 2003-09-30 |
| EP1470564B1 (en) | 2008-11-26 |
| US20030141924A1 (en) | 2003-07-31 |
| KR100618485B1 (ko) | 2006-09-01 |
| JP2005539407A (ja) | 2005-12-22 |
| WO2003065395A3 (en) | 2004-01-15 |
| WO2003065395A2 (en) | 2003-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2318111T3 (es) | Circuito para cancelar la histeresis termica en un conmutador de corriente. | |
| JPH11168359A (ja) | 高速クロックイネーブルラッチ回路 | |
| US5359466A (en) | Magnetic head driving circuit with impedance elements to balance auxiliary coil loads | |
| GB2139838A (en) | Improvements in or relating to latching circuits | |
| KR20080038018A (ko) | 입력 신호를 송신하는 비오티 레벨 시프터를 갖는 구동회로 및 지정 방법 | |
| KR930004351B1 (ko) | 레벨 변환회로 | |
| US6366141B1 (en) | Semiconductor driver circuit utilizing substrate voltage control | |
| US3222547A (en) | Self-balancing high speed transistorized switch driver and inverter | |
| KR900019374A (ko) | Ecl/cml에미터 플로워 전류 스위치 회로 | |
| EP0421445B1 (en) | Source-coupled FET-logic-typ logic circuit | |
| CA2458426C (en) | Circuit for canceling thermal hysteresis in a current switch | |
| NL9001442A (nl) | Vergrendelschakeling. | |
| JP2970601B2 (ja) | 光変調器ドライバ回路 | |
| US5124591A (en) | Low power push pull driver | |
| SU868982A1 (ru) | Д-триггер | |
| SU832725A1 (ru) | Микромощный логический элементи-или/и-или-HE | |
| SU822365A1 (ru) | Коммутирующее устройство | |
| JPS6129215A (ja) | アナログ・スイツチ回路 | |
| SU864568A1 (ru) | Устройство дл управлени электродвигателем посто нного тока | |
| SU1378042A1 (ru) | Коммутатор стабильного тока | |
| KR100450894B1 (ko) | 출력회로 | |
| EP0225489A3 (en) | Logic circuit | |
| SU1582351A1 (ru) | Электронный ключ | |
| SU1497734A1 (ru) | Коммутатор аналоговых сигналов | |
| SU1200412A1 (ru) | Высоковольтный логический элемент |