ES2320523T3 - Estructura de interconexion robusta. - Google Patents
Estructura de interconexion robusta. Download PDFInfo
- Publication number
- ES2320523T3 ES2320523T3 ES00931376T ES00931376T ES2320523T3 ES 2320523 T3 ES2320523 T3 ES 2320523T3 ES 00931376 T ES00931376 T ES 00931376T ES 00931376 T ES00931376 T ES 00931376T ES 2320523 T3 ES2320523 T3 ES 2320523T3
- Authority
- ES
- Spain
- Prior art keywords
- layer
- copper
- alcu
- barrier
- interconnection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Noodles (AREA)
- Exchange Systems With Centralized Control (AREA)
- Handling Of Sheets (AREA)
- Mechanical Coupling Of Light Guides (AREA)
- Connector Housings Or Holding Contact Members (AREA)
- Non-Disconnectible Joints And Screw-Threaded Joints (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Una estructura de interconexión que comprende una capa de cobre, una capa barrera, una capa de AlCu y una capa limitadora de almohadilla, en la que la capa de AlCu y la capa barrera están interpuestas entre la capa de cobre y la capa limitadora de almohadilla, y en la que la capa barrera está situada entre la capa de cobre y la capa de AlCu.
Description
Estructura de interconexión robusta.
El presente invento se refiere a interconexiones
metálicas y más particularmente a una estructura de interconexión
de cobre robusta. El presente invento encuentra una aplicabilidad
particular para interconexiones de cobre VLSI y ULSI especialmente
para embalaje.
El interés en utilizar cobre como
interconexiones en dispositivos semiconductores continúa aumentando
ya que posee una resistividad menor y una susceptibilidad reducida
al fallo por electromigración en comparación a las interconexiones
más tradicionales de aluminio o de aleación de aluminio.
Sin embargo, como el cobre tiene una tendencia
cuando es usado en metalurgia de interconexión a difundirse en los
materiales dieléctricos que lo rodean, tales como dióxido de
silicio, la cobertura química del cobre es esencial. La cobertura
inhibe esta difusión. Un método ampliamente sugerido de cobertura
incluye el empleo de una capa de barrera conductora a lo largo de
las paredes laterales y de la superficie inferior de una
interconexión de cobre. Típicos de tales capas de barrera son el
tántalo o el titanio. La cobertura de la superficie superior de una
interconexión de cobre usualmente emplea nitruro de silicio.
Sin embargo, el nitruro de silicio no exhibe una
adhesión fuerte a las superficies de cobre a pesar de distintos
tratamientos de adhesión. Consiguientemente, la interfaz o enlace
nitruro de silicio a cobre es susceptible de desestratificado en
condiciones de carga mecánica.
Por ejemplo, para asegurar la fiabilidad del
embalaje, la integridad estructural C4 debe ser consistente a fin
de sobrevivir a las tensiones mecánicas que el producto experimenta.
Recientes estudios de almohadillas C4 en interconexiones de cobre
revelan una integridad estructural C4 relativamente débil. Se
produjeron fallos durante las operaciones de reprocesado y de
pruebas masivas o preventivas debido a la adhesión relativamente
débil inherente del capuchón de nitruro de silicio que solapa al
cobre.
El documento
US-A-5.898.222 describe
interconexiones eléctricas de cobre cubiertas que comprenden una
capa de cableado de cobre que es cubierta con un material
seleccionado a partir de un grupo que incluye Ni y Al, siendo dicha
capa de cobertura para proporcionar una adhesión y pasivación
mejoradas.
De acuerdo con un aspecto del invento se ha
proporcionado una estructura que comprende una capa de cobre, una
capa de barrera, una capa de AlCu y una capa limitadora de
almohadilla, en la que la capa de AlCu y la capa de barrera están
interpuestas entre la capa de cobre y la capa limitadora de
almohadilla, y en la que la capa de barrera está situada entre la
capa de cobre y la capa de AlCu.
La presente realización proporciona medios para
una integridad estructural mejorada de interconexiones de cobre que
incluyen C4 sobre BEOL de cobre. El presente invento proporciona
medios para interconexión que es robusto a tensiones mecánicas. La
capa de cobre puede ser de aproximadamente 0,3 a aproximadamente 2
\mum de espesor.
Más particularmente, la estructura del presente
invento comprende una capa de cobre, una capa limitadora de
almohadilla y una capa de AlCu y de barrera interpuestas entre la
capa de cobre y la capa limitadora de almohadilla.
La presente realización se refiere también a una
estructura de interconexión que comprende una capa de cobre, una
capa de cobertura situada sobre la capa de cobre y que tiene una vía
para exponer una parte de la capa de cobre, una capa de barrera
situada en la vía y sobre la capa de cobre, una capa de AlCu situada
sobre la capa de barrera, y una capa limitadora de almohadilla
situada sobre la capa de AlCu.
La capa de barrera puede solapar partes de la
capa dieléctrica.
La capa de cobre puede ser de aproximadamente
0,3 a aproximadamente 2 \mum de espesor.
La capa de cobertura puede comprender nitruro de
silicio.
La capa de cobertura puede ser de
aproximadamente 100 a aproximadamente 1000 \ring{A} de
espesor.
La protuberancia de contacto C4 puede ser una
soldadura Sn-Pb.
\newpage
La capa de pasivación puede ser seleccionada del
grupo que consiste de dióxido de silicio, nitruro de silicio,
oxinitruro de silicio y combinaciones de los mismos.
La capa de pasivación es de aproximadamente 1000
a aproximadamente 9000 \ring{A} de espesor.
El dieléctrico puede ser una poliimida.
La capa limitadora de almohadilla puede ser
seleccionada a partir de al menos un miembro de un grupo consistente
de nitruro de titanio, cobre, oro, titanio tungsteno, cromo y
combinaciones de los mismos.
La capa limitadora de almohadilla puede
comprender una capa de TiW, seguida por una capa de CrCu, seguida
por una capa de Cu.
La capa limitadora de almohadilla puede ser
seleccionada a partir de al menos un miembro del grupo que consiste
de nitruro de titanio, cobre, oro, titanio tungsteno, cromo y
combinaciones de los mismos.
La capa limitadora de almohadilla puede
comprender una capa de TiW, seguida por una capa de CrCu, seguida
por una capa de Cu.
Aún otros objetos y ventajas de la realización
del presente invento resultarán fácilmente evidentes para los
expertos en la técnica a partir de la siguiente descripción
detallada, en la que se han mostrado y descrito solamente las
realizaciones preferidas del invento, simplemente a modo de
ilustración del mejor modo considerado de poner en práctica el
invento. Como se comprenderá el invento es capaz de otras y
diferentes realizaciones, y sus varios detalles con capaces de
modificaciones en distintos aspectos obvios, sin salir del invento.
Consiguientemente, la descripción ha de ser considerada como
ilustrativa en su naturaleza y no como restrictiva.
La fig. 1 es un diagrama esquemático de un C4 de
la técnica anterior sobre una estructura BEOL de Cu.
La fig. 2 es un diagrama esquemático de un C4
sobre una estructura BEOL de Cu de acuerdo con el presente
invento.
A fin de facilitar una comprensión del presente
invento, se hará referencia a los dibujos.
En particular, la fig. 1 es un diagrama
esquemático de un C4 de la técnica anterior sobre una estructura
BEOL de Cu en la que una almohadilla 1 de cobre está conectada a un
conductor 2 y dentro de una abertura o vía a través de una región
de aislamiento 3. Típicamente, una capa de barrera o de
revestimiento (no mostrada) estará presente en los lados y fondo de
la almohadilla de cobre, entre el conductor 2 y la región de
aislamiento 3.
La región de aislamiento 3 es típicamente
dióxido de silicio. La capa de cobre es típicamente de
aproximadamente 0,3 a aproximadamente 2 \mum de espesor y más
típicamente de aproximadamente 0,5 a aproximadamente 1,2 \mum de
espesor.
Una capa 4 de cobertura tal como nitruro de
silicio está prevista por encima de la capa de cobre. En el caso de
nitruro de silicio, puede ser depositada por un proceso de depósito
de vapor químico mejorado con plasma (PECVD) bien conocido. Tal
proceso implica la introducción de una especie gaseosa de soporte de
silicio tal como silano y una especie gaseosa de soporte de
nitrógeno tal como amoníaco y/o nitrógeno en la presencia de un
plasma. Otras especies gaseosas de soporte de silicio incluyen
disilano, diclorosilano y tetraetilortosilicato. Otras especies
gaseosas que contienen en nitrógeno y incluyen el hexametildisilano.
El depósito del nitruro de silicio es usualmente realizado a
temperaturas de aproximadamente 300 a aproximadamente 450ºC y más
típicamente a temperaturas de aproximadamente 350 a aproximadamente
400ºC. La capa 4 es típicamente de aproximadamente 100 a
aproximadamente 20.000 \ring{A} de espesor, más típicamente para
nitruro de silicio la capa es de aproximadamente 100 a
aproximadamente 1000 \ring{A} de espesor,
e incluso más típicamente de aproximadamente 350 a aproximadamente 700 \ring{A} de espesor para nitruro de silicio.
e incluso más típicamente de aproximadamente 350 a aproximadamente 700 \ring{A} de espesor para nitruro de silicio.
Una vía o abertura está presente en la capa C4
de cobertura para proporcionar acceso para interconexión
subsiguiente a la almohadilla C4.
Una capa de pasivación 5 está prevista sobre la
parte superior de la capa 4 de cobertura. La capa 5 de pasivación
incluye también una abertura o vía para proporcionar acceso para
interconexión subsiguiente con una almohadilla C4. La capa 5 de
pasivación es típicamente dióxido de silicio, nitruro de silicio,
oxinitruro de silicio o combinaciones de los mismos. En el caso de
dióxido de silicio, la capa 5 de pasivación puede ser depositada
por técnicas bien conocidas tales como mediante depósito de vapor
químico mejorado por plasma. La capa 5 preferida es una combinación
de capa de dióxido de silicio seguida por una capa de nitruro de
silicio. Típicamente, el espesor de la capa 5 es de aproximadamente
1000 a aproximadamente 9000 \ring{A}.
Una capa dieléctrica 6 está prevista por encima
de la capa de pasivación 5. La capa dieléctrica 6 incluye también
una abertura o vía para proporcionar acceso para interconexión
subsiguiente con una almohadilla C4.
La capa dieléctrica 6 preferida es una
poliimida. Poliimidas adecuadas incluyen poliimidas sin modificar,
así como poliimidas modificadas, tales como poliesterimidas,
poliimida-imida-esteres,
poliimida-imidas, polisiloxaneimidas, así como
otras poliimidas mezcladas. Las mismas son bien conocidas en la
técnica anterior y no necesitan ser descritas aquí con mayor
detalle. La capa dieléctrica 6 es típicamente proporcionada por
revestimiento con un precursor de poliimida y a continuación
conversión a la poliimida curada por calentamiento. Precursores de
poliimida comercialmente disponibles (ácido poliámico) o distintos
precursores de poliimida procedentes de Du Pont están disponibles
bajo la designación registrada Pyralin. Estos precursores de
porliimida existen en muchos grados, incluyendo los disponibles
bajo las designaciones registradas PI-2555,
PI-2545, PI-2560,
PI-5878, PIH-61454 y
PI-2540. Algunos de estos son precursores de
poliimida de dianhidrido piromelético-oxidianilina
(PMDA-ODA).
La capa dieléctrica 6 típicamente de
aproximadamente 0,4 a aproximadamente 5 micras de espesor y más
típicamente de aproximadamente 10.000 a aproximadamente 40.000
\ring{A} de espesor.
En la técnica como es practicada actualmente,
situada en la parte superior del cobre 1 está la metalurgia 7
limitadora de almohadilla. La capa 7 está también presente en las
paredes laterales de las aberturas en la capa 4 de cobertura, capa
5 de pasivación y capa 6 dieléctrica.
La capa 7 de metalurgia limitadora de
almohadilla es típicamente nitruro de titanio, cobre, oro, titanio
tungsteno, cromo, que puede ser depositada como se ha descrito en
la patente norteamericana nº 4.434.434 o en la patente
norteamericana nº 5.629.564, cuyas descripciones están incorporadas
aquí a modo de referencia. Típicamente, una combinación de capas es
usada en la metalurgia limitadora de almohadilla, siendo una
combinación particular TiW seguida por CrCu y a continuación Cu. La
capa TiW es típicamente de aproximadamente 250 a aproximadamente
2000 \ring{A} de espesor. La capa CrCu es típicamente de 100 a
aproximadamente 2000 \ring{A} de espesor. La capa de Cu está
típicamente de aproximadamente 1000 a 20.000 \ring{A} de espesor.
Una limpieza por bombardeo iónico in situ precede
típicamente al depósito del primer metal.
Una estructura 8 de almohadilla C4 o
protuberancia revestida conecta directamente a la capa 7 limitadora
de almohadilla a través de las aberturas o vías en la capa
dieléctrica 6, capa de pasivación 5 y capa 4 de cobertura.
Una estructura 8 de protuberancia de contacto C4
es en su mayor parte una soldadura Pb-Sn y está
prevista en chips de circuito integrado para hacer interconexiones
a sustratos. La estructura 8 de protuberancia de contacto es
depositada típicamente sobre la capa metálica 7 para una adhesión
mejorada. La protuberancia C4 se extienda por encima del chip de
circuito integrado en aproximadamente 0,100 mm y es redonda o
circular en sección transversal paralela al plano de la superficie
superior del chip de circuito integrado y está curvada desde sus
lados a la superficie superior de la protuberancia donde se ha hecho
una interconexión a otro electrodo soportado por un sustrato.
Durante el reprocesado o después de las pruebas
masivas o preventivas de extracción del chip, se ejerce una fuerza
normal o de cizalladura sobre el capuchón 4 que solapa al cobre 1.
Debido a una pobre adhesión, el capuchón puede agrietarse y
desestratificarse de la superficie de cobre. Este modo de fallo hace
la tecnología de interconexión de Cu menos fiable para aplicaciones
de módulo multichip y algunos usos de un solo chip.
Prosiguiendo con el presente invento, como se ha
ilustrado en la fig. 2, una capa 9 de AlCu y un capa de barrera 10
están previstas entre la capa de cobre 1 y la capa 7 limitadora de
almohadilla. La capa de AlCu contiene típicamente aproximadamente
96 a aproximadamente 99,5% de Al atómico, y correspondientemente
aproximadamente 4 a aproximadamente 0,5% de Cu atómico. La capa 9
de AlCu es típicamente de aproximadamente 0,5 a aproximadamente 1,2
micras. Puede aplicarse mediante técnicas de bombardeo iónico bien
conocidas.
La capa de barrera 10 es típicamente titanio,
nitruro de titanio, tántalo o nitruro de tántalo, o mezclas,
combinaciones o aleaciones de los mismos. Además, a menudo se emplea
una combinación de estas capas de barrera, siendo una combinación
particular TaN seguida por Ti y luego TiN. La capa de TaN es
típicamente de aproximadamente 50 a aproximadamente 1000 \ring{A}
de espesor. La capa de TiN es de 200 a 700 \ring{A} de espesor.
Una limpieza por bombardeo iónico in situ precede
típicamente al depósito del primer metal.
De acuerdo con aspectos preferidos del presente
invento, la capa 9 de AlCu y la capa de barrera 10 se extienden por
encima y solapan a la capa 5 de pasivación. Además, preferiblemente
su anchura es sustancialmente igual a la anchura de la capa 1 de
cobre.
Además, en una configuración preferida, la capa
dieléctrica 6 solapa a la parte de solapamiento de la capa 9 de
AlCu y la capa 7 limitadora de almohadilla solapa a partes de la
capa dieléctrica 6.
Las capas de AlCu y de barrera proporcionan una
interconexión robusta del Cu a las almohadillas C4. Ensayos de
resistencia a tracción realizados han demostrado que las estructuras
de acuerdo con el presente invento reducían la tasa de defectos del
50 a 70% para estructuras de la técnica anterior, como se ha
mostrado en la fig. 1 a 0% para las estructuras del presente
invento.
La anterior descripción del invento ilustra y
describe el presente invento. Adicionalmente, la descripción
muestra y describe sólo la realizaciones preferidas del invento
pero, como se ha mencionado antes, ha de comprenderse que el
invento es capaz de ser usado en otras distintas combinaciones,
modificaciones, y entornos y es capaz de cambios o modificaciones
dentro del marco del concepto inventivo como se ha expresado aquí,
proporcional con las anteriores enseñanzas y/o la experiencia o
conocimiento de la técnica pertinente. Las realizaciones descritas
aquí anteriormente están además destinadas a explicar mejores modos
conocidos de poner en práctica el invento y a permitir que otros
expertos en la técnica utilicen el invento en tales, u otras
realizaciones y con las distintas modificaciones requeridas por las
aplicaciones o usos particulares del invento. Consiguientemente, la
descripción no está destinada a limitar el invento a la forma
descrita aquí.
Claims (12)
1. Una estructura de interconexión que comprende
una capa de cobre, una capa barrera, una capa de AlCu y una capa
limitadora de almohadilla, en la que la capa de AlCu y la capa
barrera están interpuestas entre la capa de cobre y la capa
limitadora de almohadilla, y en la que la capa barrera está situada
entre la capa de cobre y la capa de AlCu.
2. Una estructura de interconexión según la
reivindicación 1ª, que comprende además una capa de cobertura
situada sobre la capa de cobre y que tiene una vía para exponer una
parte de la capa de cobre, por lo que la capa de barrera esta
situada en la vía y sobre la capa de cobre, y la capa de AlCu está
situada en la vía y sobre la capa de barrera, y la capa limitadora
de almohadilla está situada sobre la capa de AlCu.
3. La estructura de interconexión según la
reivindicación 2ª que comprende además una protuberancia de contacto
C4 en contacto con la capa limitadora de almohadilla.
4. La estructura de interconexión según la
reivindicación 2ª o 3ª que comprende además una capa de pasivación
situada sobre la capa de cobertura y que tiene una vía que coincide
con la vía en la capa de cobertura y opcionalmente una o más de las
siguientes: una parte de la capa de AlCu se extiende por encima y
solapa la capa de pasivación; y/o la capa de la capa de barrera se
extiende por encima y solapa la capa de pasivación.
5. La estructura de interconexión según
cualquiera de las reivindicaciones 2ª a 4ª, en la que la capa de
AlCu tiene una anchura que es sustancialmente igual a la anchura de
la capa de cobre y/o la capa de barrera tiene una anchura que
sustancialmente es igual a la anchura de la capa de cobre.
6. La estructura de interconexión según la
reivindicación 4ª que comprende además una capa dieléctrica situada
por encima de la capa de pasivación, opcionalmente la capa
dieléctrica solapa la parte de solapamiento de la capa de AlCu.
7. La estructura de interconexión según la
reivindicación 6ª en la que la capa limitadora de almohadilla
solapa a la capa dieléctrica.
8. La estructura según cualquiera de las
reivindicaciones 1ª a 7ª que comprende además una o más de las
siguientes: la capa de cobre es de aproximadamente 0,3 a
aproximadamente 2 \mum de de espesor; la capa de AlCu contiene
aproximadamente 96 a aproximadamente 99,5% de Al atómico; la capa de
AlCu es de aproximadamente 0,5 a aproximadamente 1,2 micras de
espesor; la capa de barrera es seleccionada del grupo que consiste
de titanio, tántalo, nitruros de los mismos, mezclas de los mismos,
combinaciones de los mismos y aleaciones de los mismos; la capa de
barrera es de aproximadamente 50 a aproximadamente 1000 \ring{A}
de espesor; la capa de barrera es una combinación de una capa de
TaN, una capa de Ti y una capa de TiN; la capa de TiN es de
aproximadamente 200 a aproximadamente 700 \ring{A} de espesor, la
capa de Ti es de aproximadamente 200 a aproximadamente 700
\ring{A} de espesor, y la capa de TaN es de aproximadamente 50 a
aproximadamente 1000 \ring{A} de espesor; la capa de cobertura
comprende nitruro de silicio; y/o la capa de cobertura es de
aproximadamente 100 a aproximadamente 1000 \ring{A} de
espesor.
9. La estructura de interconexión de la
reivindicación 3ª o cualquiera de las reivindicaciones precedentes
que dependen de la reivindicación 3ª en la que la protuberancia de
contacto C4 es uno soldadura de Sn-Pb.
10. La estructura de interconexión según la
reivindicación 4ª o cualquiera de las reivindicaciones precedentes
dependientes de la reivindicación 4ª en la que la capa de pasivación
es seleccionada del grupo consistente de dióxido de silicio,
nitruro de silicio, oxinitruro de silicio y combinaciones de los
mismos, opcionalmente la capa de pasivación es de aproximadamente
1000 a aproximadamente 9000 \ring{A} de espesor.
11. La estructura de interconexión según la
reivindicación 6ª o cualquiera de las reivindicaciones precedentes
dependientes de la reivindicación 6ª en la que la capa dieléctrica
es una poliimida.
12. La estructura de cualquiera de las
reivindicaciones 1ª a 11ª en la que la capa limitadora de
almohadilla es seleccionada de al menos un miembro del grupo
consistente en nitruro de titanio, cobre, oro, titanio tungsteno,
cromo y combinaciones de los mismos, opcionalmente la capa
limitadora de almohadilla comprende una capa de TiW, seguida por
una capa de CrCu, seguida por una capa de Cu.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/314,003 US6133136A (en) | 1999-05-19 | 1999-05-19 | Robust interconnect structure |
| US314003 | 1999-05-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2320523T3 true ES2320523T3 (es) | 2009-05-25 |
Family
ID=23218114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00931376T Expired - Lifetime ES2320523T3 (es) | 1999-05-19 | 2000-05-15 | Estructura de interconexion robusta. |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US6133136A (es) |
| EP (1) | EP1186034B1 (es) |
| JP (1) | JP3898894B2 (es) |
| KR (1) | KR100463492B1 (es) |
| CN (1) | CN1165081C (es) |
| AT (1) | ATE426247T1 (es) |
| AU (1) | AU4933500A (es) |
| CA (1) | CA2368950C (es) |
| CZ (1) | CZ302748B6 (es) |
| DE (1) | DE60041817D1 (es) |
| ES (1) | ES2320523T3 (es) |
| HU (1) | HUP0201473A2 (es) |
| IL (1) | IL146333A (es) |
| MY (1) | MY118419A (es) |
| PL (1) | PL201072B1 (es) |
| TW (1) | TW473921B (es) |
| WO (1) | WO2000072380A1 (es) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6187680B1 (en) * | 1998-10-07 | 2001-02-13 | International Business Machines Corporation | Method/structure for creating aluminum wirebound pad on copper BEOL |
| JP3387083B2 (ja) * | 1999-08-27 | 2003-03-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6451681B1 (en) * | 1999-10-04 | 2002-09-17 | Motorola, Inc. | Method of forming copper interconnection utilizing aluminum capping film |
| US6191023B1 (en) * | 1999-11-18 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method of improving copper pad adhesion |
| US6387793B1 (en) * | 2000-03-09 | 2002-05-14 | Hrl Laboratories, Llc | Method for manufacturing precision electroplated solder bumps |
| JP3651765B2 (ja) * | 2000-03-27 | 2005-05-25 | 株式会社東芝 | 半導体装置 |
| US6551931B1 (en) * | 2000-11-07 | 2003-04-22 | International Business Machines Corporation | Method to selectively cap interconnects with indium or tin bronzes and/or oxides thereof and the interconnect so capped |
| US20030116845A1 (en) * | 2001-12-21 | 2003-06-26 | Bojkov Christo P. | Waferlevel method for direct bumping on copper pads in integrated circuits |
| JP3759909B2 (ja) * | 2002-02-22 | 2006-03-29 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US20030227091A1 (en) * | 2002-06-06 | 2003-12-11 | Nishant Sinha | Plating metal caps on conductive interconnect for wirebonding |
| US6875693B1 (en) * | 2003-03-26 | 2005-04-05 | Lsi Logic Corporation | Via and metal line interface capable of reducing the incidence of electro-migration induced voids |
| US6835580B1 (en) * | 2003-06-26 | 2004-12-28 | Semiconductor Components Industries, L.L.C. | Direct chip attach structure and method |
| US6951775B2 (en) * | 2003-06-28 | 2005-10-04 | International Business Machines Corporation | Method for forming interconnects on thin wafers |
| US20050098605A1 (en) * | 2003-11-06 | 2005-05-12 | International Business Machines Corporation | Apparatus and method for low pressure wirebond |
| US7068138B2 (en) * | 2004-01-29 | 2006-06-27 | International Business Machines Corporation | High Q factor integrated circuit inductor |
| KR100605315B1 (ko) | 2004-07-30 | 2006-07-28 | 삼성전자주식회사 | 집적회로 칩의 입출력 패드 구조 |
| JP2006120677A (ja) * | 2004-10-19 | 2006-05-11 | Alps Electric Co Ltd | 配線基板の接続端子構造 |
| US7282433B2 (en) | 2005-01-10 | 2007-10-16 | Micron Technology, Inc. | Interconnect structures with bond-pads and methods of forming bump sites on bond-pads |
| US20100117231A1 (en) * | 2006-08-30 | 2010-05-13 | Dennis Lang | Reliable wafer-level chip-scale solder bump structure |
| JP2008159948A (ja) * | 2006-12-25 | 2008-07-10 | Rohm Co Ltd | 半導体装置 |
| US20080157382A1 (en) * | 2006-12-28 | 2008-07-03 | Chinthakindi Anil K | Direct termination of a wiring metal in a semiconductor device |
| US7935408B2 (en) * | 2007-10-26 | 2011-05-03 | International Business Machines Corporation | Substrate anchor structure and method |
| JP5627835B2 (ja) | 2007-11-16 | 2014-11-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US7868453B2 (en) * | 2008-02-15 | 2011-01-11 | International Business Machines Corporation | Solder interconnect pads with current spreading layers |
| CN101630667A (zh) | 2008-07-15 | 2010-01-20 | 中芯国际集成电路制造(上海)有限公司 | 形成具有铜互连的导电凸块的方法和系统 |
| US7851346B2 (en) * | 2008-07-21 | 2010-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding metallurgy for three-dimensional interconnect |
| JP5249080B2 (ja) * | 2009-02-19 | 2013-07-31 | セイコーインスツル株式会社 | 半導体装置 |
| JP5316261B2 (ja) * | 2009-06-30 | 2013-10-16 | 富士通株式会社 | マルチチップモジュールおよびプリント基板ユニット並びに電子機器 |
| US8610283B2 (en) | 2009-10-05 | 2013-12-17 | International Business Machines Corporation | Semiconductor device having a copper plug |
| US8446006B2 (en) | 2009-12-17 | 2013-05-21 | International Business Machines Corporation | Structures and methods to reduce maximum current density in a solder ball |
| US9214385B2 (en) | 2009-12-17 | 2015-12-15 | Globalfoundries Inc. | Semiconductor device including passivation layer encapsulant |
| US8492892B2 (en) | 2010-12-08 | 2013-07-23 | International Business Machines Corporation | Solder bump connections |
| US20120326299A1 (en) * | 2011-06-24 | 2012-12-27 | Topacio Roden R | Semiconductor chip with dual polymer film interconnect structures |
| CN104051323B (zh) * | 2013-03-13 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装结构及其制备方法 |
| CN104241146B (zh) * | 2013-06-09 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 金属垫的形成方法及半导体结构 |
| US10002834B2 (en) * | 2015-03-11 | 2018-06-19 | Applied Materials, Inc. | Method and apparatus for protecting metal interconnect from halogen based precursors |
| CN106505031B (zh) * | 2015-09-07 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 一种铜互连结构的制作方法、铜互连结构及电子装置 |
| US10461026B2 (en) | 2016-06-30 | 2019-10-29 | International Business Machines Corporation | Techniques to improve reliability in Cu interconnects using Cu intermetallics |
| US10535698B2 (en) | 2017-11-28 | 2020-01-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor with pad structure |
| JP7430481B2 (ja) * | 2018-05-31 | 2024-02-13 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4434434A (en) * | 1981-03-30 | 1984-02-28 | International Business Machines Corporation | Solder mound formation on substrates |
| US5268072A (en) * | 1992-08-31 | 1993-12-07 | International Business Machines Corporation | Etching processes for avoiding edge stress in semiconductor chip solder bumps |
| US5503286A (en) * | 1994-06-28 | 1996-04-02 | International Business Machines Corporation | Electroplated solder terminal |
| US5545927A (en) * | 1995-05-12 | 1996-08-13 | International Business Machines Corporation | Capped copper electrical interconnects |
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
| US5785236A (en) * | 1995-11-29 | 1998-07-28 | Advanced Micro Devices, Inc. | Advanced copper interconnect system that is compatible with existing IC wire bonding technology |
| US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
| US6020640A (en) * | 1996-12-19 | 2000-02-01 | Texas Instruments Incorporated | Thick plated interconnect and associated auxillary interconnect |
| JPH11340265A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
-
1999
- 1999-05-19 US US09/314,003 patent/US6133136A/en not_active Expired - Lifetime
-
2000
- 2000-05-08 MY MYPI20001978A patent/MY118419A/en unknown
- 2000-05-15 WO PCT/GB2000/001847 patent/WO2000072380A1/en not_active Ceased
- 2000-05-15 AT AT00931376T patent/ATE426247T1/de not_active IP Right Cessation
- 2000-05-15 HU HU0201473A patent/HUP0201473A2/hu unknown
- 2000-05-15 ES ES00931376T patent/ES2320523T3/es not_active Expired - Lifetime
- 2000-05-15 PL PL351305A patent/PL201072B1/pl not_active IP Right Cessation
- 2000-05-15 DE DE60041817T patent/DE60041817D1/de not_active Expired - Lifetime
- 2000-05-15 CA CA2368950A patent/CA2368950C/en not_active Expired - Fee Related
- 2000-05-15 AU AU49335/00A patent/AU4933500A/en not_active Abandoned
- 2000-05-15 CN CNB008074356A patent/CN1165081C/zh not_active Expired - Lifetime
- 2000-05-15 EP EP00931376A patent/EP1186034B1/en not_active Expired - Lifetime
- 2000-05-15 KR KR10-2001-7014357A patent/KR100463492B1/ko not_active Expired - Lifetime
- 2000-05-15 CZ CZ20014145A patent/CZ302748B6/cs not_active IP Right Cessation
- 2000-05-15 IL IL14633300A patent/IL146333A/xx not_active IP Right Cessation
- 2000-05-15 JP JP2000620678A patent/JP3898894B2/ja not_active Expired - Lifetime
- 2000-05-16 TW TW089109347A patent/TW473921B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| PL201072B1 (pl) | 2009-03-31 |
| KR20020005743A (ko) | 2002-01-17 |
| US6133136A (en) | 2000-10-17 |
| KR100463492B1 (ko) | 2004-12-29 |
| EP1186034B1 (en) | 2009-03-18 |
| JP2003500860A (ja) | 2003-01-07 |
| CN1165081C (zh) | 2004-09-01 |
| AU4933500A (en) | 2000-12-12 |
| IL146333A (en) | 2005-03-20 |
| CZ20014145A3 (cs) | 2002-04-17 |
| ATE426247T1 (de) | 2009-04-15 |
| DE60041817D1 (de) | 2009-04-30 |
| CN1350703A (zh) | 2002-05-22 |
| TW473921B (en) | 2002-01-21 |
| MY118419A (en) | 2004-10-30 |
| EP1186034A1 (en) | 2002-03-13 |
| CA2368950A1 (en) | 2000-11-30 |
| PL351305A1 (en) | 2003-04-07 |
| WO2000072380A1 (en) | 2000-11-30 |
| HUP0201473A2 (en) | 2002-08-28 |
| CZ302748B6 (cs) | 2011-10-19 |
| IL146333A0 (en) | 2002-07-25 |
| JP3898894B2 (ja) | 2007-03-28 |
| CA2368950C (en) | 2012-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2320523T3 (es) | Estructura de interconexion robusta. | |
| US8119456B2 (en) | Bond pad for wafer and package for CMOS imager | |
| US7741714B2 (en) | Bond pad structure with stress-buffering layer capping interconnection metal layer | |
| US6451681B1 (en) | Method of forming copper interconnection utilizing aluminum capping film | |
| US6489229B1 (en) | Method of forming a semiconductor device having conductive bumps without using gold | |
| US8395261B2 (en) | Semiconductor device | |
| US5070036A (en) | Process for contacting and interconnecting semiconductor devices within an integrated circuit | |
| JP6040456B2 (ja) | 半導体装置およびその製造方法 | |
| US7915741B2 (en) | Solder bump UBM structure | |
| US7271030B2 (en) | Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion | |
| US8299616B2 (en) | T-shaped post for semiconductor devices | |
| US20080122078A1 (en) | Systems and methods to passivate on-die redistribution interconnects | |
| US4977440A (en) | Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit | |
| US8269347B2 (en) | Semiconductor chip, electrode structure therefor and method for forming same | |
| US6461954B1 (en) | Method and an apparatus for forming an under bump metallization structure | |
| US6462417B1 (en) | Coherent alloy diffusion barrier for integrated circuit interconnects | |
| US6445070B1 (en) | Coherent carbide diffusion barrier for integrated circuit interconnects | |
| US8072067B2 (en) | Semiconductor structure | |
| JP3726529B2 (ja) | 半導体装置 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 |