ES2562017T3 - Método de intercalación y método de desintercalación - Google Patents
Método de intercalación y método de desintercalación Download PDFInfo
- Publication number
- ES2562017T3 ES2562017T3 ES12824056.1T ES12824056T ES2562017T3 ES 2562017 T3 ES2562017 T3 ES 2562017T3 ES 12824056 T ES12824056 T ES 12824056T ES 2562017 T3 ES2562017 T3 ES 2562017T3
- Authority
- ES
- Spain
- Prior art keywords
- bits
- cyclic
- blocks
- code
- constellation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 91
- 125000004122 cyclic group Chemical group 0.000 claims abstract description 276
- 238000004891 communication Methods 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims description 52
- 238000009831 deintercalation Methods 0.000 claims description 5
- 238000013507 mapping Methods 0.000 description 29
- 239000011159 matrix material Substances 0.000 description 28
- 238000012545 processing Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 21
- 238000004088 simulation Methods 0.000 description 4
- RYQHXWDFNMMYSD-UHFFFAOYSA-O (1-methylpyridin-4-ylidene)methyl-oxoazanium Chemical compound CN1C=CC(=C[NH+]=O)C=C1 RYQHXWDFNMMYSD-UHFFFAOYSA-O 0.000 description 3
- 101150027996 smb1 gene Proteins 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- JBKPUQTUERUYQE-UHFFFAOYSA-O pralidoxime Chemical compound C[N+]1=CC=CC=C1\C=N\O JBKPUQTUERUYQE-UHFFFAOYSA-O 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- VVVDGSCGBGBGFN-UHFFFAOYSA-N decyl 2-(trimethylazaniumyl)ethyl phosphate Chemical compound CCCCCCCCCCOP([O-])(=O)OCC[N+](C)(C)C VVVDGSCGBGBGFN-UHFFFAOYSA-N 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- HIGSLXSBYYMVKI-UHFFFAOYSA-N pralidoxime chloride Chemical compound [Cl-].C[N+]1=CC=CC=C1\C=N\O HIGSLXSBYYMVKI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/007—Unequal error protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
- H04L1/0058—Block-coded modulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Un método de intercalación realizado mediante un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, 5 siendo T un número entero mayor de 1, usándose el método de intercalación para aplicar permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial a partir de la palabra de código, consistiendo la palabra de código en N bloques cíclicos y consistiendo cada bloque cíclico en Q bits, consistiendo cada bloque de multiplexación espacial en B bits que se dividen en T palabras de constelación, comprendiendo el método de intercalación: una primera etapa para permutar el orden de los N bloques cíclicos de la palabra de código; y una segunda etapa de, cuando N es un múltiplo de B/2, los N bloques cíclicos se dividen en N/(B/2) secciones, incluyendo cada una B/2 bloques cíclicos adyacentes, cuando N no es un múltiplo de B/2, dividir N - X bloques cíclicos en (N-X)/(B/2) secciones, incluyendo cada una B/2 bloques cíclicos adyacentes, donde X bloques cíclicos son los últimos en un orden secuencial de los N bloques cíclicos y X es el resto de N dividido por B/2, y para cada sección, permutar el orden de Q x (B/2) bits de B/2 bloques cíclicos para asignar los Q x (B/2) bits de B/2 bloques cíclicos a B x (Q/2) bits de Q/2 bloques de multiplexación espacial, de manera que, con respecto a las T palabras de constelación de cada bloque de multiplexación espacial, una palabra de constelación de Bt bits está compuesta a partir de pares de bits desde Bt/2 bloques cíclicos, en donde Bt es el número de bits de la palabra de constelación, y t son índices de las T antenas de transmisión.
Description
5
10
15
20
25
30
35
40
45
50
55
60
65
DESCRIPCIÓN
Método de intercalación y método de desintercalación Campo de la invención
La presente invención se refiere al campo de las comunicaciones digitales, y más específicamente a un método de intercalación, un intercalador, un transmisor proporcionado con el intercalador, un método de desintercalación que corresponde al método de intercalación, un desintercalador que corresponde al intercalador y un receptor proporcionado con el desintercalador, que se usan en sistemas de codificación y modulación de bits intercalados (BICM) con códigos de comprobación de paridad de baja densidad cuasi cíclicos (QC-LDPC), modulación por amplitud en cuadratura (QAM) y multiplexación espacial para múltiples antenas de transmisión.
En los últimos años, se han propuesto sistemas de comunicación que incluyen un transmisor proporcionado con un codificador de codificación y modulación de bits intercalados (BICM) (por ejemplo Bibliografía Distinta de Patente 1).
Un codificador de BICM realiza las siguientes etapas, por ejemplo:
(1) codificar bloques de datos usando, por ejemplo, códigos de comprobación de paridad de baja densidad cuasi cíclicos (QC-LDPC);
(2) intercalar bits de los bits de palabra de código obtenidos mediante la codificación, que incluye intercalación de paridad e intercalación de columna-fila;
(3) demultiplexar palabras de código de bits intercalados para obtener palabras de constelación. La demultiplexación incluye el procesamiento equivalente a permutación de columnas de una matriz intercaladora usada en la intercalación de columna-fila cuando se adopta 16QAM, 64QAM o 256QAM, por ejemplo, como el esquema de modulación; y
(4) mapear las palabras de constelación en constelaciones.
El artículo “Macro Interleaver Design for Bit Interleaved Coded Modulation with Low-Density Parity-Check Codes” por Frank Kienle y Norbert Wehn (Vehicular Technology Conference, 2008. VTC Spring 2008. IEEE, Piscataway, NJ, Estados Unidos) desvela un intercalador designado para modulación codificada de bits intercalados con códigos de comprobación de paridad de baja densidad.
Lista de citas
[Bibliografía Distinta de Patente 1]
Documento ETSI EN 302 755 V1.2.1 (normas DVB-T2)
[Bibliografía Distinta de Patente 2]
Documento ETSI EN 302 307 V1.2.1 (normas DVB-S2)
El rendimiento de recepción de un sistema de comunicación puede mejorarse mapeando apropiadamente los bits de la palabra de código, que están basados en códigos de QC-LDPC, en palabras de constelación.
De manera similar, en un sistema de comunicación que incluye un transmisor proporcionado con un codificador de BICM que usa multiplexación espacial, el rendimiento de recepción del sistema de comunicación puede mejorarse mapeando apropiadamente bits de palabra de código, que están basados en códigos de QC-LDPC, en palabras de constelación de un bloque de multiplexación espacial.
La presente invención tiene por objeto proporcionar un método de intercalación, un intercalador, un transmisor proporcionado con el intercalador que se usa para aplicar permutación de bits a bits de palabra de código basándose en códigos de QC-LDPC y mapear apropiadamente los bits de palabra de código en palabras de constelación de bloques de multiplexación espacial y mejorar de esta manera el rendimiento de recepción de un sistema de comunicación, un método de desintercalación que corresponde al método de intercalación, un desintercalador que corresponde al intercalador, y un receptor proporcionado con el desintercalador.
Esto se consigue mediante las características de las reivindicaciones independientes. Las realizaciones preferidas son la materia objeto de las reivindicaciones dependientes.
Para facilitar el entendimiento completo de la invención, esta descripción incluye ejemplos e información de antecedentes técnicos que no caen en el alcance de las materias objeto reivindicadas.
Efectos ventajosos de la invención
5
10
15
20
25
30
35
40
45
50
55
60
65
Con el método de intercalación anteriormente descrito, es posible mapear apropiadamente bits de palabra de código basándose en códigos de QC-LDPC en palabras de constelación y mejorar de esta manera el rendimiento de recepción de un sistema de comunicación.
Breve descripción de los dibujos
La Figura 1 es un diagrama de bloques de un transmisor general que realiza codificación y modulación de bits intercalados con multiplexación espacial a través de múltiples antenas.
La Figura 2 es un diagrama de bloques de un codificador de codificación y modulación de bits intercalados para multiplexación espacial.
La Figura 3 muestra una matriz de comprobación de paridad de un código de QC-LDPC ejemplar con factor cíclico Q = 8.
La Figura 4 muestra una definición de código de LDPC de repetir-acumular ejemplar.
La Figura 5 muestra la parte de información de la matriz de comprobación de paridad, y representa posición de “1” únicamente para el primer bit en cada bloque cíclico que corresponde a la Figura 4.
La Figura 6 muestra la matriz de comprobación de paridad completa de la Figura 4, que contiene las entradas para todos los bits de información, así como la parte de paridad en escalera.
La Figura 7 muestra la estructura cuasi-cíclica de la matriz de comprobación de paridad de la Figura 6.
La Figura 8 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 5/15 (1/3).
La Figura 9 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 6/15 (2/5).
La Figura 10 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 7/15.
La Figura 11 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 8/15.
La Figura 12 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 9/15 (3/5).
La Figura 13 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 10/15 (2/3).
La Figura 14 muestra la definición del código de LDPC para una longitud de palabra de código de 16200 bits y tasa de código 11/15.
Las Figuras 15A a 15C muestran una constelación 4-QAM (QPSK), una constelación 16-QAM y una constelación 64-QAM, respectivamente.
Las Figuras 16A a 16C son un diagrama de bloques de un mapeador de QAM para constelación 4-QAM (QPSK), un diagrama de bloques de un mapeador de QAM para constelación 16-QAM y un diagrama de bloques de un mapeador de QAM para constelación 64-QAM, respectivamente.
La Figura 17 es una ilustración esquemática de los diferentes niveles de robustez en un símbolo 8-PAM con codificación de Gray.
La Figura 18A es una representación esquemática de un sistema de multiplexación espacial con 2 antenas y un número de bits por bloque de multiplexación espacial igual a 6.
La Figura 18B es una representación esquemática de un sistema de multiplexación espacial con 2 antenas y un número de bits por bloque de multiplexación espacial igual a 8.
La Figura 18C es una representación esquemática de un sistema de multiplexación espacial con 2 antenas y un número de bits por bloque de multiplexación espacial igual a 10.
La Figura 19 es un diagrama de bloques de un transmisor incluido en un sistema de comunicación de acuerdo con una realización de la presente invención.
La Figura 20 es un diagrama de bloques del codificador de BICM mostrado en la Figura 19.
La Figura 21 es un diagrama de bloques que muestra una estructura de ejemplo del intercalador de bits mostrado en la Figura 20.
La Figura 22A muestra un ejemplo de la función de permutación de bits realizada mediante una unidad de permutación de sección mostrada en la Figura 21 cuando B = 6.
La Figura 22B muestra un ejemplo de la función de permutación de bits realizada mediante una unidad de permutación de sección mostrada en la Figura 21 cuando B = 8.
La Figura 22C muestra un ejemplo de la función de permutación de bits realizada mediante una unidad de permutación de sección mostrada en la Figura 21 cuando B = 10.
La Figura 23A muestra una operación de ejemplo para permutación de bits realizada mediante una unidad de permutación de sección mostrada en la Figura 22A.
La Figura 23B muestra una operación de ejemplo para permutación de bits realizada mediante una unidad de permutación de sección mostrada en la Figura 22B.
La Figura 23C muestra una operación de ejemplo para permutación de bits realizada mediante una unidad de permutación de sección mostrada en la Figura 22C.
La Figura 24A muestra una estructura de ejemplo del codificador de codificación y modulación de bits intercalados mostrado en la Figura 20 cuando B = 6.
La Figura 24B muestra una estructura de ejemplo del codificador de codificación y modulación de bits intercalados mostrado en la Figura 20 cuando B = 8.
5
10
15
20
25
30
35
40
45
50
55
60
65
La Figura 24C muestra una estructura de ejemplo del codificador de codificación y modulación de bits intercalados mostrado en la Figura 20 cuando B = 10.
La Figura 25 es un diagrama de bloques que muestra otra estructura de ejemplo del intercalador de bits mostrado en la Figura 20.
La Figura 26 es un diagrama de bloques que muestra una estructura de ejemplo del intercalador de bits mostrado en la Figura 25, cuando Q = 8, N = 12 y B = 6.
La Figura 27 muestra resultados de simulaciones de Monte-Cario con desmapeo ciego e iterativo para tasa de código 8/15 y 8 bits por intervalo de canal.
Las Figuras 28A a 28C ilustran un método para encontrar permutaciones de QB óptimas.
La Figura 29A muestra permutaciones de QB optimizadas para B = 6 y relación de potencia de transmisor 1/1.
La Figura 29B muestra permutaciones de QB optimizadas para B = 8 y relación de potencia de transmisor 1/1.
La Figura 29C muestra permutaciones de QB optimizadas para B = 10 y relación de potencia de transmisor 1/1. La Figura 30A muestra permutaciones de QB optimizadas para B = 6 y relación de potencia de transmisor 1/2.
La Figura 30B muestra permutaciones de QB optimizadas para B = 8 y relación de potencia de transmisor 1/2.
La Figura 30C muestra permutaciones de QB optimizadas para B = 10 y relación de potencia de transmisor 1/2. La Figura 31A muestra permutaciones de QB optimizadas para B = 6 y relación de potencia de transmisor 1/4.
La Figura 31B muestra permutaciones de QB optimizadas para B = 8 y relación de potencia de transmisor 1/4.
La Figura 31C muestra permutaciones de QB optimizadas para B = 10 y relación de potencia de transmisor 1/4. La Figura 32 es un diagrama de bloques de un receptor incluido en un sistema de comunicación de acuerdo con una realización de la presente invención.
Descripción de las realizaciones
Antecedentes de la invención
La Figura 1 es un diagrama de bloques que muestra una estructura de un transmisor general 1000. El transmisor 1000 incluye una unidad de procesamiento de entrada 1100, un codificador de codificación y modulación de bits intercalados (BICM) 1200, moduladores 1300-1 a 1300-2, conversores de aumento de frecuencia 1400-1 a 1400-2, amplificadores de potencia de frecuencia de radio (RF) 1500-1 a 1500-2, y antenas de transmisión 1600-1 a 1600-2.
La unidad de procesamiento de entrada 1100 formatea a flujos de bits de entrada relacionados con un servicio de difusión en bloques de una longitud predeterminada. Estos bloques se denominan tramas de banda base.
El codificador de BICM 1200 convierte las tramas de banda base en una pluralidad de flujos de datos que consisten en valores complejos. El número de flujos de datos es igual al número de antenas.
Cada flujo se procesa adicionalmente mediante una cadena de modulación, que comprende al menos los moduladores 1300-1 a 1300-2, los conversores de aumento de frecuencia 1400-1 a 1400-2 y el amplificador de potencia de RF 1500-1 a 1500-2, y se emite desde las antenas de transmisión 1600-1 a 1600-2.
Cada uno de los moduladores 1300-1 a 1300-2 realiza procesamiento tal como modulación de Multiplexación por División de Frecuencia Ortogonal (OFDM) en la entrada desde el codificador de BICM 1200, e incluye normalmente intercalación de tiempo y frecuencia para diversidad aumentada.
Los conversores de aumento de frecuencia 1400-1 a 1400-2 realizan respectivamente conversión de frecuencia en la entrada desde los moduladores 1300-1 a 1300-2 desde la banda base digital a RF analógica.
Cada uno de los amplificadores de potencia de RF 1500-1 a 1500-2 realiza amplificación de potencia en la entrada desde los conversores de aumento de frecuencia 1400-1 a 1400-2, respectivamente.
Lo siguiente describe los detalles del codificador de BICM 1200 mostrado en la Figura 1, con referencia a la Figura 2.
La Figura 2 es un diagrama de bloques del codificador de BICM 1200 mostrado en la Figura 1 para multiplexación espacial.
El codificador de BICM 1200 incluye un codificador de LDPC 1210, un intercalador de bits, 1220, un demultiplexor 1230, mapeadores de QAM 1240-1 a 1240-2, y un codificador de multiplexación espacial (SM) 1250.
El codificador de LDPC 1210 codifica los bloques de entrada, es decir tramas de banda base, usando códigos de LDPC, para obtener una palabra de código, y emite la palabra de código al intercalador de bits 1220.
El intercalador de bits 1220 realiza intercalación de bits en los bits de cada palabra de código de LDPC, y emite el código de bits intercalados al demultiplexor 1230.
El demultiplexor 1230 demultiplexa la palabra de código de bits intercalados en dos flujos de bits, y emite los flujos
5
10
15
20
25
30
35
40
45
50
55
60
65
de bits a los mapeadores de QAM 1240-1 a 1240-2.
Cada uno de los mapeadores de QAM 1240-1 a 1240-2 mapea una pluralidad de palabras de constelación que constituyen el flujo de bits de entrada en una pluralidad de símbolos complejos, y emite los símbolos al codificador de SM 1250 que es opcional. Cada palabra de constelación indica uno de una pluralidad de puntos de constelación de una constelación predefinida usada para mapeo de constelación de la palabra de constelación. Obsérvese que cada uno de Bi y B2 en la Figura 2 indica el número de bits de una palabra de constelación.
El codificador de SM 1250 normalmente se proporciona para multiplicar el vector de dos señales de entrada complejas por una matriz cuadrada ortogonal.
Los componentes del codificador de BICM 1200 en la Figura 2 se explicarán ahora en más detalle.
Lo siguiente describe la codificación de LDPC.
El codificador de LDPC 1210 codifica tramas de banda base de acuerdo con un código de LDPC especificado para obtener una palabra de código. La presente invención está específicamente diseñada para códigos de bloque de LDPC con estructura de paridad en escalera, como se encuentra en las normas DVB-S2, DVB-T2 y DVB-C2.
Obsérvese que “DVB-S2” significa “Difusión de Vídeo Digital - Satélite de Segunda Generación”, “DVB-T2” significa “Difusión de Vídeo Digital - Terrestre de Segunda Generación”, y “DVB-C2” significa “Difusión de Vídeo Digital - Cable de Segunda Generación”.
El código de bloque de LDPC se explicará ahora en más detalle.
Un código de bloque de LDPC es un código de corrección de errores lineal que se define completamente mediante su matriz de comprobación de paridad (PCM), que es una matriz dispersa binaria que representa la relación de los bits de palabra de código (también denominados como nodos de bits o nodos variables) a las comprobaciones de paridad (también denominadas como nodos de comprobación). Las columnas y las filas de la PCM corresponden a los nodos variables y a los de comprobación respectivamente. Las relaciones de los nodos variables a los nodos de comprobación se representan mediante las entradas “1” en la PCM. Obsérvese que los nodos de comprobación se indican mediante CN.
Los códigos de LDPC tienen variaciones, y una de las cuales son los códigos de comprobación de paridad de baja densidad cuasi cíclicos (QC-LDPC). Los códigos de QC-LDPC tienen una estructura que los hace particularmente adecuados para implementación de hardware. De hecho, la mayoría, si no todas las normas, usan hoy en día códigos de QC-LDPC. La PCM de un código de QC-LDPC tiene una estructura especial que consiste en matrices circulantes. Una matriz circulante es una matriz cuadrada en la que cada fila es un desplazamiento cíclico de la fila anterior con una posición, y puede tener una, dos o más diagonales plegadas.
El tamaño de cada matriz circulante es Q*Q, donde Q se denomina como el factor cíclico del código de LDPC. Una estructura cuasi cíclica de este tipo permite que se procesen Q nodos de comprobación en paralelo, que es evidentemente ventajoso para implementación de hardware eficaz.
La PCM de un código de QC LDPC tiene Q*M filas y Q*N columnas, consistiendo una palabra de código en N bloques de Q bits. Un bloque de Q bits se denomina como un bloque cuasi cíclico o simplemente bloque cíclico a lo largo de todo este documento y se abrevia como QB.
La Figura 3 muestra una PCM ejemplar de un código de QC-LDPC cuando M = 6, N = 18yQ = 8. En cada una de la Figura 3, y las Figuras 5-7 descritas más adelante, cada uno de los cuadrados más pequeños representa una entrada de la PCM, donde las entradas negras corresponden a “1” y el resto corresponde a “0”.
La PCM mostrada en la Figura 3 tiene matrices circulantes con una o dos diagonales plegadas. El código de QC- LDPC que corresponde a la PCM mostrada en la Figura 3 codifica un bloque de 8*12 = 96 bits a una palabra de código de 8*18 = 144 bits, que tiene por lo tanto una tasa de código de 96/144 = 2/3.
El código en la Figura 3 pertenece a una familia especial de códigos de QC-LDPC denominados códigos de comprobación de paridad de baja densidad cuasi cíclicos de repetir y acumular (RA QC-LDPC). Los códigos RA QC- LDPC son bien conocidos por su facilidad para codificar y se encuentran en un gran número de normas, tales como las normas de DVB de segunda generación: DVB-S2, DVB-T2 y DVB-C2. La parte del lado izquierdo de la PCM corresponde a la parte de información. La parte del lado derecho de la PCM corresponde a la parte de paridad, y las entradas “1” en esta parte están dispuestas en una estructura en escalera.
Obsérvese que “DVB” significa “Difusión de Vídeo Digital”.
A continuación, se analizará la definición de los códigos RA QC LDPC usados en la familia de normas DVB-S2,
DVB-T2 y DVB-C2, como se introduce en la Sección 5.3.2 y Anexos B y C de la norma DVB-S2 ETSI EN 302 307, V1.2.1 (Agosto de 2009), que es la Bibliografía Distinta de Patente 2. En esta familia de normas el factor cíclico Q es 360.
5 Cada código de QC LDPC se define completamente mediante una tabla que contiene, para el primer bit de cada bloque cíclico en la parte de información, los índices basados en cero de los nodos de comprobación a los que el bit está conectado. Estos índices se denominan como “direcciones de los acumuladores de bits de paridad” en la norma DVB-S2.
10 La Figura 4 muestra una tabla que corresponde, por ejemplo, al código de QC LDPC de la Figura 3. Obsérvese que los valores de la columna de QB en la Figura 4 enumeran índices de bloques cíclicos de únicamente la parte de información de la PCM. En el ejemplo de la Figura 4, los índices de los nodos de comprobación para el primer bit en el bloque cíclico QBi son “13”, “24”, “27”, “31” y “47”.
15 La Figura 5 muestra la parte de información de la PCM y representa posiciones de “1” únicamente para el primer bit en cada bloque cíclico de la Figura 4. Por ejemplo, con respecto al primer bit en el bloque cíclico QB-i, las entradas de matriz de CN13, CN24, CN27, CN31 y CN47 son “1”.
La matriz de comprobación de paridad completa de la Figura 4, que contiene las entradas para todos los bits de 20 información, así como la parte de paridad en escalera, se muestra en la Figura 6.
En cada bloque cíclico, para los otros bits de información (excluyendo el primer bit en el bloque cíclico), los índices de CN se calculan con la siguiente fórmula 1:
[Fórmula 1]
26 i,=(ic + ?xM)%(2xM)
donde q es el índice de bit (0...Q-1) en un bloque cíclico; iq es el índice de CN para el bit q; ¡o es uno de los índices de los nodos de comprobación para el primer bit en la Figura 4; M es el número de bloques cíclicos en la parte de paridad, es decir 6 en este ejemplo de la Figura 6; Q*M es el número de bits de paridad, es decir 48 en este ejemplo 30 de la Figura 6; y % indica el operador módulo.
Para revelar la estructura cuasi cíclica de la matriz de comprobación de paridad en la Figura 6, se aplica la siguiente permutación calculada con la siguiente fórmula 2 a las filas de la PCM, mostrándose la matriz resultante en la Figura 7. La permutación calculada mediante la fórmula 2 se denomina como permutación de fila a lo largo de todo este 35 documento:
[Fórmula 2]
j = {i%M)*Q + floor (i f M)
donde i y j son los índices basados en cero de los CN no permutados y los permutados, respectivamente, M es el 40 número de bloques cíclicos en la parte de paridad, Q es el número de bits de cada bloque cíclico, % indica el operador módulo, y floor (i/M) es una función que devuelve el mayor entero que es igual a o menor que i/M.
Puesto que no se aplica la permutación de fila a los bits (es decir, las columnas no se permutan), la definición de código de LDPC no cambia. Sin embargo, la parte de paridad de la matriz de comprobación de paridad resultante no 45 es cuasi cíclica. Para hacerla cuasi cíclica, debe aplicarse una permutación especial calculada con la siguiente fórmula 3 a los bits de paridad únicamente. Obsérvese que la permutación calculada con la siguiente fórmula 3 se denominará como permutación de paridad o intercalación de paridad a lo largo de todo este documento.
[Fórmula 3]
j = (i%Q) x M + floor (i / Q)
50
donde i y j son los índices basados en cero de los bits de paridad no permutados y permutados, respectivamente, M es el número de bloques cíclicos en la parte de paridad, Q es el número de bits de cada bloque cíclico, % indica el operador módulo, y floor (i/Q) es una función que devuelve el mayor entero que es Igual a o menor que i/Q.
55 Esta permutación calculada con la fórmula 3 no cambia la definición de código de QC LDPC. Además, esta permutación se considerará como parte del proceso de codificación de LDPC a partir de ahora.
5
10
15
20
25
30
35
A continuación introducimos los siete códigos de QC LDPC que se especificarán mediante la futura norma DVB- NGH, que está ahora bajo desarrollo y se pretende para recepción terrestre de servicios de vídeo digital en dispositivos portátiles. NGH significa portátil de la siguiente generación.
La norma DVB-NGH especificará siete códigos de QC LDPC. Todos los códigos tienen un factor cíclico Q = 360 y N = 45 bloques cíclicos por palabra de código. La longitud de la palabra de código es por lo tanto 16200 bits. Se definen las siguientes tasas de código mediante la norma DVB-NGH: 5/15 (1/3), 6/15 (2/5), 7/15, 8/15, 9/15 (3/5), 10/15 (2/3) y 11/15. Las definiciones de estos siete códigos de QC LDPC se proporcionan en las tablas mostradas en las Figuras 8 a 14, respectivamente, en el formato introducido en la Figura 4 anterior.
Obsérvese que puesto que el proceso de codificación de LDPC que usa los códigos de QC LDPC mostrados en las Figuras 8 a 14 es sustancialmente el mismo que el proceso descrito en la norma DVB-S2, se asume que los expertos en la materia entienden el proceso.
En este punto, el proceso de codificación de LDPC realizado mediante el codificador de LDPC 1210 se describe específicamente en el formato descrito en la norma DVB-S2, con referencia a la Figura 8, como un ejemplo.
El codificador de LDPC codifica sistemáticamente un bloque de información (introducido desde el codificador de LDPC) i de tamaño Kidpc en un código de LDPC c de tamaño de Nidpc, como en la fórmula 4 a continuación.
[Fórmula 4] Sea i =
donde/o,/i,■■■,/wc/pc-1: bits de información po.pi, ■ ■ ■ ,pNidpc - Kidpc~ 1: bits de paridad
Obsérvese que los parámetros (Nidpc, Kidpc) para el código de QC LDPC con tasa de código 5/15 son (16200, 5400).
La tarea del codificador de LDPC 1210 es calcular los bits de paridad Nidpc-Kidpc para cada bloque de Kidpc bits de información. El procedimiento es como se muestra a continuación.
En primer lugar, se inicializan los bits de paridad como se muestra en la fórmula 5.
[Fórmula 5]
Po = P\ = ■" = Pn^-k,^- 1 = 0
El primer bit de información io se acumula en cada dirección de bit de paridad especificada en la primera fila (cada índice de nodo de comprobación) de la Figura 8. Más específicamente, se realizan las operaciones de la Ecuación 3. Para ser específicos, se realiza el cálculo en la siguiente fórmula 6.
[Fórmula 6]
P4\6~P4\6®k P256(rP256é&k) Pl912= Pl9\^k ‘ Psn^Psnfók)
Ptt\6=P32\é&k P4\56=P4\5$k P496$rP496^Í0 P6405~P640^Í0 P6123= P672'ffik) P69l'¿=P69lé&ÍO P&593= PS59^b ^909^^905^^
donde, el símbolo © significa XOR.
5 Para los siguientes 359 bits de información im (m = 1, 2..... 359), im se acumula en cada dirección de bit de paridad
{x + (m mod 360) x qjmod (Nidpc-Kidpc). Obsérvese que x indica la dirección del acumulador de bit de paridad que corresponde al primer bit de información io, y q es una constante dependiente de la tasa de código 5/15. El valor de q se proporciona mediante q = (Nidpc-Kidpc) / 360 = (16200 - 5400) / 360=30.
10 Para el 361-ésimo bit de información ¡36o, las direcciones de los acumuladores de bits de paridad se proporcionan en la segunda fila de la Figura 8. De una manera similar, para los siguientes 359 bits de información im (m = 361, 362, ... 719), las direcciones de los acumuladores de bits de paridad se proporcionan mediante {x + (m mod 360) x q} mod (Nidpc - Kidpc). Obsérvese que x indica la dirección del acumulador de bit de paridad para el 360-ésimo bit de información Í3eo, es decir las entradas en la segunda fila de la Figura 8.
15
De una manera similar, para cada grupo de 360 nuevos bits de información, se usa una nueva fila a partir de la Figura 8 para encontrar las direcciones de los acumuladores de bits de paridad.
Después de que todos los bits de información se hayan agotado, los bits de paridad final se obtienen como sigue.
20
Realizar secuencialmente las operaciones de la fórmula 7 empezando con i = 1.
[Fórmula 7]
P¡ = P, © Pi-\>z = U,-, AV - - 1
25 donde, el símbolo © significa XOR.
Contenido final de p¡ (i = 0, 1, ... Nidpc - Kidpc -1) es igual al bit de paridad p¡.
5
10
15
20
25
30
35
40
45
50
Obsérvese que la misma descripción como se ha proporcionado anteriormente en el ejemplo referido a la Figura 8 es aplicable a las Figuras 9 a 14, sustituyendo simplemente los valores de las entradas en cada fila de la Figura 8 con aquellos de las Figuras 9 a 14.
Además, en el caso de la Figura 9 (tasa de código 2/5), los parámetros (Nidpc, Kidpc) para el código de QC LDPC son (16200, 6480) y q = 27. En el caso de la Figura 10 (tasa de código 7/15), los parámetros (Nidpc, Kidpc) para el código de QC LDPC son (16200, 7560) y q = 24. En el caso de la Figura 11 (tasa de código 8/15), los parámetros (Nidpc, Kidpc) para el código de QC LDPC son (16200, 8640) y q = 21. En el caso de la Figura 12 (tasa de código 9/15), los parámetros (Nidpc, Kidpc) para el código de QC LDPC son (16200, 9720) y q = 18. En el caso de la Figura 13 (tasa de código 10/15), los parámetros (Nidpc, Kidpc) para el código de QC LDPC son (16200, 10800) y q = 15. En el caso de la Figura 14 (tasa de código 11/15), los parámetros (Nidpc, Kidpc) para el código de QC LDPC son (16200, 11880) y q = 12.
Aunque la descripción anterior de los códigos de QC LDPC cumple con la notación de DVB-S2, de acuerdo con la notación de DVB-T2 o DVB-NGH, q anteriormente mencionado se escribe, por ejemplo, como Qidpc.
El codificador de LDPC 1120 realiza las operaciones de la siguiente fórmula 8 en la palabra de código obtenida a partir de la codificación. Sean X y u los bits de los bits de paridad no permutados y permutados respectivamente:
[Fórmula 8]
u\ = \ • 0 < i < K¡dpc
uKUpi+360t+s = *’KUfc+Qu¿+t :0<s<360,0<t <Qldpc
En la fórmula 8, Kwpc indica el número de bits de información de una palabra de código de QC LDPC y los bits de información no están intercalados. El factor cíclico Q de la matriz de comprobación de paridad es 360. Obsérvese que Qidpc=(Nidpc-KidPc)/360=30 para tasa de código 5/15, mientras que Qidpc = 27 para tasa de código 2/5, Qidpc = 24 para tasa de código 7/15, Qidpc = 21 para tasa de código 8/15, Qidpc = 18 para tasa de código 9/15, Qidpc = 15 para tasa de código 10/15, y Qidpc = 12 para tasa de código 11/15.
Lo siguiente describe brevemente los bloques cíclicos que constituyen el código de QC LDPC en este documento, y los índices de los bloques cíclicos. La palabra de código de QC LDPC permutada (la palabra de código de QC LDPC cuyos bits de paridad están permutados) se agrupa secuencialmente en bloques compuestos de Q bits, es decir, 360 bits empezando desde uo en la fórmula 8. Tales bloques son los bloques cíclicos de la palabra de código de QC LDPC. Posteriormente, los índices “1”, “2” y así sucesivamente se asignan secuencialmente a los bloques cíclicos empezando desde uo.
Lo siguiente describe la codificación para multiplexación espacial.
La presente invención trata específicamente con sistemas de multiplexación espacial con dos antenas de transmisión. En un sistema de este tipo, se transmiten dos símbolos de QAM complejos, indicados mediante si y S2 en la Figura 2, en el mismo intervalo de canal. En caso de modulación de OFDM, un intervalo de canal se representa mediante una celda de OFDM, que se define como una subportadora en un símbolo de OFDM. Los dos símbolos de QAM complejos forman un par de multiplexación espacial (SM).
Los dos símbolos de QAM complejos en un par de SM pueden transmitirse sin codificar, es decir cada uno a través de su propia antena, o puede aplicarse una etapa de codificación de multiplexación espacial adicional mediante el codificador de SM 1250, como se muestra en la Figura 2, en la cual los dos símbolos de QAM complejos si y S2 se codifican conjuntamente para producir dos símbolos complejos xi y X2. La codificación de SM consiste normalmente en multiplicar el vector [si S2] por una matriz generadora compleja 2 x 2 G, como se muestra mediante la siguiente fórmula 9:
[Fórmula 9]
- '*1
- = G V Su 812 ’si
- *2
- Ji. _á> 21 822 _ _S2
Lo siguiente describe el mapeo de QAM.
5
10
15
20
25
30
35
40
45
50
55
60
65
La presente invención trata específicamente con el caso cuando ambos símbolos de QAM complejos de un par de SM (si, S2) tienen constelaciones de QAM de modulación por amplitud en cuadratura cuadradas. Las dos constelaciones de QAM cuadradas no son necesariamente del mismo tamaño.
Se obtiene un símbolo de QAM modulando independientemente los componentes real e imaginario usando modulación de amplitud por pulso (PAM), correspondiendo cada punto en la constelación a una única combinación de bits.
Las Figuras 15A-15C muestran los tres tipos de constelaciones de QAM cuadradas pertinentes a la presente invención: 4-QAM, 16-QAM y 64-QAM.
En las constelaciones de QAM cuadradas, los componentes real e imaginario tienen la misma modulación de PAM. Para ser específicos, en el caso de la constelación 4-QAM, los componentes real e imaginario tienen la misma modulación 2-PAM, en el caso de la constelación 16-QAM, los componentes real e imaginario tienen la misma modulación 4-PAM, y en el caso de la constelación 64-QAM, los componentes real e imaginario tienen la misma modulación 8-PAM.
La presente invención supone también que el mapeo PAM tiene una codificación de Gray, como se muestra en las Figuras 15A-15C.
Las Figuras 16A-16C muestran los mapeadores de QAM correspondientes para las tres constelaciones de QAM cuadradas mostradas en las Figuras 15A-15C.
Como se muestra en las Figuras 16A-16C, cada mapeador QAM consiste en dos mapeadores de PAM independientes, codificando cada uno el mismo número de bits.
La Figura 16A muestra un diagrama de bloques de un mapeador de QAM para la constelación QPSK (4-QAM). Un mapeador de QAM 1240A incluye dos mapeadores de PAM 1241A y 1245A independientes para la constelación 2- PAM, uno para la parte real y el otro para la parte imaginaria. Cada uno de los mapeadores de PAM 1241A y 1245A codifica un bit, y por lo tanto el mapeador de QAM 1240A codifica dos bits en total.
La Figura 16B muestra un diagrama de bloques de un mapeador de QAM para la constelación 16-QAM. Un mapeador de QAM 12408 incluye dos mapeadores de PAM 1241B y 1245B independientes para la constelación 4- PAM, uno para la parte real y el otro para la parte imaginaria. Cada uno de los mapeadores de PAM 1241B y 1245B codifica dos bits, y por lo tanto el mapeador de QAM 1240B codifica cuatro bits en total.
La Figura 16C muestra un diagrama de bloques de un mapeador de QAM para la constelación 64-QAM. Un mapeador de QAM 1240C incluye dos mapeadores de PAM 1241C y 1245C independientes para la constelación 8- PAM, uno para la parte real y el otro para la parte imaginaria. Cada uno de los mapeadores de PAM 1241C y 1245C codifica tres bits, y por lo tanto el mapeador de QAM 1240C codifica seis bits en total.
Los bits codificados en un símbolo de PAM tienen diferentes niveles de robustez (fiabilidades) cuando se desmapea el símbolo de PAM recibido en el receptor. Esto es un hecho bien conocido y se ilustra en la Figura 17 para un símbolo de 8-PAM con codificación de Gray. Los diferentes niveles de robustez resultan del hecho de que la distancia entre las dos particiones definidas mediante un bit (0 o 1) es diferente para cada uno de los tres bits. La fiabilidad de un bit es proporcional a la distancia media entre las dos particiones definidas para ese bit. En el ejemplo mostrado en la Figura 17, el bit bi tiene el nivel de robustez más bajo (fiabilidad), el bit b2 tiene el segundo nivel de robustez más bajo (fiabilidad), y el bit b3 tiene el nivel de robustez más alto (fiabilidad).
Obsérvese que, la constelación 4-QAM tiene un nivel de robustez, la constelación 16-QAM tiene dos niveles de robustez y la constelación 64-QAM tiene tres niveles de robustez.
En cada constelación de QAM cuadrada (por ejemplo, las constelaciones de QAM cuadradas que corresponden a las Figuras 16A-16C), bi, Re y b¡, im (i = 1, ...) tienen el mismo nivel de robustez, y el nivel de robustez (fiabilidad) de b¡+i,Re y b¡+i,im (i = 1, ...) es mayor que el nivel de robustez (fiabilidad) de b¡,Re, b¡,im.
Antes de la transmisión, los símbolos de QAM se normalizan en potencia multiplicándolos con un factor de escala K. El valor de K es: (i) sqrt(2) para QPSK (4-QAM), (ii) sqrt(10) para 16-QAM, y (iii) sqrt(42) para 64-QAM, donde sqrt(x) es una función que devuelve la raíz cuadrada de x. Obsérvese que multiplicar los símbolos de QAM con un factor de escala K se realiza mediante el mapeador de QAM.
A partir de ahora indicamos el número de bits en los dos símbolos de QAM de un par de SM mediante B1 y B2 respectivamente. Puesto que las constelaciones de QAM son cuadradas, B1 y B2 son pares. A continuación, los bits codificados en una constelación de QAM se denominarán como una palabra de constelación, y los bits codificados en un par de constelación de SM se denominarán como una palabra de multiplexación espacial (SM), o un bloque de multiplexación espacial (SM).
5
10
15
20
25
30
35
40
45
50
Un aspecto adicional pertinente a la presente invención es que, puesto que un símbolo de QAM cuadrada consiste en dos símbolos de PAM independientes, los bits codificados en un símbolo de QAM pueden agruparse en pares que tienen la misma robustez.
Lo siguiente describe las configuraciones en DVB-NGH.
El perfil de multiplexación espacial de la norma DVB-NGH soportará las tres configuraciones de SM mostradas en la Tabla 1. Las configuraciones de SM se definen para la combinación de tamaños de símbolo de QAM de dos símbolos de QAM complejos Si y S2. Obsérvese que el número de bits de un intervalo de canal (el número de bits de un bloque de SM) coincide con la suma de bits de constelaciones de QAM usadas para generar los dos símbolos de QAM complejos Si y S2 (la suma de bits de palabras de constelación que constituyen el bloque de SM). De acuerdo con la norma DVB-NGH, para cada una de las tres configuraciones de SM hay tres relaciones diferentes de la potencia de transmisión aplicada a las dos antenas de transmisión, en concreto, relación de potencia de transmisión 1/1, 1/2 y 1/4.
[Tabla 1j
- Configuraciones de SM usadas en DVB-NGH
- N° de bits por intervalo de canal
- Tamaños de símbolo de QAM relación de potencia deTx 1/1 relación de potencia deTx 1/2 relación de potencia de Tx 1/4
- P
- 0 (grad) a P 0 (grad) a P 0 (grad) a
- 6
- s1: 4-QAM (2 bits) s2: 16-QAM (4 bits) 1/2 45,00 0,44 1/3 0,00 0,50 1/5 0,00 0,50
- 8
- s1: 16-QAM (4 bits) s2: 16-QAM (4 bits) 1/2 57,76 0,50 1/3 25,00 0,50 1/5 0,00 0,50
- 10
- s1: 16-QAM (4 bits) s2: 64-QAM (6 bits) 1/2 22,00 0,50 1/3 15,00 0,50 1/5 0,00 0,50
Obsérvese que la relación de potencia de transmisión es una relación de potencia de transmisión del símbolo complejo xi a la potencia de transmisión del símbolo complejo X2 (potencia de transmisión del símbolo complejo xi / potencia de transmisión del símbolo complejo X2), que se emite desde el codificador de SM 1250. La matriz generadora G usada mediante el codificador de SM 1250 ajusta la relación de potencia de transmisión.
La matriz generadora G del codificador de SM 1250 tiene la siguiente expresión genérica, mostrada en la fórmula 10:
[Formúlalo]
- ‘1 0
- w 0 eos# sen # ' \4a 0 1
- Pp-* 0 __r
- 0 1 1 sen# -eos# 0 Vl~or
La fase 9 (k) es una fase variable que cambia para cada intervalo de canal. Los parámetros p, 0, y a pueden cambiar en la versión final de la norma. Sus valores concretos no son pertinentes a la presente invención. Lo que es importante es el tamaño de QAM en cada antena de transmisión para las tres configuraciones y las relaciones de potencia de transmisión.
Lo siguiente describe la intercalación realizada en los bits de una palabra de código de LDPC.
Normalmente, los bits de una palabra de código de LDPC tienen diferentes niveles de importancia, y los bits de una constelación tienen diferentes niveles de robustez. Un mapeo directo, es decir, no intercalado, de los bits de la palabra de código de LDPC a los bits de constelación conduce a un rendimiento subóptimo. Para evitar tal degradación de rendimiento los bits de palabra de código necesitan intercalarse antes de mapearse en constelaciones.
Para intercalar los bits de palabra de código de LDPC, el intercalador de bits 1220 y el demultiplexor 1230 se usan entre el codificador de LDPC 1210 y los mapeadores de QAM 1240-1 a 1240-2, como se ilustra en la Figura 2. Diseñando cuidadosamente el intercalador de bits 1220 y el demultiplexor 1230, puede conseguirse una asociación óptima entre los bits de la palabra de código de LDPC y los bits codificados mediante la constelación, que conduce a mejora del rendimiento de recepción. Una medida típica del rendimiento es la tasa de errores de bits (BER) o la tasa de errores de bloques (BLER) como una función de la relación de señal a ruido (SNR).
Los diferentes niveles de importancia de los bits de una palabra de código de LDPC resultan principalmente del hecho de que no todos los bits están implicados en el mismo número de comprobaciones de paridad. En cuantas más comprobaciones de paridad (nodos de comprobación) esté implicado un bit de palabra de código (nodo variable), más importante es ese bit en el proceso de decodificación de LDPC iterativo. Una razón adicional es el
5
10
15
20
25
30
35
40
45
50
55
60
65
hecho de que los nodos variables tienen diferentes conectividades en los ciclos en la representación de grafo de Tanner del código de LDPC, por lo que los bits de palabra de código pueden tener diferentes niveles de importancia incluso cuando los bits de palabra de código están implicados en el mismo número de comprobaciones de paridad. Estos aspectos son bien entendidos en la técnica. Como una regla general, el nivel de importancia de un nodo variable aumenta con el número de nodos de comprobación a los que está conectado.
En el caso particular de códigos de QC-LDPC, todos los bits en un bloque cíclico de Q bits tienen la misma importancia puesto que todos de ellos están implicados en el mismo número de comprobaciones de paridad y tienen la misma conectividad a los ciclos en el grafo de Tanner.
Por lo tanto, para mejorar el rendimiento de recepción, la presente invención proporciona un método para mapear los bits de una palabra de código de QC LDPC a dos palabras de constelación que constituyen un bloque de SM.
[Realización 1]
Una realización de la presente invención proporciona un método de intercalación para intercalar los bits de una palabra de código basándose en códigos de QC-LDPC (palabra de código de QC-LDPC) mientras se aseguran las siguientes condiciones:
(A1) los Bt bits de cada símbolo de QAM se mapean a exactamente Bt/2 bloques cíclicos de la palabra de código de QC-LDPC de tal manera que cada uno de los Bt/2 bloques cíclicos está asociado con bits de la misma robustez; y
(A2) los T símbolos de QAM (por ejemplo, dos símbolos de QAM) de un bloque de multiplexación espacial (SM) se mapean en diferentes bloques cíclicos de la palabra de código de QC-LDPC.
En otras palabras:
(B1) cada palabra de constelación (el número de bits Bt) está compuesta de bits desde Bt/2 diferentes bloques cíclicos de la palabra de código de QC-LDPC;
(B2) cada par de bits de palabra de constelación que tienen la misma robustez está compuesto de bits desde el mismo bloque cíclico; y
(B3) palabras de constelación para diferentes antenas están compuestas de bits desde diferentes bloques cíclicos.
Un bloque de SM está compuesto de bits desde B/2 bloques cíclicos.
Un bloque de SM consiste en B bits, y consiste en T palabras de constelación.
La t en Bt son índices de antenas (índices de palabras de constelación en un bloque de SM).
Como se ha descrito anteriormente, los bloques cíclicos del código de QC-LDPC predeterminado tienen diferentes niveles de importancia. El nivel de importancia de un bloque cíclico depende del número de nodos de comprobación conectados a los bits (nodos variables) que constituyen el bloque cíclico. Por lo tanto, el rendimiento de la transmisión puede mejorarse coincidiendo el nivel de importancia del bloque cíclico con el nivel de robustez de bits de una palabra de constelación en la que está mapeado el bloque cíclico. Especialmente, un bit del bloque cíclico que tiene el nivel de importancia más alto necesita mapearse en un bit de la palabra de constelación que tiene el nivel de robustez más alto. En contraste, un bit del bloque cíclico que tiene el nivel de importancia más bajo necesita mapearse en un bit de la palabra de constelación que tiene el nivel de robustez más bajo.
Cuando el número de antenas de transmisión es dos (las palabras de constelación del bloque de SM son dos), el mapeo de los bits de la palabra de código de QC LDPC en las dos palabras de constelación que constituyen el bloque de SM (palabra de SM) se explicará a continuación. La presente invención está optimizada específicamente para y funciona junto con un mapeo de este tipo.
Los bits de los códigos de QC LDPC se mapean a dos palabras de constelación que constituyen el bloque de SM de manera que:
(C1) cada palabra de SM está compuesta de los bits desde (B1 + B2) / 2 diferentes bloques cíclicos de la palabra de código,
(C2) cada par de bits de palabra de SM que se codifican en el mismo símbolo de QAM y tienen la misma robustez están compuestos de bits desde el mismo bloque cíclico, y
(C3) las palabras de constelación para diferentes antenas de transmisión están compuestas de bits desde diferentes bloques cíclicos.
Específicamente, los Q*B/2 bits de los B/2 bloques cíclicos se mapean a Q/2 bloques de multiplexación espacial. En este caso, los B/2 bloques cíclicos se denominan como una sección.
5
10
15
20
25
30
35
40
45
50
55
60
65
Una configuración de este tipo se muestra en las Figuras 18A a 18C para un sistema de multiplexación espacial con dos antenas y un número de bits por bloque de multiplexación espacial igual a 6, 8 y 10 respectivamente. Los bits del grupo de bordes gruesos pertenecen al mismo bloque de SM. En estos ejemplos los parámetros de LDPC son: el factor cíclico Q = 8, y el número de bloques cíclicos por palabra de código N = 15.
Para los casos donde N no es un múltiplo de B/2, es decir B = 8 en los ejemplos anteriores, la palabra de código no puede dividirse en secciones de B/2 bloques cíclicos cada una. Por lo tanto, la palabra de código se divide en (i) un grupo de X bloques cíclicos, donde X es el resto de N dividido por B/2 (este grupo se denomina en lo sucesivo como “grupo restante”), y (ii) un grupo de una o más secciones consistiendo cada una en B/2 bloques cíclicos. El mapeo para el grupo restante no es un objeto de la presente invención. Una opción es realizar el mapeo secuencialmente.
Para los casos donde N es un múltiplo de B/2, es decir B = 6 y 10 en los ejemplos anteriores, la palabra codificada puede dividirse en una o más secciones de B/2 bloques cíclicos cada una.
<Transmisor>
Lo siguiente describe un transmisor incluido en un sistema de comunicación de acuerdo con una realización de la presente invención, con referencia a los dibujos.
La Figura 19 es un diagrama de bloques de un transmisor 100 de acuerdo con una realización de la presente invención. El transmisor 100 incluye una unidad de procesamiento de entrada 110, un codificador de codificación y modulación de bits intercalados (BICM) 120, moduladores (OFDM) 130-1 a 130-4, conversores de aumento de frecuencia 140-1 a 140-2, amplificadores de potencia de RF 150-1 a 150-2, y antenas de transmisión 160-1 a 160-2. Excepto por el codificador de BICM 120, cada componente realiza sustancialmente el mismo procesamiento que el componente correspondiente del transmisor 1000 mostrado en la Figura 1, y se omiten las descripciones detalladas.
Lo siguiente describe en detalle el codificador de BICM 120 mostrado en la Figura 19, con referencia a la Figura 20.
La Figura 20 es un diagrama de bloques del codificador de BICM 120 mostrado en la Figura 19 para multiplexación espacial.
El codificador de BICM 120 incluye un codificador de LDPC 121, un intercalador de bits 122, un demultiplexor 123, mapeadores de QAM 124-1 a 124-4, y un codificador de multiplexación espacial (SM) 125. Excepto por el intercalador de bits 122 y el demultiplexor 123, cada componente realiza sustancialmente el mismo procesamiento que el componente correspondiente del codificador de BICM 1200 mostrado en la Figura 2.
El codificador de LDPC 121 genera una palabra de código usando códigos de LDPC y emite la palabra de código al intercalador de bits 122. La palabra de código generada mediante el codificador de LDPC 121 consiste en N bloques cíclicos, y cada bloque cíclico consiste en Q bits.
Por ejemplo, el codificador de LDPC 121 usa, como un código de QC LDPC, los códigos de QC LDPC mostrados en las Figuras 8 a 14. En este caso, Q = 360 y N = 45.
El ¡ntercalador de bits 122 recibe la palabra de código desde el codificador de LDPC 121, e intercala los bits de la palabra de código recibida. El demultiplexor 123 demultiplexa los bits intercalados de la palabra de código (es decir, divide los bits en una pluralidad de secuencias de bits, y aplica permutación a las secuencias de bits), y mapea los bits en palabras de constelación. El intercalador de bits 122 y el demultiplexor 123 realizan su procesamiento respectivo en uno o todos los bits de la palabra de código de LDPC para satisfacer las condiciones (A1) y (A2) (en concreto, las condiciones (B1), (B2) y (B3), cuando T = 2, condiciones (C1), (C2) y (C3)).
Cada uno de los mapeadores de QAM 124-1 a 124-2 mapea las palabras de constelación proporcionadas mediante el demultiplexor 123 en símbolos de QAM complejos. El codificador de SM 125 realiza codificación para multiplexación espacial en los símbolos de QAM complejos proporcionados mediante los mapeadores de QAM 124- 1 a 124-2.
Lo siguiente explica un ejemplo del intercalador de bits 122 mostrado en la Figura 20, con referencia a la Figura 21.
La Figura 21 es un diagrama de bloques que muestra una estructura de ejemplo del intercalador de bits 122 mostrado en la Figura 20.
En el caso del intercalador de bits 122 cuya estructura de ejemplo se muestra en la Figura 21, N bloques cíclicos se dividen en (i) un grupo de una o más secciones consistiendo cada una en B/2 bloques cíclicos y (ii) un grupo de X bloques cíclicos, donde X es el resto de N dividido por B/2 (es decir, el grupo restante). Cuando N es un múltiplo de B/2, no existen grupo restante.
Por ejemplo, cuando N = 15, Q = 8, B = 6, que es el caso que corresponde al caso mostrado en la Figura 18A, el
5
10
15
20
25
30
35
40
45
50
55
60
65
número de los bloques cíclicos asociados con una sección es B/2 = 3, el número de los bloques de SM es Q/2 = 4, y el número de las secciones es 5.
Cuando N = 15, Q = 8, B = 8, que es el caso que corresponde al caso mostrado en la Figura 18B, el número de los bloques cíclicos asociados con una sección es B/2 = 4, el número de los bloques de SM es Q/2 = 4, el número de las secciones es 3, y el número de los bloques cíclicos en el grupo restante es 3.
Cuando N = 15, Q = 8, B = 10, que es el caso que corresponde al caso mostrado en la Figura 18C, el número de los bloques cíclicos asociados con una sección es B/2 = 5, el número de los bloques de SM es Q/2 = 4, y el número de las secciones es 3.
El intercalador de bits 122, cuya estructura de ejemplo se muestra en la Figura 21, incluye las unidades de permutación de sección 122-1, 122-2,122-3 y así sucesivamente, para cada sección. Cuando N no es un múltiplo de B/2, algunos bloques cíclicos no pertenecen a ninguna sección. Con respecto a tales bloques cíclicos, en concreto los bloques que no pertenecen a ninguna sección, no puede realizarse permutación de bits o realizarse de acuerdo con una regla de permutación dada.
Cada una de las unidades de permutación de sección 122-1, 122-2, 122-3 y así sucesivamente emiten Q*(B/2) bits de los B/2 bloques cíclicos después de aplicarlas permutación de bits de modo que Q bits del bloque cíclico QB se mapean a dos bits de cada uno de los Q/2 bloques de SM. A continuación, el demultiplexor 123 emite las palabras de constelación después de aplicar permutación de bits para cada bloque de SM de modo que dos bits en el mismo bloque cíclico en cada bloque de SM se mapean a dos bits que tienen la misma robustez en la misma palabra de constelación. Las unidades de permutación de sección 122-1, 122-2, 122-3 y así sucesivamente pueden operar independientemente entre sí. No es necesario que se proporcione una unidad de permutación de sección para cada sección. Puede usarse un número menor de unidades de permutación de sección que el número de secciones usadas mediante un esquema de división de tiempo.
Lo siguiente explica una operación de ejemplo de una unidad de permutación de sección mostrada en la Figura 21 cuando Q = 8yB = 6, 8o10, con referencia a las Figuras 22A a 22C y las Figuras 23A a 23C.
La Figura 22A muestra un ejemplo de la función de permutación de bits realizada mediante una unidad de permutación de sección cuando Q = 8 y B = 6. La Figura 23A muestra una operación de ejemplo para permutación de bits realizada mediante la unidad de permutación de sección mostrada en la Figura 22A.
Como se muestra en la Figura 22A, la unidad de permutación de sección 122-1A aplica permutación de bits a los bits de entrada de modo que los bits de los tres (es decir B/2 = 3) bloques cíclicos QBi a QB3 se mapean a los bits de cuatro (es decir Q/2 = 4) bloques de SM SMB1 a SMB4.
Para aplicar permutación de bits a los bits de entrada mostrados en la Figura 22A, la unidad de permutación de sección 122-1A realiza el procesamiento que es equivalente, por ejemplo, a intercalación de columna-fila como se muestra en la Figura 23A, mediante el cual la unidad de permutación de sección 122-1A escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas (= ocho columnas y tres filas) y lee bits a nivel de columnas desde la matriz intercaladora. En la Figura 23A, y en las Figuras 23B a 23C que se describirán más adelante, el orden de escritura de bits se representa mediante una flecha de puntos, y el orden de lectura de bits se representa mediante una flecha en negrita.
La Figura 22B muestra un ejemplo de la función de permutación de bits realizada mediante una unidad de permutación de sección cuando Q = 8 y B = 8. La Figura 23B muestra una operación de ejemplo para permutación de bits realizada mediante la unidad de permutación de sección mostrada en la Figura 22B.
Como se muestra en la Figura 22B, la unidad de permutación de sección 122-1B aplica permutación de bits a los bits de entrada de modo que los bits de los cuatro (es decir B/2 = 4) bloques cíclicos QB1 a QB4 se mapean a los bits de cuatro (es decir Q/2 = 4) bloques de SM SMB1 a SMB4.
Para aplicar permutación de bits a los bits de entrada mostrados en la Figura 22B, la unidad de permutación de sección 122-1B realiza el procesamiento que es equivalente a intercalación de columna-fila como se muestra en la Figura 23C por ejemplo, mediante el cual la unidad de permutación de sección 122-1B escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas (= ocho columnas y cuatro filas) y lee bits a nivel de columnas desde la matriz intercaladora.
La Figura 22C muestra un ejemplo de la función de permutación de bits realizada mediante una unidad de permutación de sección cuando Q = 8 y B = 10. La Figura 23C muestra una operación de ejemplo para permutación de bits realizada mediante la unidad de permutación de sección mostrada en la Figura 22C.
Como se muestra en la Figura 22C, la unidad de permutación de sección 122-1C aplica permutación de bits a los bits de entrada de modo que los bits de los cinco (es decir B/2 = 5) bloques cíclicos QB1 a QBs se mapean a los bits
5
10
15
20
25
30
35
40
45
50
55
60
65
de cuatro (es decir Q/2 = 4) bloques de SM SMBi a SMB4.
Para aplicar permutación de bits a los bits de entrada mostrados en la Figura 22C, la unidad de permutación de sección 122-1C realiza el procesamiento que es equivalente a intercalación de columna-fila como se muestra en la Figura 23C por ejemplo, mediante el cual la unidad de permutación de sección 122-1C escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas (= ocho columnas y cinco filas) y lee bits a nivel de columnas desde la matriz intercaladora.
Cada unidad de permutación de sección descrita con referencia a las Figuras 22A a 22C y a las Figuras 23A a 23C puede generalizarse como sigue.
Los bits de entrada a la unidad de permutación de sección son los bits de los bloques cíclicos QBb/2*¡+i a QBb/2*¡+b/2, y los bits de salida a la unidad de permutación de sección son los bits de los bloques de SM SMBq/2*¡+i a SMBq/2*¡+q/2. La unidad de permutación de sección realiza el procesamiento que es equivalente a intercalación de columna-fila, mediante el cual la unidad de permutación de sección escribe bits a nivel de filas en una matriz intercaladora que tiene Q columnas y B/2 filas, y los lee a nivel de columnas desde la matriz intercaladora. Obsérvese que Q es un factor cíclico, y B es el número de bits de un bloque de SM.
Lo siguiente describe operaciones de ejemplo realizadas mediante el intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM del codificador de BICM 120 mostrado en la Figura 20, con referencia a las Figuras 24A a 24C. Se supone que el número de antenas de transmisión (es decir el número de palabras de constelación para cada bloque de SM) es dos.
La Figura 24A muestra una estructura de ejemplo del intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM de un codificador de BICM cuando B = 6.
Las palabras de código de QC LDPC generadas mediante el codificador de LDPC (no representado en esta figura. Véase la Figura 20) incluido en el codificador de BICM 120A se alimentan al intercalador de bits 122A, que incluye la unidad de permutación de sección descrita con referencia a la Figura 22A y la Figura 23A. Los bits de las palabras de código de QC LDPC se intercalan mediante el intercalador de bits 122A, y las palabras de códigos con los bits intercalados se alimentan al demultiplexor 123A.
En el ejemplo mostrado en la Figura 24A, el demultiplexor 123A aplica permutación de bits a los bits yi a ye para disponerlos en el orden de yi, y4, y2, y3, ys, y6. Como resultado, los bits (yi, y4) se mapean a la palabra de constelación Ca (bi, Re, bi, im) y los bits (y2, y3, ys, y6) se mapean a la palabra de constelación Cb (bi, Re, b2, Re, bi, im,
Ó2, Im).
El mapeador 4-QAM 124A-1 mapea las palabras de constelación Ca, en concreto (bi, Re, bi, im), a los símbolos complejos (Re, Im) usando dos mapeadores 2-PAM. En contraste, el mapeador 16-QAM 124A-2 mapea las palabras de constelación Cb, en concreto (bi, Re, b2, Re, bi, im, b2, im), a los símbolos complejos (Re, Im) usando dos mapeadores 4-PAM.
El codificador de SM 125A realiza codificación para multiplexación espacial en los símbolos complejos s-i, S2 para generar las señales de transmisión xi y X2.
La Figura 24B muestra una estructura de ejemplo del intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM de un codificador de BICM cuando B = 8.
Las palabras de código de QC LDPC generadas mediante el codificador de LDPC (no representado en esta figura. Véase la Figura 20) incluidas en el codificador de BICM 120B se alimentan al intercalador de bits 122B, que incluye la unidad de permutación de sección descrita con referencia a la Figura 22B y la Figura 23B. Los bits de las palabras de código QC LDPC se intercalan mediante el intercalador de bits 122B, y las palabras de código con los bits intercalados se alimentan al demultiplexor 123B.
En el ejemplo mostrado en la Figura 24B, el demultiplexor 123B aplica permutación de bits a los bits yi a ys para disponerlos en el orden de yi, y2, ys, y6, y3, y4 y7, ys. Como resultado, los bits (yi, y2, ys, y6) se mapean a la palabra de constelación Ca (bi.Re, b2,Re, bi.im, b2,im) y los bits (y3, y4, y7, ys) se mapean a la palabra de constelación Cb (bi.Re,
b2,Re, b-l.lm, b2,lm).
Los mapeadores 16-QAM 124B-1 y 124B-2 mapean la palabra de constelación Ca, Cb (bi, Re, b2, Re, bi, im, b2, im) al símbolo complejo (Re, Im) usando dos mapeadores 4-PAM, respectivamente.
El codificador de SM 125B realiza codificación para multiplexación espacial en los símbolos complejos si y S2 para generar las señales de transmisión xi y X2.
La Figura 24C muestra una estructura de ejemplo del intercalador de bits, el demultiplexor y la trayectoria del mapeador de QAM de un codificador de BICM cuando B = 10.
5
10
15
20
25
30
35
40
45
50
55
60
65
Las palabras de código de QC LDPC generadas mediante el codificador de LDPC (no representado en esta figura. Véase la Figura 20) incluidas en el codificador de BICM 120C se alimentan al intercalador de bits 122C, que incluye la unidad de permutación de sección descrita con referencia a la Figura 22C y la Figura 23C. Los bits de las palabras de código de QC LDPC se intercalan mediante el intercalador de bits 122C, y las palabras de código con los bits intercalados se alimentan al demultiplexor 123C.
En el ejemplo mostrado en la Figura 13C, el demultiplexor 123C aplica permutación de bits a los bits yi a yio para disponerlos en el orden de yi, y2, y6, y7, y3, y4, ys, ys, y9, yio. Como resultado, los bits (yi, y2, ye, yz) se mapean a la palabra de constelación Ca (bi, Re, b2, Re, bi, im, b2, im), y los bits (y3, y4, ys, ys, y9, yio) se mapean a la palabra de constelación Cb (b-I.Re, b2,Re, b3,Re, bl.lm, b2,lm, b3,lm).
El mapeador 16-QAM 124C-1 mapea las palabras de constelación Ca, en concreto (bi, Re, b2, Re, bi, im, b2, im), a los símbolos complejos (Re, Im) usando dos mapeadores 4-PAM. En contraste, el mapeador 64-QAM 124C-2 mapea las palabras de constelación Cb, en concreto (bi.Re, b2,Re, b3,Re, bi.im, b2,im, b3,im), a los símbolos complejos (Re, Im) usando dos mapeadores 8-PAM.
El codificador de SM 125C realiza codificación para multiplexación espacial en los símbolos complejos si y S2 para generar las señales de transmisión xi y X2.
Cada demultiplexor descrito con referencia a las Figuras 24A a 24C puede generalizarse como sigue. En este punto, se supone que el número de bits de un bloque de SM es B, el número de antenas (palabras de constelación) es T, el número de bits de una palabra de constelación C¡ es B¡ = 2*Fi. En este punto, i indica el índice de una antena (palabra de constelación) y es un número entero que cae en el intervalo de 1 a T.
Cuando L = Lm + Fm (donde Li = 0), el demultiplexor aplica permutación de bits a los bits de entrada de modo que los bits (yu+i, yu+2,... , yu+F¡, yB/2+u+i, yB/2+L¡+2..........yB/2+u+F¡) se mapean a la palabra de constelación C¡.
[Realización 2]
En la realización 2, se hace la descripción de un intercalador de bits con una estructura diferente del intercalador de bits 122 descrito en la realización 1. Obsérvese que en la realización 2, los elementos constituyentes que realizan sustancialmente el mismo procesamiento que el procesamiento realizado mediante los elementos constituyentes de la realización 1 se indican con los mismos signos de referencia, y se omite una descripción de los mismos.
La Figura 25 es un diagrama de bloques que muestra otra estructura de ejemplo del intercalador de bits que pertenece a la realización de la presente invención. Un intercalador de bits 300 mostrado en la Figura 25 incluye la unidad de permutación de bloque cíclico 310 además de la estructura del intercalador de bits 122 mostrado en la Figura 21.
La Figura 26 muestra como un ejemplo de un intercalador de bits mostrado en la Figura 25, cuando Q = 8, N = 12y B = 6. Sin embargo, un código de LDPC consiste en N = 12 bloques cíclicos QBi, ..., QB12 con Q = 8 bits cada uno. Los bits del código de LDPC se mapean a 16 bloques de SM SMB1, SMB2,.... SMB16 que tienen 6 bits cada uno.
El intercalador de bits 300 mostrado en la Figura 25 realiza permutación que consiste en al menos dos etapas de la palabra de código de QC LDPC, e incluye la unidad de permutación de bloque cíclico 310 y las unidades de permutación de sección 122-1, 122-2 y así sucesivamente.
En una primera etapa, el intercalador de bits 300 aplica una permutación de bloque cíclico a la palabra de código de QC LDPC para reorganizar la secuencia de N bloques cíclicos que constituyen el código de QC LDPC, sin afectar a la secuencia de los bits en cada bloque cíclico. La primera etapa se realiza mediante la unidad de permutación de bloque cíclico 310.
En una segunda etapa, el intercalador de bits 300 mapea los bits de la palabra de código de QC LDPC permutada (palabra de código de LDPC con los bloques cíclicos mezclados) a bloques de SM. Tal mapeo se implementa dividiendo la palabra de código de QC LDPC en una pluralidad de secciones de manera que los bits de la palabra de código de QC LDPC se mapean a los bloques de SM en una base sección por sección. Obsérvese que la segunda etapa se realiza mediante las unidades de permutación de sección 122-1,122-2, y así sucesivamente. Los bits mapeados a los bloques de SM mediante el intercalador de bits 300 se demultiplexan mediante el demultiplexor 123 (véase la Figura 20), y posteriormente, se mapean a una pluralidad de las palabras de constelación de los bloques deSM.
Cada sección está compuesta preferentemente de B/2 bloques cíclicos de manera que pueden cumplirse las condiciones (i) y (i¡) anteriores.
El inventor se ha dado cuenta que el rendimiento del sistema de comunicación puede mejorarse para un código de LDPC dado optimizando la permutación del bloque cíclico, es decir, eligiendo una permutación de bloque cíclico que
5
10
15
20
25
30
35
40
45
50
55
60
65
coincida bits de constelación de diferentes fiabilidades con bloques cíclicos de diferentes niveles de importancia.
El mapeo de bloques cíclicos a bits de palabras de constelación, sin embargo, no es sencillo. Encontrar permutaciones de bloques cíclicos optimizadas es un proceso que lleva mucho tiempo ya que no se conocen soluciones analíticas hasta ahora. El método usado para encontrar las permutaciones de bloque cíclico optimizadas desveladas en la presente invención consiste en las siguientes etapas, que se aplican para cada una de las 3 x 3 x 7 = 63 configuraciones, usando la fórmula (número de B) x (número de relaciones de potencia de transmisión) x (número de tasas de código).
Como una etapa preliminar, se generan varias (10...100) permutaciones de QB aleatorias no restringidas. Para estas permutaciones de bloques cíclicos, se realizan simulaciones de Monte-Cario con desmapeo ciego e iterativo para generar las representaciones BLER frente a SNR correspondientes. La Figura 27 muestra 20 representaciones de este tipo para la tasa de código 8/15 y B = 8 bits por intervalo de canal. La Figura 27 muestra también en líneas en negrita resultados de simulación para la permutación optimizada encontrada aplicando las etapas desveladas en la presente invención.
El inventor descubrió que optimizar la permutación de QB para desmapeo ciego da como resultado rendimiento subóptimo con desmapeo iterativo y viceversa. Encontrar permutaciones que sean buenas para ambos tipos de desmapeo sigue siendo una tarea desafiante.
Es por lo tanto un objeto de la presente invención presentar permutaciones de bloques cíclicos que tengan buen rendimiento con tanto desmapeo ciego como iterativo.
A partir de la etapa preliminar, puede determinarse el intervalo de SNR para diversas permutaciones de bloques cíclicos. A continuación, se establece una SNR umbral para seleccionar únicamente permutaciones que tienen buen rendimiento con desmapeo ciego. Buen rendimiento significa baja SNR. En la Figura 27, por ejemplo, la SNR umbral podría ser 9,8 dB. La SNR umbral no debería establecerse demasiado baja puesto que excluirá muchas permutaciones que son muy buenas con desmapeo iterativo. Además, las permutaciones de bloques cíclicos que están fuertemente optimizadas para desmapeo ciego funcionan peor con el desmapeo iterativo. Seleccionar la SNR umbral inicial apropiadamente es una cuestión de experiencia.
En una primera etapa de selección, se genera un gran número de permutaciones de bloques cíclicos aleatorias no restringidas (por ejemplo >1-000). Para cada permutación de bloque cíclico, se determina la curva BLER correspondiente, por ejemplo, a través de simulaciones de Monte-Cario, y únicamente se seleccionan las permutaciones de bloques cíclicos con una SNR a la BLER objetivo inferiores a la SNR umbral definida.
Para las permutaciones que sobreviven, se determinan las curvas BLER con desmapeo iterativo y se selecciona la mejor permutación. Como un ejemplo se supone que esta permutación es:
06 03 38 04 34 20 02 26 43 25 28 32 12 21 35 41 40 13 37 15 08 30 09 16 07 11 10 42 44 39 24 22 29 19 36 01 23 33 17 18 27 14 31 05
Esta permutación de bloque cíclico reorganiza la secuencia de los bloques cíclicos QBi, QB2, QB3 y así sucesivamente a la secuencia QB6, QB3, QB38 y así sucesivamente.
Esta permutación de bloques cíclicos se muestra adicionalmente en la Figura 28A. Obsérvese que cada una de la Figura 28A y de las Figuras 28B y 28C descritas más adelante muestran bits de constelación y secciones. En los ejemplos mostrados en las Figuras 28A-28C, el número de bloques cíclicos por sección es cuatro, y los símbolos de QAM complejos Si y S2 son símbolos 16-QAM.
En una segunda etapa de selección, generamos un número medio (por ejemplo 100...1.000) de permutaciones de bloques cíclicos aleatorias no restringidas deducidas a partir de la permutación de bloques cíclicos devuelta mediante la primera etapa de selección, y se aplica el criterio de selección desde la primera etapa de selección a las permutaciones de bloques cíclicos generadas. Las permutaciones de bloques cíclicos restringidas se deducen aplicando una permutación de bloques cíclicos aleatoria a los bloques cíclicos de una única selección aleatoriamente seleccionada, es decir a una columna de la Figura 28A. Esto se ilustra en la Figura 28B, en que se seleccionó la sección 7 y se permutó para obtener [10 11 42 07] en lugar de la secuencia de bloques cíclicos original [07 11 10 42]. Aplicar una restricción de este tipo asegura que las variaciones en rendimiento son pequeñas y están concentradas alrededor de la ya buena permutación seleccionada en la primera etapa. De esta manera, pueden encontrarse mejores permutaciones más eficazmente que usando una búsqueda no restringida ciega.
En una tercera etapa de selección, se deduce un número medio (por ejemplo, 100...1.000) de permutaciones de bloques cíclicos aleatorias restringidas desde la permutación devuelta mediante la segunda etapa de selección y el criterio de selección desde la primera etapa de selección se aplica a las permutaciones de bloques cíclicos generadas. Las permutaciones de bloques cíclicos restringidas se deducen aplicando permutaciones aleatorias a los bloques cíclicos de las filas de la Figura 28B. Se aplica una permutación aleatoria a cada fila, es decir, nivel de
5
10
15
20
25
30
35
40
45
50
55
60
65
robustez, siendo la longitud de cada permutación el número de secciones. Un ejemplo de este tipo se muestra en la Figura 28C.
En esta tercera etapa de selección las variaciones en rendimiento son bastante pequeñas y afectan al desmapeo iterativo más que al desmapeo ciego. El rendimiento con el desmapeo iterativo puede optimizarse por lo tanto sin sacrificar el rendimiento con el desmapeo ciego.
Para las tres relaciones de potencia de transmisor (anteriormente descritas), se ilustran diversos números de bits para cada uno de los tres intervalos de canal (número de bits de bloques de SM), y siete tasas tasa de códigos diferentes resultan del proceso de optimización basándose en el método anterior en las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C. Obsérvese que los códigos de QC LDPC en estas figuras son códigos definidos mediante la norma DVB-NGH con tasas de código CR de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, como se muestra en las Figuras 8 a 14, respectivamente. Además, cada una de estas figuras muestra el caso donde el número de antenas de transmisión (el número de palabras de constelación de un bloque de SM) es dos.
La Figura 29A indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/1, el número de bits de intervalos de canal = 6, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
La Figura 29B indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/1, el número de bits de intervalos de canal = 8, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
La Figura 29C indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/1, el número de bits de intervalos de canal = 10, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
La Figura 30A indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/2, el número de bits de intervalos de canal = 6, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/55, 2/3y 11/15.
La Figura 30B indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/2, el número de bits de intervalos de canal = 8, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3y 11/15.
La Figura 30C indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/2, el número de bits de intervalos de canal = 10, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
La Figura 31A indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/4, el número de bits de intervalos de canal = 6, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
La Figura 31B indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/4, el número de bits de intervalos de canal = 8, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
La Figura 31C indica permutaciones de bloques cíclicos optimizadas donde la relación de potencia de transmisor = 1/4, el número de bits de intervalos de canal = 10, y tasas de código CR = 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15.
Cada fila de las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C indica una permutación de bloque cíclico. Obsérvese que los valores tales como “17” mostrados en cada figura indican índices de los bloques cíclicos.
La segunda fila de la Figura 29A por ejemplo, indica una permutación de bloque cíclico optimizada para la palabra de código de QC LDPC definida en la Figura 9 con relación de potencia de transmisor 1/1, B = 6 bits por intervalo de canal y tasa de código 2/5. En este caso, los bloques cíclicos de cada palabra de código se permutan de manera que la sección 1 está compuesta de los bloques cíclicos QB20, QB16 y QB34, en el orden establecido. La sección 2 está compuesta de los bloques cíclicos QB41, QB28 y QB36, y así sucesivamente.
La unidad de permutación de bloque cíclico 310 incluida en el intercalador de bits 300 mostrado en la Figura 25 permuta N bloques cíclicos del código de QC LDPC (N = 45, Q360) recibidos desde el codificador de LDPC 121 anterior (véase la Figura 20) en un orden de las permutaciones de bloques cíclicos mostradas en las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C que corresponden a una tasa de código, el número de bits de un intervalo de canal (el número de bits de un bloque de SM), y relación de potencia de transmisor, que se usan mediante el transmisor para transmisión. Por consiguiente, los bloques cíclicos de N = 45 emitidos desde la unidad de permutación de bloque cíclico 310 se disponen, de izquierda a derecha en la Figura 25, en el orden de filas que corresponden a una tasa de código, el número de bits de un intervalo de canal (el número de bits de un bloque de SM), y relación de potencia de transmisor, que se usan mediante el transmisor para la transmisión mostrada en las Figuras 29A a 29C, Figuras 30A a 30C y Figuras 31A a 31C.
Cada una de las unidades de permutación de sección 122-1, 122-2 y así sucesivamente incluidas en el intercalador de bits 300 y el demultiplexor 123 mapean, en palabras de constelación, los bits del código de LDPC (código de LDPC con bloques cíclicos reorganizados) después de aplicar permutación de bloque cíclico a los mismos realizando el procesamiento descrito con el uso de las Figuras 22A a 22C, Figuras 23A a 23C y Figuras 24C a 24C
5
10
15
20
25
30
35
40
45
50
55
60
65
dependiendo del número de bits de un intervalo de canal (el número de bits de un bloque de SM), el valor del factor cíclico Q, y los tamaños de dos constelaciones de QAM usadas para mapeo de constelación de QAM.
El procesamiento de las Figuras 22A a 22C y las Figuras 23A a 23C se realiza después de sustituir el factor cíclico Q de 8 a 360 (véase la explicación generalizada).
Lo siguiente describe adicionalmente el procesamiento para mapear los bits de la palabra de código de LDPC en palabras de constelación realizado mediante el intercalador de bits y el demultiplexor. Obsérvese que en la siguiente sección, el k-ésimo bloque cíclico es el k-ésimo desde el bit superior de la palabra de código de LDPC reorganizada (en la Figura 25, desde el lado izquierdo de la entrada de las unidades de permutación de sección, en las Figuras 22A a 22C, Figuras 30A a 30C y Figuras 31C a 31C, desde el lado izquierdo de la sección).
Cuando el número de bits de un intervalo de canal (el número de bits de un bloque de SM) B = 6, los bits de la palabra de código de QC LDPC reorganizados mediante la permutación de bloque cíclico se mapean en las palabras de constelación como sigue. Obsérvese que las relaciones de potencia de transmisión son 1/1, 1/2 y 1/4, las tasas de código son 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 (el código de QC LDPC definido mediante la Tabla mostrada en
las Figuras 8 a 14).
El procesamiento de mapeo se realiza de manera que dos bits de la palabra de constelación 4-QAM de un nivel de modulación inferior consisten en dos bits del primer bloque cíclico de cada sección, dos bits que tienen el nivel de robustez más bajo de la palabra de constelación 16-QAM de un nivel de modulación superior consisten en dos bits del segundo bloque cíclico de cada sección, y dos bits que tienen el nivel de robustez más alto de la palabra de constelación 16-QAM consisten en los dos bits del tercer bloque cíclico de cada sección.
Por ejemplo, cuando B = 6, la tasa de código CR = 2/5, la relación de potencia de transmisión = 1/1, los dos bits de la palabra de constelación 4-QAM consisten en los bits del primer bloque cíclico de cada sección (en el caso de la sección 1, el bloque cíclico QB20), dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más baja consisten en dos bits del segundo bloque cíclico de cada sección (en el caso de la sección 1, el bloque cíclico QB16), y dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más alta consisten en dos bits del tercer bloque cíclico de cada sección (en el caso de la sección 1, el bloque cíclico QB34).
Cuando el número de bits de un intervalo de canal (el número de bits de un bloque de SM) B = 8, los bits de la palabra de código de QC LDPC reorganizados mediante la permutación de bloque cíclico se mapean en las palabras de constelación como sigue. Obsérvese que las relaciones de potencia de transmisión son 1/1, 1/2 y 1/4, las tasas de código son 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 (el código de QC LDPC definido mediante la Tabla mostrada en
las Figuras 8 a 14).
El procesamiento de mapeo se realiza de manera que los dos bits que tienen el nivel de robustez más bajo de una palabra de constelación 16-QAM consisten en dos bits del primer bloque cíclico de cada sección, dos bits que tienen el nivel de robustez más alto de la una palabra de constelación 16-QAM consisten en dos bits del segundo bloque cíclico de cada sección, dos bits que tienen el nivel de robustez más bajo de otra palabra de constelación 16-QAM consisten en los dos bits del tercer bloque cíclico de cada sección, y dos bits que tienen el nivel de robustez más alto de la otra palabra de constelación 16-QAM consisten en los dos bits del cuarto bloque cíclico de cada sección.
Cuando el número de bits de un intervalo de canal (el número de bits de un bloque de SM) B = 10, los bits de la palabra de código de QC LDPC reorganizados mediante la permutación de bloque cíclico se mapean en las palabras de constelación como sigue. Obsérvese que las relaciones de potencia de transmisión son 1/1, 1/2 y 1/4, las tasas de código son 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 (El código de QC LDPC definido mediante la Tabla mostrada en
las Figuras 8 a 14).
El procesamiento de mapeo se realiza de manera que los dos bits que tienen el nivel de robustez más bajo de una palabra de constelación 16-QAM de un nivel de modulación inferior consisten en dos bits del primer bloque cíclico de cada sección, dos bits que tienen el nivel de robustez más alto de la palabra de constelación 16-QAM consisten en dos bits del segundo bloque cíclico de cada sección, dos bits que tienen el nivel de robustez más bajo de una palabra de constelación 64-QAM de un nivel de modulación superior consisten en los dos bits del tercer bloque cíclico de cada sección, dos bits que tienen el segundo nivel de robustez más bajo de la palabra de constelación 64- QAM consisten en los dos bits del cuarto bloque cíclico de cada sección, y dos bits que tienen el nivel de robustez más alto de la palabra de constelación 64-QAM consisten en los dos bits del quinto bloque cíclico de cada sección.
[Realización 3]
<Receptor>
Lo siguiente explica un receptor incluido en un sistema de comunicación de acuerdo con una realización de la presente invención.
5
10
15
20
25
30
35
40
45
50
55
60
65
La Figura 32 es un diagrama de bloques de un receptor 500 de acuerdo con una realización de la presente invención. El receptor refleja la funcionalidad del transmisor. Un receptor genérico tiene R antenas de recepción y recibe la señal desde las T antenas de transmisión. R y T no son necesariamente lo mismo. En la Figura 32, R = T = 2.
El receptor 500 mostrado en la Figura 32 incluye las antenas de recepción 510-1 a 510-2, los extremos frontales de frecuencia de radio (RF) 520-1 a 520-2, los demoduladores 530-1 a 530-2, un decodificador de MIMO 540, un multiplexor 550, un desintercalador de bits 560 y un decodificador de LDPC 570. El decodificador de MIMO 540 incluye un decodificador de multiplexación espacial (SM) 541 y desmapeadores de QAM 545-1 a 545-2.
La señal desde cada antena de recepción 510-1.....510-2 se procesa mediante un extremo frontal de RF 520-1, ....
520-2 y un demodulador 530-1, .... 530-2. El extremo frontal de RF 520-1, .... 520-2 comprende normalmente un sintonizador y un conversor reductor de frecuencia. El sintonizador selecciona un canal de frecuencia deseado, y el conversor reductor de frecuencia realiza conversión reduciendo la frecuencia a una banda de frecuencia deseada. El demodulador 530-1, .... 530-4 produce para cada intervalo de canal un símbolo recibido y T coeficientes de desvanecimiento de canal. Los símbolos recibidos y los coeficientes de desvanecimiento de canal asociados son valores complejos. Para cada intervalo de canal, los R símbolos recibidos y los T*R coeficientes de desvanecimiento de canal asociados se proporcionan como entrada al decodificador de SM 541. Con el uso de los R símbolos recibidos y los T*R coeficientes de desvanecimiento de canal asociados, el decodificador de SM 541 produce T símbolos de QAM complejos como su salida. Estos símbolos complejos a continuación experimentan desmapeo de constelación de QAM, multiplexación, des-intercalación y decodificación de LDPC, es decir las etapas inversas exactas en el transmisor como se ha explicado anteriormente en relación con las realizaciones 1 y 2.
Los desmapeadores de QAM 545-1 a 545-2 realizan respectivamente desmapeo de constelación de QAM, que corresponde al mapeo de constelación de QAM realizado mediante los mapeadores de QAM 124-1 a 124-2 incluidos en el transmisor, en los símbolos de QAM complejos de entrada.
El multiplexor 550 realiza, en la entrada desde los desmapeadores de QAM 545-1 a 545-2, el inverso del procesamiento realizado mediante el demultiplexor 123 incluido en el transmisor (es decir, el procesamiento de restaurar el orden de los bits antes de la permutación de bits mediante el demultiplexor 123, y multiplexar los bits).
El desintercalador de bits 560 realiza, en la entrada desde el multiplexor 550, el inverso del procesamiento realizado mediante los intercaladores de bits 122 y 300 incluidos en el transmisor (es decir, el procesamiento de restaurar el orden de los bits antes de la intercalación de bits mediante el intercalador de bits 122 y 300), es decir, realiza desintercalación de bits.
El decodificador de LDPC 570 realiza, en la entrada desde el desintercalador de bits 560, decodificación de LDPC basándose en los mismos códigos de QC-LDPC que el codificador de LDPC 121 del transmisor.
La combinación de decodificación de SM y desmapeo de constelación de QAM se denomina en ocasiones en la técnica como decodificación de múltiple-entrada múltiple-salida (MIMO). En las implementaciones de gama alta, se emplea una denominada decodificación de máxima probabilidad, en la cual la decodificación de SM y el desmapeo de constelación de QAM se realizan conjuntamente en un decodificador de MIMO 540. Estos aspectos son bien conocidos en la técnica.
<Suplemento 1>
La presente invención no está limitada a los detalles particulares como se han descrito para las realizaciones anteriores. La presente invención puede implementarse en cualquier modo para conseguir el objetivo anteriormente descrito y otros objetivos pertinentes o complementarios. Por ejemplo, pueden adoptarse las siguientes modificaciones
(1) En las realizaciones anteriores, T = 2 (el número de palabras de constelación para un bloque de SM es dos), N = 45, Q = 360 y B = 6, 8 y 10, por ejemplo. Sin embargo, la presente invención no está limitada a esto.
La presente invención puede aplicarse a cualquier número de antenas (incluyendo dos, cuatro, ocho, etc.) excepto para una.
La presente invención puede aplicarse también a cualquier constelación de QAM para constelaciones de QAM cuadradas (4-QAM, 16-QAM, 64-QAM, 256-QAM, etc.). Obsérvese que el valor de B es el número total de los bits de la constelación a usar, y es un número entero igual a o mayor de 2 x T.
La presente invención puede aplicarse también a cualquier código de LDPC para aquellos códigos que se adopten para normas de difusión de vídeo digital de segunda generación (por ejemplo, DVB-S2, DVB-T2, DVB-C2, etc.), como se definen, por ejemplo, en las tablas A.1 a A.6 de la norma de DVB-T2 ETSI EN 302 755. Obsérvese que los valores de N, M y Q son enteros que cambian dependiendo del código de LDPC a usar.
5
10
15
20
25
30
35
40
45
50
55
60
65
(2) La presente invención no está restringida a una forma particular para implementar los métodos y dispositivos desvelados, tanto en software o en hardware. Específicamente, la invención puede implementarse en forma de un medio legible por ordenador que tiene incorporado en el mismo instrucciones ejecutables por ordenador que están adaptadas para permitir a un ordenador, un microprocesador, un microcontrolador y similares, realizar todas las etapas de un método de acuerdo con las realizaciones de la presente invención. La presente invención puede implementarse también en forma de un circuito integrado específico de la aplicación (ASIC) o en forma de un campo de matriz de puertas programables (FPGA).
<Suplemento 2>
Lo siguiente resume un método de intercalación, un intercalador, un transmisor proporcionado con el intercalador, un método de desintercalación que corresponde al método de intercalación, un desintercalador que corresponde al intercalador, y un receptor proporcionado con el desintercalador de acuerdo con una realización de la presente invención, y sus efectos ventajosos.
(1) Un método de intercalación realizado mediante un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos, multiplexación espacial, y T antenas de transmisión, siendo T un número entero mayor de 1, usándose el método de intercalación para aplicar permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial desde la palabra de código, consistiendo la palabra de código en N bloques cíclicos, y consistiendo cada bloque cíclico en Q bits, consistiendo cada bloque de multiplexación espacial en B bits y consistiendo en T palabras de constelación, comprendiendo el método de intercalación: una primera etapa de permutación para permutar los N bloques cíclicos de la palabra de código; y una segunda etapa de permutación para permutar los bits de la palabra de código, cuyos N bloques cíclicos se han permutado, para mapear los bits a las T palabras de constelación que constituyen el bloque de multiplexación espacial.
El primer método de desintercalación realizado mediante un receptor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos, multiplexación espacial, y T antenas de transmisión, siendo T un número entero mayor de 1, comprendiendo el método de desintercalación la etapa de aplicar la inversa de la permutación de bits realizada mediante el primer método de intercalación a la pluralidad de bloques de multiplexación espacial compuestos de una pluralidad de palabras de constelación.
El primer intercalador proporcionado en un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos, multiplexación espacial, y T antenas de transmisión, siendo T un número entero mayor de 1, aplicando el intercalador permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación de al menos un bloque de multiplexación espacial desde la palabra de código, consistiendo la palabra de código en N bloques cíclicos, consistiendo cada bloque cíclico en Q bits, consistiendo el bloque de multiplexación espacial en B bits y consistiendo en T palabras de constelación, comprendiendo el método de intercalación: una primera unidad de permutación que permuta los N bloques cíclicos para obtener una palabra de código permutada en la que se permuta una secuencia de los N bloques cíclicos; y una segunda unidad de permutación que permuta los bits de la palabra de código permutada para mapear los bits a las T palabras de constelación que constituyen el bloque de multiplexación espacial.
El primer desintercalador proporcionado en un receptor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos, multiplexación espacial, y T antenas de transmisión, siendo T un número entero mayor de 1, en el que el desintercalador está configurado para aplicar la inversa de la permutación de bits realizada mediante el primer intercalador a una pluralidad de palabras de constelación de una pluralidad de bloques de multiplexación espacial.
El primer transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos, multiplexación espacial, y T antenas de transmisión, siendo T un número entero mayor de 1, comprendiendo el transmisor: un codificador de comprobación de paridad de baja densidad cuasi cíclico configurado para generar una palabra de código usando un código de comprobación de paridad de baja densidad cuasi cíclico; el primer intercalador configurado para aplicar permutación de bits a los bits de la palabra de código y para generar al menos un bloque de multiplexación espacial; y un mapeador de constelación configurado para mapear una pluralidad de palabras de constelación del al menos un bloque de multiplexación espacial a una pluralidad de símbolos.
El primer receptor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos, multiplexación espacial, y T antenas de transmisión, siendo T un número entero mayor de 1, comprendiendo el receptor: un decodificador de múltiple-entrada múltiple-salida configurado para convertir señales desde una pluralidad de antenas de recepción en T símbolos complejos que corresponden a T palabras de constelación de al menos un bloque de multiplexación espacial; el primer desintercalador configurado para realizar desintercalación en los T símbolos complejos; y un decodificador de comprobación de paridad de baja densidad
5
10
15
20
25
30
cuasi cíclico configurado para decodificar un resultado de la desintercalación realizada mediante el desintercalador, usando los códigos de comprobación de paridad cuasi cíclicos.
Estos métodos y aparatos mejoran el rendimiento de recepción de un sistema de comunicación.
(2) De acuerdo con el segundo método de intercalación, en el primer método de intercalación, T = 2, N = 45, Q = 360, y B es 6, 8 o 10.
(3) De acuerdo con el tercer método de intercalación, en el segundo método de intercalación, cuando N es un múltiplo de B/2, los N bloques cíclicos se dividen en una pluralidad de secciones incluyendo cada una B/2 bloques cíclicos, cuando N no es un múltiplo de B/2, se dividen N - X bloques cíclicos en una pluralidad de secciones incluyendo cada una B/2 bloques cíclicos, donde X es el resto de N dividido por B/2, y la permutación en la segunda etapa de permutación se aplica de manera que cada uno de los bloques de multiplexación espacial asociados con una de las secciones está compuesto de únicamente bits desde los B/2 diferentes bloques cíclicos incluidos en una de las secciones; cada una de las T palabras de constelación que constituye uno de los bloques de multiplexación espacial asociados con una de las secciones está compuesta de bits desde Bt/2 diferentes bloques cíclicos, siendo Bt el número de bits de la palabra de constelación; y entre una pluralidad de bits contenidos en una de las T palabras de constelación que constituyen uno de los bloques de multiplexación espacial asociados con una de las secciones, un par de bits que tienen la misma robustez están compuestos de bits desde uno común de los Bt/2 bloques cíclicos.
Este método mejora la velocidad de procesamiento dividiendo, en secciones, la palabra de código basándose en códigos de QC-LDPC y haciendo posible el procesamiento paralelo.
(4) De acuerdo con el cuarto método de intercalación, en el tercer método de intercalación, con B = 6 y una relación de potencia de transmisión de 1/1, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/5, los bits de cada bloque de multiplexación espacial se dividen en una palabra de constelación 4-QAM y una palabra de constelación 16-QAM, y la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 2, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
ITabla 2j
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 17 20 13 12 32 19 5
- 2°
- 5 16 11 27 38 33 35
- 3o
- 34 34 44 14 25 39 39
- Sección 2
- 1° 33 41 41 35 18 10 3
- 2°
- 28 28 24 13 28 14 25
- 3o
- 38 36 12 38 34 34 16
- Sección 3
- 1° 22 19 16 7 7 27 44
- 2°
- 13 35 27 39 39 3 17
- 3o
- 32 42 14 9 15 40 4
- Sección 4
- 1° 14 45 22 19 20 20 32
- 2°
- 44 43 32 43 40 36 13
- 3o
- 7 2 5 33 44 32 12
- Sección 5
- 1° 27 1 17 24 19 16 8
- 2°
- 23 8 29 25 12 17 26
- 3o
- 18 30 39 10 29 43 45
- Sección 6
- 1° 41 12 6 6 14 7 10
- 2°
- 10 9 35 45 17 9 6
- 3o
- 35 14 30 21 21 26 15
- Sección 7
- 1° 21 10 10 2 33 11 21
- 2°
- 15 38 8 28 5 44 40
- 3o
- 45 15 37 4 24 21 43
- Sección 8
- 1° 42 22 3 3 36 5 27
- 2°
- 26 6 38 17 41 42 24
- 3o
- 31 5 1 15 31 31 33
- Sección 9
- 1° 39 24 7 40 10 6 2
- 2°
- 29 13 42 42 6 41 28
- 3o
- 12 31 26 22 27 8 41
- Sección 10
- 1° 4 32 15 8 45 4 29
- 2°
- 1 23 28 41 42 24 19
- 3o
- 2 27 34 11 37 13 38
- Sección 11
- 1° 40 40 9 32 13 25 14
- 2°
- 36 39 23 16 43 15 20
- 3o
- 19 18 43 18 11 18 30
- Sección 12
- 1° 20 33 4 44 26 23 36
- 2°
- 43 3 40 31 16 1 7
- 3o
- 9 29 2 37 22 45 23
- Sección 13
- 1° 16 25 20 30 2 30 34
- 2°
- 3 7 25 26 1 2 1
- 3o
- 24 21 36 29 3 38 18
- Sección 14
- 1° 11 44 21 34 8 12 22
- 2°
- 37 17 33 36 30 29 42
- 3o
- 25 26 31 23 9 22 11
- Sección 15
- 1° 30 37 18 5 23 35 9
- 2°
- 8 11 19 20 4 28 37
- 3o
- 6 4 45 1 35 37 31
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la palabra de constelación 4-QAM están compuestos de bits del primer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del segundo bloque 5 cíclico de la respectiva sección, y los dos bits de la palabra de constelación 16- QAM que tienen la fiabilidad más alta están compuestos de bits del tercer bloque cíclico de la respectiva sección.
De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se 10 mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
(5) De acuerdo con el quinto método de intercalación, en el tercer método de intercalación, con B = 8 y una relación de potencia de transmisión de 1/1, en el que el código de comprobación de paridad de baja densidad 15 cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una primera palabra de constelación 16-QAM y una segunda palabra de constelación 16-QAM, y la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 3, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
- Tasa de códiqo
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 9 7 8 17 24 40 15
- 2°
- 37 21 12 39 3 38 5
- 3o
- 33 43 38 38 15 36 37
- 4o
- 39 35 21 26 2 35 20
- Sección 2
- 1° 38 27 28 41 40 1 18
- 2°
- 28 4 19 10 11 23 43
- 3o
- 14 24 24 33 29 18 1
- 4o
- 3 5 6 6 18 9 33
- Sección 3
- 1° 43 16 31 28 42 24 12
- 2°
- 36 20 17 5 12 29 29
- 3o
- 1 30 27 14 34 43 30
- 4o
- 20 10 20 3 16 27 27
- Sección 4
- 1° 4 17 32 42 31 2 21
- 2°
- 7 42 5 22 21 19 24
- 3o
- 12 41 35 31 41 3 34
- 4o
- 6 44 2 43 19 10 4
- Sección 5
- 1° 13 15 37 25 44 25 7
- 2°
- 35 13 1 40 14 20 44
- 3o
- 8 31 4 44 38 37 41
- 4o
- 23 36 3 24 25 6 36
- Sección 6
- 1° 19 23 43 8 37 4 25
- 2°
- 32 12 9 1 36 7 16
- 3o
- 42 37 41 12 32 41 40
- 4o
- 25 18 33 4 17 39 11
- Sección 7
- 1° 41 1 26 29 28 42 19
- 2°
- 10 19 15 15 28 17 32
- 3o 44 40 39 7 5 14 28
- 4o
- 30 22 18 20 10 11 23
- Sección 8
- 1° 24 29 29 34 33 8 8
- 2°
- 31 9 11 2 9 22 22
- 3o
- 40 38 30 36 6 32 38
- 4o
- 27 8 7 23 17 12 35
- Sección 9
- 1° 15 6 44 37 4 28 17
- 2°
- 26 34 23 16 13 15 2
- 3o
- 21 14 25 11 39 21 42
- 4o
- 29 26 16 9 23 5 13
- Sección 10
- 1° 5 39 14 30 30 34 14
- 2°
- 17 3 10 27 26 26 26
- 3o
- 11 25 34 32 43 13 39
- 4o
- 34 32 36 21 8 30 3
- Sección 11
- 1° 22 28 22 35 35 16 31
- 2°
- 16 33 42 13 20 33 6
- 3o
- 18 11 13 18 27 44 10
- 4o
- 2 2 40 19 22 31 9
- Residuo
- 45 45 45 45 45 45 45
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la primera palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del primer bloque cíclico de la respectiva sección, y los dos bits de la primera palabra de constelación 16-QAM que tienen la fiabilidad más alta 5 están compuestos de bits del segundo bloque cíclico de la respectiva sección, los dos bits de la segunda palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del tercer bloque cíclico de la respectiva sección, y los dos bits de la segunda palabra de constelación 16-QAM que tienen la fiabilidad más alta están compuestos de bits del cuarto bloque cíclico de la respectiva sección.
10 De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
15 (6) De acuerdo con el sexto método de intercalación, en el tercer método de intercalación, con B = 10 y una
relación de potencia de transmisión de 1/1, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una palabra de constelación 16-QAM y una palabra de constelación 64-QAM, y la permutación en la primera etapa de
20 permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 4, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
[Tabla 4j
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 27 23 9 27 17 38 27
- 2°
- 17 27 1 3 28 30 4
- 3o
- 42 11 33 43 39 11 28
- 4°
- 8 16 4 12 7 27 37
- 5o
- 30 42 20 17 14 17 39
- Sección 2
- 1° 38 19 16 18 29 16 44
- 2°
- 6 25 29 8 16 22 8
- 3o
- 15 44 41 40 35 45 1
- 4°
- 32 39 38 22 41 21 18
- 5o
- 36 33 6 15 45 44 41
- Sección 3
- 1° 22 34 19 31 2 1 45
- 2°
- 18 32 14 7 5 23 29
- 3o
- 40 22 35 41 18 3 42
- 4°
- 26 35 30 29 1 2 19
- 5o
- 14 12 39 21 32 35 15
- Sección 4
- 1° 41 4 43 30 42 7 34
- 2°
- 45 2 15 6 13 8 2
- 3o
- 29 24 27 26 37 12 40
- 4°
- 23 1 44 28 34 39 17
- 5o
- 9 10 10 36 21 13 9
- Sección 5
- 1o 20 9 11 39 33 40 10
- 2°
- 4 14 3 9 25 6 33
- 3o
- 44 28 24 19 40 42 31
- 4°
- 37 37 18 16 12 36 25
- 5o
- 2 29 7 32 6 14 35
- Sección 6
- 1° 43 36 45 5 30 18 21
- 2°
- 12 20 8 13 31 34 7
- 3o
- 11 7 37 24 24 31 30
- 4°
- 10 8 34 1 8 28 43
- 5o
- 28 13 22 4 20 24 14
- Sección 7
- 1° 21 3 31 10 23 10 3
- 2°
- 16 17 2 23 4 5 6
- 3o
- 5 40 40 14 3 15 20
- 4°
- 13 41 36 35 9 26 22
- 5o
- 31 31 12 2 11 9 36
- Sección 8
- 1° 33 30 32 42 27 20 12
- 2°
- 3 5 13 37 22 19 32
- 3o
- 1 6 42 44 38 37 38
- 4°
- 35 15 25 38 44 32 16
- 5o
- 7 21 17 34 15 29 5
- Sección 9
- 1° 39 45 28 33 10 25 13
- 2°
- 34 26 21 11 19 33 24
- 3o
- 24 38 26 45 43 4 26
- 4°
- 19 43 5 25 36 43 11
- 5o
- 25 18 23 20 26 41 23
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del primer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más alta están 5 compuestos de bits del segundo bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 64-QAM que tienen la fiabilidad más baja están compuestos de bits del tercer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 64-QAM que tienen la segunda fiabilidad más baja están compuestos de bits del cuarto bloque cíclico de la respectiva sección, y los dos bits de la palabra de constelación 64-QAM que tienen la fiabilidad más alta están compuestos de bits del quinto bloque cíclico de la respectiva sección.
10
De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
15
(7) De acuerdo con el séptimo método de intercalación, en el tercer método de intercalación, con B = 6 y una relación de potencia de transmisión de 1/2, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una palabra de
20 constelación 4-QAM y una palabra de constelación 16-QAM, y la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 5, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
|Tabla 5j
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 20 20 34 8 31 10 5
- 2°
- 23 16 13 25 43 24 35
- 3o
- 40 34 24 22 26 31 39
- Sección 2
- 1° 15 41 16 18 20 4 3
- 2°
- 19 28 40 28 44 5 25
- 3o
- 21 36 19 20 39 43 16
- Sección 3
- 1° 27 19 23 3 18 22 44
- 2°
- 44 35 38 23 28 34 17
- 3o
- 9 42 1 4 11 21 4
- Sección 4
- 1o 10 45 28 33 37 18 32
- 2°
- 11 43 36 38 12 36 13
- 3o
- 36 2 21 19 36 12 12
- Sección 5
- 1° 18 1 9 27 34 11 8
- 2° 38 8 6 31 42 9 26
- 3o
- 32 30 2 11 40 13 45
- Sección 6
- 1° 35 12 42 6 9 35 10
- 2°
- 39 9 44 45 7 41 6
- 3o
- 31 14 8 24 21 15 15
- Sección 7
- 1° 16 10 43 29 22 20 21
- 2°
- 33 38 33 39 6 29 40
- 3o
- 42 15 5 7 16 8 43
- Sección 8
- 1° 30 22 22 26 27 16 27
- 2°
- 1 6 41 41 29 2 24
- 3o
- 7 5 32 2 13 40 33
- Sección 9
- 1° 34 24 29 10 8 27 2
- 2°
- 43 13 45 40 30 25 28
- 3o
- 45 31 15 32 19 39 41
- Sección 10
- 1° 17 32 18 13 38 6 29
- 2°
- 28 23 26 14 45 33 19
- 3o
- 22 27 37 9 32 45 38
- Sección 11
- 1° 8 40 27 1 4 30 14
- 2°
- 4 39 31 344 2 28 20
- 3o
- 2 18 10 5 10 37 30
- Sección 12
- 1° 14 33 17 35 5 23 36
- 2°
- 24 3 30 36 1 1 7
- 3o
- 41 29 11 21 14 14 23
- Sección 13
- 1° 37 25 14 42 17 7 34
- 2°
- 25 7 20 37 41 3 1
- 3o
- 12 21 7 12 24 26 18
- Sección 14
- 1° 26 44 3 16 35 42 22
- 2°
- 5 17 35 30 3 44 42
- 3o
- 3 26 4 17 23 38 11
- Sección 15
- 1° 6 37 39 15 15 19 9
- 2°
- 13 11 25 44 33 17 37
- 3o
- 29 4 12 43 25 32 31
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la palabra de constelación 4-QAM están compuestos de bits del primer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del segundo bloque 5 cíclico de la respectiva sección, y los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más alta están compuestos de bits del tercer bloque cíclico de la respectiva sección.
De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se 10 mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
15
20
(8) De acuerdo con el octavo método de intercalación, en el tercer método de intercalación, con B = 8 y una relación de potencia de transmisión de 1/2, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una primera palabra de constelación 16-QAM y una segunda palabra de constelación 16-QAM, la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 6, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
[Tabla 6j
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 4 7 41 28 27 2 15
- 2°
- 16 21 14 29 20 23 5
- 3o
- 25 43 33 19 32 3 37
- 4o
- 1 35 22 22 18 16 20
- Sección 2
- 1° 19 27 27 35 41 1 18
- 2°
- 42 4 10 43 33 12 43
- 3o
- 36 24 21 44 6 19 1
- 4o
- 8 5 12 16 12 17 33
- Sección 3
- 1° 13 16 35 21 35 30 12
- 2° 34 20 19 38 21 41 29
- 3o
- 41 30 34 41 14 43 30
- 4o
- 6 10 8 5 9 24 27
- Sección 4
- 1° 37 17 37 27 31 35 21
- 2°
- 9 42 15 37 37 33 24
- 3o
- 12 41 5 15 23 22 34
- 4o
- 17 44 20 42 16 42 4
- Sección 5
- 1° 3 15 28 7 42 34 7
- 2°
- 35 13 24 18 40 13 44
- 3o
- 32 31 29 9 43 5 41
- 4o
- 22 36 32 20 13 40 36
- Sección 6
- 1° 2 23 11 25 36 15 25
- 2°
- 39 12 4 10 34 8 16
- 3o
- 11 37 1 40 26 11 40
- 4o
- 21 18 3 4 22 32 11
- Sección 7
- 1° 14 1 30 34 30 28 19
- 2°
- 33 19 44 3 28 29 32
- 3o
- 15 40 6 31 8 36 28
- 4o
- 23 22 7 2 19 10 23
- Sección 8
- 1° 44 29 23 12 1 38 8
- 2°
- 18 9 42 14 44 39 22
- 3o
- 26 38 25 6 3 21 38
- 4o
- 40 8 17 17 38 14 35
- Sección 9
- 1° 43 6 26 26 11 44 17
- 2°
- 24 34 2 8 39 18 2
- 3o
- 10 14 36 30 10 7 42
- 4o
- 5 26 13 1 24 26 13
- Sección 10
- 1° 28 39 39 33 29 4 14
- 2°
- 20 3 43 39 25 31 26
- 3o
- 29 25 38 23 17 9 39
- 4°
- 31 32 16 13 7 6 3
- Sección 11
- 1° 7 28 40 36 5 37 31
- 2°
- 27 33 9 11 15 27 6
- 3o
- 30 11 31 32 4 25 10
- 4°
- 38 2 18 24 2 20 9
- Residuo
- 45 45 45 45 45 45 45
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la primera palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del primer bloque cíclico de la respectiva sección, y los dos bits de la primera palabra de constelación 16-QAM que tienen la fiabilidad más alta 5 están compuestos de bits del segundo bloque cíclico de la respectiva sección, los dos bits de la segunda palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del tercer bloque cíclico de la respectiva sección, y los dos bits de la segunda palabra de constelación 16-QAM que tienen la fiabilidad más alta están compuestos de bits del cuarto bloque cíclico de la respectiva sección.
10 De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
15 (9) De acuerdo con el noveno método de intercalación, en el tercer método de intercalación, con B = 10 y una
relación de potencia de transmisión de 1/2, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una palabra de constelación 16-QAM y una palabra de constelación 64-QAM, la permutación en la primera etapa de permutación
20 se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 7, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
[Tabla 7j
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 27 23 43 31 17 38 27
- 2°
- 17 27 20 43 28 30 4
- 3o
- 42 11 44 28 39 11 28
- 4° 8 16 31 25 7 27 37
- 5o
- 30 42 7 10 14 17 39
- Sección 2
- 1° 38 19 28 36 41 16 44
- 2°
- 6 25 19 16 16 22 8
- 3o
- 15 44 26 35 35 45 1
- 4°
- 32 39 23 38 29 21 18
- 5o
- 36 33 3 13 45 44 41
- Sección 3
- 1° 22 34 40 44 2 1 45
- 2°
- 18 32 35 20 5 23 29
- 3o
- 40 22 42 21 18 3 42
- 4°
- 26 35 22 30 1 2 19
- 5o
- 14 12 16 15 32 35 15
- Sección
- 1° 41 4 34 12 37 7 34
- 2°
- 45 2 21 4 13 8 2
- 3o
- 29 24 27 24 34 12 40
- 4°
- 23 1 17 1 42 39 17
- 5o
- 9 10 4 5 21 13 9
- Sección 5
- 1° 20 9 33 7 33 40 10
- 2°
- 4 14 32 14 12 6 33
- 3o
- 44 28 2 34 40 42 31
- 4°
- 37 37 38 45 25 36 25
- 5o
- 2 29 1 18 6 14 35
- Sección 6
- 1° 43 36 39 33 30 18 21
- 2°
- 12 20 10 11 31 34 7
- 3o
- 11 7 36 42 24 31 30
- 4°
- 10 8 11 27 8 28 43
- 5o
- 28 13 8 9 20 24 14
- Sección 7
- 1° 21 3 6 39 23 10 3
- 2°
- 16 17 24 17 4 5 6
- 3o
- 5 40 41 26 3 15 20
- 4o
- 13 41 15 40 9 26 22
- 15°
- 31 31 5 23 11 9 36
- Sección 8
- 1° 33 30 18 32 15 20 12
- 2°
- 3 5 25 3 27 19 32
- 3o
- 1 6 45 22 38 37 38
- 4o
- 35 15 13 41 44 32 16
- 5o
- 7 21 29 6 22 29 5
- Sección 9
- 1° 39 45 14 8 43 25 13
- 2°
- 34 26 9 19 26 33 24
- 3o
- 24 38 30 29 36 4 26
- 4o
- 19 43 37 37 10 43 11
- 5o
- 25 18 12 2 19 41 23
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del primer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más alta están 5 compuestos de bits del segundo bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 64-QAM que tienen la fiabilidad más baja están compuestos de bits del tercer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 64-QAM que tienen la segunda fiabilidad más baja están compuestos de bits del cuarto bloque cíclico de la respectiva sección, y los dos bits de la palabra de constelación 64-QAM que tienen la fiabilidad más alta están compuestos de bits del quinto bloque cíclico de la respectiva sección.
10
De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
15
(10) De acuerdo con el décimo método de intercalación, en el tercer método de intercalación, con B = 6 y una relación de potencia de transmisión de 1/4, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una palabra de
20 constelación 4-QAM y una palabra de constelación 16-QAM, y la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 8, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
ITabla 81
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 5 20 34 34 23 45 45
- 2°
- 40 16 13 13 5 39 1
- 3o
- 3 34 24 24 22 28 39
- Sección 2
- 1° 26 41 16 16 42 38 13
- 2°
- 2 28 40 15 45 16 34
- 3o
- 9 36 19 18 20 20 18
- Sección 3
- 1° 4 19 23 23 43 10 22
- 2°
- 20 35 38 32 18 8 3
- 3o
- 17 42 1 1 11 14 19
- Sección 4
- 1° 11 45 28 28 27 44 20
- 2°
- 43 43 36 36 39 35 37
- 3o
- 16 2 21 21 34 4 17
- Sección 5
- 1° 19 1 9 9 41 24 36
- 2°
- 24 8 6 6 37 34 30
- 3o
- 39 30 2 2 6 12 27
- Sección 6
- 1° 37 12 42 42 24 26 16
- 2°
- 10 9 44 44 16 32 31
- 3o
- 44 14 8 8 8 15 2
- Sección 7
- 1° 8 10 43 37 30 30 8
- 2°
- 14 38 33 33 40 22 42
- 3o
- 22 15 5 5 12 11 35
- Sección 8
- 1° 21 22 22 22 35 21 6
- 2°
- 41 6 41 19 21 43 38
- 3o
- 45 5 32 14 31 17 33
- Sección 9
- 1° 1 24 29 29 36 19 28
- 2°
- 31 113 45 45 10 13 23
- 3o
- 35 31 15 40 33 6 9
- Sección 10
- 1° 29 32 18 41 44 2 21
- 2°
- 13 23 26 26 38 5 43
- 3o
- 34 27 37 43 14 37 4
- Sección 11
- 1° 28 40 27 27 4 31 12
- 2°
- 42 39 31 31 3 42 15
- 3o
- 32 18 10 10 13 9 29
- Sección 12
- 1° 12 33 17 17 9 7 32
- 2°
- 25 3 30 30 29 40 40
- 3o
- 18 29 11 11 19 18 24
- Sección 13
- 1° 23 25 14 38 32 25 14
- 2°
- 33 7 20 20 15 1 7
- 3o
- 38 21 7 7 25 27 5
- Sección 14
- 1° 6 44 3 3 28 23 10
- 2°
- 15 17 35 35 26 3 41
- 3o
- 27 26 4 4 17 29 44
- Sección 15
- 1° 7 37 39 39 1 33 25
- 2°
- 30 11 25 25 2 41 11
- 3o
- 36 4 12 12 7 36 26
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la palabra de 5 constelación 4-QAM están compuestos de bits del primer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del segundo bloque cíclico de la respectiva sección, y los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más alta están compuestos de bits del tercer bloque cíclico de la respectiva sección.
10 De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
15 (11) De acuerdo con el undécimo método de intercalación, en el tercer método de intercalación, con B = 8 y una
relación de potencia de transmisión de 1/4, en el que el código de comprobación de paridad de baja densidad
cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15 los bits de cada bloque de multiplexación espacial se dividen en una primera palabra de constelación 16-QAM y una segunda palabra de constelación 16-QAM, y la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 9, de acuerdo 5 con la tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
ITabla 91
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 4 23 35 16 27 2 15
- 2°
- 16 9 15 24 20 23 5
- 3o
- 25 28 8 44 32 3 37
- 4o
- 1 41 5 3 18 16 20
- Sección 2
- 1° 19 43 40 39 41 1 18
- 2°
- 42 27 20 34 33 12 43
- 3o
- 36 17 42 8 6 19 1
- 4o
- 8 34 1 11 12 17 33
- Sección 3
- 1° 13 42 2 37 35 30 12
- 2°
- 34 31 11 25 21 41 29
- 3o
- 41 10 31 26 14 43 30
- 4o
- 6 5 3 7 9 24 27
- Sección 4
- 1° 37 40 41 29 31 35 21
- 2°
- 9 22 37 43 37 33 24
- 3o
- 12 15 6 42 23 22 34
- 4o
- 17 32 10 1 16 42 4
- Sección 5
- 1° 3 7 36 35 42 34 7
- 2°
- 35 39 14 22 40 13 44
- 3o
- 32 30 34 21 43 5 41
- 4o
- 22 33 28 17 13 40 36
- Sección 6
- 1° 2 36 44 4 36 15 25
- 2°
- 39 44 22 2 34 8 16
- 3o
- 11 37 12 33 26 11 40
- 4°
- 21 18 30 5 22 32 11
- Sección 7
- 1° 14 35 29 27 30 28 19
- 2°
- 33 3 17 10 28 29 32
- 3o
- 15 14 26 13 8 36 28
- 4o
- 23 20 27 14 19 10 23
- Sección 8
- 1° 44 6 23 36 1 38 8
- 2°
- 18 2 43 19 44 39 22
- 3o
- 26 4 9 23 3 21 38
- 4o
- 40 1 4 9 38 14 35
- Sección 9
- 1° 43 19 38 41 11 44 17
- 2°
- 24 25 18 40 39 18 2
- 3o
- 10 21 24 32 10 7 42
- 4o
- 5 12 21 20 24 26 13
- Sección 10
- 1° 28 8 32 28 29 4 14
- 2°
- 20 29 16 18 25 31 26
- 3o
- 29 13 13 31 17 9 39
- 4o
- 31 26 39 15 7 6 3
- Sección 11
- 1° 7 16 33 30 5 37 31
- 2°
- 27 24 19 2 15 27 6
- 3o
- 30 38 25 6 4 25 10
- 4o
- 38 11 7 38 2 20 9
- Residuo
- 45 45 45 45 45 45 45
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la primera palabra de 10 constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del primer bloque cíclico de las respectivas secciones, los dos bits de la primera palabra de constelación 16-QAM que tienen la fiabilidad más alta están compuestos de bits del segundo bloque cíclico de la respectiva sección, los dos bits de la segunda palabra de constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del tercer bloque cíclico de la respectiva sección, y los dos bits de la segunda palabra de constelación 16-QAM que tienen la fiabilidad más alta 15 están compuestos de bits del cuarto bloque cíclico de la respectiva sección.
De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
5
(12) De acuerdo con el duodécimo método de intercalación, en el tercer método de intercalación, con B = 10 y una relación de potencia de transmisión de 1/4, en el que el código de comprobación de paridad de baja densidad cuasi cíclico es un código definido mediante la norma DVB-NGH con una tasa de código de una de 1/3, 2/5, 7/15, 8/15, 3/5, 2/3 y 11/15, los bits de cada bloque de multiplexación espacial se dividen en una palabra de 10 constelación 16-QAM y una palabra de constelación 64-QAM, y la permutación en la primera etapa de permutación se aplica de acuerdo con la permutación de bloques cíclicos mostrada en la Tabla 10, de acuerdo con las tasas de código del código de comprobación de paridad de baja densidad cuasi cíclico:
Uabla 101
- Tasa de código
- 1/3
- 2/5 7/15 8/15 3/5 2/3 11/15
- Sección 1
- 1° 42 44 39 28 35 38 27
- 2°
- 30 23 32 25 12 30 4
- 3o
- 27 13 44 44 38 11 28
- 4o
- 8 45 31 37 32 27 37
- 5o
- 17 1 10 8 24 17 39
- Sección 2
- 1° 38 2 33 2 28 16 44
- 2°
- 32 21 19 10 11 22 8
- 3o
- 36 14 36 38 45 45 1
- 4o
- 6 4 11 3 23 21 18
- 5o
- 15 25 4 6 33 44 41
- Sección 3
- 1° 26 41 28 13 42 1 45
- 2°
- 14 20 7 42 14 23 29
- 3o
- 40 22 18 39 40 3 42
- 4o
- 18 29 22 35 6 2 19
- 5o
- 22 19 1 1 31 35 15
- Sección 4
- 1° 9 30 41 16 3 7 34
- 2°
- 45 24 35 41 8 8 2
- 3o
- 23 17 14 18 17 12 40
- 4°
- 41 42 13 9 2 39 17
- 5o
- 29 33 29 17 15 13 9
- Sección 5
- 1° 20 27 34 34 19 40 10
- 2°
- 4 5 2 19 43 6 33
- 3o
- 44 36 3 27 37 42 31
- 4°
- 37 11 24 11 20 36 25
- 5o
- 2 3 9 4 22 14 35
- Sección 6
- 1° 43 40 40 33 5 18 21
- 2°
- 12 8 25 24 18 34 7
- 3o
- 11 18 30 30 1 31 30
- 4o
- 10 7 6 23 9 28 43
- 5o
- 28 35 23 7 4 24 14
- Sección 7
- 1° 21 16 43 12 10 10 3
- 2°
- 16 10 16 14 30 5 6
- 3o
- 5 38 42 45 41 15 20
- 4o
- 13 31 37 32 21 26 22
- 5o
- 31 28 5 15 13 9 36
- Sección 8
- 1° 33 43 38 40 44 20 12
- 2°
- 3 34 21 21 25 19 32
- 3o
- 1 6 26 36 36 37 38
- 4o
- 35 12 17 22 34 32 16
- 5o
- 7 9 12 29 26 29 5
- Sección 9
- 1° 24 39 45 43 29 25 13
- 2°
- 25 26 20 20 39 33 24
- 3o
- 39 37 27 26 16 4 26
- 4o
- 34 15 15 31 27 43 11
- 5o
- 19 32 8 5 7 41 23
la permutación en la segunda etapa de permutación se aplica de manera que los dos bits de la palabra de
5
10
15
20
25
30
35
40
45
constelación 16-QAM que tienen la fiabilidad más baja están compuestos de bits del primer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 16-QAM que tienen la fiabilidad más alta están compuestos de bits del segundo bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 64-QAM que tienen la fiabilidad más baja están compuestos de bits del tercer bloque cíclico de la respectiva sección, los dos bits de la palabra de constelación 64-QAM que tienen la segunda fiabilidad más baja están compuestos de bits del cuarto bloque cíclico de la respectiva sección, y los dos bits de la palabra de constelación 64-QAM que tienen la fiabilidad más alta están compuestos de bits del quinto bloque cíclico de la respectiva sección.
De acuerdo con este método, los N bloques cíclicos de la palabra de código basándose en códigos de QC-LDPC se permutan apropiadamente, y a continuación los bits de la palabra de código con los bloques cíclicos permutados se mapean apropiadamente en dos palabras de constelación. Por lo tanto, el método mejora adicionalmente el rendimiento de recepción de un sistema de comunicación.
Aplicabilidad industrial
La presente invención es aplicable a codificación y modulación de bits intercalados con códigos de LDPC y multiplexación espacial.
Lista de signos de referencia
100 transmisor
110 unidad de procesamiento de entrada
120 codificador de BICM
121 codificador de LDPC
122 intercalador de bits
122-1-122-3 unidad de permutación de sección
123 demultiplexor 124-1-124-2 mapeador de QAM 125 codificador de SM 130-1-130-2 modulador 140-1-140-2 amplificador 150-1-150-2 antena de transmisión 300 intercalador de bits
310 unidad de permutación de bloque 500 receptor
510-1-510-2 antena de recepción 520-1-520-2 extremo frontal de RF 530-1-530-2 demodulador
540 decodificador de MIMO
541 decodificador de SM 545-1-545-2 desmapeador de QAM 550 multiplexor
560 desintercalador de bits 570 decodificador de LDPC
Claims (6)
- 5101520253035404550556065REIVINDICACIONES1. Un método de intercalación realizado mediante un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, siendo T un número entero mayor de 1, usándose el método de intercalación para aplicar permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial a partir de la palabra de código,consistiendo la palabra de código en N bloques cíclicos y consistiendo cada bloque cíclico en Q bits, consistiendo cada bloque de multiplexación espacial en B bits que se dividen en T palabras de constelación, comprendiendo el método de intercalación:una primera etapa para permutar el orden de los N bloques cíclicos de la palabra de código; y una segunda etapa de,cuando N es un múltiplo de B/2, los N bloques cíclicos se dividen en N/(B/2) secciones, incluyendo cada una B/2 bloques cíclicos adyacentes,cuando N no es un múltiplo de B/2, dividir N - X bloques cíclicos en (N-X)/(B/2) secciones, incluyendo cada una B/2 bloques cíclicos adyacentes, donde X bloques cíclicos son los últimos en un orden secuencial de los N bloques cíclicos y X es el resto de N dividido por B/2, ypara cada sección, permutar el orden de Q x (B/2) bits de B/2 bloques cíclicos para asignar los Q x (B/2) bits de B/2 bloques cíclicos a B x (Q/2) bits de Q/2 bloques de multiplexación espacial, de manera que, con respecto a las T palabras de constelación de cada bloque de multiplexación espacial, una palabra de constelación de Bt bits está compuesta a partir de pares de bits desde Bt/2 bloques cíclicos, en donde Bt es el número de bits de la palabra de constelación, y t son índices de las T antenas de transmisión.
- 2. Un método de desintercalación realizado mediante un receptor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, siendo T un número entero mayor de 1, usándose el método de desintercalación para revertir una permutación de bits en una palabra de código intercalada, aplicándose la permutación de bits mediante un transmisor a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial desde la palabra de código, consistiendo la palabra de código en N bloques cíclicos, y consistiendo cada bloque cíclico en Q bits, consistiendo cada bloque de multiplexación espacial en B bits que se dividen en T palabras de constelación, comprendiendo el método de desintercalación la etapa de aplicar la inversa de la permutación de bits realizada mediante el método de intercalación definido en la reivindicación 1 a los bits de la palabra de código intercalada.
- 3. Un intercalador proporcionado en un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluyen un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, siendo T un número entero mayor de 1, aplicando el intercalador permutación de bits a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación de al menos un bloque de multiplexación espacial a partir de la palabra de código,consistiendo la palabra de código en N bloques cíclicos, consistiendo cada bloque cíclico en Q bits, consistiendo el bloque de multiplexación espacial en B bits que se dividen en T palabras de constelación, comprendiendo el intercalador:una primera unidad que permuta el orden de N bloques cíclicos para obtener una palabra de código permutada en la que se permuta una secuencia de los N bloques cíclicos; y una segunda unidad que,cuando N es un múltiplo de B/2, divide los N bloques cíclicos en N/(B/2) secciones, incluyendo cada una B/2 bloques cíclicos adyacentes,cuando N no es un múltiplo de B/2, divide N - X bloques cíclicos en (N - X)/(B/2) secciones, incluyendo cada una B/2 bloques cíclicos adyacentes, donde X bloques cíclicos son los últimos en un orden secuencial de los N bloques cíclicos y X es el resto de N dividido por B/2, ypara cada sección, permutar el orden de Q x (B/2) bits de B/2 bloques cíclicos para asignar los Q x (B/2) bits de B/2 bloques cíclicos a B x (Q/2) bits de Q/2 bloques de multiplexación espacial, de manera que, con respecto a las T palabras de constelación de cada bloque de multiplexación espacial, una palabra de constelación de Bt bits está compuesta a partir de pares de bits desde Bt/2 bloques cíclicos, en donde Bt es el número de bits de la palabra de constelación y t son índices de las T antenas de transmisión.
- 4. Un desintercalador proporcionado en un receptor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluyen un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, siendo T un número entero mayor de 1, para revertir una permutación de bits en una palabra de código intercalada, aplicándose la permutación51015202530de bits mediante un transmisor a bits de una palabra de código de un código de comprobación de paridad de baja densidad cuasi cíclico para generar una pluralidad de palabras de constelación que constituyen una pluralidad de bloques de multiplexación espacial a partir de la palabra de código, consistiendo la palabra de código en N bloques cíclicos y consistiendo cada bloque cíclico en Q bits, consistiendo cada bloque de multiplexación espacial en B bits que se dividen en T palabras de constelación, en dondeel desintercalador está configurado para aplicar la inversa de la permutación de bits realizada mediante el intercalador definido en la reivindicación 8 a los bits de la palabra de código intercalada.
- 5. Un transmisor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, siendo T un número entero mayor de 1, comprendiendo el transmisor:un codificador de comprobación de paridad de baja densidad cuasi cíclico configurado para generar una palabra de código usando un código de comprobación de paridad de baja densidad cuasi cíclico;el intercalador definido en la reivindicación 3 configurado para aplicar permutación de bits a los bits de la palabra de código y para generar al menos un bloque de multiplexación espacial; yun mapeador de constelación configurado para mapear una pluralidad de palabras de constelación del al menos un bloque de multiplexación espacial a una pluralidad de símbolos.
- 6. Un receptor para un sistema de comunicación con códigos de comprobación de paridad de baja densidad cuasi cíclicos que incluye un código de comprobación de paridad de baja densidad cuasi cíclico de repetir y acumular, multiplexación espacial y T antenas de transmisión, siendo T un número entero mayor de 1, comprendiendo el receptor:un decodificador de múltiple-entrada múltiple-salida configurado para convertir señales desde una pluralidad de antenas de recepción en T símbolos complejos que corresponden a T palabras de constelación de al menos un bloque de multiplexación espacial;el desintercalador definido en la reivindicación 4 configurado para realizar desintercalación en bits de una palabra de código intercalada generada desde los T símbolos complejos; yun decodificador de comprobación de paridad de baja densidad cuasi cíclico para decodificar un resultado de la desintercalación realizada mediante el desintercalador, usando los códigos de comprobación de paridad cuasi cíclicos.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20110177841 EP2560311A1 (en) | 2011-08-17 | 2011-08-17 | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
| EP11177841 | 2011-08-17 | ||
| EP11008671 | 2011-10-28 | ||
| EP20110008671 EP2560310A1 (en) | 2011-08-17 | 2011-10-28 | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
| PCT/JP2012/005085 WO2013024584A1 (ja) | 2011-08-17 | 2012-08-09 | インターリービング方法、及びデインターリービング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2562017T3 true ES2562017T3 (es) | 2016-03-02 |
Family
ID=44862349
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES12824056.1T Active ES2562017T3 (es) | 2011-08-17 | 2012-08-09 | Método de intercalación y método de desintercalación |
| ES17156258T Active ES2711928T3 (es) | 2011-08-17 | 2012-08-09 | Dispositivos y procedimientos de intercalación y desintercalación |
| ES15185803.2T Active ES2631814T3 (es) | 2011-08-17 | 2012-08-09 | Método de intercalación y método de desintercalación |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES17156258T Active ES2711928T3 (es) | 2011-08-17 | 2012-08-09 | Dispositivos y procedimientos de intercalación y desintercalación |
| ES15185803.2T Active ES2631814T3 (es) | 2011-08-17 | 2012-08-09 | Método de intercalación y método de desintercalación |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9130814B2 (es) |
| EP (5) | EP2560311A1 (es) |
| JP (1) | JP5873073B2 (es) |
| CN (1) | CN103181085B (es) |
| ES (3) | ES2562017T3 (es) |
| TW (1) | TWI606698B (es) |
| WO (1) | WO2013024584A1 (es) |
Families Citing this family (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5664919B2 (ja) * | 2011-06-15 | 2015-02-04 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
| EP2552043A1 (en) * | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
| US8885766B2 (en) | 2012-09-11 | 2014-11-11 | Inphi Corporation | Optical communication interface utilizing N-dimensional double square quadrature amplitude modulation |
| BR112015027145B1 (pt) * | 2013-05-02 | 2022-05-31 | Sony Corporation | Dispositivo e método de processamento de dados |
| RU2656725C2 (ru) * | 2013-05-02 | 2018-06-06 | Сони Корпорейшн | Устройство обработки данных и способ обработки данных |
| EP2993793B1 (en) | 2013-05-02 | 2021-06-23 | Sony Corporation | Ldpc coded modulation in combination with 8psk and 16apsk |
| BR112015027153B1 (pt) * | 2013-05-02 | 2021-12-14 | Sony Corp | Dispositivo e método de processamento de dados |
| CA2909305C (en) | 2013-05-02 | 2022-07-19 | Sony Corporation | Reverse interchanging coding and decoding of low density parity check codewords |
| JP6267655B2 (ja) | 2013-06-12 | 2018-01-24 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
| KR101809960B1 (ko) * | 2013-06-19 | 2018-01-18 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
| KR102002559B1 (ko) | 2013-07-05 | 2019-07-22 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
| KR20150005853A (ko) * | 2013-07-05 | 2015-01-15 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
| GB201312243D0 (en) * | 2013-07-08 | 2013-08-21 | Samsung Electronics Co Ltd | Non-Uniform Constellations |
| EP3028450A4 (en) * | 2013-08-01 | 2017-03-29 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| CN105531993B (zh) * | 2013-08-01 | 2018-08-14 | Lg 电子株式会社 | 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法 |
| CN105519100B (zh) | 2013-08-01 | 2018-12-07 | Lg 电子株式会社 | 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法 |
| US9661395B2 (en) | 2013-08-01 | 2017-05-23 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| KR101730371B1 (ko) | 2013-08-01 | 2017-04-26 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
| EP3028456A4 (en) | 2013-08-01 | 2017-04-12 | LG Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| KR102113943B1 (ko) | 2013-09-20 | 2020-05-21 | 새턴 라이센싱 엘엘씨 | 데이터 처리 장치 및 데이터 처리 방법 |
| WO2015041072A1 (ja) * | 2013-09-20 | 2015-03-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
| KR101929298B1 (ko) * | 2013-09-20 | 2018-12-17 | 소니 주식회사 | 데이터 처리 장치 및 데이터 처리 방법 |
| MX2016003222A (es) * | 2013-09-20 | 2016-08-11 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
| EP3051708A4 (en) * | 2013-09-24 | 2017-05-31 | Sony Corporation | Data processing device and data processing method |
| KR20160064086A (ko) * | 2013-09-26 | 2016-06-07 | 소니 주식회사 | 데이터 처리 장치 및 데이터 처리 방법 |
| JPWO2015045896A1 (ja) * | 2013-09-26 | 2017-03-09 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
| CA2924780A1 (en) * | 2013-09-26 | 2015-04-02 | Sony Corporation | Data processing device and data processing method |
| CA2924781A1 (en) * | 2013-09-26 | 2015-04-02 | Sony Corporation | Data processing device and data processing method |
| CN105556857A (zh) * | 2013-09-26 | 2016-05-04 | 索尼公司 | 数据处理装置和数据处理方法 |
| CN105556855A (zh) * | 2013-09-26 | 2016-05-04 | 索尼公司 | 数据处理装置和数据处理方法 |
| WO2015065040A1 (ko) * | 2013-10-29 | 2015-05-07 | 엘지전자 주식회사 | 무선접속 시스템에서 256qam을 이용한 변조 심볼 전송 방법 및 장치 |
| WO2015089741A1 (zh) | 2013-12-17 | 2015-06-25 | 华为技术有限公司 | 接收数据的方法及设备，以及发送数据的方法及设备 |
| JP6235911B2 (ja) * | 2014-01-16 | 2017-11-22 | 日本放送協会 | インターリーブ装置及びデインターリーブ装置、並びにインターリーブ方法 |
| JP6327605B2 (ja) * | 2014-02-10 | 2018-05-23 | パナソニックＩｐマネジメント株式会社 | 可変シフタ、ｌｄｐｃ復号器、及びデータシフト方法 |
| US10425110B2 (en) * | 2014-02-19 | 2019-09-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US9602137B2 (en) | 2014-02-19 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| JP2015156530A (ja) | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
| KR101776275B1 (ko) | 2014-02-19 | 2017-09-07 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
| JP2015156531A (ja) * | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
| EP3110054A4 (en) | 2014-02-20 | 2017-11-08 | Shanghai National Engineering Research Center of Digital Television Co., Ltd. | Interleaving and mapping method and deinterleaving and demapping method for ldpc codeword |
| US9596116B2 (en) * | 2014-02-20 | 2017-03-14 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
| KR101776272B1 (ko) * | 2014-03-19 | 2017-09-07 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
| CN111200443B (zh) * | 2014-03-19 | 2023-09-12 | 三星电子株式会社 | 发送设备及其交织方法 |
| US10419023B2 (en) * | 2014-03-20 | 2019-09-17 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 1024-symbol mapping, and bit interleaving method using same |
| US10432228B2 (en) * | 2014-03-27 | 2019-10-01 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 4096-symbol mapping, and bit interleaving method using same |
| US9800269B2 (en) | 2014-05-21 | 2017-10-24 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US9602245B2 (en) * | 2014-05-21 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| KR101775703B1 (ko) | 2014-05-21 | 2017-09-06 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
| KR101785692B1 (ko) * | 2014-05-21 | 2017-10-16 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
| US10396824B2 (en) | 2014-05-21 | 2019-08-27 | Sony Corporation | Data processing device and data processing method |
| KR101775704B1 (ko) * | 2014-05-21 | 2017-09-19 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
| JP6428649B2 (ja) * | 2014-05-21 | 2018-11-28 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
| EP3148086A4 (en) * | 2014-05-21 | 2018-05-16 | Sony Corporation | Data-processing device and data processing method |
| WO2015178216A1 (ja) * | 2014-05-21 | 2015-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
| US20160156369A1 (en) | 2014-05-21 | 2016-06-02 | Sony Corporation | Data processing device and data processing method |
| WO2015178213A1 (ja) | 2014-05-21 | 2015-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
| US9780808B2 (en) * | 2014-05-21 | 2017-10-03 | Samsung Electronics Co., Ltd. | Transmitter apparatus and bit interleaving method thereof |
| MX2016000453A (es) | 2014-05-21 | 2016-08-12 | Sony Corp | Dispositivo de procesamiento de datos y metodos de procesamiento de datos. |
| MX387373B (es) | 2014-05-22 | 2025-03-18 | Panasonic Corp | Método de comunicación y dispositivo de comunicación. |
| US10361720B2 (en) * | 2014-05-22 | 2019-07-23 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same |
| KR102260775B1 (ko) * | 2014-05-22 | 2021-06-07 | 한국전자통신연구원 | 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
| EP2947836A1 (en) | 2014-05-22 | 2015-11-25 | Panasonic Corporation | Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 6/15, 7/15, and 8/15 |
| KR102260767B1 (ko) * | 2014-05-22 | 2021-06-07 | 한국전자통신연구원 | 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
| KR20220162814A (ko) * | 2014-09-29 | 2022-12-08 | 파나소닉 홀딩스 코퍼레이션 | 콘볼루션 인터리버와 콘볼루션 디인터리버 및 콘볼루션 인터리빙 방법과 콘볼루션 디인터리빙 방법 |
| EP3232672A4 (en) * | 2014-12-08 | 2018-08-01 | LG Electronics Inc. | Broadcast signal transmitting device, broadcast signal receiving device, broadcast signal transmitting method, and broadcast signal receiving method |
| CN111510247B (zh) | 2014-12-29 | 2023-06-23 | Lg 电子株式会社 | 接收广播信号的方法和装置及发送广播信号的方法和装置 |
| JP2016149738A (ja) * | 2015-02-10 | 2016-08-18 | 日本放送協会 | 送信装置、受信装置、及び半導体チップ |
| KR102426771B1 (ko) * | 2015-02-25 | 2022-07-29 | 삼성전자주식회사 | 송신 장치 및 그의 부가 패리티 생성 방법 |
| CN112217607B (zh) | 2015-03-02 | 2024-02-23 | 三星电子株式会社 | 发送方法和接收方法 |
| KR101800415B1 (ko) * | 2015-03-02 | 2017-11-23 | 삼성전자주식회사 | 송신 장치 및 그의 패리티 퍼뮤테이션 방법 |
| US10326474B2 (en) * | 2015-03-02 | 2019-06-18 | Samsung Electronics Co., Ltd. | Transmitter and parity permutation method thereof |
| KR102326036B1 (ko) | 2015-03-02 | 2021-11-12 | 삼성전자주식회사 | 송신 장치 및 그의 쇼트닝 방법 |
| US9667274B2 (en) * | 2015-03-19 | 2017-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of constructing a parity-check matrix for using message-passing algorithm to decode the repeat-accumulate type of modulation and coding schemes |
| US9762346B2 (en) * | 2015-05-19 | 2017-09-12 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
| US9692453B2 (en) * | 2015-05-19 | 2017-06-27 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US9634692B2 (en) | 2015-05-19 | 2017-04-25 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US9680505B2 (en) | 2015-05-19 | 2017-06-13 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US9595978B2 (en) | 2015-05-19 | 2017-03-14 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US9602232B2 (en) | 2015-05-19 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and mapping method thereof |
| US9748975B2 (en) * | 2015-05-19 | 2017-08-29 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
| US11296823B2 (en) | 2017-05-30 | 2022-04-05 | Qualcomm Incorporated | Priority based mapping of encoded bits to symbols |
| US10997060B2 (en) * | 2019-05-09 | 2021-05-04 | United States Of America As Represented By The Secretary Of The Navy | Device, system, and method for detecting a defect in a computer program by generating and testing semantically equivalent computer program variants |
| JP2020188357A (ja) * | 2019-05-14 | 2020-11-19 | 富士通株式会社 | 符号化回路、復号化回路、符号化方法、及び復号化方法 |
| US11032023B1 (en) | 2019-05-21 | 2021-06-08 | Tarana Wireless, Inc. | Methods for creating check codes, and systems for wireless communication using check codes |
| US11223372B2 (en) | 2019-11-27 | 2022-01-11 | Hughes Network Systems, Llc | Communication throughput despite periodic blockages |
| CN113055067B (zh) * | 2019-12-27 | 2024-04-26 | 中兴通讯股份有限公司 | 下行信号处理方法、装置及基站 |
| CN114268410B (zh) * | 2020-09-16 | 2023-10-31 | 中国科学院上海高等研究院 | 基于循环移位的交织方法、系统、设备及计算机存储介质 |
| US11838127B2 (en) | 2022-03-11 | 2023-12-05 | Hughes Network Systems, Llc | Adaptive satellite communications |
| US12021621B1 (en) * | 2023-01-17 | 2024-06-25 | Qualcomm Incorporated | Techniques for mapping coded bits to different channel reliability levels for low density parity check codes |
| CN120793666B (zh) * | 2025-09-09 | 2025-11-25 | 湖南电气职业技术学院 | 一种电梯故障诊断方法及系统 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2454193B (en) * | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
| US7978649B2 (en) * | 2004-07-15 | 2011-07-12 | Qualcomm, Incorporated | Unified MIMO transmission and reception |
| US7539463B2 (en) * | 2005-03-30 | 2009-05-26 | Intel Corporation | Techniques to enhance diversity for a wireless system |
| JP4065283B2 (ja) * | 2005-07-06 | 2008-03-19 | 松下電器産業株式会社 | 送信方法 |
| US20090138785A1 (en) * | 2006-03-17 | 2009-05-28 | Mitsubishi Electric Corporation | Communication device, decoding device, information transmission method, and decoding method |
| PL2056510T3 (pl) | 2007-10-30 | 2013-08-30 | Sony Corp | Urządzenie i sposób przetwarzania danych |
| JP4583431B2 (ja) | 2007-11-13 | 2010-11-17 | パナソニック株式会社 | 変調器及び変調方法 |
| CN101911505B (zh) | 2007-11-26 | 2015-05-06 | 索尼公司 | 用于在传输系统中使用的编码方法和编码设备 |
| TWI497920B (zh) | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
| TWI410055B (zh) | 2007-11-26 | 2013-09-21 | Sony Corp | Data processing device, data processing method and program product for performing data processing method on computer |
| TWI459724B (zh) | 2007-11-26 | 2014-11-01 | Sony Corp | Data processing device and data processing method |
| TWI390856B (zh) | 2007-11-26 | 2013-03-21 | Sony Corp | Data processing device and data processing method |
| TWI427937B (zh) | 2007-11-26 | 2014-02-21 | Sony Corp | Data processing device and data processing method |
| CN104135336B (zh) | 2008-03-03 | 2018-02-13 | Rai意大利无线电视股份有限公司 | 用于ldpc编码的调制和qam星座的位置换模式 |
| WO2009116204A1 (ja) * | 2008-03-18 | 2009-09-24 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
| JP4898858B2 (ja) * | 2009-03-02 | 2012-03-21 | パナソニック株式会社 | 符号化器、復号化器及び符号化方法 |
| EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
-
2011
- 2011-08-17 EP EP20110177841 patent/EP2560311A1/en not_active Withdrawn
- 2011-10-28 EP EP20110008671 patent/EP2560310A1/en not_active Withdrawn
-
2012
- 2012-08-09 ES ES12824056.1T patent/ES2562017T3/es active Active
- 2012-08-09 JP JP2013505236A patent/JP5873073B2/ja active Active
- 2012-08-09 EP EP15185803.2A patent/EP2996273B1/en active Active
- 2012-08-09 ES ES17156258T patent/ES2711928T3/es active Active
- 2012-08-09 EP EP17156258.0A patent/EP3200375B1/en active Active
- 2012-08-09 ES ES15185803.2T patent/ES2631814T3/es active Active
- 2012-08-09 WO PCT/JP2012/005085 patent/WO2013024584A1/ja not_active Ceased
- 2012-08-09 CN CN201280003370.XA patent/CN103181085B/zh active Active
- 2012-08-09 US US13/824,791 patent/US9130814B2/en active Active
- 2012-08-09 EP EP12824056.1A patent/EP2615738B1/en active Active
- 2012-08-15 TW TW101129514A patent/TWI606698B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| ES2711928T3 (es) | 2019-05-08 |
| WO2013024584A1 (ja) | 2013-02-21 |
| TWI606698B (zh) | 2017-11-21 |
| JP5873073B2 (ja) | 2016-03-01 |
| EP2560310A1 (en) | 2013-02-20 |
| ES2631814T3 (es) | 2017-09-05 |
| TW201320623A (zh) | 2013-05-16 |
| EP2615738B1 (en) | 2015-12-09 |
| CN103181085A (zh) | 2013-06-26 |
| EP2615738A4 (en) | 2014-04-09 |
| EP3200375A1 (en) | 2017-08-02 |
| US20130216001A1 (en) | 2013-08-22 |
| EP3200375B1 (en) | 2018-11-28 |
| EP2996273A1 (en) | 2016-03-16 |
| CN103181085B (zh) | 2017-05-31 |
| US9130814B2 (en) | 2015-09-08 |
| EP2560311A1 (en) | 2013-02-20 |
| EP2996273B1 (en) | 2017-04-05 |
| JPWO2013024584A1 (ja) | 2015-03-05 |
| EP2615738A1 (en) | 2013-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2562017T3 (es) | Método de intercalación y método de desintercalación | |
| JP6050458B2 (ja) | インターリービング方法、及びデインターリービング方法 | |
| US8837618B2 (en) | Transmission processing method, transmitter, reception processing method, and receiver | |
| US9882749B2 (en) | Transmission method, transmitter, reception method, and receiver | |
| US9100049B2 (en) | Parallel bit interleaver | |
| US11916665B2 (en) | Communication method and communication device | |
| CA2809522C (en) | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code |