ES2569852T3 - Tarjeta madre de un producto terminal - Google Patents
Tarjeta madre de un producto terminal Download PDFInfo
- Publication number
- ES2569852T3 ES2569852T3 ES11165890.2T ES11165890T ES2569852T3 ES 2569852 T3 ES2569852 T3 ES 2569852T3 ES 11165890 T ES11165890 T ES 11165890T ES 2569852 T3 ES2569852 T3 ES 2569852T3
- Authority
- ES
- Spain
- Prior art keywords
- layer
- card
- wiring
- impedance
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 abstract description 161
- 239000002344 surface layer Substances 0.000 abstract description 36
- 238000000034 method Methods 0.000 abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 28
- 229910052802 copper Inorganic materials 0.000 description 25
- 239000010949 copper Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 23
- 238000004364 calculation method Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000005236 sound signal Effects 0.000 description 9
- 230000006978 adaptation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Una tarjeta madre de un producto terminal, que comprende un circuito integrado de núcleo de un módulo de banda de base o módulo de radiofrecuencias, en donde: la tarjeta madre del producto terminal es una tarjeta de circuito impreso de cuatro capas, que comprende capas superficiales (10, 40) y dos capas interiores (20, 30) entre las capas superficiales; las capas superficiales (10, 40) comprenden una capa superior y una capa inferior que constituyen, respectivamente, una capa de masa de referencia primaria compuesta por una hoja de masa de cobre con un área importante y las hojas de masa de cobre, con un área importante, de la capa superior y de la capa inferior están interconectadas mediante vías pasantes y las capas interiores (20, 30) son capas de cableado primarias, en donde las áreas de cableado están divididas por funciones; caracterizada por que: una distancia entre las capas interiores (20, 30) es al menos el doble de la distancia entre cada una de las capas superficiales (10, 40) y las capas interiores (20, 30) adyacentes a la capa superficial y el área de cableado, al nivel de cada una de las capas interiores (20, 30), corresponde al área de las hojas de masa de cobre de una superficie importante al nivel de una capa adyacente a la capa interior (20, 30) o a líneas de propagación verticalmente dispuestas en la capa adyacente a la capa interior (20, 30); en donde la hoja de cobre de masa con un área importante es un área en una capa de referencia, que es un área saliente en la capa de referencia de una capa de cableado en una capa relacionada, y es una región con una hoja de cobre de masa completa.
Description
5
15
25
35
45
55
65
En el método de diseño, un principio general de una disposición de capas de señales es de divisiones de áreas estrictas por funciones, que dan lugar a un área de señal de radiofrecuencia y un área de señal digital, estando ambas dispuestas, respectivamente, con una caja/cavidad de blindaje exterior. En la disposición general, los dispositivos están dispuestos en una dirección de propagación de una señal de circuito como pudiera ser posible en el interior de los respectivos módulos funcionales dentro de las áreas, con el fin de interconectar cableados a través de líneas cortas en una capa superficial lo más próxima posible. Aún cuando los cableados han de interconectarse a través de líneas en una capa interior, las líneas cortas deben considerarse y no deben dar lugar a un cruce como podría ser posible. Las divisiones del módulo por función serán claras y razonables, mientras se considera la apariencia ordenada y limpia de los dispositivos dispuestos en el formato de su disposición general.
Un principio general del cableado de la capa de señal es que dos capas interiores sean capas de cableado primarias y dos capas superficiales exteriores estén dispuestas sin ningún cableado si fuere posible. Durante el cableado en las dos capas interiores, un principio de cableado en cada capa es que, si fuere posible, un área de una capa adyacente correspondiente al cableado deberá estar dispuesta con una hoja de cobre de masa que presente un área importante o con unos pocos cableados dispuestos en sentido vertical. Si la capa superficial exterior es la capa superficial inferior, las líneas de las capas superficiales deben encaminarse como líneas cortas y las líneas de las capas superficiales deberán quedar dentro de la cavidad/caja de blindaje, si fuere posible, para reducir la interferencia por radiación en una máquina completa.
Los diseños de cableados para las líneas de señales respectivas se describirán con detalle a continuación.
2.1 Procesamiento en las líneas de señales RF de radiofrecuencia.
Las líneas de señales de RF están dispuestas en capas interiores, para las que las dos capas adyacentes son masas completas con un área importante. Las líneas de señales de RF pueden estar dispuestas en la capa interior adyacente al lado de adaptación del teclado y también se pueden disponer en la capa interior adyacente al lado de adaptación del dispositivo. Las líneas de señales de RF pueden estar también dispuestas en una capa superficial, para la que la capa adyacente es una masa completa de un área importante.
2.2 Procesamiento en líneas de alimentación
1) Las líneas de alimentación principales están dispuestas a lo largo de un borde de tarjeta en una capa interior, preferentemente en la capa interior adyacente al lado de adaptación del teclado. Por ejemplo, las líneas de alimentación principal pueden estar dispuestas en un borde de tarjeta de la capa interior adyacente al lado de adaptación del teclado, estando dos capas adyacentes dispuestas con hojas de cobre de masa con un área importante y las hojas de cobre de masa, en capas diferentes, están en una buena conectividad entre sí. Las líneas de alimentación principal y el borde de la tarjeta están aislados por una línea de masa amplia o una hoja de cobre o se pueden añadir vías de masa a un intervalo de distancia en la masa de aislamiento en una dirección longitudinal de la masa de aislamiento, para proporcionar una buena conectividad de la masa de aislamiento con respecto a la masa en otra capa.
2) Otras líneas de alimentación están dispuestas en una capa interior, preferentemente, en la capa interior adyacente al lado de disposición del teclado. Si fuere posible, los cableados deberán evitar el solapamiento en sentido vertical con el soporte del teclado, PAD, del teclado y deberán cruzar los cableados en otra capa interior lo más infrecuentemente posible pero cruzarlos, si están presentes, lo más verticalmente posible.
2.3 Procesamiento en líneas de señales de audio importantes
Las líneas de señales de audio importantes están cableadas preferentemente en la capa interior adyacente al lado de adaptación del teclado. Las líneas de señales de audio cableadas corresponden a una parte en el lado de adaptación del teclado, que está dispuesto con una hoja de cobre de masa con un área importante y se mantienen separadas de los soportes de conexión del teclado (PADs del teclado) y una parte de la otra capa interior adyacente a las líneas de señales de audio es una hoja de cobre de masa completa si fuere posible. Si los cableados han de disponerse en esta parte, entonces los cableados deberán ser los menos posibles y estar dispuestos en sentido vertical, pero no serán líneas de señales de reloj como podría ser posible. Si las líneas de señales de audio están dispuestas en la capa interior adyacente al lado de adaptación del dispositivo primario, entonces dos capas adyacentes a esta capa interior se requieren para ser hojas de cobre de masa completa si fuera posible y en particular, los soportes PADs de terminales del dispositivo para señales de alta velocidad y señales de alimentación en el lado de adaptación del dispositivo primario deben evitarse en esta disposición funcional. Las líneas de señales de audio están aisladas con respecto a las líneas de señales próximas, en la misma capa, mediante una línea de masa que está interconectada con una masa que presenta un área importante en otra capa o la misma capa.
En una forma de realización típica, las líneas de señales de audio no están dispuestas en una capa superficial a no ser que las líneas de señales se extiendan en distancias muy cortas o presenten una longitud limitada dentro de una cavidad
o de una caja de blindaje. Una capa adyacente por debajo de los soportes de conexión PADs de terminales para las líneas de señales de audio y las líneas de señales de audio en una capa superficial serán hojas de cobre de masa completas, de modo que se pueda garantizar la calidad de una señal de audio.
5
15
25
35
45
55
65
dispositivos. La malla de masa está más próxima a los dispositivos que cualquier capa de plano de masa de una tarjeta digital de alta velocidad convencional y por lo tanto, presenta el mejor efecto de plano de masa. Como resultado, los ruidos de interferencia electromagnética, EMI, radiados desde los cuerpos de los dispositivos, se pueden reducir en gran medida.
3) Si una superficie ha de disponerse con cableados, entonces los cableados deben ser lo más cortos posible con el fin de no deteriorar la interconectividad de la hoja de cobre de masa de área importante en la capa superficial.
4) La capa de cableado primaria es una capa sub-superficial (esto es, una capa interior adyacente a la capa superficial). Análogamente, una hoja de cobre de malla de masa, de área importante, en la capa superficial, proporciona una masa de corriente de retorno de referencia primaria para numerosos cableados en la capa sub-superficial. Debido a la estructura de la tarjeta HDI, la distancia entre la capa superficial y la capa sub-superficial es más corta que la distancia entre cualesquiera capas convencionales; por lo tanto, varias señales están más próximas a su masa de corriente de retorno en este caso, por lo que mayor cantidad de energía de las señales se puede acoplar entre las señales y la masa de corriente de retorno de las señales, lo que da lugar a reducir, en gran medida, la radiación hacia fuera.
5) La distancia de las líneas de señales dispuestas en la capa sub-superficial con respecto a un plano de referencia de señal (la capa superficial adyacente) de las líneas de señal suele ser mucho más corta que la distancia más corta entre señales en la misma capa y suele ser inferior a 2,8:4. Por lo tanto, la diafonía entre señales es bastante más baja que una parte acoplada entre las señales y sus señales de corriente de retorno y se puede suprimir efectivamente la diafonía entre las señales.
6) La hoja de cobre de malla de masa, en la capa superficial, no es completamente continua debido a la presencia de soportes de instalación de dispositivos en la capa superficial. Un área discontinua primaria se refiere como un área de dispositivos de BGA. Un diámetro de un soporte de dispositivo de BGA suele ser de 10, 12, 14, 16, etc., milésimas de pulgada, pero si se observa la regla 1), entonces los soportes de instalación de BGA actuales de PASO>= 0,5 mm pueden todavía interconectarse a través de la hoja de cobre bajo la condición de las capacidades del proceso de fabricación de tarjetas PCB existentes.
7) Las reglas de diseño para el conjunto de reglas de espaciamiento en una herramienta de diseño de tarjeta PCB incluyen las reglas siguientes:
P=2S+W P>= 0,5 mm W>= 3 mm
P: una distancia entre centros de terminales de soporte de BGA,
S: una distancia entre la hoja de cobre o el cableado y soporte de instalación,
W: la anchura más estrecha de la hoja de cobre o del cableado.
Las descripciones anteriores del cableado, en la capa de señal, se resumen como sigue.
El cableado en una tarjeta de seis capas existente puede ser más fácil debido a la presencia de cuatro capas interiores. El mismo número de líneas se dispondrá ahora en una tarjeta de cuatro capas y se considerará la posibilidad de producirse una diafonía de señal. En una forma de realización preferida, dos capas interiores funcionan como capas de cableado primario en la tarjeta de cuatro capas. Debido a la estructura laminada especial de la tarjeta de cuatro capas, cada una de las dos capas de cableado primarias es adyacente a una capa superficial exterior con una distancia intercapa corta. Las capas superficiales exteriores están dispuestas con poco cableado y por ello, se pueden interconectar adecuadamente a través de las vías pasantes para proporcionar una buena masa de corriente de retorno para las capas interiores adyacentes. Además, la distancia intercapa, entre las dos capas interiores, es bastante superior (>= 2 veces, preferentemente, >= 3 veces) la distancia desde las dos capas interiores a las respectivas capas superficiales exteriores más próximas, como resultado, en función de la deducción de la teoría en la distribución espacial del campo electromagnético, la diafonía entre cableados en las dos capas interiores dispuestas con dicha distancia puede ser bastante inferior a la diafonía entre los cableados en las capas interiores y las de la capa superficial más próxima respectiva, que es aproximadamente un 10% de esta última. Por lo tanto, la diafonía entre señales de la tarjeta completa se puede controlar efectivamente basándose en las reglas anteriores de cableado en la capa de señal. Si la diafonía máxima se define como la diafonía en el caso de que los cableados en una capa superficial y los existentes en la capa adyacente respectiva se solapan completamente entre sí, en tal caso, la diafonía entre señales en las tarjetas HDI de cuatro capas, con cableados basados en las reglas anteriores de cableado en la capa de señal, pueden ser sólo de aproximadamente un 10% de la diafonía máxima, sin consideración de un efecto acumulativo.
3. Diseño de control de la impedancia
Durante la fabricación de tarjetas PCB actual, se ofrece generalmente un valor objetivo de control de la impedancia resultante en una fase de diseño y posteriormente se consigue por los fabricantes mediante un ajuste que depende de sus respectivos niveles de fabricación. Sin embargo, los cableados son cortos en una tarjeta a modo de terminal, tal
5
15
25
35
45
55
como una tarjeta de teléfono móvil y la consistencia (o referida como continuidad) del control de la impedancia en cableados para líneas de señales de radiofrecuencia será preferente sobre el valor objetivo de control de la impedancia resultante. En cumplimiento de este principio, la consistencia de un ancho de línea/altura de capa/valor DK de dieléctrico/un espesor del cobre se controla con el fin de regular indirectamente el valor objetivo de control de la impedancia en el método de diseño. El valor objetivo de control de la impedancia resultante puede garantizarse si el ancho de línea/la altura de capa/el valor DK de dieléctrico/el espesor del cobre alcanza el parámetro de diseño. Este método puede garantizar la consistencia de los rendimientos eléctricos de la tarjeta completa para las tarjetas fabricadas por distintos fabricantes de PCB, mientras se garantiza el control de la impedancia. Esto será conveniente para ajustar los parámetros de circuitos, facilitando la garantía de márgenes de varios índices eléctricos y permitir que la tarjeta funcione de modo más estable y fiable.
Debido al diseño uniforme de control de la impedancia en la tarjeta de cuatro capas, se puede permitir un control de la impedancia más directo regulando el ancho de línea/la altura de capa. Esto puede reducir, además, una carga de trabajo de los fabricantes para una prueba de la impedancia y de este modo, reducir el coste de fabricación. Un patrón de control de la impedancia se puede fabricar en un borde auxiliar para el segmentamiento de tarjetas unitarias para actuar como un patrón de prueba de reserva durante la depuración operativa.
3.1 Análisis de la tolerancia del control de la impedancia
En el método de diseño, una tolerancia del ancho de línea típica se define como + 20% y los márgenes de la tolerancia del espesor del material de la tarjeta típica se ilustran en la tabla 2 siguiente.
- Espesor H (en milésimas de pulgada)
- H <= 4 milésimas de pulgada 4 milésimas de pulgada <H < = 8 milésimas de pulgada 8 milésimas de pulgada < H
- Tolerancia D (µm)
- + 15 + 25 + 50
Tabla 2
Los factores primarios importantes para el control de la impedancia son el ancho de línea/altura de capa/constante dieléctrica/espesor del cobre. Una variación del valor de DK dieléctrico/el espesor del cobre tiene poca influencia sobre el valor de la impedancia, dando lugar a una variación de aproximadamente 1 ohmio y por lo tanto, la influencia de los dos factores puede ser despreciable. Considerando las características del proceso de fabricación, la altura de la capa es sustancialmente reducida porque los materiales básicos han de desplazarse para rellenar las vías y para rellenar las áreas libres de cobre en la laminación de la tarjeta PCB. Si el espesor del material de la tarjeta supera el espesor de diseño, el espesor excesivo estará dentro del margen de tolerancia de diseño. Después del relleno de las vías y del área libre de cobre mediante laminación, se puede reducir el espesor del material de la tarjeta excesivamente grueso. En conjunto, el espesor del material de la tarjeta no alcanzará la tolerancia positiva y es posible considerar solamente el margen de tolerancia negativo. Además, un ancho de línea resultante es siempre inferior al ancho de línea de diseño debido al rebaje y por lo tanto, es posible considerar solamente una influencia del ancho de línea que tiene la tolerancia negativa respecto al valor de la impedancia objetivo.
En términos generales, el ancho de línea y la altura de la capa tienden a disminuir. Cuanto más pequeño es el ancho de línea, tanta más alta será la impedancia y cuanto más pequeño es el espesor de la capa, tanto menor será la impedancia. Por lo tanto, si el ancho de línea y el espesor de la capa disminuyen, la influencia del error del ancho de línea sobre la impedancia complementa el error de espesor de capa sobre la impedancia. De este modo, el margen de tolerancia máximo de un factor único dará lugar a una influencia máxima sobre la impedancia.
Varias estructuras de líneas y cálculos de la impedancia se describirán en detalle a continuación.
3.2 Estructura de microbanda y condiciones de cálculo de la impedancia
Haciendo referencia a la Figura 2, que ilustra un diagrama esquemático de una primera microbanda, W1 indica un ancho de línea, W indica un ancho de línea después del rebaje, T indica un espesor del cobre y H indica una altura de la capa de material prepreg.
Los valores de diseño y los valores de control de la impedancia de una microbanda de 50 ohmios se ilustran en la tabla 3 siguiente para referencia y la herramienta de cálculo es CITS25 Versión 2004.
- Valor de diseño
- Valor de control
- Altura de capa H (en milésimas de pulgada)
- 2,8 2,8
- Ancho de línea W1 (en milésimas de pulgada)
- 5 5
- Tolerancia del ancho de línea
- + 20% + 20/-15%
- Tolerancia de la altura de capa (µm)
- + 15 + 10
Tabla 3
3.3 Estructura de microbanda con capa sub-superficial cavernosa y condiciones de cálculo de la impedancia
5 Haciendo referencia a la Figura 3 que ilustra un diagrama esquemático de una segunda microbanda, W1 indica el ancho de línea, W indica un ancho de línea después del rebaje, T indica un espesor del cobre, H indica una altura de la capa del material prepreg y del laminado y H1 indica una altura de la capa del laminado.
10 Los valores de diseño de la impedancia de la microbanda de 50 ohmios, con una capa sub-superficial cavernosa, se ilustran en la tabla 4 siguiente para referencia y la herramienta de cálculo es CITS25 Versión 2004.
- Altura de capa H (en milésimas de pulgada)
- 2,8 + Laminado
- Laminado H1 (mm)
- 0,2 + D1
- Ancho de línea W1 (milésimas de pulgada)
- 23 + D2
- Tolerancia de ancho de línea
- + 20%
- Tolerancia de altura de capa H + laminado (µm)
- + 50
- Impedancia objetivo y tolerancia (ohmios)
- 50 + 5
Tabla 4
15 En la tabla 4, un valor adecuado, que depende de los espesores de laminado, se puede asignar al valor incremental de D2 para alcanzar la impedancia objetivo de cálculo de 50 ohmios. El espesor del laminado es igual a 0,2 mm o mayor y el valor incremental D1 puede ser un múltiplo de 0,05 mm.
20 3.4 Estructura de banda enterrada y condición de cálculo de la impedancia
Debido a la estructura especial (1+2+1) de la tarjeta de cuatro capas, la banda presenta la más alta impedancia de aproximadamente 36 ohmios solamente, aun cuando se fabrique para tener el ancho de línea mínimo de 4 milésimas de pulgada y la impedancia de 50 ohmios se puede conseguir solamente si la capa superficial es cavernosa para formar
25 una estructura de banda enterrada.
Con referencia a la Figura 4, que ilustra un diagrama esquemático de una tercera microbanda, W1 indica un ancho de línea, W indica un ancho de línea después del rebaje, T indica un espesor del cobre, H indica una altura de la capa del material prepreg y del laminado y H1 indica una altura de la capa del laminado.
30 Los valores de diseño de la impedancia de la microbanda enterrada de 50 ohmios, se ilustran en la tabla 5 siguiente para referencia y la herramienta de cálculo es CITS25 Versión 2004.
- Altura de capa H (en milésimas de pulgada)
- 2,8 + Laminado
- Laminado H1 (mm)
- 0,2 + D1
- Ancho de línea W1 (milésimas de pulgada)
- 12,5 + D2
- Tolerancia de ancho de línea
- + 20%
- Tolerancia de altura de capa H (µm)
- + 50
- Impedancia objetivo y tolerancia (ohmios)
- 50 + 5
35 Tabla 5
En la tabla 5, un valor adecuado, dependiente de los espesores del laminado, se puede asignar al valor incremental de D2 para alcanzar la impedancia objetivo de cálculo de 50 ohmios. El espesor del laminado es igual a 0,2 mm o mayor y el valor incremental D1 puede ser un múltiplo de 0,05 mm.
40 Lo siguiente habrá de considerarse en el diseño de control de la impedancia.
1) En el caso de un ancho de línea de 4 milésimas de pulgada, el ancho de línea normal alcanza el más bajo límite y el valor de la impedancia se reducirá en gran medida. Con el fin de evitar una relación cuantificada del producto reducida,
45 causada por la varianza del valor de la impedancia, el ancho de línea mínimo de la banda, para control de la impedancia, se controlará para ser superior o igual a 5 milésimas de pulgada.
5
10
15
20
25
30
35
40
45
50
En la tabla 6 siguiente se ilustran parámetros específicos para un diseño de capas laminadas de la tarjeta HDI de cuatro capas con vías ciegas mecánicas.
- Espesor de la tarjeta: variable tolerancia: + 0,1 mm
- Estructura laminada de referencia:
- Material
- Nombre de la capa Espesor resultante
- Cobre
- Capa de cableado superior (capa 1) 25 µm
- Laminado de tarjeta de doble cara
- Capa de laminado >= 0,1 mm
- Cobre
- La segunda capa de cableado (capa 2) 25 µm
- Material prepreg (FR4)
- Material prepreg Variable
- Cobre
- La tercera capa de cableado (capa 3) 25 µm
- Laminado de tarjeta de doble cara
- Capa de laminado >= 0,1 mm
- Cobre
- Capa de cableado inferior (capa 4) 25 µm
Tabla 6
En función del requisito de la DFM para una producción masiva y la recomendación basada en las capacidades tecnológicas actuales de los fabricantes, el laminado presenta un espesor superior o igual a 4 milésimas de pulgada, que puede tomar una serie de valores incluyendo 0,1 mm/0,2 mm/0,3 mm/….
Considerando las capacidades tecnológicas actuales de los fabricantes, el espesor mínimo de la tarjeta es de 0,7 mm en teoría y en este caso, el espesor del laminado es de 8 milésimas de pulgada. El material prepreg en la parte media es opcionalmente 1080/2116/3313/7628. Un material prepreg, relativamente grueso, se utiliza preferentemente. El espesor de la tarjeta aumentará secuencialmente a medida que aumente el espesor del laminado. El espesor de la tarjeta puede aumentarse para la optimización. Sin embargo, el espesor de la tarjeta se puede reducir también debido a un progreso del nivel tecnológico con el fin de cumplir un requisito de un diseño superdelgado. No se excluirá un uso de otros materiales dieléctricos de bajo coste similares.
- 3.
- Principio de control de la diafonía
En una forma de realización preferida, las dos capas interiores funcionan como capas de cableado primarias en la tarjeta de cuatro capas con vías mecánicas. Debido a la estructura laminada especial de la tarjeta de cuatro capas con vías mecánicas, las dos capas de cableado primario posiblemente tengan una distancia corta entre sí y una distancia larga, respectivamente, con respecto a dos capas superficiales. Con el fin de controlar efectivamente la diafonía entre cableados en las dos capas interiores, el espesor de los dos laminados deberá reducirse, si fuera posible, mientras se aumenta el espesor del material prepreg entre los dos laminados. Los cableados, en las dos capas interiores, deberán mantenerse separados entre sí si fuera posible y deberán ser perpendiculares entre sí si se cruzan. Una línea de señal importante puede cruzar otra línea en una capa adyacente durante tiempos estrictamente limitados.
- 4.
- Principio de control de la impedancia
Los cableados son cortos en una tarjeta de teléfono móvil y la consistencia o continuidad del control de la impedancia, en cableados de radiofrecuencia, serán preferentes con respecto al valor objetivo de control de la impedancia resultante. En cumplimiento de este principio, la consistencia de un ancho de línea/una distancia intercapa/un valor DK dieléctrico/un espesor de cobre se pueden regular con el fin de controlar indirectamente la continuidad de la impedancia. Este método puede garantizar la consistencia de los rendimientos eléctricos de la tarjeta completa de las tarjetas fabricadas por diferentes fabricantes de tarjetas PCB, al mismo tiempo que se garantiza un control de la impedancia. Esto será ventajoso para ajustar los parámetros del circuito, facilitando la garantía de los márgenes de varios índices eléctricos y permitirá a la tarjeta funcionar de forma más estable y fiable.
Solamente un método de control de la impedancia, para una tarjeta de cuatro capas con vías ciegas mecánicas, se describirá en la presente. El control de la impedancia en una tarjeta de cuatro capas, de vías pasantes, sin vías ciegas mecánicas, es una tecnología ya conocida y no se proporcionará a continuación descripciones detalladas al respecto.
Los diseños para capas laminadas de una tarjeta de cuatro capas, con vías ciegas mecánicas, son según se ilustran en las Figuras 12 a 15. En particular, dos tarjetas de doble cara, fabricadas por separado, se apilan para ser laminadas, perforadas y chapadas.
Debido al diseño uniforme del control de la impedancia en la tarjeta de cuatro capas con vías ciegas mecánicas, se puede permitir un control de la impedancia más directo controlando el ancho de línea/la distancia intercapa. Esto puede reducir, además, una carga de trabajo de los fabricantes para una prueba de impedancia y de este modo, disminuir el coste de fabricación. Este método recomienda que un patrón de control de la impedancia se puede fabricar en un borde
auxiliar para el troceado de tarjetas de unidades para actuar como un patrón de prueba de reserva durante la depuración operativa.
4.1 Análisis sobre la tolerancia de control de la impedancia
5 Una tolerancia del ancho de línea típica es de + 20%.
Los márgenes de tolerancia del espesor del material de la tarjeta típica, para la tarjeta HDI de cuatro capas, con vías mecánicas, se ilustra en la tabla 7 siguiente. 10
- Espesor H (en milésimas de pulgada)
- H < = 4 milésimas de pulgada 4 milésimas de pulgada < H <= 8 milésimas de pulgada 8 milésimas de pulgada < H
- Tolerancia D (µm)
- + 15 + 25 + 50
Tabla 7
1) Factores primarios de importancia para el control de la impedancia son el ancho de línea/la altura de línea/la constante
15 dieléctrica/el espesor del cobre. Una variación del valor DK del dieléctrico/espesor del cobre tiene poca influencia sobre el valor de la impedancia, dando lugar a una variación de aproximadamente 1 ohmio y por lo tanto, la influencia de los dos factores puede ser despreciable.
2) Considerando las características del proceso de fabricación, la altura de la capa es sustancialmente reducida debido a
20 que los materiales básicos han de desplazarse para rellenar vías y para rellenar áreas libres de cobre en la laminación. Si el espesor de material de la tarjeta supera el espesor de diseño, el espesor excesivo quedará dentro del margen de tolerancia de diseño. Después del relleno de vías y del área libre de cobre mediante laminación, se puede reducir el espesor del material de tarjeta excesivamente grueso. Como un conjunto, el espesor del material de la tarjeta no alcanzará la tolerancia positiva y es posible considerar solamente el margen de tolerancia negativo.
25 3) Considerando el proceso de fabricación, un ancho de línea resultante es siempre inferior al ancho de línea de diseño debido al rebaje y por lo tanto, es posible considerar solamente una influencia del ancho de línea tomando la tolerancia negativa con respecto al valor de impedancia objetivo.
30 4) Normalmente, se puede deducir del análisis anterior que el ancho de línea se hace más pequeño y la altura de la capa se hace también más pequeña. Cuanto más pequeño sea el ancho de línea, tanto mayor será la impedancia y cuanto más pequeño sea el espesor de la capa, tanta más baja será la impedancia. Por lo tanto, los errores en dos direcciones tendrán influencia complementaria sobre la impedancia. De este modo, el margen de tolerancia máximo de un factor único dará lugar a una influencia máxima sobre la impedancia.
35
4.2 Estructura de microbanda y condiciones de cálculo de la impedancia
Con referencia a la Figura 16 que ilustra un diagrama esquemático de una estructura de microbanda de la tarjeta HDI de cuatro capas con vías mecánicas. La herramienta de cálculo es CITS25 Versión 2004.
40 Los valores de diseño y los valores de control de la impedancia de una microbanda de 50 ohmios, para la tarjeta HDI de cuatro capas, con vías mecánicas, se ilustra en la tabla 8 siguiente para fines de referencia.
- Altura del laminado H (milésimas de pulgada)
- 8 8 12 12
- Ancho de línea W1 (milésimas de pulgada)
- 15,5 15,5 23,5 23,5
- Tolerancia del ancho de línea
- + 20% + 20/-15% + 20% + 20/-15%
- Tolerancia de la altura de la capa (µm)
- + 25 + 25 + 25 + 25
- Impedancia objetivo y tolerancia (ohmios)
- 50 + 7 50 + 5 50 + 7 50 + 5
45 Tabla 8 En donde H indica la altura intercapa entre la microbanda y una capa de referencia; W indica una anchura de la parte superior de la microbanda;
50
W1 indica una anchura de la parte inferior de la microbanda; T indica un espesor de la microbanda.
55 4.3 Estructura de la banda y condición de cálculo de la impedancia
Con referencia a la Figura 17 que ilustra un diagrama esquemático de una estructura de banda de la tarjeta HDI de cuatro capas con vías mecánicas, la herramienta de cálculo es CITS25 Versión 2004.
Los valores de diseño y los valores de control para la impedancia de una capa de 50 ohmios se ilustran en la tabla 9 siguiente para referencia.
- Altura de capa H (milésimas de pulgada)
- 17,2 15,5
- Altura de capa de laminado (milésimas de pulgada)
- 8 8
- Espesor de material prepreg H1 (milésimas de pulgada)
- 8 6,3
- Ancho de línea W1 (milésimas de pulgada)
- 7 5
- Tolerancia del ancho de línea
- + 20% + 20%
- Tolerancia H de altura de la capa (µm)
- + 50 + 50
- Impedancia objetivo y tolerancia (ohmios)
- 50 + 5 50 + 5
Tabla 9
10 En donde: H indica la altura intercapa entre capas de referencia;
H1 indica una altura intercapa entre la banda y una capa de referencia inferior;
W indica la anchura de la parte superior de la banda;
15 W1 indica una anchura de la parte inferior de la banda y
T indica un espesor de la banda.
20 5. Análisis de fiabilidad y validación
Dos laminados se utilizan para la tarjeta de cuatro capas con vías ciegas mecánicas. Debido a la hoja de cobre laminada sobre ambas superficies de los laminados, la planeidad de los laminados es bastante superior a la del material prepreg en el caso de alta temperatura y alta presión. Un laminado grueso presenta mejor resistencia de anti-alta temperatura y
25 anti-alta presión que un laminado delgado. Por lo tanto, la planeidad de la tarjeta de cuatro capas, con vías ciegas mecánicas, es superior a la de una estructura de HDI convencional (v.g., una tarjeta de seis capas de estructura 1+4+1 o 1+1+2+1+1 con vías practicadas por láser, que suele incluir una sola capa de laminado) y presenta también un mejor rendimiento de anti-alta temperatura.
30 Las descripciones anteriores son meramente ilustrativas del método de diseño de tarjetas de circuito impreso y en correspondencia, se proporcionan dos estructuras de tarjetas de circuito impreso según las formas de realización de la invención.
1. Tarjeta HDI de cuatro capas con vías ciegas practicadas con láser
35 Haciendo referencia a la Figura 5, se muestra un diagrama esquemático de una tarjeta de circuito impreso HDI de cuatro capas con vías ciegas practicadas por láser, según una forma de realización de la invención.
La tarjeta de circuito impreso, según la forma de realización de la invención, incluye cuatro capas, que comprenden dos
40 capas superficiales exteriores, esto es, la primera capa (capa 1) 10 y la cuarta capa (capa 4) 40 y dos capas interiores, esto es, la segunda capa (capa 2) 20 y la tercera capa (capa 3) 30 y un material dieléctrico se lámina entre cada una de las cuatro capas y su capa adyacente. La tarjeta de circuito impreso comprende, además, una vía ciega 50, una vía enterrada 60 y una vía pasante 70. Conviene señalar que una de las formas estructurales de la tarjeta de circuito impreso HDI de cuatro capas, con vías ciegas practicadas por láser, se ilustra aquí solamente a modo de ejemplo, pero
45 la invención no estará limitada a este respecto. La primera capa (capa 1) 10 puede referirse también como la capa superior y la cuarta capa (capa 4) 40 se puede referir también como la capa inferior. El material dieléctrico incluye el material prepreg, el laminado, etc., y el material prepreg suele ser FR4.
2. Tarjeta HDI de cuatro capas con vías mecánicas
50 Haciendo referencia a la Figura 12, se muestra un diagrama esquemático de una tarjeta de circuito impreso HDI de cuatro capas con vías ciegas mecánicas, según una forma de realización de la invención.
La tarjeta de circuito impreso, según la forma de realización de la invención, comprende cuatro capas que incluye dos
55 capas superficiales exteriores, esto es, la primera capa (capa 1) 10 y la cuarta capa (capa 4) 40 y dos capas interiores, esto es, la segunda capa (capa 2) 20 y la tercera capa (capa 3) 30 y un material dieléctrico es laminado entre cada una de las cuatro capas y su capa adyacente. La tarjeta de circuito impreso comprende, además, vías ciegas mecánicas 50 y
Claims (1)
-
imagen1 imagen2
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710090909 | 2007-03-23 | ||
| CNA2007100909090A CN101031182A (zh) | 2007-03-23 | 2007-03-23 | 印制线路板及其设计方法 |
| CN200710127769 | 2007-06-28 | ||
| CN200710127769XA CN101365291B (zh) | 2007-03-23 | 2007-06-28 | 印制线路板及其设计方法以及一种终端产品主板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2569852T3 true ES2569852T3 (es) | 2016-05-12 |
Family
ID=38716171
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES11165890.2T Active ES2569852T3 (es) | 2007-03-23 | 2008-03-25 | Tarjeta madre de un producto terminal |
| ES08153217T Active ES2374325T3 (es) | 2007-03-23 | 2008-03-25 | Tarjeta de circuito impreso, su método de fabricación y la tarjeta madre de producto terminal. |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES08153217T Active ES2374325T3 (es) | 2007-03-23 | 2008-03-25 | Tarjeta de circuito impreso, su método de fabricación y la tarjeta madre de producto terminal. |
Country Status (7)
| Country | Link |
|---|---|
| EP (2) | EP2360998B1 (es) |
| JP (1) | JP5945243B2 (es) |
| CN (3) | CN101031182A (es) |
| AT (1) | ATE532394T1 (es) |
| DE (1) | DE202008017736U1 (es) |
| ES (2) | ES2569852T3 (es) |
| PT (1) | PT1981314E (es) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102111967B (zh) * | 2009-12-28 | 2012-10-03 | 北大方正集团有限公司 | 一种电路板绝缘层厚度的控制方法及系统 |
| CN102340559A (zh) * | 2010-07-20 | 2012-02-01 | 上海闻泰电子科技有限公司 | 一种移动终端组合式电路板及其组装方法 |
| CN102159039B (zh) * | 2011-01-14 | 2014-06-25 | 深圳创维数字技术股份有限公司 | 一种印制电路板敷铜方法及敷铜印制电路板 |
| CN102170759B (zh) * | 2011-04-22 | 2012-10-10 | 博敏电子股份有限公司 | 一种在多层电路板上加工盲埋孔的方法 |
| CN102427685A (zh) * | 2011-11-22 | 2012-04-25 | 深圳崇达多层线路板有限公司 | 一种hdi板的制作流程 |
| CN102595773B (zh) * | 2012-02-21 | 2014-06-04 | 华为终端有限公司 | 一种检测印刷电路板设计的方法和装置及印刷电路板 |
| WO2014105887A1 (en) * | 2012-12-31 | 2014-07-03 | Efficient Power Conversion Corporation | Parasitic inductance reduction circuit board layout designs for multilayered semiconductor devices |
| CN104113984B (zh) * | 2013-04-18 | 2017-04-19 | 上海斐讯数据通信技术有限公司 | 1阶线路板设计方法及其线路板 |
| CN103260359B (zh) * | 2013-04-26 | 2016-03-23 | 淳华科技(昆山)有限公司 | 柔性线路板中的正背面相对盲孔的制作方法 |
| JP5559925B1 (ja) * | 2013-09-05 | 2014-07-23 | 株式会社フジクラ | プリント配線板及び該配線板を接続するコネクタ |
| US9831482B2 (en) | 2013-09-06 | 2017-11-28 | Johnson Controls Technology Company | Battery module lid system and method |
| CN103533746A (zh) * | 2013-10-08 | 2014-01-22 | 上海斐讯数据通信技术有限公司 | 改进叠层结构的高密度互连集成印制电路板及其制作方法 |
| CN105101608B (zh) * | 2014-05-04 | 2018-05-18 | 群联电子股份有限公司 | 多层印刷电路板结构、连接器模块及存储器存储装置 |
| CN103995183B (zh) * | 2014-06-06 | 2017-06-30 | 浪潮电子信息产业股份有限公司 | 一种基于快速脉冲响应的pcb布线阻抗连续性检测方法 |
| TWI576023B (zh) * | 2014-10-23 | 2017-03-21 | Elite Material Co Ltd | Suitable for multi-layer printed circuit board design |
| CN105388411A (zh) * | 2015-10-13 | 2016-03-09 | 浪潮电子信息产业股份有限公司 | 一种电路板载流能力测试方法 |
| CN106934083B (zh) * | 2015-12-30 | 2020-07-21 | 小米科技有限责任公司 | 电路设计方法和装置 |
| CN106546777A (zh) * | 2016-11-04 | 2017-03-29 | 郑州云海信息技术有限公司 | 一种基于rj45接口的10g以太网信号测试治具 |
| CN106507581A (zh) * | 2016-12-30 | 2017-03-15 | 深圳天珑无线科技有限公司 | 电路板及其加工工艺 |
| CN107396541B (zh) * | 2017-08-30 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种优化视频信号线阻抗匹配的方法 |
| CN107995774A (zh) * | 2017-11-28 | 2018-05-04 | 无锡市同步电子科技有限公司 | 一种表贴射频头的走线优化方法 |
| CN108112162A (zh) * | 2017-12-26 | 2018-06-01 | 威创集团股份有限公司 | 信号传输线及其设计方法、柔性印刷电路板 |
| CN110798963B (zh) * | 2019-09-24 | 2022-11-15 | 惠州市金百泽电路科技有限公司 | 5g天线pcb幅度一致性的控制方法 |
| CN110996505B (zh) * | 2019-12-31 | 2022-02-18 | 联想(北京)有限公司 | 一种印制电路板及电子设备 |
| CN113946019B (zh) * | 2020-07-15 | 2022-11-29 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
| CN112186496B (zh) * | 2020-09-22 | 2022-05-13 | 武汉光迅科技股份有限公司 | 一种阻抗匹配方法以及激光器模块 |
| CN112349668B (zh) * | 2020-09-28 | 2022-04-26 | 中国电子科技集团公司第二十九研究所 | 一种采用射频母板的宽带射频模块结构及其设计方法 |
| CN112257370A (zh) * | 2020-10-14 | 2021-01-22 | 泰和电路科技(惠州)有限公司 | 多功能线圈电阻模拟器软件 |
| CN112257180B (zh) * | 2020-10-23 | 2024-04-26 | 中国科学院微小卫星创新研究院 | 航天复合材料层合板可靠性分析系统及方法 |
| CN112395653A (zh) | 2020-11-26 | 2021-02-23 | 百富计算机技术(深圳)有限公司 | 防泄密结构和电子设备 |
| CN114566483B (zh) * | 2020-11-27 | 2025-02-18 | Oppo广东移动通信有限公司 | 一种芯片及电子设备 |
| CN114650647B (zh) * | 2020-12-18 | 2024-08-23 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
| CN112804814A (zh) * | 2021-01-21 | 2021-05-14 | 青岛小鸟看看科技有限公司 | 具有esd优化结构的投影类主板 |
| CN116093681A (zh) * | 2021-11-08 | 2023-05-09 | 纽陲客股份公司 | 用于数据线缆的插头连接器 |
| CN114043378B (zh) * | 2021-11-29 | 2023-04-07 | 湖北金禄科技有限公司 | Hdi板、hdi板的内层异常检测方法及设备 |
| CN115087200B (zh) * | 2022-06-17 | 2024-01-23 | 上海泽丰半导体科技有限公司 | 高速连接器的pcb优化方法及系统 |
| CN115361776A (zh) * | 2022-08-03 | 2022-11-18 | 广东通元精密电路有限公司 | 一种带盲埋孔的高频电路板及其制作方法 |
| CN115595658B (zh) * | 2022-10-27 | 2024-07-02 | 松山湖材料实验室 | 低传输损耗单晶铜材及其制备方法、pcb板及其制备方法和电子元器件 |
| CN115968135A (zh) * | 2022-12-26 | 2023-04-14 | 西安卓华联盛科技有限公司 | 一种pcb及其制作方法、以及一种电子设备 |
| CN121357799A (zh) * | 2025-12-17 | 2026-01-16 | 华勤技术股份有限公司 | 印刷电路板叠层结构、印刷电路板及电子设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801489A (en) * | 1986-03-13 | 1989-01-31 | Nintendo Co., Ltd. | Printed circuit board capable of preventing electromagnetic interference |
| US4658334A (en) * | 1986-03-19 | 1987-04-14 | Rca Corporation | RF signal shielding enclosure of electronic systems |
| US4904968A (en) * | 1989-04-07 | 1990-02-27 | Tektronix, Inc. | Circuit board configuration for reducing signal distortion |
| JP2500155B2 (ja) * | 1991-03-25 | 1996-05-29 | 富士通電装株式会社 | 多層回路基板 |
| US5334800A (en) * | 1993-07-21 | 1994-08-02 | Parlex Corporation | Flexible shielded circuit board |
| US5452291A (en) * | 1993-11-30 | 1995-09-19 | Panasonic Technologies, Inc. | Combination brouter and cluster controller |
| US5739476A (en) * | 1994-10-05 | 1998-04-14 | Namgung; Chung | Multilayer printed circuit board laminated with unreinforced resin |
| JPH1168316A (ja) * | 1997-08-21 | 1999-03-09 | Nippon Avionics Co Ltd | プリント配線板の製造方法 |
| JP4166436B2 (ja) * | 1998-07-20 | 2008-10-15 | サムスン エレクトロニクス カンパニー リミテッド | 電子装置 |
| JP2001189559A (ja) * | 1999-12-28 | 2001-07-10 | Matsushita Electric Works Ltd | ビルドアッププリント配線板の製造方法 |
| JP2002261455A (ja) * | 2001-02-27 | 2002-09-13 | Kyocera Corp | 多層配線基板およびこれを用いた電子装置 |
| JP2004282033A (ja) * | 2003-02-28 | 2004-10-07 | Ngk Spark Plug Co Ltd | 樹脂製配線基板 |
| JP2006073555A (ja) * | 2004-08-31 | 2006-03-16 | Hirose Electric Co Ltd | 伝送回路基板構造及び伝送回路基板そしてこれを有するコネクタ |
| JP2006108644A (ja) * | 2004-09-30 | 2006-04-20 | Endicott Interconnect Technologies Inc | スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム |
| WO2006080073A1 (ja) * | 2005-01-27 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 多層回路基板の製造方法、多層回路基板 |
-
2007
- 2007-03-23 CN CNA2007100909090A patent/CN101031182A/zh active Pending
- 2007-06-28 CN CN200710127769XA patent/CN101365291B/zh active Active
- 2007-06-28 CN CN201210226261.6A patent/CN102917533B/zh active Active
-
2008
- 2008-03-25 DE DE202008017736U patent/DE202008017736U1/de not_active Expired - Lifetime
- 2008-03-25 AT AT08153217T patent/ATE532394T1/de active
- 2008-03-25 PT PT08153217T patent/PT1981314E/pt unknown
- 2008-03-25 ES ES11165890.2T patent/ES2569852T3/es active Active
- 2008-03-25 EP EP11165890.2A patent/EP2360998B1/en active Active
- 2008-03-25 ES ES08153217T patent/ES2374325T3/es active Active
- 2008-03-25 EP EP15191149.2A patent/EP3013127A1/en not_active Withdrawn
-
2013
- 2013-05-02 JP JP2013096884A patent/JP5945243B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013175774A (ja) | 2013-09-05 |
| CN101031182A (zh) | 2007-09-05 |
| EP2360998A1 (en) | 2011-08-24 |
| CN102917533B (zh) | 2015-08-19 |
| JP5945243B2 (ja) | 2016-07-05 |
| DE202008017736U1 (de) | 2010-04-29 |
| CN101365291B (zh) | 2012-07-25 |
| EP3013127A1 (en) | 2016-04-27 |
| EP2360998B1 (en) | 2016-02-17 |
| ATE532394T1 (de) | 2011-11-15 |
| ES2374325T3 (es) | 2012-02-15 |
| CN101365291A (zh) | 2009-02-11 |
| CN102917533A (zh) | 2013-02-06 |
| PT1981314E (pt) | 2012-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2569852T3 (es) | Tarjeta madre de un producto terminal | |
| US8723047B2 (en) | Printed circuit board, design method thereof and mainboard of terminal product | |
| US8022309B2 (en) | Flexible printed circuit board | |
| CN201063970Y (zh) | 一种终端产品主板 | |
| US10375822B2 (en) | Circuit board with return path separated low crosstalk via transition structure | |
| EP2932806B1 (en) | Printed circuit board | |
| US9209240B2 (en) | Metal-oxide-metal capacitor structure | |
| US20130049880A1 (en) | Impedance matching apparatus | |
| CN114063697B (zh) | 温漂补偿结构和电子设备 | |
| JP2011066223A (ja) | 回路基板 | |
| US8102667B2 (en) | Method and apparatus for spatially optimizing surface mount pads on a ball grid array package | |
| US6812409B2 (en) | Layer allocating apparatus for multi-layer circuit board | |
| CN118973079B (zh) | 印刷电路板、处理器和存储器之间的走线方法以及电子设备 | |
| CN113709961A (zh) | 电路板和终端设备 | |
| CN220627803U (zh) | 半导体封装结构以及包括其的芯片 | |
| CN111385965A (zh) | 印制电路板 | |
| CN216982418U (zh) | 一种基于两层pcb板的屏蔽结构 | |
| CN109890130A (zh) | 一种印刷电路板 | |
| WO2025224774A1 (ja) | 多層配線基板 | |
| JP2017216367A (ja) | プリント回路板及び電子機器 | |
| JP2006032510A (ja) | コンデンサを内蔵したプリント配線板 | |
| JP2015070271A (ja) | 電子部品内蔵基板及びその製造方法 | |
| JPH06302966A (ja) | 多層基板 | |
| JP2016111029A (ja) | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 | |
| CN107295743A (zh) | 一种双层印制电路板及电子设备 |