JP2004282033A - 樹脂製配線基板 - Google Patents
樹脂製配線基板 Download PDFInfo
- Publication number
- JP2004282033A JP2004282033A JP2004023495A JP2004023495A JP2004282033A JP 2004282033 A JP2004282033 A JP 2004282033A JP 2004023495 A JP2004023495 A JP 2004023495A JP 2004023495 A JP2004023495 A JP 2004023495A JP 2004282033 A JP2004282033 A JP 2004282033A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- conductor
- hole
- conductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 本発明は、コア基板上に導体層及び樹脂層が積層された樹脂製配線基板を対象とし、信頼性の高い電気的特性を有する樹脂製配線基板を提供することにある。
【解決手段】 上記課題を解決するため、本発明の樹脂製配線基板では、
板厚方向に貫通するスルーホール内に略筒状のスルーホール導体及びその中空部を充填する充填材を有するコア基板の主面上に、導体層と樹脂層とからなる配線積層部が積層された樹脂製配線基板であって、
前記コア基板の主面直上にて前記スルーホールの端面を覆い、前記スルーホール導体と接続された蓋状導体部と、
前記配線積層部の内部にて、該蓋状導体層との間に1層以上の前記樹脂層を隔てて形成された内部導体層と、を備え、
前記樹脂層に埋設されたビア導体にて構成される接続部が、前記蓋状導体部と前記内部導体層とを導通させるとともに、
当該接続部を構成する前記ビア導体は、前記スルーホール上に位置しないことを特徴とする。
【選択図】 図12
【解決手段】 上記課題を解決するため、本発明の樹脂製配線基板では、
板厚方向に貫通するスルーホール内に略筒状のスルーホール導体及びその中空部を充填する充填材を有するコア基板の主面上に、導体層と樹脂層とからなる配線積層部が積層された樹脂製配線基板であって、
前記コア基板の主面直上にて前記スルーホールの端面を覆い、前記スルーホール導体と接続された蓋状導体部と、
前記配線積層部の内部にて、該蓋状導体層との間に1層以上の前記樹脂層を隔てて形成された内部導体層と、を備え、
前記樹脂層に埋設されたビア導体にて構成される接続部が、前記蓋状導体部と前記内部導体層とを導通させるとともに、
当該接続部を構成する前記ビア導体は、前記スルーホール上に位置しないことを特徴とする。
【選択図】 図12
Description
本発明は、樹脂製配線基板に関する。
配線基板は、その一主面にLSIやICチップなどの電子部品を搭載する際に用いる、多数のパット状の電極を備えており、他方の主面にはマザーボードなどと接続するための多数の端子パッド導体(電極)及びそれに設置された接続端子(例えば、ハンダボール)を備えたものとされている。このようなタイプの樹脂製配線基板においては、搭載するLSIやICチップあるいはチップコンデンサなどの電子部品の高集積化および高密度化を図るために、小型化や接続端子数(例えば、ボール数)の増大化が進められている。
このような樹脂製配線基板の内部構造としては、絶縁性の基板に形成されたスルーホール内に、スルーホール導体及び充填材を有するコア基板の主面上に、導体層と樹脂層とからなる配線積層部を備えるとともに、樹脂層には導体層間を導通させるためのビア導体が埋設されたものが一般的である。
上記のような樹脂製配線基板においては、製造の際などに行われる熱サイクルの過程で次のような問題が生じる。樹脂製配線基板の核となるコア基板には、2つの主面間を導通させるために、樹脂等からなる絶縁材基板の所定位置に厚さ方向を突き抜けるスルーホール導体が形成されている。金属と樹脂では熱膨張率が異なるため、熱サイクルによるコア基板の厚さ方向の膨張/収縮は位置によって偏りが生じる。このため、コア基板上に積層された層においては、コア基板の膨張/収縮により加わる力が不均一なものとなり、その結果、ビア導体の接合面等でクラックが発生し、導体層間の電気的な接続が断ち切られやすくなってしまうという問題が生じていた。このことは、樹脂配線基板に求められる電気的特性などの品質が保持されないことに繋がる。
本発明は、まさに上記課題を鑑みてなされたものである。コア基板上に導体層及び樹脂層が積層された樹脂製配線基板を対象とし、信頼性の高い電気的特性を有する樹脂製配線基板を提供することにある。
上記課題を解決するため、本発明の樹脂製配線基板では、
板厚方向に貫通するスルーホール内に略筒状のスルーホール導体及びその中空部を充填する充填材を有するコア基板の主面上に、導体層と樹脂層とからなる配線積層部が積層された樹脂製配線基板であって、
前記コア基板の主面直上にて前記スルーホールの端面を覆い、前記スルーホール導体と接続された蓋状導体部と、
前記配線積層部の内部にて、該蓋状導体層との間に1層以上の前記樹脂層を隔てて形成された内部導体層と、を備え、
前記樹脂層に埋設されたビア導体にて構成される接続部が、前記蓋状導体部と前記内部導体層とを導通させるとともに、
当該接続部を構成する前記ビア導体は、前記スルーホール上に位置しないことを特徴とする。
板厚方向に貫通するスルーホール内に略筒状のスルーホール導体及びその中空部を充填する充填材を有するコア基板の主面上に、導体層と樹脂層とからなる配線積層部が積層された樹脂製配線基板であって、
前記コア基板の主面直上にて前記スルーホールの端面を覆い、前記スルーホール導体と接続された蓋状導体部と、
前記配線積層部の内部にて、該蓋状導体層との間に1層以上の前記樹脂層を隔てて形成された内部導体層と、を備え、
前記樹脂層に埋設されたビア導体にて構成される接続部が、前記蓋状導体部と前記内部導体層とを導通させるとともに、
当該接続部を構成する前記ビア導体は、前記スルーホール上に位置しないことを特徴とする。
一般に、樹脂材の熱膨張率は、金属材のそれよりも大きい。樹脂製配線基板501が加熱された場合(図3(a)に示す)、コア基板2を構成する略筒状のスルーホール導体22(金属材)、及びスルーホール導体22の中空部に充填された充填材23(樹脂材)、絶縁性の基板材25(樹脂材:スルーホール導体22の周囲に位置する)は、それぞれ板厚方向に膨張するが、図3(b)に示すように、スルーホール導体22(金属材)の膨張が周囲の樹脂材23、25と比べ小さくなる。そして、スルーホール導体22に接続された蓋状導体層4がスルーホール導体22の外縁端付近を抑え付けられることによりその付近において充填材23の膨張は妨げられる。その結果、充填材23の膨張はスルーホール21の中心軸線付近に集中し、その上の蓋状導体層4及び樹脂層3を突き上げる。また、樹脂製配線基板501が冷却された場合には、それとは逆の現象が起き、図3(c)に示すように、スルーホール21の中心軸線付近に充填材23の収縮が集中し、その上の蓋状導体層4及び樹脂層3を引き下げる。したがって、スルーホール21上にビア導体61、62があれば、コア基板2からの突き上げ又は引き下げの影響を受け易く、蓋状導体層4とビア導体61の間、及びビア導体間(ビア導体61及び62の間)、ビア導体62と内部導体層5の間に過度の応力集中が生じ、それらの電気的接続が断ち切られやすくなってしまう(図3(c)では、蓋状導体層4とビア導体61の間の接続が断ち切られた場合を示す)。なお、従来の配線基板では、配線の高密度化等の目的でスルーホール上にビア導体が配されるため、このような問題は避けられなかった。
そこで、上記本発明のごとく、接続部を構成するビア導体をスルーホール上に位置しないように配置することで、上記のようなコア基板からの突き上げ/引き下げの影響を受け難くすることが可能となる。
次に、本発明の樹脂製配線基板では、蓋状導体層と内部導体層との間に2層以上の樹脂層が介在している場合、該樹脂層のそれぞれにフィルドビアからなるビア導体を埋設するとともに、該ビア導体を略同心状に複数に連ねることで、スタックドビア構造の接続部を構成することができる。上記の通り、ビア導体はスルーホール上に位置せず、コア基板からの突き上げ/引き下げの影響を受け難いので、接続部をスタックドビア構造として構成することができる。この場合、配線積層部内の省スペース化を図ることが可能であり、配線領域を確保することができる。
次に、本発明の樹脂製配線基板では、接続部を構成するビア導体の中心軸からスルーホールの外縁までの距離を125μm以上500μm以下とすることができる。スルーホール上におけるコア基板の突き上げ/引き下げの影響を十分に受け難くするためには、上記距離が125μm以上であることが好ましい。他方、上記距離の上限は、特には限定はされないが、配線積層部内の省スペース化及び配線密度向上の観点から、500μmとすることが好ましい。
なお、本明細書において、中心軸(又は中心軸線)とは、スルーホールの貫通方向(コア基板の板厚方向)と同方向で、かつそれぞれスルーホール、ビア導体、及び端子パッド導体を、前記貫通方向と垂直に交わる面に投影した略円形状の投影像における中心位置を通るものとする。
従来、配線基板において、複数の接地導体層の間に樹脂層を介して伝送線路が配置された構造は、いわゆるストリップライン構造として公知である。また、このストリップライン構造と同様に複数の接地導体層の間に樹脂層を介して伝送線路が配置され、さらに伝送線路と同一平面上に接地導体線が配された構造は、いわゆるコプレーナ(共平面型)構造として公知である。このストリップライン構造及びコプレーナ構造は、伝送線路を外部からのノイズによる影響を防止すべく、伝送線路を接地導体により取り囲む構造である。なお、コプレーナ構造においては、同一平面において伝送線路の両脇に形成された接地導体線によって、同一平面に配された他の伝送線路とのクロストークノイズを低減させる等、電気特性の向上を図っている。
そして近年においては、伝送線路の周囲に配されたそれぞれの接地導体(ストリップライン構造においては複数の接地導体層、コプレーナ構造においては複数の接地導体層及び接地導体線)をビア導体により電気的に接続し、伝送線を取り囲み、接地導体を確実に等電位(接地電位)に保つことにより、さらなるノイズの影響防止を図る試みがなされている。
しかしながら、接地導体層の一方が上記蓋状導体にて構成され、それに接続されるビアがスルーホール上に配置された場合、上述と同様のコア基板の突き上げ/引き下げによって、積層された層間における所定の電気的な接続が断ち切られてしまう、つまり、ストリップライン構造又はコプレーナ構造において伝送線路を取り囲む接地導体を等電位に保つことができないという問題が生じていた。これにより、樹脂配線基板に求められる電気的特性などの品質が保持されないことになる。
そして近年においては、伝送線路の周囲に配されたそれぞれの接地導体(ストリップライン構造においては複数の接地導体層、コプレーナ構造においては複数の接地導体層及び接地導体線)をビア導体により電気的に接続し、伝送線を取り囲み、接地導体を確実に等電位(接地電位)に保つことにより、さらなるノイズの影響防止を図る試みがなされている。
しかしながら、接地導体層の一方が上記蓋状導体にて構成され、それに接続されるビアがスルーホール上に配置された場合、上述と同様のコア基板の突き上げ/引き下げによって、積層された層間における所定の電気的な接続が断ち切られてしまう、つまり、ストリップライン構造又はコプレーナ構造において伝送線路を取り囲む接地導体を等電位に保つことができないという問題が生じていた。これにより、樹脂配線基板に求められる電気的特性などの品質が保持されないことになる。
そこで、ストリップライン構造又はコプレーナ構造において、上記本発明の樹脂製配線基板と同様の構造を適用することで、そのような問題を解決することが可能となる。
すなわち、本発明の樹脂製配線基板は、
絶縁性の基板に貫通形成されたスルーホール、及び該スルーホールの内周面に形成された略筒状のスルーホール導体、及び該スルーホール導体の中空部に充填された充填材、を有するコア基板と、
前記コア基板の少なくとも一方の主面上において、前記スルーホールの端面を含む形にて形成され、かつ前記スルーホール導体と導通する第一接地導体層(蓋状導体層)と、
前記第一接地導体層上に形成された複数の樹脂層と、
前記複数の樹脂層におけるいずれかの樹脂層の層間に形成され、かつ前記第一接地導体層上に位置する伝送線路と、
前記複数の樹脂層上において、前記伝送線路上を含む形にて形成された第二接地導体層(内部導体層)と、
前記複数の樹脂層のそれぞれに埋設されたビア導体、もしくは該ビア導体及び前記伝送線路と同じ前記樹脂層の層間に配され前記伝送線路とは導通しない第三接地導体層、からなり、かつ前記第一接地導体層と前記第二接地導体層とを導通させるよう形成される接続部と、
を備える樹脂製配線基板であって、
前記接続部において、前記第一接地導体層と接続される前記ビア導体は、前記スルーホール上に位置しないことを特徴とする。
すなわち、本発明の樹脂製配線基板は、
絶縁性の基板に貫通形成されたスルーホール、及び該スルーホールの内周面に形成された略筒状のスルーホール導体、及び該スルーホール導体の中空部に充填された充填材、を有するコア基板と、
前記コア基板の少なくとも一方の主面上において、前記スルーホールの端面を含む形にて形成され、かつ前記スルーホール導体と導通する第一接地導体層(蓋状導体層)と、
前記第一接地導体層上に形成された複数の樹脂層と、
前記複数の樹脂層におけるいずれかの樹脂層の層間に形成され、かつ前記第一接地導体層上に位置する伝送線路と、
前記複数の樹脂層上において、前記伝送線路上を含む形にて形成された第二接地導体層(内部導体層)と、
前記複数の樹脂層のそれぞれに埋設されたビア導体、もしくは該ビア導体及び前記伝送線路と同じ前記樹脂層の層間に配され前記伝送線路とは導通しない第三接地導体層、からなり、かつ前記第一接地導体層と前記第二接地導体層とを導通させるよう形成される接続部と、
を備える樹脂製配線基板であって、
前記接続部において、前記第一接地導体層と接続される前記ビア導体は、前記スルーホール上に位置しないことを特徴とする。
上記のように、ビア導体、もしくはビア導体及び第三接地導体層(接地導体線)からなり、第一接地導体層と第二接地導体層とを導通させるよう形成される接続部において、スルーホールに最も近いビア導体となる第一接地導体層と接続されるビア導体(複数の樹脂層の最下層に埋設されたビア導体)をスルーホール上に位置しないよう構成することで、上記のようなコア基板の膨張/収縮の影響を受け難くすることができる。なお、接続部が、ビア導体のみで構成されるものはストリップライン構造、ビア導体及び第三接地導体層(接地導体線)から構成されるものはコプレーナ構造を意味する。
また、本発明の樹脂製配線基板においては、接続部をスルーホール上ではない位置にて、ストリップライン構造においては複数のフィルドビアが同心状に連なるスタックドビア構造、またはコプレーナ構造においては前記スタックドビア構造において隣接するフィルドビアのビア間のうち、いずれかに第三接地導体層(接地導体線)が接続されている構造となるよう構成することができる。フィルドビアはその上にビア導体を配置して接続することが可能であるため、このような構成においては、接続部を構成する全てのビア導体をスルーホール上に位置しないように配置して、コア基板の膨張/収縮の影響を受け難くできるうえ、さらに、複数のフィルドビアを同心状に連ねることにより、省スペース化を図ることが可能であり、配線領域を確保することができる。
以下、本発明の樹脂製配線基板の実施形態を、図面を参照しつつ説明する。図11は、本発明の第一の実施形態に係る樹脂製配線基板1の内部構造の一部を示す図である。樹脂製配線基板1は、平面視矩形(縦横各50mm、厚さ1mm)をなし、図4の全体の概略図に示すように、一方の主面12にはマザーボード等の外部機器の接続部と接続可能な接続端子を設置するための接続パッド121が多数形成され、もう一方の主面には、搭載する半導体集積回路素子IC接続用の電極111が多数形成されている。また、樹脂製配線基板1の内部構造は、コア基板2(後述)上に内部配線層4、5、7及び樹脂層3が積層されており、各内部配線層同士を接続するよう樹脂層3に接続部(ビア導体)6が形成されている。図1及び2は、図4のうち、コア基板2のいずれかの主面の周辺の拡大図である。
コア基板2は、BT樹脂等の樹脂材からなる厚さ0.8mm程度(好ましくは0.3mm〜1.2mm)の基板材25に500μm程度(好ましくは200μm〜800μm)の間隔で貫通形成された直径150μm程度(好ましくは100μm〜350μm)のスルーホール21と、及びスルーホール21の内周面に形成された略筒状(壁厚25μm程度、好ましくは10μm〜50μm)で銅等の金属材からなるスルーホール導体22と、スルーホール導体22の中空部に充填されたエポキシ樹脂、エポキシアクリレート樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材からなる充填材23とを備える。コア基板2の主面上には、導体層4、5及び樹脂層31、32、33からなる配線積層部8が形成されてなる。
詳しくは、コア基板の表面には、スルーホール21の端部を含む形にて蓋状導体層4が形成され、スルーホール導体22と導通している。蓋状導体層4は銅等の金属材からなり、厚さが例えば30μm程度(好ましくは15μm〜150μm)である。そして、蓋状導体層4上には、エポキシ樹脂、フッ素樹脂、BCB(ベンゾシクロブテン)樹脂等の樹脂材からなる複数の樹脂層3が形成されている。それぞれの樹脂層の厚さは例えば30μm程度(好ましくは20μm〜180μm)に設定される。また、樹脂層の層間には、銅等の金属材からなる内部導体層5が形成されている。本実施形態では、蓋状導体層4と内部導体層5との間には、2層の樹脂層31,32が介在するが、2層に限られず、1層であってもよいし、3層以上であってもよい。蓋状導体層4と内部導体層5との間に介在する樹脂層31,32には、これらの導体を導通させるためのビア導体61,62がそれぞれ埋設されており、このビア導体61,62によって接続部6が形成されている。なお、ビア導体61,62はそれぞれスルーホール21上に位置しないように配置されている。
本実施形態では、下側の樹脂層31に埋設されたビア導体61はコンフォーマルビアからなり、上側の樹脂層32に埋設されたビア導体62はフィルドビアからなる。コンフォーマルビア61は、樹脂層を貫通するよう形成されたビア孔の穴壁に沿って配された銅を主成分とする金属材612と、残り部分を埋める樹脂層3と同成分の樹脂材613と、フィルドビア62と接続するためにその方向へ伸びている接続層614とからなる。また、フィルドビア62は、樹脂層を貫通するよう形成されたビア孔を、銅を主成分とする金属材で充填することにより形成される。コンフォーマルビア61及びフィルドビア62の最大径は例えば約75μm程度で構成される。但し、コンフォーマルビア61の径は、接続層614を含まない部分(ビア孔内)によって規定されるものとする。また、接続部6を構成するビア導体61,62の中心軸からスルーホール21の外縁までの距離L61,L62は、それぞれ125μm以上500μm以下に設定されている。
次に、本発明の樹脂製配線基板の第二の実施形態を説明する。図12は、第二の実施形態に係る樹脂製配線基板101の内部構造の一部を示す図である。以下、主として上記第一の実施形態と異なるところを述べ、同一部分は図12中に同一符号を付して説明を簡略化する。第二の実施形態に係る樹脂製配線基板101では、図12に示すように、樹脂層31,32のそれぞれにはフィルドビアからなるビア導体61,62が埋設されるとともに、スルーホール21上でない位置にて、該ビア導体61,62が略同心状に複数に連なることでスタックドビア構造の接続部6を構成している。これによって、省スペース化を図ること、及び配線領域を確保することが可能となっている。また、接続部6を構成するビア導体61,62の中心軸(すなわち、スタックドビアの中心軸)からスルーホール21の外縁までの距離L6は、それぞれ125μm以上500μm以下に設定されている。
以下、本発明の樹脂製配線基板の適用例を、図面を参照しつつ説明する。図1及び2は、樹脂製配線基板201、301の内部構造の一部を表す図であり、図1ではストリップライン構造、図2ではコプレーナ構造を示す。樹脂製配線基板201、301は、平面視矩形(縦横各50mm、厚さ1mm)をなし、図4の全体の概略図に示すように、一方の主面12にはマザーボード等の外部機器の接続部と接続可能な接続端子を設置するための接続パッド121が多数形成され、もう一方の主面には、搭載する半導体集積回路素子IC接続用の電極111が多数形成されている。また、樹脂製配線基板201、301の内部構造は、コア基板2(後述)上に内部配線層4、5、7及び樹脂層3が積層されており、各内部配線層同士を接続するよう樹脂層3に接続部(ビア導体)6が形成されている。図1及び2は、図4のうち、コア基板2のいずれかの主面の周辺の拡大図である。
コア基板2は、BT樹脂等の樹脂材からなる厚さ0.8mm程度の基板材25に500μm程度の間隔で貫通形成された直径150μm程度のスルーホール21と、及びスルーホール21の内周面に形成された略筒状(壁厚25μm程度)で銅等の金属材からなるスルーホール導体22と、スルーホール導体22の中空部に充填されたエポキシ樹脂、エポキシアクリレート樹脂、アクリル樹脂、ポリイミド樹脂等の樹脂材からなる充填材23とを備える。コア基板2の表面には、スルーホール21の端部を含む形にて第一接地導体層4が形成され、スルーホール導体22と導通している。第一接地導体層4は銅等の金属材からなり、厚さが例えば30μm程度(好ましくは15μm〜50μm)である。
そして、第一接地導体層4上には、エポキシ樹脂、フッ素樹脂、BCB(ベンゾシクロブテン)樹脂等の樹脂材からなる複数の樹脂層3が形成されている。ここで複数の樹脂層3は、下側樹脂層31と上側樹脂層32の2層からなるが、2層に限らず3層以上であってもよい。それぞれの樹脂層の厚さは例えば30μm程度(好ましくは20μm〜180μm)に設定される。また、上側樹脂層32上には、銅等の金属材からなる第二接地導体層5が形成されており、下側樹脂層31と上側樹脂層32の層間には、幅30μm程度、厚さが30μm程度(好ましくはそれぞれ15μm〜50μm)の伝送線路7が第一接地導体層4と第二接地導体層5の間の領域に位置するように形成され、図1においてはストリップライン構造をなり、図2においては、さらに伝送線路7と同平面(下側樹脂層31と上側樹脂層32の層間)に伝送線路7の両側に一定距離(例えば、30μm程度、好ましくは10μm〜100μm)離れて、幅30μm程度、厚さが30μm程度(好ましくはそれぞれ15μm〜50μm)の銅等の金属材からなる第三接地導体層8(接地導体線)が形成されることで、コプレーナ構造をなしている。
本発明の樹脂製配線基板の実施形態では、以上のような構造において、第一接地導体層と第二接地導体層を導通させるよう接続部6が形成される。接続部6を構成するフィルドビアは、それぞれその最大径が75μm程度(好ましくは25μm〜100μm)の略円柱形である。図1のストリップライン構造では、接続部6は、複数の樹脂層3のそれぞれに埋設されたフィルドビア(下側61、上側62)からなり、2つのフィルドビア61、62はスルーホール21外縁端から例えば150μm(好ましくは125μm以上500μm以下の範囲)程度の位置にて、同心状に連なるよう接続されるスタックドビアを構成し、下側フィルドビア61は第一導体層4の上側主面41に、上側フィルドビア62は第二導体層5の下側主面51に接続されている。
一方、図2のコプレーナ構造では、接続部6は、複数の樹脂層3のそれぞれに埋設されたフィルドビア(下側61、上側62)及び第3接地導体層(接地導体線)8からなり、2つのフィルドビア61、62は同心状に配置されるとともに、第三接地導体層(接地導体線)8を介して接続された構造となり、下側フィルドビア61は第一導体層4の上側主面41に、上側フィルドビア62は第二導体層5の下側主面51に接続されている。また、コプレーナ構造では、伝送線路7の両側に第三接地導体層(接地導体線)8が配置されるので、1本の伝送線路7の両側には接続部6が2つ存在するが、その位置はスルーホール21により近い方が、スルーホール21の外縁端から例えば500μm程度離れている。
なお、本発明の樹脂製配線基板は、特許文献3(特開2000−307220号公報 段落(0014〜15))、特許文献4(特開2000−340951号公報 段落(0014〜15))に記載のような公知のビルドアップ技術(サブトラクティブ法、アディティブ法、セミアディティブ法など)により製造する。
ここで、本発明の樹脂製配線基板の具体的な実施例を比較例とともに説明する。上述の図1のストリップライン構造をもつ樹脂製配線基板201を実施例1、比較例1は、図3に示すようなビア導体からなる接続部がスルーホール上に中心軸線を揃えるよう配置された樹脂製配線基板501とした。
実施例1及び比較例1について、−55℃〜125℃の温度間で加熱、冷却を繰り返す熱サイクル(1サイクル当たり10分間)を、(1)与える前、(2)100サイクル後、(3)500サイクル後の3種類のサンプルをそれぞれ用意し、断面SEM(Scanning Electron Microscope)観察を行い、クラック発生率の評価を行った。図5に評価結果を示す。図中のクラック発生率の分母はサンプルの総数、分子はその中でクラックが見られたサンプルの数を表す。
図5の評価結果によると、実施例1では(1)熱サイクル前、(2)100サイクル後、(3)500サイクル後のサンプル全てにおいて、SEM像にクラック等の異変は見られなかったのに対し、比較例では、(2)100サイクル後、及び(3)500サイクル後の約半数以上のサンプルにクラック発生が認められた。また、(1)熱サイクル前のサンプルにおいても、既にクラックが発生しているものが見られた。これは、製造時の熱処理によるものと考えられる。
次に、図2のコプレーナ構造をもつ樹脂製配線基板301を実施例2とし、比較例2は、図6に示すように、片方の接続部6がスルーホール21上に位置している樹脂製配線基板401とした。図2及び7に示すような、伝送線路7を取り囲むよう配置された導体のうち、一方の接続部6から第一接地導体層4を介し、もう一方の接続部6を通る経路(Via−Via経路)と、一方の接続部6から第一接地導体層4を介し、スルーホール導体22を通る経路(Via−TH経路、比較例2の場合はスルーホール21上に位置する接続部6から)との2通りの経路について、熱サイクル前と熱サイクル後(100サイクル後)の抵抗変化率を測定した。但し、熱処理の条件は上記した条件と同様であり、また抵抗変化率は、(熱サイクル後の抵抗率−熱サイクル前の抵抗率)/(熱サイクル前の抵抗率)で定義される。測定結果を図7に示す。
図7の測定結果によると、実施例2の抵抗変化率は1%未満となり、Via−Via経路及びVia−TH経路とも、熱サイクル前と熱サイクル後(100サイクル後)でほぼ変化が見られないのに対し、比較例2の抵抗変化率はVia−Via経路で5%、Via−TH経路で20%となっており、熱サイクル前と熱サイクル後(100サイクル後)で変化が見られた。これは、比較例2では、接続部6がスルーホール21上に位置することで、コア基板2の膨張/収縮に伴うスルーホール21上の突き上げ/引き下げにより、接続部6と第一接地導体層4もしくは第二接地導体層5との接合面、または接続部6を構成する導体間(ビア導体61、62、第三接地導体層(接地導体線)8)の接合面に、疲労やクラックが発生したため、熱サイクル後の抵抗率が上昇したものと考えられる。
次に、コア基板2上に、第一接地導体層4、下側樹脂層31及び下側フィルドビア61のみを形成したサンプルを用意し、図8(a)に示すように、フィルドビア61の中心軸からスルーホール21の外縁端までの距離Lが150μmであるものを実施例3とし、図8(b)に示すように、フィルドビア61がスルーホール21と中心軸線を揃えて配置されているものを比較例3とした。そして、上記した条件の熱処理を100サイクル与えた後、図9(a)に示すようにRIE(反応性イオンエッチング)処理を行い、下側樹脂層31を取り除いた。その後、フィルドビア61の大径部の下側にステンレス製針を当て、該ステンレス製針を鉛直上方向に数十gの力で引き上げ、図9(c)のようにフィルドビア61が第一接地導体層4から剥れず、大径部のみが変形した場合を合格、図9(d)のようにフィルドビア61が第一接地導体層4から剥離してしまった場合を不合格として、ビア接合性評価を行った。評価結果を図10に示す。図中のビア剥離率の分母はサンプルの総数、分子はその中で不合格であったサンプルの数を表す。
図10の評価結果によると、実施例3では全てのサンプルにおいて、フィルドビア61の剥離が見られなかったのに対して、比較例3では約半数のサンプルにフィルドビア61の剥離が見られた。これは、比較例3では、フィルドビア61がスルーホール21上に位置することで、コア基板2の膨張/収縮に伴うスルーホール21上の突き上げ/引き下げにより、フィルドビア61と第一接地導体層4との接合面に、疲労やクラックが発生したため、フィルドビア61の剥離が生じやすくなったものと考えられる。
1、101、201、301、401、501 樹脂製配線基板
2 コア基板
21 スルーホール
22 スルーホール導体
23 充填材
3 樹脂層
4 第一接地導体層(蓋状導体層)
5 第二接地導体層(内部導体層)
6 接続部
61 ビア導体(下側)
62 ビア導体(上側)
7 伝送線路
8 第三接地導体層(接地導体線)
2 コア基板
21 スルーホール
22 スルーホール導体
23 充填材
3 樹脂層
4 第一接地導体層(蓋状導体層)
5 第二接地導体層(内部導体層)
6 接続部
61 ビア導体(下側)
62 ビア導体(上側)
7 伝送線路
8 第三接地導体層(接地導体線)
Claims (5)
- 板厚方向に貫通するスルーホール内に略筒状のスルーホール導体及びその中空部を充填する充填材を有するコア基板の主面上に、導体層と樹脂層とからなる配線積層部が積層された樹脂製配線基板であって、
前記コア基板の主面直上にて前記スルーホールの端面を覆い、前記スルーホール導体と接続された蓋状導体部と、
前記配線積層部の内部にて、該蓋状導体層との間に1層以上の前記樹脂層を隔てて形成された内部導体層と、を備え、
前記樹脂層に埋設されたビア導体にて構成される接続部が、前記蓋状導体部と前記内部導体層とを導通させるとともに、
当該接続部を構成する前記ビア導体は、前記スルーホール上に位置しないことを特徴とする樹脂製配線基板。 - 前記蓋状導体層と前記内部導体層との間に2層以上の前記樹脂層が介在し、該樹脂層のそれぞれにはフィルドビアからなる前記ビア導体が埋設されるとともに、該ビア導体が略同心状に複数に連なることでスタックドビア構造の前記接続部を構成することを特徴とする請求項1に記載の樹脂製配線基板。
- 前記接続部を構成する前記ビア導体の中心軸から前記スルーホールの外縁までの距離が125μm以上500μm以下であることを特徴とする請求項1または2に記載の樹脂製配線基板。
- 絶縁性の基板に貫通形成されたスルーホール、及び該スルーホールの内周面に形成された略筒状のスルーホール導体、及び該スルーホール導体の中空部に充填された充填材、を有するコア基板と、
前記コア基板の少なくとも一方の主面上において、前記スルーホールの端面を含む形にて形成され、かつ前記スルーホール導体と導通する第一接地導体層と、
前記第一接地導体層上に形成された複数の樹脂層と、
前記複数の樹脂層におけるいずれかの樹脂層の層間に形成され、かつ前記第一接地導体層上に位置する伝送線路と、
前記複数の樹脂層上において、前記伝送線路を含む形にて形成された第二接地導体層と、
前記複数の樹脂層のそれぞれに埋設されたビア導体、もしくは該ビア導体及び前記伝送線路と同じ前記樹脂層の層間に配され前記伝送線路とは導通しない第三接地導体層、からなり、かつ前記第一接地導体層と前記第二接地導体層とを導通させるように形成される接続部と、
を備える樹脂製配線基板であって、
前記接続部において、前記第一接地導体層と接続される前記ビア導体は、前記スルーホール上に位置しないことを特徴とする樹脂製配線基板。 - 前記接続部は、前記スルーホール上ではない位置にて、複数のフィルドビアが同心状に連なるスタックドビア構造、もしくは該スタックドビア構造におけるいずれかの隣接するフィルドビアのビア間に前記第三接地導体層が接続されている構造を構成していることを特徴とする請求項4に記載の樹脂製配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004023495A JP2004282033A (ja) | 2003-02-28 | 2004-01-30 | 樹脂製配線基板 |
| CNB2004100072612A CN100341141C (zh) | 2003-02-28 | 2004-02-27 | 布线基板 |
| US10/787,412 US20040182265A1 (en) | 2003-02-28 | 2004-02-27 | Wiring substrate |
| TW093105090A TWI237376B (en) | 2003-02-28 | 2004-02-27 | Wiring substrate |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003054477 | 2003-02-28 | ||
| JP2004023495A JP2004282033A (ja) | 2003-02-28 | 2004-01-30 | 樹脂製配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004282033A true JP2004282033A (ja) | 2004-10-07 |
Family
ID=32992924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004023495A Pending JP2004282033A (ja) | 2003-02-28 | 2004-01-30 | 樹脂製配線基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040182265A1 (ja) |
| JP (1) | JP2004282033A (ja) |
| CN (1) | CN100341141C (ja) |
| TW (1) | TWI237376B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175774A (ja) * | 2007-03-23 | 2013-09-05 | Huawei Technologies Co Ltd | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード |
| US8723047B2 (en) | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015126053A (ja) * | 2013-12-26 | 2015-07-06 | 富士通株式会社 | 配線基板、配線基板の製造方法及び電子装置 |
| US11239126B2 (en) * | 2017-03-31 | 2022-02-01 | Intel Corporation | Rod-based substrate with ringed interconnect layers |
| CN116806370A (zh) * | 2022-01-25 | 2023-09-26 | 京东方科技集团股份有限公司 | 探测基板及射线探测器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
| JP2000049458A (ja) * | 1998-07-30 | 2000-02-18 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP2000340951A (ja) * | 1999-05-31 | 2000-12-08 | Ngk Spark Plug Co Ltd | プリント配線基板 |
| JP2002198650A (ja) * | 2000-12-26 | 2002-07-12 | Ngk Spark Plug Co Ltd | 多層配線基板とその製造方法 |
| JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2003008219A (ja) * | 2001-06-19 | 2003-01-10 | Ngk Spark Plug Co Ltd | 配線基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4383363A (en) * | 1977-09-01 | 1983-05-17 | Sharp Kabushiki Kaisha | Method of making a through-hole connector |
| US4963697A (en) * | 1988-02-12 | 1990-10-16 | Texas Instruments Incorporated | Advanced polymers on metal printed wiring board |
| US5243142A (en) * | 1990-08-03 | 1993-09-07 | Hitachi Aic Inc. | Printed wiring board and process for producing the same |
| US6162997A (en) * | 1997-06-03 | 2000-12-19 | International Business Machines Corporation | Circuit board with primary and secondary through holes |
| WO1998056219A1 (en) * | 1997-06-06 | 1998-12-10 | Ibiden Co., Ltd. | Multilayer printed wiring board and method for manufacturing the same |
| JP2000091383A (ja) * | 1998-09-07 | 2000-03-31 | Ngk Spark Plug Co Ltd | 配線基板 |
| US6274821B1 (en) * | 1998-09-16 | 2001-08-14 | Denso Corporation | Shock-resistive printed circuit board and electronic device including the same |
| CN1199536C (zh) * | 1999-10-26 | 2005-04-27 | 伊比登株式会社 | 多层印刷配线板及多层印刷配线板的制造方法 |
| JP3729092B2 (ja) * | 2001-06-19 | 2005-12-21 | ソニー株式会社 | 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
-
2004
- 2004-01-30 JP JP2004023495A patent/JP2004282033A/ja active Pending
- 2004-02-27 TW TW093105090A patent/TWI237376B/zh not_active IP Right Cessation
- 2004-02-27 US US10/787,412 patent/US20040182265A1/en not_active Abandoned
- 2004-02-27 CN CNB2004100072612A patent/CN100341141C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047331A1 (fr) * | 1997-04-16 | 1998-10-22 | Kabushiki Kaisha Toshiba | Tableau de connexions, son procede de fabrication et boitier de semi-conducteur |
| JP2000049458A (ja) * | 1998-07-30 | 2000-02-18 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP2000340951A (ja) * | 1999-05-31 | 2000-12-08 | Ngk Spark Plug Co Ltd | プリント配線基板 |
| JP2002198650A (ja) * | 2000-12-26 | 2002-07-12 | Ngk Spark Plug Co Ltd | 多層配線基板とその製造方法 |
| JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2003008219A (ja) * | 2001-06-19 | 2003-01-10 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013175774A (ja) * | 2007-03-23 | 2013-09-05 | Huawei Technologies Co Ltd | プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード |
| US8723047B2 (en) | 2007-03-23 | 2014-05-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
| US9519308B2 (en) | 2007-03-23 | 2016-12-13 | Huawei Technologies Co., Ltd. | Printed circuit board, design method thereof and mainboard of terminal product |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040182265A1 (en) | 2004-09-23 |
| TW200425454A (en) | 2004-11-16 |
| TWI237376B (en) | 2005-08-01 |
| CN1525556A (zh) | 2004-09-01 |
| CN100341141C (zh) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101496920B1 (ko) | 반도체 장치 | |
| US6037547A (en) | Via configuration with decreased pitch and/or increased routing space | |
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US10129980B2 (en) | Circuit board and electronic component device | |
| JP3629348B2 (ja) | 配線基板 | |
| JP5257177B2 (ja) | プリント配線基板の改造方法および改造済プリント配線基板 | |
| CN110139464A (zh) | 电路板、制造电路板的方法以及电子装置 | |
| US9793241B2 (en) | Printed wiring board | |
| JP4181510B2 (ja) | 樹脂製配線基板 | |
| JP2004282033A (ja) | 樹脂製配線基板 | |
| JP2792494B2 (ja) | 集積回路の実装構造 | |
| JP2010519769A (ja) | 高速メモリパッケージ | |
| CN117096126A (zh) | 封装基板及其制法 | |
| JP2006287206A (ja) | 半導体装置及びその製造方法 | |
| JP2004228446A (ja) | プリント基板 | |
| KR20120046493A (ko) | 인쇄회로기판 및 이의 제조방법 | |
| KR20250094110A (ko) | 회로 기판 및 이를 포함하는 반도체 패키지 | |
| JP3045592B2 (ja) | 複数の芯導体を有する層間接続体付き配線板 | |
| CN1984530B (zh) | 介质层叠衬底 | |
| JP2011249551A (ja) | インターポーザ基板とこれを用いた電子部品実装構造体 | |
| JP2008153682A (ja) | 電子部品実装装置とその製造方法 | |
| JP2007227757A (ja) | 半導体素子搭載用基板 | |
| TW200822822A (en) | Wiring substrate with improvement in tensile strength of traces | |
| JP2004363127A (ja) | ピン付樹脂製配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090803 |