ES2577153T3 - Sistema de procesamiento digital modular para cargas útiles de un satélite de telecomunicaciones - Google Patents

Abstract

Sistema de procesamiento de carga útil de un satélite de telecomunicaciones que comprende uno o más módulos (10) de procesamiento integrados genéricos idénticos, comprendiendo cada módulo de procesamiento integrado una etapa (11) de procesamiento digital, en el que el número de módulos (10) de procesamiento integrados individuales en el sistema de procesamiento de carga útil de un satélite de telecomunicaciones es función de los puertos de antena de enlace (36, 50) ascendente y de enlace (40, 52) descendente y el ancho de banda de enlace ascendente y enlace descendente respectivo con respecto al número de puertos (141-N, 221-M) de entrada (N) y salida (M) y el ancho de banda de puerto de entrada y salida respectivo de la etapa (11) de procesamiento digital, en el que cada etapa (11) de procesamiento digital comprende: una pluralidad de puertos (141-N) de entrada adaptados para recibir señales correspondientes a un enlace (36, 50) ascendente, teniendo cada puerto (141-N) de entrada un ancho de banda predeterminado; una pluralidad de puertos (221-M) de salida adaptados para emitir señales correspondientes a un enlace (40, 52) descendente, teniendo cada puerto (221-M) de salida un ancho de banda predeterminado; un convertidor (16) A/D asociado con cada puerto (141-N) de entrada y dispuesto para convertir la señal de enlace ascendente de un ancho (36, 50) de banda predeterminado en una forma de muestra digital; un convertidor (26) D/A asociado con cada uno de los puertos (221-M) de salida y dispuesto para convertir una señal digital procesada de un ancho de banda predeterminado en una señal (40, 52) de enlace descendente análoga, estando caracterizada dicha etapa (11) de procesamiento digital porque comprende además medios (42, 44, 46) de procesamiento digital que comprenden una pluralidad de demultiplexores (18) de frecuencia, cada uno conectado a uno o más de la pluralidad de convertidores (16) A/D y dispuestos para separar el ancho de banda muestreado de una o más de las señales (36, 50) de enlace ascendente muestreadas en una pluralidad de canales, medios (20) de procesamiento de nivel de canal asociados con cada uno de los canales y dispuestos para enrutar los canales procesados hacia cualquiera de la pluralidad de puertos (221-M) de salida, y una pluralidad de multiplexores (24) de frecuencia, cada uno conectado a los medios (20) de procesamiento de nivel de canal y a uno o más de la pluralidad de convertidores (26) D/A y dispuesto para combinar una pluralidad de canales enrutados.

Description

5

10

15

20

25

30

35

40

45

50

55

60

65

Sistema de procesamiento digital modular para cargas utiles de un satelite de telecomunicaciones

1. Introduccion

En las comunicaciones por satelite, los sistemas de haces puntuales multiples se estan haciendo mas comunes proporcionando ventajas en terminos de ganancia de antena, lo que reduce el consumo de potencia y facilita el funcionamiento con terminales de tierra pequenos, y en su capacidad para soportar el uso repetido de frecuencia espacial y por tanto, un rendimiento mayor dentro de un sistema de ancho de banda limitado. Asociado con los sistemas de haces puntuales multiples, es necesario proporcionar flexbilidad en el enrutamiento de canal a haz con el fin de cumplir los cambios en la distribucion de trafico entre haces y proporcionar flexibilidad en la correlacion de frecuencias entre enlace ascendente y enlace descendente con el fin de cumplir las restricciones de planificacion de frecuencia. Dado que muchos sistemas comprenden ahora mas de un centenar de haces, son necesarias tecnicas de procesamiento digital complejas dentro de la trayectoria de datos principal de la carga util con el fin de proporcionar la flexibilidad requerida. Los procesadores digitales usados dentro de tales sistemas de satelite de haces puntuales multiples se denominan “transparentes”, en tanto que las senales de trayectoria de datos de comunicaciones se muestrean y procesan de manera digital pero no se desmodulan dentro de la carga util.

Los sistemas que usan actualmente el procesamiento digital transparente son normalmente relevantes para categorfas de arquitectura de sistema de enlace directo, enlace de retorno o enlace de malla. En arquitecturas de enlace directo, el trafico se lleva en forma de enlace ascendente, desde una unica o pequeno numero de pasarelas dentro de un unico o pequeno numero de haces, para enlazar de manera descendente a un gran numero de terminales de usuario dentro de la cobertura de haces puntuales multiples. Con tales sistemas, exste un requisito para proporcionar flexibilidad en el enrutamiento de un canal de enlace ascendente de pasarela dado hacia cualquiera de los haces de enlace descendente y flexibilidad en la correlacion de un canal de enlace ascendente dado a cualquiera de los intervalos de frecuencia disponibles dentro de los haces de enlace descendente.

En arquitecturas de enlace de retorno, el trafico se lleva en forma de enlace ascendente desde un gran numero de terminales de usuario dentro de la cobertura de haces puntuales multiples para enlazar de manera descendente a un unico o pequeno numero de terminales de pasarela ubicados dentro de un unico o pequeno numero de haces. En este caso, existe un requisito para proporcionar flexibilidad en canales de enrutamiento en cualquier intervalo de frecuencia en cualquiera de los haces de enlace ascendente de usuario en cualquier intervalo disponible dentro del/de los haz o haces de enlace descendente de pasarela. Una arquitectura de malla se caracteriza por un gran numero de haces puntuales sobre tanto el enlace ascendente como el enlace descendente y existe un requisito para proporcionar flexibilidad en el enrutamiento de haz a haz y correlacion de frecuencia entre enlace ascendente y enlace descendente para cualquier canal de enlace ascendente.

Las arquitecturas de procesamiento digital que se usan actualmente dentro de los sistemas de haces puntuales multiples se encuentran entre una arquitectura o bien de conmutacion espacial o bien de formacion de haces digital. En una arquitectura de conmutacion espacial, las senales de enlace ascendente, desde un unico haz o multiples haces, se muestrean de manera digital mediante convertidores A/D y se demultiplexa su frecuencia de manera digital para aislar canales individuales. Un sistema de conmutacion, que funciona en los canales individuales, proporciona un enrutamiento flexible de cada canal de enlace ascendente al intervalo de frecuencia requerida dentro del haz de enlace descendente requerido. Se demultiplexa la frecuencia de los canales enrutados hacia un haz de enlace descendente dado y se convierten D/A para formar la senal de haz analogica requerida. Un enfoque de este tipo puede aplicarse a las arquitecturas directas, de retorno o de malla en las que las interfaces al sistema de antena toman la forma de puertos de haz, por ejemplo usando una antena de alimentacion individual por haz (SFPB).

En arquitecturas de formacion de haces digital, el procesamiento puede usarse dentro de arquitecturas de carga util que usan multiples alimentaciones o elementos dentro de la antena con el fin de sintetizar un haz puntual dado y es particularmente adecuado para los sistemas de antenas de tipo de sistema de elementos en fase y reflector con sistema de alimentadores (AFR). Se usan las funciones de ponderacion complejas dentro de la red de formacion de haces para cada canal para controlar las propiedades del haz para ese canal. Por ejemplo, los pesos de los canales pueden elegirse para definir la direccion de un haz puntual dado segun la distribucion de trafico de terminal de tierra o puede usarse el control del tamano y forma del haz para proporcionar flexibilidad adicional. La formacion de haces digital puede aplicarse a los enlaces de haces puntuales multiples en cualquiera de las arquitecturas de sistema directa, de retorno o de malla.

Asociadas con el procesador digital central, tal como se limita mediante los convertidores A/D y D/A existen funciones de procesamiento previo y procesamiento posterior analogicas que acondicionan las senales como entrada a los convertidores A/D y como salida de los convertidores D/A La combinacion de la funcion de procesamiento digital central y las funciones de procesamiento previo y procesamiento posterior analogicas constituyen un procesador integrado global.

Actualmente, los sistemas de procesamiento usados dentro de sistemas de satelite se implementan de manera

5

10

15

20

25

30

35

40

45

50

55

60

65

personalizada segun los requisitos de una mision especffica. Esto implica normalmente una implementacion altamente compleja en forma de una unica unidad dimensionada segun requisitos de mision y que requiere multiples disenos de modulo de nivel inferior, grandes cantidades de conectores de alta densidad y planos posteriores complejos. Los tiempos de diseno y prueba asociados con estos sistemas son largos, conduciendo a una programacion y coste global altos. Los requisitos de consumo de masa y de potencia altos y localizados pueden dificultar el alojamiento de la carga util, requiriendo a menudo una gestion termica sofisticada. El enfoque de una unica unidad de este tipo tiene una utilidad limitada para otras misiones que difieren en tamano o escala.

Un ejemplo de carga util de un satelite se da a conocer en el documento EP854590.

Es objeto de la presente invencion proporcionar un enfoque modular al diseno e implementacion de un procesador integrado para sistemas de comunicacion por satelite de tipo de haces puntuales multiples mediante lo cual el procesador integrado global comprende varios modulos de procesamiento integrados identicos. Un modulo de procesamiento integrado puede comprender varios componentes integrados ffsicamente o varios componentes individuales.

Es objeto adicional de la presente invencion proporcionar un modulo de procesamiento digital generico que puede usarse para soportar requisitos de sistema y de trafico de un amplio abanico de misiones que difieren en tipo y escala. El modulo digital generico proporciona la funcionalidad o bien de conmutacion espacial o bien de formacion de haces digital como opciones dentro del diseno de modulo comun. Mientras el concepto de procesamiento digital central sea generico se espera que los parametros detallados de las funciones de procesamiento previo y procesamiento posterior sean especfficos de cada mision, por ejemplo segun frecuencias y anchos de banda de enlace.

2. Sumario de la invencion

En un primer aspecto, la presente invencion se refiere a un sistema de procesamiento de carga util de un satelite de telecomunicaciones que comprende uno o mas modulos de procesamiento integrados genericos identicos, en el que el numero de modulos se selecciona segun las caracterfsticas de antena y ancho de banda de un enlace ascendente y enlace descendente de mision especificada, en relacion con las caracterfsticas del modulo de procesamiento integrado.

En la realizacion preferida, cada modulo de procesamiento integrado comprende una etapa de procesamiento previo, comprendiendo una etapa de procesamiento digital: una pluralidad de puertos de entrada adaptados para recibir senales correspondientes a un enlace ascendente, teniendo cada puerto de entrada un ancho de banda predeterminado; y una pluralidad de puertos de salida adaptados para emitir senales correspondientes a un enlace descendente, teniendo cada puerto de salida un ancho de banda predeterminado; y una etapa de procesamiento posterior; y en la que el numero de modulos de procesamiento integrados individuales en el sistema de procesamiento de carga util de un satelite de telecomunicaciones es funcion de los puertos de antena de enlace ascendente y enlace descendente y el ancho de banda de enlace ascendente y enlace descendente respectivo con respecto al numero de puertos de entrada (N) y salida (M) y el ancho de banda de puerto de entrada y salida respectivo de la etapa de procesamiento digital. Uno o mas de los puertos de entrada y/o puertos de salida pueden proporcionar redundancia.

Por tanto, la escala del procesador global se determina mediante el uso de multiples modulos de procesamiento integrados identicos segun requisitos y parametros de sistema de nivel mas altos, en particular el ancho de banda de sistema, el numero de puertos de haz en una arquitectura de conmutacion espacial o el numero de alimentaciones/puertos de elemento dentro de una arquitectura de formacion de haces digital. En un caso extremo, puede usarse un unico modulo de procesamiento integrado en una mision menor o secundaria, mientras que puede usarse un numero relativamente grande de modulos (por ejemplo 6 o mas) para soportar una mision a gran escala (por ejemplo, en la que se procesa la capacidad de comunicaciones completa). Este enfoque modular puede usarse con las arquitecturas o bien de conmutacion espacial o bien de procesamiento de formacion de haces digital e implementarse dentro de una arquitectura directa, de retorno o de malla. Las arquitecturas de formacion de haces digital puede requerir hardware analogico adicional para unir multiples modulos de procesamiento.

El enfoque modular proporciona una solucion de bajo riesgo en tanto que una vez se ha desarrollado y probado un modulo de procesamiento integrado, pueden usarse multiples copias del modulo probado para construir el procesador integrado global para una mision especffica. Ademas, el modulo de procesamiento central puede usarse como un bloque de construccion de procesador generico a lo largo de un abanico de tipos de mision, caracterizado por requisitos o bien de conmutacion espacial o bien de formacion de haces digital, reduciendo adicionalmente de ese modo el riesgo y los costes excepcionales.

En una realizacion preferida, cada etapa de procesamiento digital comprende ademas un convertidor A/D asociado con cada puerto de entrada y dispuesto para convertir la senal de enlace ascendente de un ancho de banda predeterminado en una forma de muestra digital; un convertidor A/D asociado con cada uno de los puertos de salida y dispuesto para convertir una senal digital procesada de un ancho de banda predeterminado en una senal de

5

10

15

20

25

30

35

40

45

50

55

60

65

enlace descendente analogica; medios de procesamiento digital que comprende una pluralidad de demultiplexores de frecuencia, cada uno conectado a uno o mas de la pluralidad de convertidores A/D y dispuestos para separar el ancho de banda muestreado de una o mas de las senales de enlace ascendente muestreadas en una pluralidad de canales; medios de procesamiento de nivel de canal asociados con cada uno de los canales y dispuestos para enrutar los canales procesados hacia cualquiera de la pluralidad de puertos de salida; una pluralidad de multiplexores de frecuencia, cada uno conectado a los medios de procesamiento de nivel de canal y a uno o mas de la pluralidad de convertidores D/A y dispuestos para combinar una pluralidad de canales enrutados.

En una realizacion, la etapa de procesamiento de nivel de canal comprende un sistema de conmutacion espacial que puede enrutar de manera flexible un canal de entrada dado hacia uno o mas de los multiplexores de frecuencia asociados con los puertos de salida. En una realizacion alternativa, la etapa de procesamiento de nivel de canal comprende un sistema de red de formacion de haces. La etapa de procesamiento de nivel de canal tambien comprende preferiblemente un conmutador de memoria dispuesto para proporcionar un enrutamiento flexible entre intervalos de frecuencia de enlace ascendente y enlace descendente.

La etapa de procesamiento previo de cada modulo de procesamiento integrado esta asociada con la pluralidad de puertos de entrada de la etapa de procesamiento digital y esta dispuesta para aislar una banda de frecuencia predeterminada del enlace ascendente, para convertir con disminucion de frecuencia la banda aislada en una frecuencia intermedia y para aplicar la senal convertida con disminucion de frecuencia a uno o mas de la pluralidad de puertos de entrada. La etapa de procesamiento previo puede comprender una cadena de procesamiento previo asociada con cada uno de los puertos de entrada, o multiples cadenas de procesamiento previo, pudiendo mutiplexarse la frecuencia de las salidas de las mismas para proporcionar senales de entrada predeterminadas a uno o mas de los puertos de entrada.

Ademas, la etapa de procesamiento posterior de cada modulo de procesamiento integrado esta asociada con la pluralidad de puertos de salida de la etapa de procesamiento digital y esta dispuesta para filtrar y convertir con aumento de frecuencia las senales de enlace descendente en frecuencias apropiadas. La etapa de procesamiento posterior puede comprender una cadena de procesamiento posterior asociada con cada uno de los puertos de salida o multiples cadenas de procesamiento posteriores caracterizadas por filtraciones y conversiones con aumento de frecuencia diferentes.

Ventajosamente, el modulo de procesamiento integrado puede implementarse en uno de: una arquitectura de sistema de enlace de malla, de enlace directo o de enlace de retorno o una combinacion de estas arquitecturas.

En una realizacion que comprende un sistema de conmutacion espacial, el modulo de procesamiento integrado esta dispuesto para funcionar con alimentacion individual por antenas de haz tanto en enlace ascendente como en enlace descendente. En este caso, las interfaces de modulo a las antenas toman la forma de puertos de haz. En realizaciones adicionales que comprenden un sistema de formacion de haces, la antena de enlace de usuario es un sistema de elementos en fase que comprende una pluralidad de elementos de antena o un reflector con sistema de alimentadores (AFR) que comprende una pluralidad de alimentaciones desviadas del plano focal de un reflector.

En aun otra realizacion que comprende un sistema de red de formacion de haces, en la que el modulo de procesamiento integrado esta implementado en una arquitectura de sistema de enlace directo, se divide preferiblemente un canal de entrada dado para proporcionar senales a multiples puertos de salida de la etapa de procesamiento digital, estando muestras de canal multiplicadas por coeficientes complejos con el fin de controlar las propiedades del haz de enlace descendente para ese canal. De manera similar, cuando el modulo de procesamiento integrado esta implementado en una arquitectura de sistema de enlace de retorno, se forma un canal de entrada dado a partir de la suma de senales de multiples puertos de entrada de la etapa de procesamiento digital, estando muestras de canal multiplicadas por coeficientes complejos con el fin de controlar las propiedades del haz de enlace ascendente para ese canal.

El enlace ascendente o enlace descendente se refiere preferiblemente a terminales de tierra que soportan un multiplexado de frecuencia de una pluralidad de canales. En un modulo que comprende un sistema de red de formacion de haces, cada canal de enlace ascendente o enlace descendente puede estar asociado con una red de formacion de haces digital independiente, estando un canal muestreado dividido segun el numero de elementos/alimentaciones en la antena de enlace descendente o enlace ascendente respectiva. En otra realizacion, el ancho de banda del enlace ascendente o enlace descendente esta partido en varios segmentos de ancho de banda, estando cada segmento aplicado a o emitido de un unico puerto de entrada o salida de la etapa de procesamiento digital.

En una realizacion, una senal correspondiente a cada haz de enlace ascendente o elemento/alimentacion de antena se aplica a un unico puerto de entrada de la etapa de procesamiento digital y/o una senal correspondiente a cada haz de enlace descendente o elemento/alimentacion de antena se emite de un unico puerto de salida de la etapa de procesamiento digital. Alternativamente, una senal correspondiente a una pluralidad de haces de enlace ascendente o elementos/alimentaciones de antena se aplica a un unico puerto de entrada y/o una senal correspondiente a una pluralidad de haces de enlace descendente o elementos/alimentaciones de antena se emite de un unico puerto de

5

10

15

20

25

30

35

40

45

50

55

60

65

salida. En este caso, la etapa de procesamiento previo puede estar dispuesta para convertir con disminucion de frecuencia de manera selectiva las senales de la pluralidad de haces de enlace ascendente o elementos/alimentaciones de antena en frecuencias de centro diferentes y para sumar los haces convertidos con disminucion de frecuencia o senales de elemento/alimentacion anteriores a la aplicacion de la senal a un puerto de entrada de la etapa de procesamiento digital. En cualquiera de estas realizaciones, la etapa de procesamiento posterior puede estar dispuesta para convertir con aumento de frecuencia de manera selectiva la senal de un puerto de salida de la etapa de procesamiento digital en una pluralidad de haces de enlace descendente o elementos/alimentaciones de antena.

En otras realizaciones, pueden usarse una pluralidad de modulos de procesamiento integrados. Pueden aplicarse senales correspondientes a un subconjunto de la pluralidad de haces de enlace ascendente o elementos o alimentaciones de antena a los puertos de entrada de la etapa de procesamiento digital de cada modulo y/o senales correspondientes a un subconjunto de la pluralidad de haces de enlace descendente o elementos o alimentaciones de antena pueden emitirse de los puertos de salida de la etapa de procesamiento digital de cada modulo. Alternativamente, se aplican senales correspondientes a la totalidad de la pluralidad de haces de enlace ascendente o elementos o alimentaciones de antena en los puertos de entrada de la etapa de procesamiento digital de cada modulo y/o senales correspondientes a la totalidad de la pluralidad de haces de enlace descendente o elementos o alimentaciones de antena se emiten de los puertos de salida de la etapa de procesamiento digital de cada modulo, y en el que cada modulo esta dispuesto para procesar un segmento diferente del ancho de banda global de haz o de elemento de antena o de alimentacion.

3. Descripcion de los Dibujos

A continuacion, se describiran realizaciones de la invencion unicamente a modo de ejemplo, con referenda a los dibujos adjuntos en los que:

la figura 1 es una representacion esquematica simplificada de un modulo de procesamiento integrado generico segun la presente invencion;

la figura 2 es una representacion esquematica mas detallada del modulo de procesamiento integrado de la figura 1, que incorpora una funcion de procesamiento de conmutacion espacial/de memoria central aplicado a una arquitectura de sistema de malla que usa antenas SFPB para tanto el enlace ascendente como el enlace descendente;

la figura 3 muestra una representacion mas detallada de un ejemplo de una etapa de procesamiento digital que podrfa usarse como un bloque de construccion del modulo de procesamiento integrado de la figura 2;

la figura 4 es una representacion simplificada de la etapa de procesamiento digital del modulo de procesamiento integrado de la figura 1, que incorpora una funcion de procesamiento de formadon de haces digital central aplicada a una arquitectura de sistema directa que usa una antena de sistema de elementos en fase; y

la figura 5 es una representacion esquematica de una arquitectura de modulos de procesamiento integrados multiples de formaaon de haces digital, que proporciona funcionalidad tanto de enlace directo como de enlace de retorno, segun una realizacion de la presente invencion.

4. Descripcion detallada de realizaciones de la invencion

Antes de describir diversas realizaciones de la presente invencion, tal como se implementan dentro de diversas arquitecturas de sistema que incorporan o bien una conmutacion espacial/de memoria o bien una funcion de procesamiento de formacion de haces digital, primero se describira la estructura basica de un modulo de procesamiento generico.

Haciendo referenda a Figura 1, un modulo 10 de procesamiento integrado generico comprende una etapa 12 de procesamiento previo analogica para acondiaonar las senales de entrada antes de la conversion A/D, una etapa 11 de procesamiento digital que comprende una pluralidad de puertos 141-n de entrada, teniendo cada puerto de entrada un convertidor 16 A/D que convierte una banda de entrada de interes en una forma de muestra digital, y un demultiplexor 18 digital que separa la banda de entrada global en varios canales. La etapa 11 de procesamiento digital tiene una pluralidad de puertos 221-m de salida, comprendiendo cada uno un multiplexor 24 digital que combina los canales de banda estrecha y un convertidor 26 D/A para convertir la senal combinada para proporcionar la senal de salida de puerto analogica. Una etapa 28 de procesamiento posterior analogica esta asociada con los puertos de salida de la etapa 11 de procesamiento digital para convertir con aumento de frecuencia la senal de salida en la frecuencia deseada y filtrar imagenes no deseadas. Aunque la figura 1 muestra solo un unico modulo de procesamiento integrado, debe entenderse que un sistema de procesamiento de carga util de un satelite de telecomunicadones puede comprender uno o mas modulos de este tipo identicos dependiendo de las caracterfsticas de antena y ancho de banda de un enlace ascendente y enlace descendente de mision especificada.

5

10

15

20

25

30

35

40

45

50

55

60

65

Haciendo referenda a la figura 1, entre los demultiplexores 18 de entrada y los multiplexores 24 de salida de la etapa 11 de procesamiento digital, una etapa 20 de procesamiento central de nivel de canal (normalmente un conmutador espacial/de memoria o sistema de formacion de haces digital) proporciona el mecanismo para enrutar de manera flexible canales entre puertos de entrada y salida, para correlacionar de manera flexible canales entre frecuencias de puertos de entrada y salida y, en el caso de formacion de haces digital, para proporcionar una ponderacion compleja flexible de senales de canal con el fin de controlar las propiedades del haz. Debe entenderse que el termino modulo de procesamiento integrado puede referirse a la integracion ffsica de los diversos componentes del modulo o a la implementacion como componentes indivduales.

4.1 Arquitectura de conmutacion espacial/de memoria

La figura 2 ilustra una arquitectura de sistema de malla que usa antenas de alimentacion individual por haz (SFPB) que incorpora un modulo 10 de procesamiento integrado que implementa una arquitectura 30 de conmutacion espacial y una arquitectura 32 de conmutacion de memoria como funciones 20 de procesador de nivel de canal central de la etapa 11 de procesamiento digital. El enlace 34 ascendente implica una pluralidad de Nu haces 36 puntuales, cada uno de los cuales contiene varios canales multiplexados por division de frecuencia (FDM) ubicados en los intervalos de frecuencia disponibles dentro de la banda 34 de enlace ascendente global. Pueden usarse de manera repetida las frecuencias entre multiples terminales de tierra que comparten el mismo intervalo de frecuencia a condiaon de que los haces esten suficientemente alejados entre si para limitar la interferencia entre los mismos. El enlace 38 descendente implica Nd haces 40 puntuales, conteniendo cada haz 40 varios canales FDM ubicados en intervalos de frecuencia disponibles. En un caso extremo, puede requerirse la capacidad para enrutar de manera flexible cualquier canal de enlace ascendente hacia cualquier intervalo de frecuencia en cualquier haz de enlace descendente.

Como se describe con referenda a la figura 2, la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado comprende una pluralidad de N puertos 141-n de entrada, y una pluralidad de M puertos 22%m de salida, donde N puede ser igual o diferente de M. Cada uno de los haces 36 de enlace ascendente y haces 40 de enlace descendente se asocia normalmente con un unico puerto 141-n de entrada y puerto 22%m de salida, respectivamente, de la etapa 11 de procesamiento digital. Cada haz 36 de enlace ascendente se somete primero a una funcion de procesamiento previo analogica en la etapa 12 de procesamiento previo analogica en la que la banda de frecuencia de interes se afsla para evitar distorsion en el muestreo A/D posterior (es decir cualquier senal fuera de banda se distorsionara en banda como resultado del procedimiento de muestreo) y se convierte con disminucion de frecuencia en una frecuencia intermedia (IF) adecuada para muestreo posterior. La etapa 12 de procesamiento previo puede estar integrada ffsicamente con la etapa 11 de procesamiento digital o puede ser un componente independiente, externo a la etapa 11 de procesamiento digital.

Las senales 36 de haz de enlace ascendente de procesamiento previo se aplican en los puertos 141-n de entrada y se muestrean en el convertidor 16 A/D con el fin de representar la senal de haz global como una secuencia de palabras digitales. El convertidor 16 A/D debe funcionar a una tasa de muestreo suficientemente rapida con el fin de representar la totalidad de la banda de frecuencia de interes (una tasa maxima de fentrada muestras por segundo), que a su vez determina el maximo ancho de banda que puede muestrearse (mediante el teorema de Nyquist fentrada/2, asumiendo muestreo real) y con una longitud de palabra suficiente con el fin de limitar el ruido de cuantificacion asociado con la conversion.

Las senales de haz muestreadas se demultiplexan entonces de manera digital en el demultiplexor 18 en K canales individuales aplicando una arquitectura de demultiplexado digital apropiada. Esto implica normalmente un algoritmo basado en FFT eficaz y una reduccion en la tasa de muestra apropiada para los canales individuales. Cada canal puede contener un unico o multiples portadores o, en el caso de un portador de banda ancha dado, puede ocuparse un numero entero de canales. En el ultimo caso, debe entenderse que el diseno del filtro 18 de demultiplexor es tal que una propiedad contigua permite que portadores de banda mas ancha se reconstruyan en una funcion de multiplexado de frecuencia. En terminos practicos, las muestra de canal individuales se multiplexan por division de tiempo (TDM) en marcos donde un marco dado contiene una muestra para cada canal.

Una funcion 30 de conmutacion espacial central funciona en los canales de entrada muestreados, permitiendo que senales de cualquier puerto 141-n de entrada se enruten hacia cualquier puerto 22%m de salida. Un canal de entrada dado puede enrutarse hacia multiples puertos de salida (capacidad de difusion o multidifusion) y cualquier canal de entrada puede enrutarse hacia cualquier intervalo de frecuencia en el puerto 22^m de salida seleccionado. Se consigue flexibilidad en la correlacion de frecuencia controlando funciones de lectura-escritura dentro de la arquitectura 32 de conmutacion de memoria asociada con la funcion 20 de procesamiento de nivel de canal central. Tal como se describio anteriormente, las salidas de los demultiplexores (18) toman forma de marcos de TDM en los que un marco dado contiene una unica muestra para cada canal y la ordenacion de las muestras dentro del marco se refiere a la frecuencia de canal. La correlacion de frecuencia puede controlarse cambiando la ordenacion de muestras dentro de estos marcos de TDM escribiendo marcos de entrada en la memoria y leyendo marcos de salida de la memoria con una ordenacion de muestras diferente anterior a la entrada a los multiplexores.

Cada puerto 221-m de salida tiene un multiplexador 24 de frecuencia que combina los canales enrutados hacia el

5

10

15

20

25

30

35

40

45

50

55

60

65

mismo, que como se describio anteriormente estan ahora en forma de marcos de TDM con ubicaciones de muestras segun la correladon de frecuencia requerida. Cada puerto 221-m de salida tiene un convertidor 26 D/A que funciona a una tasa de fsaiida muestras por segundo, que a su vez determina el maximo ancho de banda de la senal de salida (mediante el teorema de Nyquis, fsalida/2 asumiendo muestreo real). fsalida puede normalmente ser igual a fentrada, pero debe entenderse que esto no es necesariamente el caso. La senal de puerto de salida de haz convertida se convierte con aumento de frecuencia en una frecuencia requerida en la etapa 28 de procesamiento posterior asociada con los puertos 22i-m de salida de la etapa 11 de procesamiento digital y se aplica un filtrado anti imagen para rechazar imagenes del convertidor A/D no deseadas. La etapa 28 de procesamiento posterior puede estar integrada ffsicamente con la etapa 11 de procesamiento digital o puede implementarse de manera externa.

La figura 3 muestra un ejemplo de una etapa de procesamiento digital generica del modulo de procesamiento integrado segun una realizacion de la presente invencion que puede usarse un bloque de construcaon para un procesador a gran escala con una arquitectura de conmutacion espacial. La etapa 11 de procesamiento digital comprende N puertos 141-n de entrada, cada uno con un convertidor 161-n A/D asociado, y M puertos 221-m de salida, cada uno con un convertidor 26%m D/A asociado. De los N puertos de entrada y M puertos de salida, varios de estos estarfan normalmente activos proporcionando los otros redundancia al sistema. El procesamiento de senal digital puede considerarse que divide a lo ancho entre tres rangos 42, 44, 46 de funciones, con varios bloques de funcion identicos en cada rango, entre los que exste conectividad completa. El primer rango 42 proporciona un demultiplexado de frecuencia de las entradas muestreadas. El tercer rango 46 proporciona de manera similar un multiplexado de frecuencia para formar las salidas muestreadas. El segundo rango 44 central proporciona el enrutamiento fleXble entre puertos 141-n de entrada y puertos 221-m de salida; en este ejemplo (figura 2) una funcion 30 de conmutacion dada recibe entradas de cada bloque 18 de demultiplexado y proporciona salidas para cada bloque 24 de multiplexado.

4.1.1. Ejemplos de la aplicacion de enfoque modular a la arquitectura de conmutacion espacial

Considerando las arquitecturas de conmutacion espaciales, los parametros clave que caracterizan los requisitos del procesador global son el numero de haces de enlace ascendente y haces de enlace descendente, el ancho de banda ocupado en los haces y el ancho de banda de canal necesario para cumplir los requisitos de flexibilidad. De manera similar, los parametros clave que caracterizan un modulo de procesamiento integrado dado son el numero de puertos de entrada y salida de su etapa de procesamiento digital y el ancho de banda procesado de manera digital de estos puertos. Se comentan ahora varias situaciones caracterizadas por requisitos de mision diferentes para ilustrar la flexibilidad del enfoque modular de la presente invencion.

Si el numero de haces 36 de enlace ascendente y haces 40 de enlace descendente es menor que el numero de puertos 141-n de entrada y puertos 221-m de salida respectivamente de la etapa de procesamiento digital del modulo 10, y si el ancho de banda de los haces 36 de enlace ascendente y haces 40 de enlace descendente es menor que el de los puertos 141-n de entrada y puertos 221-m de salida respectivos, entonces un unico modulo 10 sera suficiente con una correlacion directa de haces a puertos de modulo. En realidad, tal situacion simplista es probable que corresponda con una mision menor o secundaria.

Si el numero de haces 36 de enlace ascendente y/o haces 40 de enlace descendente supera el numero de puertos 141-n de entrada y/o puertos 221-m de salida de la etapa 11 de procesamiento digital del modulo 10, pero los anchos de banda de los haces son significativamente menores que el ancho de banda de puertos de etapa de procesamiento digital respectivo, entonces un unico modulo puede usarse de nuevo asociando cada puerto de la etapa 11 de procesamiento digital con multiples haces. En tal caso, la etapa 12 de procesamiento previo asociada con los puertos 141-n de entrada se estructura de manera que un grupo de senales 34 de haz se convierten con disminucion de frecuencia en frecuencias de centro diferentes (selecaonadas para evitar superposicion) y se suman antes del muestreo mediante el convertidor 16 A/D de puerto de entrada. De manera similar, cada puerto 221-m de salida de la etapa 11 de procesamiento digital del modulo 10 contiene las senales correspondientes a multiples haces 38 pero desviadas de nuevo de manera selectiva en frecuencia para evitar superposicion. Tras la conversion D/A en el puerto de salida, las senales de salida se someten a diferentes conversiones con aumento de frecuencia en la etapa 28 de procesamiento posterior para situar las senales de haz en las frecuencias de centro requeridas y se filtran en banda para rechazar las senales de haz e imagenes de convertidor A/D no deseadas.

Por ejemplo, considerar un modulo 10 de procesamiento integrado que comprende una etapa 11 de procesamiento digital con diez puertos 141-10 de entrada y diez puertos 221-10 de salida, cada uno dispuesto para alojar un ancho de banda de 200 MHz. La mision de comunicaciones por satelite esta caracterizada por veinte haces 36 de enlace ascendente y veinte haces 40 de enlace descendente, teniendo cada uno un ancho de banda de 100 MHz. En la etapa 12 de procesamiento previo, se combinan diez pares de senales 36 de haz de enlace ascendente, con sus frecuencias de centro desplazadas 100 MHz de modo que cada par de senales de haz ocupa la totalidad del ancho de banda de 200 MHz de un puerto 141-10 de entrada de la etapa de procesamiento digital. Esto se aplica a la inversa en la correlacion de los puertos 221-10 de salida a los haces 40 de enlace descendente. Este concepto de apilado de subbandas es objeto de la solicitud de patente del Reino Unido No. GB 0708940.2 presentada el 10 de mayo de 2007.

5

10

15

20

25

30

35

40

45

50

55

60

65

Si el producto del numero de haces 36 de enlace ascendente o haces 40 de enlace descendente y el ancho de banda de haz respective supera el producto de los numeros N de puertos 141-n de entrada y M de puertos 22%m de salida respectivos y el ancho de banda de puerto respective de la etapa 11 de procesamiento digital de un modulo de procesamiento integrado, entonces un unico modulo es claramente insuficiente para soportar los requisitos de mision. Pueden implementarse diversas configuraciones en esta situacion. En la configuracion menos compleja, se proporciona una pluralidad de modulos. Los haces 36 de enlace ascendente y haces 40 de enlace descendente se parten en subconjuntos, donde cada subconjunto esta soportado por uno de la pluralidad de modulos 10 de procesamiento integrados. De nuevo, puede multiplexarse multiples senales de haz de enlace ascendente desde dentro de un subconjunto de haz sobre cada puerto 141-n de entrada de la etapa 11 de procesamiento digital del modulo apropiado.

Por ejemplo, para una mision particular que comprende veinte haces 361-20 de enlace ascendente y veinte haces 40% 20 de enlace descendente, teniendo cada uno un ancho de banda de 200 MHz, se proporcionan dos modulos 10a y 10b de procesamiento integrados. La etapa 11 de procesamiento digital de cada modulo 10a y 10b comprende diez puertos 141-10 de entrada y diez puertos 221-10 de salida y se dispone para soportar un subconjunto de diez haces 361-10, 3611-20 de enlace ascendente y diez haces 401-10, 4011-20 de enlace descendente, muestreandose el ancho de banda de haz completo en cada puerto 141-10 de entrada. Sin embargo, una configuracion de este tipo no puede proporcionar una flexibilidad completa entre todos los haces de enlace ascendente y haces de enlace descendente, dado que los canales en un subconjunto de enlace ascendente dado de haces 361-10 o 3611-20 solo pueden enrutarse hacia haces dentro del subconjunto 401-10 o 4011-20 de enlace descendente correspondiente respectivamente. En algunos casos, esto puede ser insuficiente para cumplir los requisitos de trafico dentro de una mision particular.

En un enfoque alternative que puede proporcionar una flexibilidad de enrutamiento de haz a haz completa para la situacion en la que se requiere mas de un modulo de procesamiento integrado, cada modulo 10 se dispone para soportar el numero de haces 36 de enlace ascendente y haces 40 de enlace descendente completo apilando multiples segmentos del ancho de banda de haz global en los puertos 141-n de entrada de la etapa 11 de procesamiento digital del modulo. El numero de modulos 10 requerido es entonces igual al numero de segmentos de ancho de banda dentro del ancho de banda de haz global. Considerese de nuevo el ejemplo anterior, que comprende veinte haces 361-20 de enlace ascendente y veinte haces 401-20 de enlace descendente, teniendo cada uno un ancho de banda de 200 MHz. Pueden usarse dos modulos 10a y 10b de procesamiento, soportando cada uno los veinte haces 361-20 de enlace ascendente y los veinte haces 401-20 de enlace descendente en su totalidad, apilandose dos haces de enlace ascendente y dos haces de enlace descendente por puerto de entrada y salida respectivamente de la etapa 11 de procesamiento digital de cada modulo, y muestreandose un segmento de ancho de banda de 100 MHz desde/hasta un haz dado en cada puerto de entrada y salida. Una desventaja de este enfoque es que la flexibilidad de correlacion de frecuencia entre haces de enlace ascendente y haces de enlace descendente esta restringida al nivel de segmento de ancho de banda pero en la practica, es improbable que presente una restriccion severa.

En la situacion en la que el numero de puertos 141-n de haz de entrada y puertos 22%m de haz de salida de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado supera el numero de haces y el ancho de banda de haz supera el ancho de banda de puerto de la etapa de procesamiento digital, pueden usarse multiples modulos, cada uno dividido segun segmentos de ancho de banda. Por ejemplo, un requisito de mision que implica diez haces en cada uno del enlace 36 ascendente y enlace 40 descendente, con un ancho de banda de haz de 400 MHz, se requieren dos modulos, procesando cada uno 200 MHz para el numero de puertos de haz completo.

Si el producto del numero de haces de enlace descendente y el ancho de banda de haz de enlace descendente supera el producto del numero M de puertos de salida y el ancho de banda de puerto de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado, mientras que el producto del numero de haces de enlace ascendente y el ancho de banda de haz de enlace ascendente es menor que el producto del numero N de puertos de entrada y el ancho de banda de puerto, entonces se requiere de nuevo multiples modulos. En este caso, cada una de las senales de haz de enlace ascendente se divide en multiples trayectorias identicas que se introducen en los puertos de entrada respectivos de la etapa 11 de procesamiento digital para cada uno de los modulos. Cada uno de los modulos soporta parte de la capacidad de salida, asociandose un subconjunto de haces de enlace descendente con un modulo dado. Tal enfoque proporciona una flexibilidad completa, pudiendo enrutarse cualquier canal de enlace ascendente hacia cualquier intervalo de frecuencia en cualquier haz de enlace descendente. Una situacion analoga existe si la capacidad de enlace ascendente demanda multiples modulos mientras el enlace descendente es compatible con la capacidad de puerto de salida de la etapa 11 de procesamiento digital de un unico modulo; en este caso se suman las salidas de puerto respectivas de las etapas de procesamiento digital de los modulos.

4.2. La arquitectura de formacion de haces digital

La figura 4 ilustra una etapa 11 simplificada de procesamiento digital de un modulo 10 de procesamiento integrado segun la presente invencion, que incorpora una funcion de procesamiento de formacion de haces digital aplicada a una arquitectura de sistema de enlace directo. Un unico enlace 50 ascendente de haz de pasarela comprende un multiplexado de frecuencia de K canales de banda estrecha mientras el enlace 52 descendente comprende una

5

10

15

20

25

30

35

40

45

50

55

60

65

cobertura de haces puntuales multiples proporcionada por una antena 54 de sistema de elementos en fase que tiene Ne elementos 561Ne de antena. Segun los requisitos especficos de una mision particular, es necesaria la flexibil idad para enrutar un canal de enlace ascendente dado hacia cualquier intervalo de frecuencia dentro de una ubicacion de haz de enlace descendente.

Inicialmente, se asume que un unico convertidor 16 A/D esta asociado con el enlace 50 ascendente de pasarela y un unico convertidor 26 D/A esta asociado con cada uno de los elementos 561...Ne de sistema de elementos en fase de la antena 54 de enlace descendente de usuario.

En una etapa 12 de procesamiento previo analogica, la senal 50 de antena de enlace ascendente, que comprende K canales 501...K de banda estrecha, se filtra para extraer la banda de interes y se converte con disminucion de frecuencia para situar la frecuencia de centro cercana a cero. La senal 50 de enlace ascendente se muestrea en un convertidor 16 A/D a una tasa suficiente para muestrear la banda de enlace ascendente completa de interes (es decir, al menos el doble del ancho de banda, asumiendo el uso de muestreo real). La senal 50 muestreada de enlace ascendente se demultiplexa de manera digital en el demultiplexor 18 para separar los K canales 50i..k individuales, reduciendose las salidas de canal muestreadas segun el ancho de banda de canal. La salida de demultiplexor 18 es normalmente en forma de marcos de TDM, conteniendo cada marco una muestra compleja para cada uno de los K canales 501...K y la ordenacion de las muestras dentro del marco refiriendose a la frecuencia de canal. Igual que para las realizaciones de arquitectura de conmutacion espacial descritas anteriormente, la salida demultiplexada se alimenta a un conmutador 58 de memoria que esta dispuesto para proporcionar flexibilidad en la correlacion de frecuencia entre enlace 50 ascendente y enlace 52 descendente. Las muestras dentro de cada marco de TDM se introducen en la memoria 58 mediante lectura y despues se extraen mediante lectura en un orden secuencial para reflejar la correlacion requerida.

Cada canal 50i..k tiene una red 601...K de formacion de haces digital (DBFN) funcional e independiente, dividiendose una senal de canal muestreada en Ne maneras correspondientes al numero de elementos 56 en el sistema 54 de elementos en fase. Las muestras en cada trayectoria de salida se multiplican por un peso complejo predeterminado que es equivalente a la amplitud y control de fase. La eleccion de funciones de ponderacion complejas determina las propiedades del haz asociado con ese canal. Por ejemplo, si el conjunto de funciones de ponderacion se selecciona para producir un gradiente de fase uniforme a lo largo de la apertura del sistema de elementos, entonces un haz puntual se formara en la direccion donde los elementos individuales se anaden de manera coherente. Esto da como resultado que el canal se enruta hacia una ubicacion de haz requerida. Otros conjuntos de funciones de ponderacion pueden usarse para controlar el tamano y forma del haz.

Un unico sistema 54 de elementos en fase forma todos los haces 52 de enlace descendente y por tanto las senales de canal deben combinarse para cada uno de los elementos 561...Ne de sistema de elementos. En general, se usara de manera repetida la frecuencia espacial en el enlace 52 descendente y de esa manera existen multiples redes 60 de formacion de haces digital correspondientes a un intervalo de frecuencia dado y se suman senales de canal correspondientes para cada uno de los elementos 561...Ne de sistema de elementos. En los puertos 221...Ne de salida, una funcion 24 de multiplexado de frecuencia combina las senales de intervalo de frecuencia para cada uno de los elementos 561...Ne y un convertidor 26 D/A convierte cada una de las senales de elemento muestreadas a forma analogica. En la etapa 28 de procesamiento posterior asociada con los puertos 221...Ne de salida, cada elemento senal se convierte con aumento de frecuencia en la frecuencia requerida y el canal se filtra para rechazar imagenes de convertidor D/A Cada senal se amplifica entonces antes de aplicarse al elemento 561...Ne de antena apropiado del sistema 54 de elementos en fase.

Debe entenderse que el demultiplexor 18 digital y los disenos de filtro de multiplexor 24 en las realizaciones descritas anteriormente soportan la propiedad contigua mediante lo cual un portador que es mas amplio que el canal se reconstruye con las mismas funciones de ponderacion de formacion de haces que se aplican a las diferentes partes constituyentes que siguen al demultiplexado.

Puede implementarse una arquitectura inversa para soportar un enlace de retorno con multiples redes de formacion de haces digital de recepcion para los canales de enlace ascendente de usuario. De manera similar la formacion de haces digital puede aplicarse a tanto haces de enlace ascendente como haces de enlace descendente dentro de una arquitectura de malla.

Debe entenderse tambien que la misma arquitectura basica puede aplicarse igualmente si la antena de enlace de usuario es un reflector con sistema de alimentadores (AFR), en el que un agrupamiento de alimentaciones se desvi'an deliberadamente del plano focal de un reflector y un haz dado se forma mediante la adiccion ponderada de un subconjunto de las alimentaciones. En el caso de enlace de retorno, los puertos 14%n de entrada del procesador en el lado de enlace de usuario corresponden por tanto a las alimentaciones del AFR. En el caso de enlace directo, el AFR puede combinarse con un una disposicion de amplificador multipuerto (MPA) de modo que se comparte una amplificacion de una senal de alimentacion dada a lo largo de varios amplificadores mediante el uso de redes de entrada y salida analogicas en ambos lados de los amplificadores. Sin embargo, el requisito sigue siendo que el procesador digital proporcione las senales de alimentacion. En una variante adicional de la arquitectura, la distribucion de una senal de alimentacion dada al conjunto de amplificadores (es decir, la funcion de red de entrada)

5

10

15

20

25

30

35

40

45

50

55

60

65

puede incorporarse a la funcion de formacion de haces digital por tanto eliminando la necesidad de una red de entrada analogica.

En el caso de una arquitectura de sistema de enlace directo, los puertos de entrada de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado corresponden al enlace ascendente de pasarela y el numero de puertos 141-n de entrada disponibles es probable que sea mayor que el numero de haces de pasarela. Sin embargo, si el ancho de banda del enlace ascendente supera el ancho de banda de puerto de la etapa 11 de procesamiento digital, sera necesario partir el ancho de banda de enlace ascendente global en varios segmentos de ancho de banda en la etapa de procesamiento previo asociada con cada puerto de entrada. Los puertos 221-m de salida de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado corresponden a los elementos de sistema de elementos en fase o las alimentaciones de AFR. De manera similar, para una arquitectura de sistema de enlace de retorno, los puertos de entrada se refieren a elementos/alimentaciones y los puertos de salida se refieren al enlace descendente de pasarela.

4.2.1 Ejemplos de la aplicacion de enfoque modular a arquitecturas de formacion de haces digital

De nuevo, la configuracion en terminos de geometrfa de modulo dependera de los requisitos de la mision especffica. A continuacion, se describen brevemente varios escenarios de mision diferentes para ilustrar como puede aplicarse el enfoque modular en situaciones diferentes. En este caso, el rango central de funciones que comprende conmutadores dentro de la arquitectura de modulo descrita con referencia a la figura 3, se sustituyen por la funcion de ponderacion de formacion de haces digital.

Por ejemplo, si el numero de elementos de sistema de elementos en fase o alimentaciones de AFR es menor que el numero de puertos de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado y el ancho de banda de los elementos o alimentaciones de antena es menor que el ancho de banda de puerto, entonces un unico modulo es suficiente. Considerese una arquitectura de sistema de enlace directo, en la que el enlace ascendente de pasarela es de 400 MHz y el sistema de elementos en fase de enlace de usuario comprende diez elementos de antena, cada uno con un ancho de banda de 200 MHz. Considerando de nuevo el ejemplo de modulo descrito con referencia a la figura 3 en el que un unico modulo comprende una etapa 11 de procesamiento digital con diez puertos 141-n de entrada activos y diez puertos 221-m de salida activos, cada uno con un ancho de banda de puerto de 200 MHz. El enlace 50 ascendente de pasarela se parte en dos segmentos de ancho de banda de 200 MHz en la etapa 12 de procesamiento previo. Cada segmento de ancho de banda se procesa mediante un puerto 141 y 142 de entrada independiente, no usandose los ocho puertos 143-10 de entrada restantes o proporcionando redundancia. Los diez puertos 221-10 de salida proporcionan senales para cada uno de los diez elementos del sistema de elementos en fase. Debido a que el ancho de banda del enlace descendente es la mitad del enlace ascendente es implfcito que exista un factor de uso repetido de frecuencia de 2 en el enlace descendente. Por tanto, debe apreciarse que el numero completo de puertos de entrada y salida puede o puede no usarse para todas las arquitecturas.

En la practica, el numero de elementos o alimentaciones de antena es probable que supere el numero de puertos 221-m de salida de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado. Si el ancho de banda de elemento de antena es significativamente menor que el ancho de banda del puerto de salida de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado, entonces pueden apilarse por frecuencia multiples senales de elemento para un puerto 221-m de salida dado de la etapa 11 de procesamiento digital. Por ejemplo, considerese una arquitectura de sistema de enlace directo con un sistema de elementos en fase que comprende veinte elementos de antena, cada uno con un ancho de banda de elemento de 100 MHz. Puede usarse un unico modulo, comprendiendo cada puerto de salida de su etapa 11 de procesamiento digital un ancho de banda de 200 MHz y estando dispuesto para proporcionar dos senales de elemento de antena desplazadas en frecuencia 100 MHz. La etapa de procesamiento posterior incluira diferentes conversiones con aumento de frecuencia para situar las senales de elemento en la misma frecuencia de centro para el enlace 52 descendente.

En muchos casos practicos, el producto del numero de elementos Ne y el ancho de banda de elemento superara el producto del numero de puertos de salida Nsalida y el ancho de banda de puerto de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado. Por tanto, un unico modulo no es suficiente para cumplir los requisitos del sistema. En este caso, los elementos de antena pueden partirse entre una pluralidad de modulos introduciendose la senal 50 de enlace ascendente de pasarela en cada modulo (ejemplo de enlace directo). Por ejemplo, considerese una arquitectura de sistema de enlace directo, comprendiendo el sistema 54 de elementos en fase cuarenta elementos 561-40 de antena, cada uno con un ancho de banda de elemento de 100 MHz Como en el ejemplo anterior, un puerto 221-10 de salida dado puede soportar dos senales de elemento pero se requieren dos modulos 10a y 10b de procesamiento para soportar el total de cuarenta elementos 561-40. La misma senal 50 de enlace ascendente de pasarela se introduce en la etapa 12 de procesamiento previo de ambos modulos 10a y 10b, en los que la senal se canaliza en dos segmentos de 200 MHz. Estas dos senales de canal se aplican a dos de los puertos 141 y 142 de entrada de la etapa 11 de procesamiento digital de cada modulo 10a y 10b de procesamiento, proporcionando cada modulo la ponderacion de formacion de haces de nivel de canal para veinte elementos de antena apilandose por frecuencia las senales para dos elementos de antena independientes en cada puerto 221-10 de salida. Debe apreciarse que mientras el procesamiento frontal en terminos de procesamiento 12 previo,

5

10

15

20

25

30

35

40

45

50

55

conversion 16 A/D y demultiplexado 18 digital se duplica para cada modulo 10, el procesamiento global esta dominado por el lado de salida, y por tanto tal duplicacion representa una sobrecarga mfriima. Debe apreciarse tambien que tales arquitecturas no tienen las limitaciones en flexibilidad en terminos de enrutamiento de canal a haz o correlacion de frecuencia asociada con las arquitecturas de conmutacion espaciales de multiples modulos descritas anteriormente.

De manera similar puede aplicarse una arquitectura inversa a un enlace de retorno. Para una situacion en la que se requieren multiples modulos, es necesaria una funcion de suma analogica para combinar las contribuciones de canal de los subconjuntos de elementos asociados con cada uno de los modulos. Por ejemplo, considerese una arquitectura de sistema de enlace de retorno con un sistema 54 de elementos en fase que comprende cuarenta elementos 561.40, cada uno con un ancho de banda de elemento de 100MHz Se requieren dos modulos 10a y 10b, procesando cada uno veinte de los elementos 561.20 y 5621.40 de antena, apilandose dos elementos de antena en frecuencia en cada uno de los diez puertos 141-10 de entrada de la etapa 11 de procesamiento digital de cada modulo 10a y 1 0b. El ancho de banda de 400MHz de la senal 52 de enlace descendente de pasarela se divide entre dos puertos 221 y 222 de salida de la etapa 11 de procesamiento digital de cada uno de los dos modulos 10a y 10b. Cada puerto 221 y 222 de salida de la etapa 11 de procesamiento digital de cada modulo 10a y 10b proporciona una contribucion al segmento de 200 MHz del enlace 52 descendente de pasarela correspondiente a los veinte elementos 561.20, 5621...40 de antena de enlace ascendente asignado a ese modulo 10a y 10b. Por tanto, es necesario sumar las senales de puerto de salida correspondientes para los dos modulos 10a y 10b con el fin de generar los segmentos de ancho de banda de pasarela globales de la totalidad de los cuarenta elementos 561..40 de antena del sistema 54 de elementos en fase. Tras esta suma, se demultiplexa la frecuencia analogica de cada segmento respectivo para formar el enlace 52 descendente de pasarela de 400 MHz completo.

Debido al uso no simetrico de los puertos de entrada y salida en las arquitecturas de enlace directo y de retorno descritas anteriormente, se deduce que un unico modulo de procesamiento puede soportar una combinacion de tanto enlaces directos como de retorno. Los puertos 22%m de salida de la etapa 11 de procesamiento digital del modulo 10 de procesamiento integrado se usan predominantemente para las senales de enlace descendente de elemento de usuario usandose algunos puertos para las senales de enlace descendente de pasarela mientras que la situacion inversa es cierta para los puertos 141-n de entrada. Por ejemplo, considerese una especificacion de mision con tanto enlaces directos como de retorno, usando el enlace de pasarela un unico haz con ancho de banda de 200 MHz y teniendo el enlace de usuario un sistema de elementos en fase con treinta y seis elementos 561.36, cada uno con un ancho de banda de elemento de 50 MHz. Uno de los diez puertos 141 de entrada de la etapa 11 de procesamiento digital de un modulo 10 de procesamiento se usa para el enlace ascendente de pasarela, mientras que los otros nueve puertos 142.10 de entrada se usan para las senales de enlace ascendente de elemento, con cuatro senales de elemento de antena apiladas en frecuencia en cada uno de estos nueve puertos 142.10 de entrada. De manera similar, se usa un unico puerto 221 de salida para el enlace descendente de pasarela, usandose los otros nueve puertos 142.10 de salida por las senales de enlace descendente de elemento asignandose cuatro senales de elementos de antena apiladas en frecuencia a cada uno de estos nueve puertos 142.10.

En una variante adicional, el modulo 10 de procesamiento integrado puede usarse para soportar una arquitectura de sistema que usa un sistema de elementos en fase o AFR, con formacion de haces digital en tanto el enlace ascendente como en el enlace descendente.

Este enfoque modular para la arquitectura de formacion de haces se ilustra adicionalmente con referenda a la figura

5. Se requiere una arquitectura de sistema de enlace 64 directo y enlace 62 de retorno combinados usandose un AFR que comprende Nf alimentaciones individuales. Normalmente, se usan veinte alimentaciones para formar un haz puntual dado. El ancho de banda de alimentacion de enlace de usuario es tal que un numero pequeno de alimentaciones puede apilarse en frecuencia para cada uno de los puertos 141-n de entrada de la etapa 11 de

procesamiento digital de cada modulo. Exsten Np modulos 101 10p de procesamiento integrados para el enlace 62

de retorno y Np modulos 101...10p de procesamiento integrados adicionales para el enlace 64 directo, en los que

cada modulo 10 de procesamiento integrado comprende una etapa 12 de procesamiento previo, una etapa 11 de procesamiento digital central (DSP) y una etapa 28 de procesamiento posterior. El ancho de banda de lado de pasarela requiere el uso de Ng puertos de modulo de manera que, para el enlace 62 de retorno, se proporcionan Ng combinadores 66 de trayectoria Np externos para combinar las senales de salida procesadas, mientras para el enlace 64 directo, se proporcionan Ng divisores 68 de trayectoria Np para dividir las senales de entrada procesadas.

Claims (12)

10

15

20

25

30

35

40 2.

3.

45

50 4.

5.

55

6.

60

Sistema de procesamiento de carga util de un satelite de telecomunicaciones que comprende uno o mas modulos (10) de procesamiento integrados genericos identicos, comprendiendo cada modulo de procesamiento integrado una etapa (11) de procesamiento digital, en el que el numero de modulos (10) de procesamiento integrados individuales en el sistema de procesamiento de carga util de un satelite de telecomunicaciones es funcion de los puertos de antena de enlace (36, 50) ascendente y de enlace (40, 52) descendente y el ancho de banda de enlace ascendente y enlace descendente respectivo con respecto al numero de puertos (141-n, 221-m) de entrada (N) y salida (M) y el ancho de banda de puerto de entrada y salida respectivo de la etapa (11) de procesamiento digital, en el que cada etapa (11) de procesamiento digital comprende:

una pluralidad de puertos (141-n) de entrada adaptados para recibir senales correspondientes a un enlace (36, 50) ascendente, teniendo cada puerto (141-n) de entrada un ancho de banda predeterminado;

una pluralidad de puertos (221-m) de salida adaptados para emitir senales correspondientes a un enlace (40, 52) descendente, teniendo cada puerto (221-m) de salida un ancho de banda predeterminado;

un convertidor (16) A/D asociado con cada puerto (141-n) de entrada y dispuesto para convertir la senal de enlace ascendente de un ancho (36, 50) de banda predeterminado en una forma de muestra digital;

un convertidor (26) D/A asociado con cada uno de los puertos (221-m) de salida y dispuesto para convertir una senal digital procesada de un ancho de banda predeterminado en una senal (40, 52) de enlace descendente analoga, estando caracterizada dicha etapa (11) de procesamiento digital porque comprende ademas

medios (42, 44, 46) de procesamiento digital que comprenden

una pluralidad de demultiplexores (18) de frecuencia, cada uno conectado a uno o mas de la pluralidad de convertidores (16) A/D y dispuestos para separar el ancho de banda muestreado de una o mas de las senales (36, 50) de enlace ascendente muestreadas en una pluralidad de canales,

medios (20) de procesamiento de nivel de canal asociados con cada uno de los canales y dispuestos para enrutar los canales procesados hacia cualquiera de la pluralidad de puertos (221-m) de salida, y

una pluralidad de multiplexores (24) de frecuencia, cada uno conectado a los medios (20) de procesamiento de nivel de canal y a uno o mas de la pluralidad de convertidores (26) D/A y dispuesto para combinar una pluralidad de canales enrutados.

Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 1, en el que cada modulo de procesamiento integrado comprende ademas una etapa (12) de procesamiento previo y/o una etapa (28) de procesamiento posterior.

Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 1, en el que la etapa (20) de procesamiento de nivel de canal de la etapa (11) de procesamiento digital comprende un sistema (30) de conmutador espacial que puede enrutar de manera flexible un canal de entrada dado hacia uno o mas de los multiplexores (24) de frecuencia asociados con los puertos (221-m) de salida.

Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 1, en el que la etapa (20) de procesamiento de nivel de canal de la etapa (11) de procesamiento digital comprende un sistema (60) de red de formacion de haces.

Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun cualquiera de las reivindicaciones anteriores, en el que la etapa (20) de procesamiento de nivel de canal de la etapa (11) de procesamiento digital comprende ademas un conmutador (32) de memoria dispuesto para proporcionar un enrutamiento flexible entre intervalos de frecuencia de enlace ascendente y enlace descendente.

Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun una cualquiera de las reivindicaciones anteriores, en el que cada modulo (10) de procesamiento integrado comprende una etapa (12) de procesamiento previo y la etapa de procesamiento previo esta asociada con la pluralidad de puertos (141-n) de entrada del modulo (11) de procesamiento digital y esta dispuesta para aislar una banda de frecuencia predeterminada del enlace (36, 50) ascendente, para convertir con disminucion de frecuencia la banda aislada en una frecuencia intermedia y para aplicar la senal convertida con disminucion de frecuencia a uno o mas de la pluralidad de puertos (141-n) de entrada.

10

15

20

25

30

35

40

45

50

7. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun cualquiera de las reivindicaciones anteriores, en el que cada modulo (10) de procesamiento integrado comprende una etapa (28) de procesamiento posterior y la etapa de procesamiento posterior esta asociada con la pluralidad de puertos (22i-m) de salida del modulo (11) de procesamiento digital y esta dispuesta para filtrar y convertir con aumento de frecuencia las senales (40, 52) de enlace descendente en frecuencias apropiadas.

8. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 3, en el que el modulo (10) de procesamiento integrado esta dispuesto para funcionar con antenas de alimentacion individual por haz (SFPB) tanto en enlace (34) ascendente como en enlace (38) descendente y en el que las interfaces del modulo de procesamiento integrado a las antenas toman la forma de puertos de haz.

9. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 4, en el que la antena (54) de enlace de usuario es un sistema de elementos en fase que comprende una pluralidad de elementos (561-Ne) de antena.

10. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 4, en el que la antena (54) de enlace de usuario es un reflector con sistema de alimentadores (AFR) que comprende una pluralidad de alimentaciones (58%Nf) desviadas del plano focal de un reflector.

11. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 3 o 4 y cualquiera de las reivindicaciones 8 a 10, que comprende una pluralidad de modulos (10A 10B) de procesamiento integrados, en el que se aplican senales correspondientes a un subconjunto de la pluralidad de haces (361-10, 3610-20) de enlace ascendente o elementos o alimentaciones de antena en los puertos (14110) de entrada de la etapa (11) de procesamiento digital de cada modulo (10A 10B) y/o se emiten senales correspondientes a un subconjunto de la pluralidad de haces (401-40, 4010-20) de enlace descendente o elementos o alimentaciones de antena de los puertos (221-10) de salida de la etapa (11) de procesamiento digital de cada modulo (10A 10B).

12. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 3 o 4 y cualquiera de las reivindicaciones 8 a 10, que comprende una pluralidad de modulos (10A 10B) de procesamiento integrados, en el que se aplican senales correspondientes a toda la pluralidad de haces (36120) de enlace ascendente o elementos o alimentaciones de antena en los puertos de entrada de la etapa (11) de procesamiento digital de cada modulo (10A 10B) y/o se emiten senales correspondientes a toda la pluralidad de haces (401-20) de enlace descendente o elementos o alimentaciones de antena de los puertos de salida de la etapa (11) de procesamiento digital de cada modulo (10A 10B), y en el que cada modulo (10A 10B) esta dispuesto para procesar un segmento diferente del haz global o elemento de antena o ancho de banda de alimentadon.

13. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 3 o 4 y cualquiera de las reivindicaciones 8 a 10, que comprende una pluralidad de modulos (10A 10B) de procesamiento integrados, en el que se aplican senales correspondientes a segmentos de ancho de banda de frecuencia predeterminados de los haces (361-20) de enlace ascendente o elementos o alimentaciones de antena en los puertos (141-10) de entrada de la etapa (11) de procesamiento digital de cada modulo (10A 10B) y/o se emiten senales correspondientes a toda la pluralidad de haces (401-20) de enlace descendente o elementos o alimentaciones de antena de los puertos de salida de la etapa (11) de procesamiento digital de cada modulo (10A 10B), y en el que cada modulo (10A 10B) esta dispuesto para procesar un segmento diferente del haz global o elemento de antena o ancho de banda de alimentacion.

14. Sistema de procesamiento de carga util de un satelite de telecomunicaciones segun la reivindicacion 3 o 4 y cualquiera de las reivindicaciones 8 a 10, que comprende una pluralidad de modulos (10A 10B) de procesamiento, en el que cada una de las senales de haz de enlace ascendente se divide en multiples trayectorias identicas que se introducen en los respectivos puertos (141-10) de entrada de la etapa (11) de procesamiento digital de cada modulo y en el que un subconjunto de los haces de enlace descendente esta asociado con cada modulo (10A 10B).