ES2693448T3 - Autenticación de suministro de a través de respuesta al desafío de temporización - Google Patents

Autenticación de suministro de a través de respuesta al desafío de temporización Download PDF

Info

Publication number
ES2693448T3
ES2693448T3 ES17170486.9T ES17170486T ES2693448T3 ES 2693448 T3 ES2693448 T3 ES 2693448T3 ES 17170486 T ES17170486 T ES 17170486T ES 2693448 T3 ES2693448 T3 ES 2693448T3
Authority
ES
Spain
Prior art keywords
challenge
response
calculation
time
replaceable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES17170486.9T
Other languages
English (en)
Inventor
Jefferson P. Ward
Stephen D. Panshin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49170896&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2693448(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Application granted granted Critical
Publication of ES2693448T3 publication Critical patent/ES2693448T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0876—Network architectures or network communication protocols for network security for authentication of entities based on the identity of the terminal or configuration, e.g. MAC address, hardware or software configuration or device fingerprint
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G06F21/445—Program or device authentication by mutual authentication, e.g. between devices or programs
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
    • H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/018—Certifying business or products
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/018—Certifying business or products
    • G06Q30/0185—Product, service or business identity fraud
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2463/00—Additional details relating to network architectures or network communication protocols for network security covered by H04L63/00
    • H04L2463/121—Timestamp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W12/00—Security arrangements; Authentication; Protecting privacy or anonymity
    • H04W12/60—Context-dependent security
    • H04W12/61—Time-dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Ink Jet (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

Un dispositivo de suministro reemplazable que incluye una CPU (114) y una memoria (116), la memoria (116) almacenando una clave de base (122), lógica (132) de desafío de hardware dedicada, dedicada para responder a un desafío independiente del tiempo criptográfico (128), estando la lógica (132) de desafío de hardware dedicada configurada para calcular una respuesta (130) basada en parámetros que incluyen el recuento de cálculo, una clave de sesión relacionada con la clave de base cy una semilla aleatoria, y proporcionar la respuesta (130) dentro de un tiempo particular de respuesta al desafío (131), en donde el recuento de cálculo afecta al tiempo de respuesta al desafío (131) de la respuesta (130), en donde la lógica (132) de desafío de hardware dedicada es para realizar un cálculo de desafío un número de veces igual al recuento o ciclo de cálculo y en donde un primer cálculo usa la semilla aleatoria y la clave de sesión para producir una salida, y cada cálculo posterior usa una salida de un cálculo precedente, y en donde una última salida del cálculo matemático proporciona la respuesta (130) dentro del tiempo de respuesta al desafío (131) particular.

Description

DESCRIPCION
Autenticacion de suministro de a traves de respuesta al desaffo de temporizacion Antecedentes
Muchos sistemas tienen componentes sustituibles que son integrales al funcionamiento del sistema. Los 5 componentes sustituibles a menudo son dispositivos que contienen material consumible que se agota con cada uso del sistema. Tales sistemas pueden incluir, por ejemplo, telefonos celulares que usan batenas sustituibles, sistemas medicos que dispensan medicinas desde dispositivos de administracion sustituibles, sistemas de impresion que dispensan fluidos (por ejemplo, tinta) o toner desde cartuchos de suministro sustituibles, etc. Verificar que un dispositivo de suministro sustituible es un dispositivo autentico de un fabricante legftimo puede ayudar a un usuario 10 de sistema a evitar problemas asociados con el uso no intencionado de un dispositivo defectuoso y/o falsificado.
Breve descripcion de los dibujos
Las presentes realizaciones se describiran ahora, a modo de ejemplo, con referencia a los dibujos anexos, en los que:
la FIG. 1 muestra un diagrama de cajas que ilustra componentes de un sistema de autenticacion ejemplo, generico, adecuado para autenticar un dispositivo de suministro sustituible;
15 la FIG. 2 muestra un ejemplo de datos de caracterizacion almacenados en un dispositivo de suministro sustituible;
la FIG. 3 muestra un ejemplo de un sistema de autenticacion encarnado como un sistema de impresion de chorro de tinta;
la FIG. 4 muestra una vista en perspectiva de un cartucho de suministro de impresion de chorro de tinta ejemplo;
la FIG. 5 muestra un diagrama de flujo de un proceso de autenticacion de suministro ejemplo.
En todos los dibujos, numeros de referencia identicos designan elementos similares, pero no necesariamente identicos.
20 Descripcion detallada
Vision general
Como se senalo anteriormente, verificar la autenticidad de dispositivos de suministro sustituibles para uso en ciertos sistemas puede ayudar a los usuarios de sistemas a evitar problemas asociados con el uso no intencionado de dispositivos defectuosos y/o falsificados. Por ejemplo, en sistemas de impresion que emplean cartuchos de toner o 25 de tinta consumibles, sustituir inadvertidamente los cartuchos con cartuchos falsificados puede provocar diversos problemas que vanan desde impresiones de escasa calidad a cartuchos con fugas que pueden danar el sistema de impresion.
Los metodos anteriores de autenticacion de un dispositivo sustituible han incluido emplear autenticacion fuerte que implica el uso de una clave secreta conocida por una tarjeta inteligente o un microcontrolador seguro en el 30 dispositivo sustituible (por ejemplo, un cartucho de tinta/toner consumible) y el dispositivo anfitrion (por ejemplo, una impresora). Si el dispositivo sustituible puede proporcionar una respuesta a un desaffo emitido por el anfitrion que demuestra que contiene una clave adecuada, el anfitrion deducira que el dispositivo es de fabricacion original, y entonces autenticara el dispositivo (vease el documento US2012/0221863) . Una debilidad con este metodo de autenticacion es que se basa en la capacidad del sistema de preservar la clave secreta. Si un atacante puede 35 recuperar una clave o claves o bien a partir del anfitrion o bien a partir del dispositivo sustituible, puede almacenar la(s) clave(s) robada(s) en una tarjeta inteligente o un microcontrolador, permitiendole crear entonces dispositivos sustituibles que responderan a desaffos como si esos dispositivos fueran dispositivos autenticos del fabricante original. Tfpicamente, una vez que se compromete(n) la(s) clave(s), la respuesta al desaffo y otra funcionalidad de un dispositivo sustituible no autentico (es decir, falsificado) se puede simular con un microprograma que se ejecuta 40 en un microcontrolador barato, estandar.
Se describen en la presente memoria sistemas de autenticacion y procesos de autenticacion de suministro que proporcionan autenticacion robusta de dispositivos de sistema sustituibles, en general, a traves de una respuesta al desaffo de temporizacion. Un anfitrion, tal como una impresora, emite un desaffo de temporizacion criptografico a un microcontrolador seguro fijado a un dispositivo sustituible, tal como un cartucho de tinta o toner consumible. El 45 desaffo requiere que el dispositivo consumible (es decir, el microcontrolador en el dispositivo consumible) realice una
serie de operaciones matematicas en base a datos suministrados por el anfitrion/impresora. La impresora monitoriza la cantidad de tiempo que tarda el dispositivo consumible en completar la tarea, y verifica independientemente la respuesta proporcionada por el dispositivo. Si la respuesta y el tiempo transcurrido mientras que se calcula la respuesta cumplen ambos las expectativas de la impresora, la impresora concluira que el dispositivo es un 50 dispositivo autentico. Si o bien la respuesta, o bien el tiempo transcurrido mientras que se calcula la respuesta (o ambos), no cumplen las expectativas de la impresora, la impresora concluira que el dispositivo no es un dispositivo autentico.
5
10
15
20
25
30
35
40
45
50
55
Las operaciones matematicas a partir del desaffo se realizan dentro del microcontrolador del dispositivo consumible mediante logica de hardware dedicada disenada espedficamente para tales operaciones. La logica dedicada es capaz de lograr la respuesta al desaffo realizando los calculos matematicos significativamente mas rapido que se podna lograr de otro modo por un microcontrolador estandar que ejecuta un microprograma. De esta manera, un dispositivo sustituible no autentico/falsificado en el que un microcontrolador contiene una(s) clave(s) robada(s), puede ser capaz de lograr una respuesta al desaffo correcta. No obstante, tal dispositivo falsificado no es capaz de lograr la respuesta al desaffo dentro de una trama de tiempo esperada por el dispositivo anfitrion.
En una implementacion ejemplo, un cartucho de suministro de impresion incluye un microcontrolador para recibir un desaffo de temporizacion y habilitar una autenticacion del cartucho proporcionando una respuesta al desaffo en un tiempo de respuesta al desaffo que cae dentro de una ventana de tiempo esperado. En otra implementacion, el cartucho ademas incluye logica de hardware dedicada en el microcontrolador para realizar un calculo matematico en respuesta al desaffo de temporizacion. La realizacion del calculo matematico produce la respuesta al desaffo dentro de la ventana de tiempo esperado.
En otra implementacion ejemplo, un dispositivo de suministro sustituible incluye un microcontrolador. El microcontrolador es para derivar una clave de sesion con un dispositivo anfitrion y para recibir un desaffo dependiente del tiempo desde el dispositivo anfitrion que especifica una semilla aleatoria, la clave de sesion, y un ciclo de calculo. El dispositivo sustituible incluye ademas una logica dedicada dentro del microcontrolador para realizar un calculo de desaffo un numero de veces igual al ciclo de calculo, en donde un primer calculo usa la semilla aleatoria y la clave de sesion para producir una salida, y cada calculo posterior usa una salida de un calculo precedente.
En otra implementacion ejemplo, un sistema de autenticacion incluye un dispositivo anfitrion, un controlador integrado en el dispositivo anfitrion y un algoritmo de autenticacion ejecutable en el controlador para emitir un desaffo de temporizacion criptografico y para autenticar el dispositivo de suministro cuando el dispositivo de suministro proporciona una respuesta al desaffo en un tiempo de respuesta al desaffo que cae dentro de una ventana de tiempo esperado.
En otra implementacion ejemplo, un sistema de autenticacion incluye una impresora que tiene un controlador y una memoria. El sistema de autenticacion tambien incluye un algoritmo de autenticacion almacenado en la memoria y ejecutable en el controlador para emitir un desaffo de temporizacion criptografico y para autenticar un cartucho de suministro de impresion cuando el cartucho proporciona una respuesta al desaffo que corresponde a una respuesta esperada dentro de una ventana de tiempo esperado.
En otra implementacion ejemplo, un medio no transitorio legible por procesador almacena instrucciones de representacion de codigo que cuando se ejecutan por un procesador hacen que el procesador reconozca un dispositivo de suministro, y emita un desaffo de temporizacion criptografico al dispositivo de suministro. El desaffo de temporizacion solicita que sea realizado un calculo matematico sobre datos que incluyen una clave de sesion, una semilla aleatoria, y un recuento de calculo. Las instrucciones ademas hacen que el procesador reciba una respuesta al desaffo en un tiempo de respuesta al desaffo desde el dispositivo de suministro, y autentique el dispositivo de suministro cuando la respuesta al desaffo coincida con una respuesta esperada y el tiempo de respuesta al desaffo caiga dentro de una ventana de tiempo esperado.
Implementaciones ejemplo
La FIG. 1 muestra un diagrama de cajas que ilustra componentes de un sistema 100 de autenticacion generico, ejemplo, adecuado para autenticar un dispositivo de suministro sustituible. El sistema 100 de autenticacion incluye un dispositivo 102 anfitrion y un dispositivo 104 de suministro sustituible. El dispositivo 102 anfitrion incluye un controlador 106 que ffpicamente incluye componentes de un sistema de calculo estandar tal como un procesador (CPU) 108, una memoria 110, microprograma, y otra electronica para controlar las funciones generales del sistema 100 de autenticacion y para comunicarse con y controlar el dispositivo 104 de suministro. La memoria 110 puede incluir componentes de memoria volatiles (es decir, RAM) y no volatiles (por ejemplo, ROM, disco duro, disco flexible, CD-ROM, etc.) que comprenden medios no transitorios legibles por ordenador/por procesador que proporcionan el almacenamiento de instrucciones y/o datos codificados legibles por ordenador/procesador, en forma de algoritmos, modulos de programa, estructuras de datos, JDF, etc. El dispositivo 104 de suministro comprende un microcontrolador 112 (es decir, una tarjeta inteligente) que incluye tambien un procesador (CPU) 114 y una memoria 116.
En general, al encender el dispositivo 102 anfitrion, el dispositivo 102 anfitrion y el dispositivo 104 de suministro establecen comunicaciones seguras a traves de tecnicas criptograficas estandar usando algoritmos 118 criptograficos estandar. Por ejemplo, ejecutando un algoritmo 118 criptografico (es decir, en el procesador 108), el dispositivo 102 anfitrion puede solicitar el ID 120 unico del dispositivo 104 de suministro y determinar la “clave de base” 122 del dispositivo a traves de una relacion criptografica. Usando la clave de base 122, el dispositivo anfitrion y el dispositivo de suministro pueden derivar una “clave de sesion” 124 secreta que permite una comunicacion segura para un intercambio de comunicacion actual. El dispositivo 102 anfitrion determina la clave de base 122 de esta manera cada vez que se enciende, y cada vez que se instala un nuevo dispositivo 104 de suministro. La clave
5
10
15
20
25
30
35
40
45
50
55
60
de base 122 permanece igual y no cambia. No obstante, se deriva una clave de sesion 124 nueva y diferente cada vez que se hace un intercambio de comunicacion entre el dispositivo 102 anfitrion y el dispositivo 104 de suministro.
En una implementacion, la memoria 110 incluye un algoritmo 126 de autenticacion ejecutable sobre el procesador 108 del controlador 106 para determinar la autenticidad del dispositivo 104 de suministro sustituible. El dispositivo 104 de suministro se determina que es autentico cuando responde correctamente a un desaffo 128 de temporizacion criptografico emitido por el algoritmo 126 de autenticacion, y cuando su respuesta 130 al desaffo se completa dentro de una ventana de tiempo esperado. De esta manera, un dispositivo 104 de suministro cuyo valor de respuesta 130 al desaffo es correcto, pero cuyo tiempo 131 de respuesta al desaffo no cae dentro de una ventana de tiempo esperado, se determina que no es autentico. Del mismo modo, un dispositivo 104 de suministro cuyo tiempo 131 de respuesta al desaffo cae dentro de una ventana de tiempo esperado pero cuyo valor de respuesta 130 al desaffo es incorrecto, se determina que no es autentico. La autenticidad del dispositivo 104 de suministro, por lo tanto, depende de que proporcione una respuesta 130 correcta a un desaffo 128 de temporizacion criptografico en un tiempo 131 de respuesta al desaffo (es decir, el tiempo que tarda en proporcionar la respuesta 130) que cae dentro de una ventana de tiempo esperado.
El desaffo 128 de temporizacion criptografico emitido por el algoritmo 126 de autenticacion en el dispositivo 102 anfitrion comprende una solicitud para realizar un calculo matematico espedfico que incorpora ciertos parametros de desaffo. El calculo matematico ha de ser realizado un numero particular de veces. El desaffo 128 de temporizacion criptografico incluye o esta acompanado por estos parametros de desaffo, que incluyen la clave de sesion derivada, un numero de semilla aleatoria generado en el dispositivo 102 anfitrion por el controlador 106, y un recuento o ciclo de calculo que indica el numero de veces que ha de ser realizado el calculo. El calculo matematico usa la clave de sesion y comienza con una operacion en el numero de semilla aleatorio. El resultado o salida de cada calculo se vuelve a alimentar repetidamente al siguiente calculo hasta que se haya alcanzado el recuento de calculo. El ultimo resultado o salida del calculo matematico proporciona la respuesta 130 al desaffo, que se habra logrado o calculado en un tiempo 131 de respuesta al desaffo particular. El tiempo 131 de respuesta al desaffo se mide mediante el algoritmo 126 de autenticacion, por ejemplo, iniciando una secuencia de temporizacion cuando se emite el desaffo, y deteniendo la secuencia de temporizacion una vez que el dispositivo 104 de suministro se completa y devuelva la respuesta 130 al desaffo al dispositivo 102 anfitrion. El tiempo 131 de respuesta al desaffo es un valor temporal que en algunas implementaciones puede residir brevemente en el dispositivo 102 anfitrion en un componente volatil de la memoria 110 y/o dentro del procesador 108 anterior a o durante una comparacion con una ventana de tiempo determinada por el anfitrion. El algoritmo 126 de autenticacion en el anfitrion 102 determina si la respuesta 130 al desaffo y el tiempo 131 de respuesta al desaffo son correctos (es decir, esperados) o no, y entonces autentica el dispositivo 104 de suministro, en consecuencia.
Con referencia todavfa a la FIG. 1, el microcontrolador 112 en el dispositivo 104 de suministro comprende una logica 132 de desaffo de hardware dedicada para realizar el calculo matematico a partir de un desaffo 128 de temporizacion criptografico. La logica 132 de desaffo dedicada se disena y fabrica espedficamente en el microcontrolador 112 para realizar optimamente el calculo matematico particular. En una implementacion ejemplo, el calculo matematico comprende una funcion basica que define una secuencia de operaciones optimizada para ejecutarse muy rapido en la logica 132 dedicada. El calculo matematico, o funcion, se itera muchas veces con la salida de cada iteracion que es parte de la entrada a la siguiente iteracion. De esta manera, aunque uno o mas operandos cambian con cada iteracion del calculo matematico, el calculo matematico en sf mismo no cambia. Ademas, los valores de parametros de desaffo que acompanan al desaffo 128 de temporizacion pueden cambiar con cada desaffo 128 de temporizacion. Cada desaffo 128 de temporizacion emitido por el algoritmo 126 de autenticacion al dispositivo 104 de suministro puede tener diferentes valores para la clave de sesion, el numero de semilla aleatoria generado en el dispositivo 102 anfitrion por el controlador 106, y el recuento o ciclo de calculo. Por consiguiente, para cada desaffo 128 de temporizacion, la respuesta 130 al desaffo y el tiempo 131 de respuesta al desaffo se determinan mediante los valores de parametros de desaffo. Mas espedficamente, la clave de sesion, la semilla aleatoria, y el recuento de calculo afectan todos al valor de respuesta 130 al desaffo, mientras que el recuento de calculo tambien afecta al tiempo 131 de respuesta al desaffo variando el numero de iteraciones del calculo matematico a traves de la logica 132 de desaffo dedicada.
Como se senalo anteriormente, el algoritmo 126 de autenticacion determina si la respuesta 130 al desaffo y el tiempo 131 de respuesta al desaffo, son correctos o esperados. Esto se hace comparando la respuesta 130 al desaffo y el tiempo 131 de respuesta al desaffo con valores correctos o esperados. En diferentes implementaciones, el algoritmo 126 determina los valores correctos o esperados de diferentes formas. En una implementacion, por ejemplo, el algoritmo 126 recupera y accede a los datos 134 de caracterizacion almacenados en el dispositivo 104 de suministro. Los datos 134 de caracterizacion se pueden asegurar con una firma digital y verificar usando operaciones criptograficas estandar. Los datos 134 de caracterizacion proporcionan ventanas de tiempo esperadas en las que debeffa caer un tiempo 131 de respuesta al desaffo dependiendo del recuento de calculo proporcionado con el desaffo 128 de temporizacion. De esta manera, en un ejemplo como se muestra en la FIG. 2, los datos 134 de caracterizacion pueden incluir una tabla de datos que asocia diferentes valores de recuento de calculo con diferentes ventanas de tiempo. A modo de ejemplo solamente, tal asociacion podffa indicar que para un recuento de calculo de 10.000 (es decir, donde el calculo matematico ha de ser realizado 10.000 veces), se espera que el tiempo 131 de respuesta al desaffo caiga dentro de una ventana de tiempo de 50 - 55 milisegundos. En otro ejemplo, los datos 134 de caracterizacion se podffan proporcionar a traves de una relacion matematica tal como la formula de interseccion
5
10
15
20
25
30
35
40
45
50
55
60
de pendiente, y = mx + b. De esta manera, para un valor de recuento de calculo dado, x, se puede determinar un tiempo esperado y. Una ventana de tiempo entonces se puede determinar por el algoritmo 126 de autenticacion en el anfitrion 102, por ejemplo, usando el tiempo esperado y, +/- 5%.
En otra implementacion ejemplo, el algoritmo 126 de autenticacion determina los valores correctos o esperados para la respuesta 130 al desaffo emitiendo el desaffo 128 de temporizacion criptografico a la logica 136 de referencia dedicada en el controlador del dispositivo 106 anfitrion. La logica 136 de referencia sobre el controlador 106 refleja la logica 132 de hardware dedicada sobre el dispositivo 104 de suministro y, por lo tanto, se disena y fabrica espedficamente en el controlador 106 para realizar optimamente el calculo matematico del desaffo 128 de temporizacion. De esta manera, cuando el algoritmo 126 de sincronizacion emite el desaffo 128 de temporizacion al dispositivo 104 de suministro, tambien emite el desaffo 128 de temporizacion a la logica 136 de referencia. La logica 136 de referencia realiza los calculos matematicos del desaffo de la misma manera que se trato anteriormente con respecto a la logica 132 de hardware dedicada en el dispositivo 104 de suministro. En respuesta al desaffo 128 de temporizacion, la logica 136 de referencia completa el desaffo y proporciona una respuesta de referencia en un tiempo de referencia. Una ventana de tiempo de respuesta de referencia se puede definir, por ejemplo, que este dentro de un cierto porcentaje (por ejemplo, +/- 5%, +/- 10%) del tiempo de referencia. El algoritmo 126 de autenticacion puede usar entonces la respuesta de referencia y la ventana de tiempo de respuesta de referencia como valores esperados para comparar con la respuesta 130 al desaffo y el tiempo 131 de respuesta al desaffo. Si la respuesta 130 al desaffo coincide con la respuesta de referencia y el tiempo 131 de respuesta al desaffo cae dentro de la ventana de tiempo de respuesta de referencia, el algoritmo 126 determina que el dispositivo 104 de suministro es un dispositivo autentico.
La FIG. 3 muestra un ejemplo de un sistema 100 de autenticacion encarnado como un sistema 300 de impresion de chorro de tinta. En general, el sistema 300 de impresion comprende los mismos componentes o similares que el sistema 100 de autenticacion general, y funciona de la misma manera o de manera similar con respecto a la autenticacion de los cartuchos de chorro de tinta sustituibles. En una implementacion ejemplo, el sistema 300 de impresion de chorro de tinta incluye un motor 302 de impresion que tiene un controlador 106, un conjunto 304 de montaje, uno o mas dispositivos 104 de suministro sustituibles encarnados como cartuchos 306 de suministro de tinta, y al menos una fuente de alimentacion 308 que proporciona energfa a los diversos componentes electricos del sistema 300 de impresion de chorro de tinta. El sistema 300 de impresion incluye adicionalmente un conjunto 310 de transporte de medios.
La FIG. 4 muestra una vista en perspectiva de un cartucho 306 de suministro de chorro de tinta ejemplo que representa un dispositivo 104 de suministro sustituible. Ademas de uno o mas cabezales de impresion 312, el cartucho 306 de chorro de tinta incluye un microcontrolador 112, un grupo de contactos 400 electricos y una camara 402 de suministro de tinta (u otro fluido). En algunas implementaciones, el cartucho 306 puede tener una camara 402 de suministro que almacena un color de tinta, y en otras implementaciones puede tener un numero de camaras 402 que almacenan cada una un color de tinta diferente. Los contactos 400 electricos llevan senales electricas desde el controlador 106 a las boquillas 314 en el cabezal de impresion 312 para causar la expulsion de gotas de fluido. Los contactos 400 electricos tambien llevan senales electricas entre el controlador 106 y el microcontrolador 112 para facilitar la autenticacion del cartucho 306 dentro del sistema 300 de impresion de chorro de tinta. En una implementacion ejemplo, el microcontrolador 112 esta situado sobre un sustrato de silicio compartido por el cabezal de impresion 312. En otra implementacion ejemplo, el microcontrolador 112 esta situado en otra parte del cartucho 306 como una tarjeta inteligente autonoma. El microcontrolador 112 es analogo al, e incluye los mismos componentes generales (no todos mostrados en la FIG. 4) del, microcontrolador 112 mostrado en la FIG. 1 y tratado anteriormente. De esta manera, el microcontrolador 112 en el cartucho 306 comprende una memoria 116 y una logica 132 de desaffo dedicada, que funcionan de la misma manera general que se trato anteriormente con respecto al sistema 100 de autenticacion de las FIG. 1 y 2.
Con referencia a las FIG. 3 y 4, el cabezal de impresion 312 expulsa gotas de tinta u otro fluido a traves de una pluralidad de orificios o boquillas 314 hacia un medio de impresion 316 para imprimir sobre el medio de impresion 316. El medio de impresion 316 puede ser cualquier tipo de material de hoja o rollo adecuado, tal como papel, cartulina, transparencias, Mylar, poliester, madera contrachapada, tablero de espuma, tela, lienzo y similares. El cabezal de impresion 312 se puede configurar para expulsar tinta a traves de las boquillas 314 en una variedad de formas. Por ejemplo, un cabezal de impresion termica de chorro de tinta expulsa gotas desde una boquilla pasando corriente electrica a traves de un elemento de calentamiento para generar calor y vaporizar una pequena porcion de la tinta dentro de una camara de coccion. La burbuja de vapor fuerza una gota de tinta a traves de la boquilla 314. En otro ejemplo, un cabezal de impresion de chorro de tinta piezoelectrico usa un actuador de material piezoelectrico para generar impulsos de presion que fuerzan a las gotas de tinta a salir de una boquilla. Las boquillas 314 se disponen ffpicamente en una o mas columnas o agrupaciones a lo largo del cabezal de impresion 312 de manera que la expulsion secuenciada adecuadamente de tinta desde las boquillas 314 hace que caracteres, sfmbolos y/u otros graficos o imagenes sean impresos en el medio de impresion 316 a medida que el cartucho 306 de chorro de tinta y el medio de impresion 316 se mueven uno con relacion al otro.
El conjunto 304 de montaje coloca el cartucho 306 de chorro de tinta en relacion con el conjunto 310 de transporte de medios, y el conjunto 310 de transporte de medios coloca el medio de impresion 316 con relacion al cartucho 306 de chorro de tinta. De esta manera, se define una zona 318 de impresion adyacente a las boquillas 314 en un area
5
10
15
20
25
30
35
40
45
50
55
60
entre el cartucho 306 de chorro de tinta y el medio de impresion 316. En una implementacion, el motor 302 de impresion es un motor 302 de impresion de tipo exploracion. Por tanto, el conjunto 304 de montaje incluye un carro para mover el cartucho 306 de chorro de tinta en relacion al conjunto 310 de transporte de medios para escanear el medio de impresion 316. En otra implementacion, el motor 302 de impresion es un motor 302 de impresion de tipo no exploracion. Por tanto, el conjunto 304 de montaje fija el cartucho 306 de chorro de tinta en una posicion prescrita en relacion al conjunto 310 de transporte de medios mientras el conjunto 310 de transporte de medios coloca el medio de impresion 316 con relacion al cartucho 306 de chorro de tinta.
Como se senalo anteriormente con respecto al sistema 100 de autenticacion de la FIG. 1, un controlador 106 incluye ffpicamente componentes de un sistema informatico estandar, tal como un procesador (CPU) 108, una memoria 110, microprograma y otra electronica. En el sistema 300 de impresion de chorro de tinta de la FIG. 3, el controlador 106 emplea del mismo modo tales componentes para controlar las funciones generales del sistema 300 de impresion y para comunicar con y controlar el cartucho 306 de chorro de tinta, el conjunto 304 de montaje y el conjunto 310 de transporte de medios. Por consiguiente, el controlador 106 recibe los datos 320 de un sistema anfitrion, tal como un ordenador, y almacena temporalmente los datos 320 en una memoria 110. Tfpicamente, los datos 320 se envfan al sistema 300 de impresion de chorro de tinta a lo largo de una trayectoria de transferencia de informacion electronica, de infrarrojos, optica u otra. Los datos 320 representan, por ejemplo, un documento y/o un archivo a ser impreso. Por tanto, los datos 320 forman un trabajo de impresion para el sistema 300 de impresion de chorro de tinta que incluye uno o mas comandos de trabajo de impresion y/o parametros de comando. Usando los datos 320, el controlador 106 controla el cartucho 306 de chorro de tinta para expulsar las gotas de tinta desde las boquillas 314. De esta manera, el controlador 106 define un patron de gotas de tinta expulsadas que forman caracteres, sfmbolos y/u otros graficos o imagenes sobre el medio de impresion 316. El patron de gotas de tinta expulsadas se determina por los comandos de trabajo de impresion y/o los parametros de comando a partir de los datos 320.
Ademas de gestionar las funciones de impresion generales del sistema 300 de impresion de chorro de tinta, el controlador 106 ejecuta un algoritmo 126 de autenticacion para determinar si un cartucho 306 de suministro de chorro de tinta es un dispositivo autentico. Este proceso de autenticacion en el sistema 300 de impresion es similar al proceso descrito anteriormente con respecto al sistema 100 de autenticacion general de la FIG. 1. La FIG. 5 es un diagrama de flujo de un proceso 500 de autenticacion ejemplo en un sistema 300 de impresion u otro sistema 100 de autenticacion que determina si un dispositivo 104 de suministro sustituible tal como un cartucho 306 de suministro de chorro de tinta es un dispositivo autentico. El proceso 500 esta asociado con las implementaciones ejemplo tratadas anteriormente con respecto a las FIG. 1-4, y los detalles de los pasos mostrados en el proceso 500 se pueden encontrar en la discusion relacionada de tales implementaciones. Los pasos del proceso 500 se pueden encarnar como un algoritmo que comprende instrucciones de programacion almacenadas en un medio no transitorio legible por ordenador/por procesador, tal como la memoria 110 de las FIG. 1 y 3. En diferentes ejemplos, las implementaciones de los pasos del proceso 500 se logran mediante la lectura y ejecucion de tales instrucciones de programacion mediante un procesador, tal como el procesador 108 de las FIG. 1 y 3. El proceso 500 puede incluir mas de una implementacion, y diferentes implementaciones del proceso 500 pueden no emplear cada paso presentado en el diagrama de flujo de la FIG. 5. Por lo tanto, aunque los pasos del proceso 500 se presentan en un orden particular dentro del diagrama de flujo, el orden de su presentacion no se pretende que sea una limitacion en cuanto al orden en el que se pueden implementar realmente los pasos, o en cuanto a si se pueden implementar todos los pasos. Por ejemplo, una implementacion del proceso 500 se podna lograr a traves de la realizacion de una serie de pasos iniciales, sin realizar uno o mas pasos posteriores, aunque otra implementacion del proceso 500 se podna lograr a traves de la realizacion de todos los pasos.
Con referencia ahora ante todo a las FIG. 1, 3 y 5, un proceso 500 de autenticacion comienza en el bloque 502, donde el primer paso mostrado es reconocer un dispositivo de suministro sustituible. El reconocimiento de un dispositivo de suministro sustituible ffpicamente ocurre en el encendido de un dispositivo anfitrion o la insercion de un nuevo dispositivo de suministro en un dispositivo anfitrion, tal como cuando un sistema de impresion se enciende o cuando un cartucho de suministro de tinta o toner se sustituye en un sistema de impresion. El dispositivo de suministro sustituible tambien se puede reconocer cuando el dispositivo de suministro se enciende al comienzo de cada trabajo de impresion. El proceso 500 de autenticacion continua en el bloque 504, donde se emite un desaffo de temporizacion criptografico. El desaffo de temporizacion se emite desde un dispositivo anfitrion tal como un dispositivo de impresion y se envfa a un dispositivo de suministro tal como un cartucho de suministro de impresion. El desaffo de temporizacion comprende una solicitud para realizar un calculo matematico espedfico que implica ciertos parametros de desaffo que incluyen una clave de sesion derivada entre un dispositivo anfitrion y un dispositivo de suministro, un numero de semilla aleatorio generado por el dispositivo anfitrion, y un recuento o ciclo de calculo que indica el numero de veces que ha de ser realizado el calculo. Al emitir el desaffo de temporizacion, el dispositivo anfitrion pude comenzar una secuencia de temporizacion para monitorizar la cantidad de tiempo que tarda en recibir una respuesta al desaffo, como se muestra en el bloque 506.
En algunas implementaciones el desaffo de temporizacion tambien se puede enviar a una logica de referencia en el dispositivo anfitrion, como se muestra en el bloque 508. Cuando el desaffo de temporizacion se envfa a una logica de referencia en el dispositivo anfitrion, se recibe una respuesta de referencia desde la logica en una cierta cantidad de tiempo de referencia trascurrido, como se muestra en el bloque 510. En el bloque 512, se puede determinar una ventana de tiempo de referencia incluyendo un intervalo alrededor del tiempo de referencia de un cierto porcentaje. Por ejemplo, una ventana de tiempo de referencia se puede determinar que es el tiempo de referencia, mas o menos
5
10
15
20
25
30
35
40
45
50
el 5% del tiempo de referencia. En algunas implementaciones, como alternativa a enviar el desaffo de temporizacion a una logica de referencia en el dispositivo anfitrion, el dispositivo anfitrion recupera y accede a datos de caracterizacion almacenados en el dispositivo de suministro, como se muestra en el bloque 514. En otra implementacion, los datos de caracterizacion se pueden codificar en una memoria del dispositivo anfitrion. Los datos de caracterizacion incluyen ventanas de tiempo esperadas para recibir una respuesta al desaffo desde el dispositivo de suministro que estan asociadas con diferentes valores de recuento de calculo.
Como se muestra en el bloque 516, el proceso 500 de autenticacion incluye recibir una respuesta al desaffo desde el dispositivo de suministro. La respuesta al desaffo se recibe en un cierto tiempo de respuesta al desaffo que se puede determinar, por ejemplo, mediante una medicion de tiempo en el dispositivo anfitrion. El proceso 500 continua en el bloque 518 con la comparacion de la respuesta al desaffo a una respuesta esperada. La respuesta esperada puede ser la respuesta de referencia recibida desde la logica de referencia en el dispositivo anfitrion. En el bloque 520, el tiempo de respuesta al desaffo tambien se compara con una ventana de tiempo de respuesta esperada para determinar si el tiempo de respuesta al desaffo cae dentro de la ventana de tiempo esperado. La ventana de tiempo esperado puede ser la ventana de tiempo de referencia o una ventana de tiempo esperado recuperada a partir de los datos de caracterizacion almacenados en el dispositivo de suministro o en otra parte.
El proceso 500 de autenticacion continua en el bloque 522 con el dispositivo anfitrion autenticando el dispositivo de suministro cuando la respuesta al desaffo desde el dispositivo de suministro coincide con un valor esperado y el tiempo de respuesta al desaffo cae dentro de una ventana de tiempo esperado. En el bloque 524 del proceso 500, el dispositivo anfitrion determina que el dispositivo de suministro no es autentico cuando o bien la respuesta al desaffo no coincide con un valor esperado, o bien el tiempo de respuesta al desaffo cae fuera de una ventana de tiempo esperado, o ambos.
A continuacion se describiran realizaciones adicionales:
Una 1a realizacion proporciona un cartucho de suministro de impresion que comprende un microcontrolador para recibir un desaffo de temporizacion y permitir la autenticacion del cartucho proporcionando una respuesta al desaffo en un tiempo de respuesta al desaffo que cae dentro de una ventana de tiempo esperado.
Una 2a realizacion proporciona un cartucho como en la 1a realizacion, que ademas comprende una logica de hardware dedicada en el microcontrolador para realizar un calculo matematico en respuesta al desaffo de temporizacion, en donde el calculo produce la respuesta al desaffo dentro de la ventana de tiempo esperado.
Una 3a realizacion proporciona un cartucho como en la 1a realizacion, que ademas comprende datos de caracterizacion almacenados en el microcontrolador que incluyen ventanas de tiempo esperadas para completar la respuesta al desaffo.
Una 4a realizacion proporciona un cartucho como en la 3a realizacion, en donde cada ventana de tiempo esperado esta asociada con un recuento de calculo que especifica un numero de veces que realiza un calculo matematico a partir del desaffo de temporizacion.
Una 5a realizacion proporciona un cartucho como en la 2a realizacion, en donde el desaffo de temporizacion incluye parametros de desaffo que comprenden una clave de sesion, una semilla aleatoria, y un recuento de calculo que especifica un numero de veces que realiza el calculo matematico.
Una 6a realizacion proporciona un cartucho como en la 5a realizacion, en donde el calculo matematico opera sobre la clave de sesion, la semilla aleatoria, y el recuento de calculo para determinar la respuesta al desaffo.
Una 7a realizacion proporciona un cartucho como en la 5a realizacion, en donde tiempo de respuesta al desaffo depende del recuento de calculo.
Una 8a realizacion proporciona un cartucho como en la 5a realizacion, que ademas comprende un ID unico y una clave de base a partir de la cual se deriva la clave de sesion.
Una 9a realizacion proporciona un cartucho como en la 1a realizacion, que ademas comprende material de impresion seleccionado del grupo que consta de tinta y toner.
Una 10a realizacion proporciona un dispositivo de suministro sustituible que comprende un microcontrolador para derivar una clave de sesion con un dispositivo anfitrion, y para recibir un desaffo dependiente del tiempo desde el dispositivo anfitrion que especifica una semilla aleatoria, la clave de sesion, y un ciclo de calculo; y logica dedicada dentro del microcontrolador para realizar un calculo de desaffo un numero de veces igual al ciclo de calculo, en donde un primer calculo usa la semilla aleatoria y la clave de sesion para producir una salida, y cada calculo posterior usa una salida de un calculo precedente.
Una 11a realizacion proporciona un dispositivo de suministro como en la 10a realizacion, que ademas comprende datos de caracterizacion almacenados en una memoria del microcontrolador que incluye diferentes ventanas de tiempo para completar los desaffos dependientes del tiempo que dependen de ciclos de calculo especificados.
5
10
15
20
25
30
35
40
45
Una 12a realizacion proporciona un dispositivo de suministro como en la 10a realizacion, que ademas comprende material de impresion a ser depositado en medios de impresion mediante el dispositivo anfitrion.
Una 13a realizacion proporciona un dispositivo de suministro como en la 12a realizacion, en donde el material de impresion se selecciona del grupo que consta de toner y de tinta.
Una 14a realizacion proporciona Un dispositivo de suministro como en la 11a realizacion, en donde el calculo de desaffo comprende una serie de operaciones matematicas en una secuencia espedfica.
Una 15a realizacion proporciona un dispositivo para facilitar la autenticacion de un cartucho de impresion que comprende una memoria y una logica para recibir desaffo independiente del tiempo de un dispositivo anfitrion y permitir la autenticacion del cartucho proporcionado una respuesta al desaffo en un tiempo de respuesta al desaffo que cae dentro de una ventana de tiempo esperado.
Una 16a realizacion proporciona un dispositivo como en la 15a realizacion, que ademas comprende logica para realizar un calculo en respuesta al desaffo independiente del tiempo, en donde el calculo proporciona la respuesta al desaffo dentro de la ventana de tiempo esperado.
Una 17a realizacion proporciona un dispositivo como en la 15a realizacion, que ademas comprende datos de caracterizacion almacenados en la memoria que incluye ventanas de tiempo esperado para completar la respuesta al desaffo.
Una 18a realizacion proporciona un dispositivo como en la 15a realizacion, que ademas comprende datos de caracterizacion almacenados en la memoria, los datos de caracterizacion incluyendo un recuento de calculo y proporcionando una ventana de tiempo esperado dependiente del recuento de calculo.
Una 19a realizacion proporciona un dispositivo como en la 15a realizacion, en donde el tiempo de respuesta al desaffo depende de un recuento de calculo matematico recibido de un dispositivo anfitrion.
Una 20th realizacion proporciona un dispositivo como en la 15th realizacion, en donde cada ventana de tiempo esperado esta asociada con un recuento de calculo matematico recibido de un dispositivo anfitrion.
Una 21a realizacion proporciona un dispositivo como en la 19a realizacion, en donde el recuento especifica un numero de veces que realiza un calculo matematico a partir del desaffo independiente del tiempo.
Una 22a realizacion proporciona un dispositivo como en la 15a realizacion, en donde el desaffo independiente del tiempo incluye parametro de desaffo que comprenden una comprende una clave de sesion, una semilla aleatoria, y un recuento de calculo que especifica un numero de veces que realiza el calculo matematico.
Una 23a realizacion proporciona un dispositivo como en la 22a realizacion, en donde el calculo matematico opera en una clave de sesion, la semilla aleatoria y el recuento de calculo para determinar la respuesta al desaffo.
Una 24a realizacion proporciona un dispositivo como en la 15a realizacion, que ademas comprende una ID unica y clave de base.
Una 25a realizacion proporciona un dispositivo como en la 15a realizacion, que comprende un microcontrolador que comprende la logica y la memoria.
Una 26a realizacion proporciona un dispositivo como en la 15a realizacion, que ademas comprende material de impresion seleccionado del grupo que consiste en tinta y toner.
Una 27a realizacion proporciona un dispositivo reemplazable que comprende un dispositivo como en una de las realizaciones 15a a 26a.
Una 28a realizacion proporciona un dispositivo reemplazable como la 27a realizacion, en donde la logica es recibir un desaffo dependiente del tiempo del dispositivo anfitrion que especifica una semilla aleatoria, la clave de sesion y un recuento de calculo, y realizar un calculo matematico de desaffo basado en la semilla aleatoria, la clave de sesion y el recuento de calculo.
Una 29a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, en donde la logica es responder en un tiempo de respuesta al desaffo que es dependiente del recuento de calculo.
Una 30a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, que ademas comprende la caracterizacion de datos almacenados en una memoria que incluye ventanas de tiempo diferentes para completar los desaffos dependientes del tiempo que dependen de los recuentos de calculo especificados.
Una 31a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, en donde la memoria almacena una ID y una clave de base.
Una 32a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, que ademas comprende un procesador, el procesador para derivar una clave de sesion para cada comunicacion con el dispositivo anfitrion.
Una 33a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, en donde la logica es realizar un calculo matematico de desaffo un numero de veces igual al ciclo de calculo, en donde un primer calculo 5 matematico usa la semilla aleatoria y la clave de sesion para producir una salida, y cada calculo posterior usa una salida de un calculo precedente.
Una 34a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, que comprende un microcontrolador que incluye la logica, la memoria y un procesador.
Una 35a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, que ademas comprende 10 material de impresion que se va a depositar en medios de impresion mediante el dispositivo anfitrion.
Una 36a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, en donde el material de impresion se selecciona del grupo que consiste en toner y tinta.
Una 37a realizacion proporciona un dispositivo reemplazable como en la 27a realizacion, en donde el calculo de desaffo comprende un numero de operaciones, que corresponde al recuento de calculo, en una secuencia 15 espedfica.

Claims (13)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    REIVINDICACIONES
    1. Un dispositivo de suministro reemplazable que incluye
    una CPU (114) y una memoria (116), la memoria (116) almacenando una clave de base (122),
    logica (132) de desaffo de hardware dedicada, dedicada para responder a un desaffo independiente del tiempo criptografico (128), estando la logica (132) de desaffo de hardware dedicada configurada para
    calcular una respuesta (130) basada en parametros que incluyen el recuento de calculo, una clave de sesion relacionada con la clave de base cy una semilla aleatoria, y
    proporcionar la respuesta (130) dentro de un tiempo particular de respuesta al desaffo (131),
    en donde el recuento de calculo afecta al tiempo de respuesta al desaffo (131) de la respuesta (130),
    en donde la logica (132) de desaffo de hardware dedicada es para realizar un calculo de desaffo un numero de veces igual al recuento o ciclo de calculo y en donde un primer calculo usa la semilla aleatoria y la clave de sesion para producir una salida, y cada calculo posterior usa una salida de un calculo precedente, y
    en donde una ultima salida del calculo matematico proporciona la respuesta (130) dentro del tiempo de respuesta al desaffo (131) particular.
  2. 2. Un dispositivo de la reivindicacion 1, en donde la memoria ademas comprende los datos de caracterizacion (134) para proporcionar una ventana de tiempo esperado en la que debena entras el tiempo de respuesta al desaffo (131), dependiendo del recuento de calculo.
  3. 3. Un dispositivo de la reivindicacion 2, en donde el dato de caracterizacion (134) se asegura usando una firma digital.
  4. 4. Un dispositivo de la reivindicacion 2 o 3, en donde el dato de caracterizacion es tal que para un recuento de calculo x, se puede determinar una ventana de tiempo esperado y, mediante una formula de interseccion de pendiente (y = mx + b).
  5. 5. Un dispositivo de una de las reivindicaciones 1 a 4, en donde el calculo matematico comprende una funcion basica que define una secuencia de operaciones optimizada para ejecutarse muy rapido en la logica (132) de desaffo de hardware dedicada.
  6. 6. Un dispositivo de una de las reivindicaciones 1 a 5, en donde aunque uno o mas operandos cambian con cada iteracion del calculo matematico, el calculo matematico en sf mismo no cambia.
  7. 7. Un cartucho de suministro de tinta, que incluye:
    el dispositivo de una de las reivindicaciones anteriores, y
    contactos electricos (400) para llevar senales desde un controlador del dispositivo (116) anfitrion del cartucho (306) de suministro de impresion.
  8. 8. Un sistema de autenticacion, que comprende: un dispositivo anfitrion (102); y
    un dispositivo (104) de suministro reemplazable segun una de las reivindicaciones 1 a 5, en donde el dispositivo anfitrion (102) esta configurado para emitir el desaffo independiente del tiempo (128) criptografico,
    recibir la respuesta al desaffo (130) desde el dispositivo (104) de suministro reemplazable (104), determinar el tiempo de respuesta al desaffo (131), y
    autenticar el dispositivo (104) de suministro reemplazable usando la respuesta al desaffo (130) y el tiempo de respuesta al desaffo (131).
  9. 9. Un sistema de autenticacion de la reivindicacion 8, en donde, para determinar el tiempo de respuesta al desaffo (131), el dispositivo anfitrion (102) esta configurado para
    medir el tiempo de respuesta al desaffo (131) iniciando una secuencia de temporizacion cuando se emite el desaffo independiente del tiempo (128) criptografico, y parando la secuencia de temporizacion una vez que el dispositivo (104) de suministro reemplazable completa y devuelve la respuesta al desaffo (130) al dispositivo anfitrion 102.
  10. 10. Un sistema de impresion, que comprende el sistema de autenticacion de la reivindicacion 8 o 9.
  11. 11. Un metodo, que comprende:
    respuesta a un desaffo independiente del tiempo (128) criptografico,
    calcular, mediante un dispositivo de suministro reemplazable, una respuesta (130) basada en parametros que 5 incluyen el recuento de calculo, una clave de sesion relacionada con la clave de base y una semilla aleatoria, y
    proporcionar, mediante un dispositivo de suministro reemplazable, la respuesta (130) dentro de un tiempo de respuesta al desaffo (131) particular,
    en donde el calculo matematico afecta al tiempo de respuesta al desaffo (131) de la respuesta (130).
  12. 12. Un metodo segun la reivindicacion 11, que comprende:
    10 emitir mediante un dispositivo anfitrion (102), el desaffo independiente del tiempo (128) criptografico,
    recibir, en el dispositivo anfitrion (102), la respuesta al desaffo (130) desde el dispositivo (104) de suministro reemplazable,
    determinar el tiempo de respuesta al desaffo (131), y
    autenticar el dispositivo (104) de suministro reemplazable (104) usando la respuesta al desaffo (130) y el tiempo de 15 respuesta al desaffo (131).
  13. 13. Un metodo segun la reivindicacion 12, en donde determinar el tiempo de respuesta al desaffo time (131) comprende:
    medir el tiempo de respuesta al desaffo (131) iniciando una secuencia de temporizacion cuando se emite el desaffo independiente del tiempo (128) criptografico, y parar la secuencia de temporizacion una vez que el dispositivo (104) 20 de suministro reemplazable completa y devuelve la respuesta al desaffo (130) al dispositivo anfitrion 102.
ES17170486.9T 2013-08-30 2013-08-30 Autenticación de suministro de a través de respuesta al desafío de temporización Active ES2693448T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17170486.9A EP3231617B1 (en) 2013-08-30 2013-08-30 Supply authentication via timing challenge response
PCT/US2013/057674 WO2015030818A1 (en) 2013-08-30 2013-08-30 Supply authentication via timing challenge response

Publications (1)

Publication Number Publication Date
ES2693448T3 true ES2693448T3 (es) 2018-12-11

Family

ID=49170896

Family Applications (4)

Application Number Title Priority Date Filing Date
ES17170486.9T Active ES2693448T3 (es) 2013-08-30 2013-08-30 Autenticación de suministro de a través de respuesta al desafío de temporización
ES13762658T Active ES2624295T5 (es) 2013-08-30 2013-08-30 Autenticación de suministro a través de la respuesta de desafío de tiempo
ES20184469T Active ES2902584T3 (es) 2013-08-30 2013-08-30 Autenticación de suministro a través de la respuesta de desafío de tiempo
ES17153769T Active ES2807531T3 (es) 2013-08-30 2013-08-30 Autenticación de suministro a través de la respuesta de desafío de tiempo

Family Applications After (3)

Application Number Title Priority Date Filing Date
ES13762658T Active ES2624295T5 (es) 2013-08-30 2013-08-30 Autenticación de suministro a través de la respuesta de desafío de tiempo
ES20184469T Active ES2902584T3 (es) 2013-08-30 2013-08-30 Autenticación de suministro a través de la respuesta de desafío de tiempo
ES17153769T Active ES2807531T3 (es) 2013-08-30 2013-08-30 Autenticación de suministro a través de la respuesta de desafío de tiempo

Country Status (21)

Country Link
US (7) US9561662B2 (es)
EP (4) EP3181364B1 (es)
JP (1) JP2016534626A (es)
KR (3) KR20160036621A (es)
CN (4) CN107688741B (es)
AU (2) AU2013399063B2 (es)
BR (1) BR112016004405B1 (es)
CA (1) CA2920802C (es)
DK (3) DK3022059T4 (es)
ES (4) ES2693448T3 (es)
FI (1) FI3022059T4 (es)
HU (3) HUE049808T2 (es)
MX (1) MX371535B (es)
PH (1) PH12016500368B1 (es)
PL (4) PL3738775T3 (es)
PT (4) PT3738775T (es)
RU (1) RU2625711C1 (es)
SG (1) SG11201601156TA (es)
TR (1) TR201815860T4 (es)
TW (1) TWI569170B (es)
WO (1) WO2015030818A1 (es)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TR201815860T4 (tr) 2013-08-30 2018-11-21 Hewlett Packard Development Co Zamanlama zorluk yanıtı vasıtasıyla kaynak kimlik doğrulaması.
CN104943397B (zh) 2015-06-25 2016-08-17 珠海艾派克微电子有限公司 成像盒芯片、成像盒以及更换成像盒芯片序列号的方法
JP6690207B2 (ja) 2015-11-30 2020-04-28 ブラザー工業株式会社 中継装置、および制御プログラム
ES2749914T3 (es) * 2016-06-17 2020-03-24 Hewlett Packard Development Co Autentificación de elemento reemplazable
EP3306506B1 (en) * 2016-10-07 2018-08-15 Axis AB Authentication of a new device by a trusted device
RU2669057C2 (ru) 2016-10-27 2018-10-08 Хьюлетт-Паккард Дивелопмент Компани, Л.П. Аутентификация заменяемых элементов
AU2016325189A1 (en) * 2016-10-27 2018-05-17 Hewlett-Packard Development Company, L.P. Replaceable item authentication
US10944579B2 (en) 2017-05-26 2021-03-09 Combined Conditional Access Development And Support, Llc Device pairing and authentication
FR3076923A1 (fr) * 2018-01-16 2019-07-19 Stmicroelectronics (Rousset) Sas Procede et circuit d'authentification
JP7109295B2 (ja) * 2018-07-27 2022-07-29 キヤノン株式会社 認証システム、認証装置、被認証装置及び画像形成装置
WO2020092245A1 (en) * 2018-10-29 2020-05-07 Zorday IP, LLC Network-enabled electronic cigarette
CN113165385B (zh) 2018-12-03 2022-10-14 惠普发展公司，有限责任合伙企业 逻辑电路系统
US20210216491A1 (en) 2018-12-03 2021-07-15 Hewlett-Packard Development Company, L.P. Logic Circuitry
AU2018451612B2 (en) * 2018-12-03 2022-09-08 Hewlett-Packard Development Company, L.P. Logic circuitry
CA3120975A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry
WO2020117193A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry
EP3688601B1 (en) 2018-12-03 2020-10-07 Hewlett-Packard Development Company, L.P. Logic circuitry
US20210221122A1 (en) 2018-12-03 2021-07-22 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
MX2021006229A (es) 2018-12-03 2021-08-11 Hewlett Packard Development Co Conjunto de circuitos logicos.
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
CA3113998C (en) 2018-12-03 2023-06-20 Hewlett-Packard Development Company, L.P. Logic circuitry
WO2020117391A1 (en) 2018-12-03 2020-06-11 Hewlett-Packard Development Company, L.P. Logic circuitry package
TWI709040B (zh) * 2019-04-19 2020-11-01 台灣優燈股份有限公司 辨識訊號生成裝置及具辨識訊號生成功能的可替換式電子裝置
US12314372B2 (en) * 2019-05-23 2025-05-27 Cryptography Research, Inc. Anti-counterfeiting applications for advanced memories
CN110378096A (zh) * 2019-07-15 2019-10-25 杭州旗捷科技有限公司 一种耗材芯片通信方法、耗材芯片及耗材
FR3098949B1 (fr) 2019-07-15 2023-10-06 St Microelectronics Rousset Fonction à sens unique
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
US12052268B2 (en) * 2019-12-30 2024-07-30 Itron, Inc. Man-in-the-middle extender defense in data communications
US12323418B2 (en) 2020-01-24 2025-06-03 Cryptography Research, Inc. Authentication timers
WO2021221678A1 (en) 2020-04-30 2021-11-04 Hewlett-Packard Development Company, L.P. Logic circuitry package for print apparatus
DE102020112811B3 (de) 2020-05-12 2021-10-21 Ebm-Papst Mulfingen Gmbh & Co. Kg Verfahren und Anlage zur Authentifizierung wenigstens eines Aggregats
US11831674B2 (en) * 2020-10-16 2023-11-28 Cisco Technology, Inc. Detecting man-in-the-middle attacks in management component transport protocol network server systems
WO2022086539A1 (en) * 2020-10-22 2022-04-28 Hewlett-Packard Development Company, L.P. Logic circuitry
CN113650421B (zh) * 2021-08-19 2022-09-06 珠海极海半导体有限公司 打印装置、芯片、基于打印机的防破解方法
US12212660B2 (en) 2021-09-27 2025-01-28 Nxp B.V. Method and device for challenge-response authentication
US12074983B2 (en) * 2021-11-09 2024-08-27 Samsung Electronics Co., Ltd. Trusted computing device and operating method thereof
CN119585734A (zh) 2022-07-15 2025-03-07 惠普发展公司，有限责任合伙企业 数字签名
EP4555436A1 (en) * 2022-07-15 2025-05-21 Hewlett-Packard Development Company, L.P. Digital signature
WO2024015076A1 (en) 2022-07-15 2024-01-18 Hewlett-Packard Development Company, L.P. Digital signature
CN119099210B (zh) * 2023-06-01 2026-01-16 杭州旗捷科技股份有限公司 打印控制方法、系统和存储介质
EP4584656A1 (en) 2023-07-31 2025-07-16 Hewlett-Packard Development Company, L.P. Secure controllers for replaceable print apparatus components

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
US6565181B2 (en) * 1997-07-12 2003-05-20 Silverbrook Research Pty Ltd Printing cartridge with switch array identification
US6702417B2 (en) * 1997-07-12 2004-03-09 Silverbrook Research Pty Ltd Printing cartridge with capacitive sensor identification
US7249108B1 (en) * 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Validation protocol and system
AUPO797897A0 (en) * 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Media device (ART18)
US7685423B1 (en) * 2000-02-15 2010-03-23 Silverbrook Research Pty Ltd Validation protocol and system
US20050268099A1 (en) * 2000-08-22 2005-12-01 Dallas Semiconductor Corporation Security device and method
US6467888B2 (en) * 2001-02-21 2002-10-22 Illinois Tool Works Inc. Intelligent fluid delivery system for a fluid jet printing system
US8352582B2 (en) * 2001-06-28 2013-01-08 Koninklijke Philips Electronics N.V. Temporal proximity to verify physical proximity
DE10157946A1 (de) * 2001-11-27 2003-06-05 Osram Opto Semiconductors Gmbh Vorrichtung und Verfahren zum Wachsen von Schichten auf ein Substrat
KR20040068499A (ko) 2003-01-24 2004-07-31 마쯔시다덴기산교 가부시키가이샤 공유키 교환방법과 통신기기
US7240995B2 (en) 2003-05-06 2007-07-10 Lexmark International, Inc. Method of authenticating a consumable
US20080077802A1 (en) * 2003-06-27 2008-03-27 Ultracell Corporation Fuel cartridge authentication
US20050036801A1 (en) * 2003-08-15 2005-02-17 Static Control Components Casing for an electronic circuit
US7580144B2 (en) * 2004-03-22 2009-08-25 Hewlett-Packard Development Company, L.P. System and method for detecting potential counterfeiting of print cartridges
WO2006005211A1 (de) 2004-07-12 2006-01-19 Gaba International Ag Mundpflegemittel enthaltend chitosanderivat
US7623255B2 (en) * 2004-10-22 2009-11-24 Hewlett-Packard Development Company, L.P. Printing device
KR101092543B1 (ko) * 2004-11-12 2011-12-14 삼성전자주식회사 브로드캐스트 암호화를 위한 사용자 키 관리 방법
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
CA2625186C (en) 2005-10-14 2014-02-11 Research In Motion Limited Battery pack authentication for a mobile device
EP1873674B1 (en) * 2005-12-19 2019-09-04 Nippon Telegraph And Telephone Corporation Terminal identification method, authentication method, authentication system, server, terminal, radio base station, program, and recording medium
US7877815B2 (en) 2006-01-20 2011-01-25 Kyocera Corporation Battery authentication in a wireless communication device
WO2008037000A1 (en) 2006-09-25 2008-04-03 Synaptic Laboratories Limited Inhibiting cloning of hardware devices by general purpose software processors
JP4920386B2 (ja) 2006-11-30 2012-04-18 株式会社みずほ銀行 取引照会システム、取引照会プログラム及び取引照会方法
JP2008292840A (ja) * 2007-05-25 2008-12-04 Murata Mach Ltd 画像形成装置およびプロセスユニット
KR100906404B1 (ko) † 2007-07-13 2009-07-09 삼성에스디에스 주식회사 소모품의 복제 방지 장치 및 방법
US10083420B2 (en) * 2007-11-21 2018-09-25 Sermo, Inc Community moderated information
KR20120005050A (ko) * 2008-04-07 2012-01-13 인터디지탈 패튼 홀딩스, 인크 보안 세션 키 발생
JP5383797B2 (ja) 2008-05-29 2014-01-08 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 交換式プリンタコンポーネントの真正性の確認
EP2286346B3 (en) * 2008-05-29 2023-02-22 Hewlett-Packard Development Company, L.P. Providing authenticated communications to a replaceable printer component
US8240561B2 (en) * 2009-03-03 2012-08-14 Cubic Corporation Contactless smartcard authentication
US8489612B2 (en) * 2009-03-24 2013-07-16 Hewlett-Packard Development Company, L.P. Identifying similar files in an environment having multiple client computers
WO2011038443A1 (en) * 2009-09-29 2011-04-07 Silverbrook Research Pty Ltd Communication system, method and device with limited encryption key retrieval
WO2011120974A1 (en) * 2010-03-30 2011-10-06 Irdeto Corporate B.V. Exchanging authentication information between a cartridge and an electronic device
JP5540943B2 (ja) * 2010-06-30 2014-07-02 ブラザー工業株式会社 画像形成装置
US8670946B2 (en) * 2010-09-28 2014-03-11 Landis+Gyr Innovations, Inc. Utility device management
JP5728924B2 (ja) * 2010-12-13 2015-06-03 株式会社リコー 画像形成装置、画像形成方法およびその制御プログラム
DE102010055699A1 (de) * 2010-12-22 2012-06-28 Giesecke & Devrient Gmbh Kryptographisches Verfahren
CN102117039B (zh) * 2010-12-31 2014-05-28 珠海艾派克微电子有限公司 控制数据写入的方法、装置及成像盒芯片
JP2012174195A (ja) * 2011-02-24 2012-09-10 Renesas Electronics Corp 認証システム
JP5737101B2 (ja) * 2011-09-15 2015-06-17 ブラザー工業株式会社 印刷装置および印刷装置の制御方法
KR101787183B1 (ko) * 2011-09-30 2017-10-18 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 인증 시스템 및 방법
US9327510B2 (en) * 2011-10-25 2016-05-03 Hewlett-Packard Development Company, L.P. Verification record for a replaceable supply
TR201815860T4 (tr) 2013-08-30 2018-11-21 Hewlett Packard Development Co Zamanlama zorluk yanıtı vasıtasıyla kaynak kimlik doğrulaması.
WO2015030812A1 (en) * 2013-08-30 2015-03-05 Hewlett-Packard Development Company, L.P. Supply authentication via timing challenge response

Also Published As

Publication number Publication date
US20160207323A1 (en) 2016-07-21
SG11201601156TA (en) 2016-03-30
EP3231617A1 (en) 2017-10-18
US10987936B2 (en) 2021-04-27
EP3181364A1 (en) 2017-06-21
TR201815860T4 (tr) 2018-11-21
PT3181364T (pt) 2020-07-23
CN105492211B (zh) 2017-09-01
CA2920802A1 (en) 2015-03-05
EP3022059A1 (en) 2016-05-25
EP3738775B1 (en) 2021-11-10
BR112016004405B1 (pt) 2022-08-16
RU2625711C1 (ru) 2017-07-18
JP2016534626A (ja) 2016-11-04
MX371535B (es) 2020-01-31
AU2013399063A1 (en) 2016-03-17
HUE039755T2 (hu) 2019-02-28
DK3181364T3 (da) 2020-07-27
KR101907817B1 (ko) 2018-10-12
PH12016500368B1 (en) 2020-01-22
CN105492211A (zh) 2016-04-13
ES2807531T3 (es) 2021-02-23
US20190111693A1 (en) 2019-04-18
PL3022059T5 (pl) 2025-03-17
HUE049808T2 (hu) 2020-10-28
US11020976B2 (en) 2021-06-01
DK3022059T3 (en) 2017-05-15
HUE032675T2 (en) 2017-10-30
HK1218903A1 (en) 2017-03-17
TWI569170B (zh) 2017-02-01
PT3231617T (pt) 2018-11-16
MX2016002640A (es) 2016-06-06
CN106739528A (zh) 2017-05-31
KR20170133522A (ko) 2017-12-05
US11123994B2 (en) 2021-09-21
PL3181364T3 (pl) 2020-11-02
FI3022059T4 (fi) 2024-04-04
US20170239953A1 (en) 2017-08-24
WO2015030818A1 (en) 2015-03-05
PL3022059T3 (pl) 2017-08-31
US20210379902A1 (en) 2021-12-09
DK3022059T4 (da) 2024-04-02
CA2920802C (en) 2019-05-07
EP3181364B1 (en) 2020-07-08
ES2624295T3 (es) 2017-07-13
TW201514756A (zh) 2015-04-16
ES2624295T5 (es) 2024-09-18
US20180099507A1 (en) 2018-04-12
KR20170135978A (ko) 2017-12-08
KR20160036621A (ko) 2016-04-04
EP3231617B1 (en) 2018-10-03
KR101907816B1 (ko) 2018-10-12
US11027554B2 (en) 2021-06-08
PL3738775T3 (pl) 2022-01-17
EP3022059B2 (en) 2024-03-06
CN107688741A (zh) 2018-02-13
EP3022059B1 (en) 2017-04-12
PH12016500368A1 (en) 2016-05-02
AU2017202930A1 (en) 2017-05-25
CN107379773B (zh) 2019-09-13
PT3738775T (pt) 2021-12-06
CN107379773A (zh) 2017-11-24
AU2017202930B2 (en) 2018-10-04
BR112016004405A8 (pt) 2020-02-11
EP3738775A1 (en) 2020-11-18
CN107688741B (zh) 2021-08-20
AU2013399063B2 (en) 2017-02-16
US20170080716A1 (en) 2017-03-23
US9561662B2 (en) 2017-02-07
ES2902584T3 (es) 2022-03-29
DK3231617T3 (en) 2018-11-19
PT3022059T (pt) 2017-05-03
PL3231617T3 (pl) 2019-01-31
US20170225477A1 (en) 2017-08-10
CN106739528B (zh) 2019-07-26
US11691429B2 (en) 2023-07-04
US11014370B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
ES2693448T3 (es) Autenticación de suministro de a través de respuesta al desafío de temporización
EP3039490B1 (en) Supply authentication via timing challenge response
HK1244755A (en) Supply authentication via timing challenge response
HK1218903B (en) Supply authentication via timing challenge response