ES2735751T3 - Circuito de conmutación de resistor, circuito de almacenamiento, y chip consumible - Google Patents

Circuito de conmutación de resistor, circuito de almacenamiento, y chip consumible Download PDF

Info

Publication number
ES2735751T3
ES2735751T3 ES15863566T ES15863566T ES2735751T3 ES 2735751 T3 ES2735751 T3 ES 2735751T3 ES 15863566 T ES15863566 T ES 15863566T ES 15863566 T ES15863566 T ES 15863566T ES 2735751 T3 ES2735751 T3 ES 2735751T3
Authority
ES
Spain
Prior art keywords
switching
resistor
signal line
circuit
storage module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15863566T
Other languages
English (en)
Inventor
Wanli Sun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apex Microelectronics Co Ltd
Original Assignee
Apex Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apex Microelectronics Co Ltd filed Critical Apex Microelectronics Co Ltd
Application granted granted Critical
Publication of ES2735751T3 publication Critical patent/ES2735751T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22—Static coding
    • H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Ink Jet (AREA)

Abstract

Un chip (105) comprendido en un cartucho consumible para contener materiales de coloración, en el que el chip (105) se conecta a un dispositivo de impresión y formación de imágenes por medio de una ID de línea de señal; el dispositivo de impresión y formación de imágenes comprende una fuente de corriente (101) para transmitir una señal de fuente de corriente en la ID de línea de señal; el chip comprende un circuito de generación de instrucción de funcionamiento (201) y un circuito de almacenamiento (202); y el circuito de almacenamiento (202) comprende además un módulo de almacenamiento de datos (204), un circuito de control de lectura/escritura (205) y un circuito de conmutación de resistor (203), en el que: el circuito de generación de instrucción de funcionamiento (201) se conecta con la ID de línea de señal y está configurado para generar y emitir una instrucción de lectura al circuito de control de lectura/escritura (205), basándose en la señal de fuente de corriente transmitida en la ID de línea de señal; el módulo de almacenamiento de datos (204) está configurado para almacenar datos asociados con el cartucho consumible para contener materiales de coloración, y el módulo de almacenamiento de datos (204) comprende una cualquiera de una memoria EEPROM, una memoria ferroeléctrica, una memoria de cambio de fase, una memoria flash, y una memoria volátil conectada con un suministro de energía; el circuito de control de lectura/escritura (205) se conecta con el módulo de almacenamiento de datos (204) y está configurado para, basándose en la instrucción de lectura generada por el circuito de generación de instrucción de funcionamiento (201) y datos de dirección que se reciben, controlar el módulo de almacenamiento de datos (204) para emitir datos; y el circuito de conmutación de resistor (203) está configurado para cambiar un valor de resistencia en un bucle conductor de la ID de línea de señal basándose en datos emitidos por el módulo de almacenamiento de datos (204), en el que el circuito de conmutación de resistor (203) comprende: una pluralidad de ramas de conmutación de resistencia, en el que cada una de la pluralidad de ramas de conmutación de resistencia comprende un conmutador de conmutación (K1, K2, K3 o K4) y un resistor (R5, R6, R7, o R8) que están conectados en serie en el bucle conductor de la ID de línea de señal; y un decodificador (203a) conectado con el módulo de almacenamiento de datos (204) y configurado para generar una instrucción de conmutación basándose en datos emitidos por el módulo de almacenamiento de datos (204), para controlar el conmutador de conmutación (K1, K2, K3 o K4) de una respectiva de las ramas de conmutación de resistencia para conectar el resistor (R5, R6, R7, o R8) correspondiente al conmutador de conmutación (K1, K2, K3 o K4) al bucle conductor de la ID de línea de señal, para cambiar un valor de resistencia en el bucle conductor de la ID de línea de señal, en el que la señal de fuente de corriente fluye a través del valor de resistencia y genera una caída de tensión.

Description

DESCRIPCIÓN
Circuito de conmutación de resistor, circuito de almacenamiento, y chip consumible
Campo
La presente divulgación se refiere al campo de tecnología de impresión y formación de imágenes, y particularmente a un chip comprendido en un cartucho consumible para contener materiales de coloración. Antecedentes
Se ha diversificado un dispositivo de impresión y formación de imágenes. El dispositivo de impresión y formación de imágenes usado ampliamente en la actualidad incluye una impresora de chorro de tinta, una impresora láser, una impresora LED, una impresora de agujas, una impresora térmica, etcétera. En un procedimiento de impresión, el dispositivo de impresión y formación de imágenes consumirá un material de coloración tal como tinta o tóner, y el material de coloración se coloca normalmente en un cartucho consumible que va a complementarse o reemplazarse de manera conveniente.
Se proporciona un chip consumible en el cartucho consumible, con el fin de registrar electrónicamente información tal como una fuente y uso del cartucho consumible. De este modo, en un caso en el que el material de coloración en el cartucho consumible se gaste, el material de coloración puede complementarse por un usuario reemplazando el cartucho consumible. El dispositivo de impresión y formación de imágenes lee la información en el chip consumible electrónicamente, para actualizar un estado del dispositivo de impresión y formación de imágenes puntual y automáticamente sin introducir manualmente, por un usuario, información del cartucho consumible tal como un tipo y una fecha de producción.
En un chip consumible existente, normalmente se adopta una EPROM como unidad de memoria. El dispositivo de impresión y formación de imágenes puede tener acceso a o reescribir datos en la EPROM introduciendo selectivamente una señal de fuente de tensión o una señal de fuente de corriente a una ID de línea de señal. Dado que el borrado para la EPROM solo puede realizarse iluminando la EPROM durante 20 minutos con luz ultravioleta o rayos X, y una herramienta de borrado de este tipo no se proporciona, generalmente, en una impresora, la impresora solo puede cambiar los datos en el chip consumible de “0” a “1”, o, dicho de otro modo, los datos en cada bit del chip consumible solamente pueden reescribirse una vez. Sin embargo, en un procedimiento de producción del chip consumible, una vez que el chip consumible se programa, es difícil modificar el chip consumible, por ejemplo, modificar un modelo y una fecha de producción del cartucho consumible. Además, un procedimiento de borrado de la EPROM para reciclar el chip consumible requiere mucho tiempo, lo que da como resultado una baja eficiencia de reciclado y, por tanto, un coste aumentado. Si se adopta una memoria no volátil (por ejemplo, una memoria flash) fácil de reescribirse como la unidad de memoria en el chip consumible, si se lee “0” o “1”, se representa por la memoria no volátil emitiendo un nivel alto o un nivel bajo en respuesta al acceso del dispositivo de impresión y formación de imágenes. Los datos en el nivel alto o el nivel bajo no pueden transmitirse directamente al dispositivo de impresión y formación de imágenes por medio de la línea de señal.
El documento US 2005/259123 A1 da a conocer sistemas y métodos para identificar un dispositivo usando un circuito de memoria programable que tiene al menos un fusible parcialmente fundido. Un aparato de expulsión de fluido incluye un controlador electrónico. El controlador electrónico está configurado para determinar una resistencia asociada con un fusible parcialmente fundido en un circuito de memoria programable y para determinar un identificador basándose en la resistencia.
El documento US 5602925 A da a conocer una ayuda acústica y un circuito integrado que tiene al menos un resistor programable para establecer la respuesta de audio de la ayuda acústica. Un bus porta un código de 4 bit desde una memoria, que es representativa de una palabra de control requerida para activar selectivamente un conjunto de conmutadores MOS. Un decodificador recibe el código y lo decodifica en una palabra de comando de conmutador de 8 bit apropiada para controlar las puertas de conmutadores FET. Cualquier circuito de decodificación, tal como una ROM, puede usarse para realizar la función de circuito de decodificador.
Sumario
Con el fin de solucionar los problemas descritos anteriormente, la presente divulgación proporciona un chip comprendido en un cartucho consumible según la reivindicación independiente 1.
Según una realización de la presente divulgación, el circuito de conmutación de resistor incluye cuatro ramas de conmutación de resistencia, con valores de resistencia de resistores en las cuatro ramas de conmutación de resistencia que son diferentes entre sí y que aumentan gradualmente desde una primera rama de conmutación de resistencia a una cuarta rama de conmutación de resistencia.
Según una realización de la presente divulgación, el decodificador es un decodificador de 2/4.
Según una realización de la presente divulgación, el decodificador está configurado para:
generar una instrucción de conmutación para conectar el resistor en la primera rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que datos recibidos por el decodificador son “00”;
generar una instrucción de conmutación para conectar el resistor en una segunda rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que datos recibidos por el decodificador son “01”;
generar una instrucción de conmutación para conectar el resistor en una tercera rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que datos recibidos por el decodificador son “10”; o
generar una instrucción de conmutación para conectar el resistor en la cuarta rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que datos recibidos por el decodificador son “11”.
Según un ejemplo de la presente divulgación, el conmutador de conmutación puede incluir un transistor.
Según una realización de la presente divulgación, el circuito de almacenamiento incluye múltiples circuitos de conmutación de resistor.
Según una realización de la presente divulgación, el módulo de almacenamiento de datos incluye una cualquiera de una memoria EERPOM, una memoria ferroeléctrica, una memoria de cambio de fase, una memoria flash, y una memoria volátil conectada con un suministro de energía.
Según una realización de la presente divulgación, el chip consumible incluye, además, un circuito de generación de instrucción de funcionamiento conectado con la línea de señal y configurado para generar una instrucción de funcionamiento basándose en una señal transmitida por medio de la línea de señal y emitir la instrucción de funcionamiento al circuito de control de lectura/escritura.
El circuito de conmutación de resistor según la presente divulgación es particularmente adecuado para la memoria no volátil fácil de reescribirse. Tal memoria no volátil fácil de reescribirse representa si se lee “0” o “1” emitiendo un nivel alto o un nivel bajo en respuesta a una instrucción de lectura, y el nivel no puede coincidir con el dispositivo de impresión y formación de imágenes, normalmente. El circuito de conmutación de resistor según la presente divulgación cambia una resistencia en el bucle conductor de la línea de señal basándose en una señal de nivel emitida por la memoria, para cambiar una tensión de la línea de señal. De este modo, el dispositivo de impresión y formación de imágenes puede adquirir datos en una dirección correspondiente de la memoria detectando la tensión en la línea de señal. El chip consumible que incluye el circuito de conmutación de resistor puede modificarse fácilmente y es adecuado para el dispositivo de impresión y formación de imágenes que accede a los datos del chip consumible a través de una fuente de tensión o una fuente de corriente, facilitando de ese modo el mantenimiento del chip consumible y mejorando la eficiencia de reciclado.
Otras características y ventajas de la presente divulgación se describirán en la memoria descriptiva posterior, y se vuelve parcialmente evidente a partir de la memoria descriptiva, o se entenderán al incorporar la presente divulgación. El objetivo y otras ventajas de la presente divulgación pueden realizarse y adquirirse a través de una estructura expuesta particularmente en la memoria descriptiva, las reivindicaciones y los dibujos.
Breve descripción de los dibujos
Con el fin de ilustrar claramente la solución técnica en las realizaciones de la presente divulgación o en la tecnología convencional, los dibujos requeridos para la descripción de las realizaciones o la tecnología convencional se introducen de manera sencilla a continuación.
La figura 1 es un diagrama esquemático de una relación de conexión entre un dispositivo de impresión y formación de imágenes existente y un chip consumible;
La figura 2 es un diagrama estructural esquemático de un chip consumible según una realización de la presente divulgación;
La figura 3 es un diagrama estructural esquemático de un circuito de almacenamiento en un chip consumible existente; y
La figura 4 es un diagrama estructural esquemático de un circuito de almacenamiento según una realización de la presente divulgación.
Descripción detallada de las realizaciones
Las realizaciones de la presente divulgación se describen en detalle a continuación conjuntamente con los dibujos y las realizaciones, para entender e implementar completamente el procedimiento de implementación de cómo soluciona la presente divulgación el problema técnico por medio de medios técnicos y logra el efecto técnico. Ha de entenderse que las realizaciones de la presente divulgación y características de las realizaciones de la presente divulgación pueden combinarse entre sí siempre y cuando no se produzcan conflictos, y una solución técnica formada de este modo se encuentra dentro del alcance de protección de la presente divulgación. Además, múltiples detalles específicos se exponen en la memoria descriptiva para propósitos de explicación, para proporcionar un entendimiento completo de las realizaciones de la presente divulgación. Sin embargo, es evidente para los expertos en la técnica que la presente divulgación puede implementarse sin los detalles específicos en el presente documento o los modos específicos descritos.
Algunos de los dispositivos de impresión y formación de imágenes existentes están configurados para leer información en un chip consumible o escribir información en el chip consumible por medio de un modo de conexión mostrado en la figura 1. Tal como se muestra en la figura 1, una fuente de corriente 101 y una fuente de tensión 102 se proporcionan en el dispositivo de impresión y formación de imágenes. Normalmente, la fuente de tensión 102 tiene una tensión de salida de 16V y una corriente de accionamiento mayor de 10 mA; y la fuente de corriente 101 tiene una corriente de accionamiento de 1 mA y la amplitud de tensión más alta de 15V. Bajo el control de un controlador 103, un conmutador de conmutación 104 puede conmutar para emitir una señal de fuente de corriente o una señal de fuente de tensión en una ID de línea de señal.
La ID de línea de señal se conecta a un chip consumible 105. En un caso en el que el dispositivo de impresión y formación de imágenes realiza un funcionamiento de lectura, el dispositivo de impresión y formación de imágenes emite la señal de fuente de corriente a la ID de línea de señal, y detecta una tensión en la ID de línea de señal por medio de un ADC 106, para leer datos almacenados en el chip consumible. En un caso en el que el dispositivo de impresión y formación de imágenes realiza un funcionamiento de escritura, el dispositivo de impresión y formación de imágenes emite la señal de fuente de tensión en la ID de línea de señal, para escribir datos que van a escribirse en el chip consumible.
Para solucionar el problema de que el chip consumible existente no puede comunicarse directamente con el dispositivo de impresión y formación de imágenes en un caso en el que memoria no volátil (por ejemplo, la memoria flash) fácil de reescribirse se adopta como la unidad de memoria, la presente divulgación proporciona un nuevo circuito de conmutación de resistor y un circuito de almacenamiento y un chip consumible que incluye el circuito de conmutación de resistor.
La figura 2 es un diagrama estructural esquemático de un chip consumible según la realización. Tal como se muestra en la figura 2, el chip consumible según la realización incluye un circuito de generación de instrucción de funcionamiento 201 y un circuito de almacenamiento 202. Específicamente, el circuito de generación de instrucción de funcionamiento 201 está configurado para identificar si una señal de fuente de tensión o una señal de fuente de corriente se transmite en una ID de línea de señal, es decir, si una fuente de tensión o una fuente de corriente se conecta con la ID de línea de señal en el dispositivo de impresión y formación de imágenes. En un caso en el que la señal de fuente de tensión se transmite en la ID de línea de señal, el circuito de generación de instrucción de funcionamiento 201 emite una instrucción de escritura WR; o en un caso en el que la señal de fuente de corriente se transmite en la ID de línea de señal, el circuito de generación de instrucción de funcionamiento 201 emite una instrucción de lectura RD.
En la realización, el circuito de generación de instrucción de funcionamiento 201 incluye un terminal de entrada para recibir una señal transmitida en la ID de línea de señal y dos terminales de salida. Los dos terminales de salida incluyen una terminal de salida de instrucción de lectura RD y un terminal de salida de instrucción de escritura WR. Por tanto, el circuito de generación de instrucción de funcionamiento en la realización también se denomina circuito de identificación de RD/WR.
En el chip consumible según la realización, el circuito de almacenamiento 202 incluye un circuito de conmutación de resistor 203, un módulo de almacenamiento de datos 204 y un circuito de control de lectura/escritura 205. El circuito de control de lectura/escritura 205 se conecta con el módulo de almacenamiento de datos 204 y el circuito de generación de instrucción de funcionamiento 201, y está configurado para realizar un funcionamiento de lectura/escritura en una dirección correspondiente del módulo de almacenamiento de datos 204 basándose en datos de dirección que se reciben y una instrucción de funcionamiento que se genera por el circuito de generación de instrucción de funcionamiento 201.
Específicamente, en un caso en el que el circuito de generación de instrucción de funcionamiento 201 genera una instrucción de escritura, el circuito de control de lectura/escritura 205 escribe datos en el espacio de dirección correspondiente del módulo de almacenamiento de datos 204; y en un caso en el que el circuito de generación de instrucción de funcionamiento 201 genera una instrucción de lectura, el circuito de control de lectura/escritura 205 controla el módulo de almacenamiento de datos 204 para emitir datos almacenados en el espacio de dirección correspondiente al circuito de conmutación de resistor 203.
En diferentes realizaciones de la presente divulgación, en el módulo de almacenamiento de datos 204, una memoria (por ejemplo, una EEPROM, una memoria ferroeléctrica, una memoria de cambio de fase, una memoria flash y similares) fácil de programarse y borrarse puede adoptarse como la unidad de memoria, o una combinación (por ejemplo, una SRAM que tiene una batería y similar) de una memoria volátil y un suministro de energía puede adoptarse como la unidad de memoria, que no se limita en la presente divulgación. En la realización, la información almacenada en el módulo de almacenamiento de datos 204 incluye información de identificación de cartucho consumible, un fabricante, una fecha de producción, cantidad de uso de tinta, cantidad restante de tinta, un color de tóner, etcétera. Naturalmente, en otras realizaciones de la presente divulgación, la información almacenada en el módulo de almacenamiento de datos 204 puede incluir algunas de las informaciones descritas anteriormente, o puede incluir además otra información razonable no enumerada, que no se limita en la presente divulgación.
Cada uno del terminal de salida de instrucción de lectura RD y el terminal de salida de instrucción de escritura WR emite una señal de nivel alto o una señal de nivel bajo. En la realización, la señal de nivel alto se define como una señal efectiva. Es decir, en un caso en el que la terminal de salida de instrucción de lectura RD emite la señal de nivel alto, indica que una instrucción de lectura es efectiva. En un caso en el que el terminal de salida de instrucción de escritura WR emite la señal de nivel alto, indica que una instrucción de escritura es efectiva. La señal efectiva emitida por el circuito de generación de instrucción de funcionamiento 201 incluye solamente dos señales, es decir, o bien la instrucción de lectura o bien la instrucción de escritura es efectiva. En otras realizaciones de la presente divulgación, los dos terminales de salida pueden integrarse en un terminal de salida en el circuito de generación de instrucción de funcionamiento 201. Por ejemplo, en un caso en el que una señal de nivel alto se emite por el terminal de salida, se define que la instrucción de escritura es efectiva; y en un caso en el que una señal de nivel bajo se emite por el terminal de salida, se define que la instrucción de lectura es efectiva. De este modo, el circuito de almacenamiento 202 tiene solamente un puerto de entrada para recibir la instrucción de lectura/escritura, y no requiere dos puertos para recibir respectivamente la instrucción de lectura y la instrucción de escritura, no solo simplificando de ese modo una estructura de circuito del circuito de almacenamiento de datos, sino simplificando también un procedimiento de procesamiento de análisis de la instrucción de lectura/escritura mediante el circuito de almacenamiento de datos y mejorando, por tanto, la eficiencia de lectura/escritura para los datos.
En un caso en el que el circuito de generación de instrucción de funcionamiento 201 emite una señal de nivel alto en la terminal de salida de instrucción de lectura RD, indica que el dispositivo de impresión y formación de imágenes debe leer datos almacenados en el chip consumible. El dispositivo de impresión y formación de imágenes lee los datos detectando una tensión en la ID de línea de señal. En este caso, el circuito de almacenamiento 202 del chip consumible emite datos en una dirección objetivo del circuito de almacenamiento 202 al circuito de conmutación de resistor 203 basándose en información de dirección recibida.
En respuesta a la instrucción de lectura, el circuito de conmutación de resistor 203 selecciona un valor de resistencia por medio de un conmutador basándose en los datos emitidos por el circuito de almacenamiento de datos. El circuito de conmutación de resistor 203 recibe también una señal de fuente de corriente emitida por la ID de línea de señal. Dado que la señal de fuente de corriente fluye a través del valor de resistencia seleccionado en el circuito de conmutación de resistor 203, se genera caída de tensión. El convertidor digital-analógico ADC en el dispositivo de impresión y formación de imágenes puede detectar una tensión en la ID de línea de señal, leyendo de ese modo los datos.
Pueden obtenerse diferentes valores de resistencia combinando razonablemente valores de resistencia en el circuito de conmutación de resistor. Por ejemplo, en la realización, los valores de resistencia combinados en el circuito de conmutación de resistor incluyen 1,5 kQ, 4 kQ, 7 kQ y un valor infinito, que son cuatro valores de resistencia entre un electrodo de fuente y un electrodo drenador en un circuito de EPROM en la tecnología convencional.
Tal como se mencionó anteriormente, el chip consumible en la realización determina una intención del dispositivo de impresión y formación de imágenes basándose en la señal emitida por el dispositivo de impresión y formación de imágenes en la ID de línea de señal. En un caso en el que una señal de fuente de corriente se transmite en la ID de línea de señal, el chip consumible determina que el dispositivo de impresión y formación de imágenes debe realizar un funcionamiento de lectura; y en un caso en el que una señal de fuente de tensión se transmite en la ID de línea de señal, el chip consumible determina que el dispositivo de impresión y formación de imágenes debe realizar un funcionamiento de escritura (por ejemplo, un funcionamiento de programación).
La memoria no volátil (por ejemplo, la memoria flash) fácil de reescribirse no es adecuada directamente para el dispositivo de impresión y formación de imágenes que accede datos del chip consumible a través de la fuente de tensión y la fuente de corriente. El circuito de generación de instrucción de funcionamiento en la realización puede generar una instrucción de funcionamiento correspondiente (por ejemplo, la instrucción de lectura y la instrucción de escritura) basándose en la señal de fuente de tensión o la señal de fuente de corriente, de modo que la memoria no volátil fácil de reescribirse puede instalarse y usarse en el dispositivo de impresión y formación de imágenes.
En un caso en el que el circuito de generación de instrucción de funcionamiento identifica que la ID señal es la señal de fuente de corriente, es decir, una señal efectiva introducida al circuito de almacenamiento es la señal de lectura, el chip consumible realimenta información en una dirección objetivo al dispositivo de impresión y formación de imágenes basándose en la señal de lectura y la información de dirección que se recibe desde la impresión y el dispositivo de formación de imágenes.
El dispositivo de impresión y formación de imágenes existente lee información en el chip consumible mediante un modo de conexión mostrado en la figura 3. Una fuente I de corriente y una fuente U de tensión se proporcionan en el dispositivo de impresión y formación de imágenes. Específicamente, la fuente U de tensión tiene una tensión de salida de 16V, y una corriente de accionamiento mayor de 10 ma; y la fuente I de corriente tiene una corriente de accionamiento de 1 mA, y una amplitud de tensión más alta de 15V. Bajo el control de un controlador, puede usarse un conmutador K para conmutar a emitir una señal de fuente de corriente o una señal de fuente de tensión en la ID de línea de señal.
La ID de línea de señal se conecta con un circuito de almacenamiento de EPROM (memoria de solo lectura eléctricamente programable) del chip consumible. El circuito de almacenamiento de EPROM incluye de manera ilustrativa cuatro bits de información, es decir, FG1, FG2, FG3 y FG4. Específicamente, el bit FG1 es un bit de referencia, y se configura para no poder programarse. El bit FG2 se ha programado completamente, y un valor de resistencia entre un electrodo drenador y un electrodo de fuente es muy grande (equivalente a un circuito abierto). Cada uno de los bits FG3 y FG4 es un MOS de inyección de puerta apilada (semiconductor de óxido de metal de inyección de puerta apilada).
El chip consumible recibe información de dirección enviada por una impresora (no se muestra una trayectoria de transmisión para la información de dirección en la figura 3), y selecciona un bit al que va a accederse a través de una línea de palabra WL (word line) y una línea de bit BL (bit line) tras la decodificación. Un electrodo de fuente del bit seleccionado se conecta con un nivel bajo.
Por ejemplo, en un caso en el que la impresora debe programar el bit FG4 (normalmente se define que la programación es escribir “1”, y la información “1” se almacena en el SIMOS programado), la impresora emite una señal de fuente de tensión en la ID de línea de señal, y selecciona el bit FG4 a través de la línea de palabra WL y la línea de bit BL.
Dado que un electrodo de puerta de control y un electrodo drenador del bit FG4 tienen una tensión alta de 16V, y un electrodo de fuente del mismo tiene un nivel bajo, una condición de programación para el SIMOS se cumple, y se produce una ruptura en avalancha en una unión PN entre el electrodo drenador de FG4 y un sustrato. Electrones de alta energía generados por la ruptura en avalancha pasan a través de una capa de aislamiento de óxido de silicio del electrodo de puerta de control bajo el efecto de un campo eléctrico de puerta, para inyectarse en una puerta flotante. Después de que los electrodos se inyecten en la puerta flotante, se eleva una tensión de encendido (denominada también tensión de umbral) del SIMOS.
Con el fin de acceder al circuito de almacenamiento de EPROM, la impresora emite una señal de fuente de corriente en la ID de línea de señal, y selecciona un bit señalado por información de dirección a través de la línea de palabra WL y la línea de bit BL. En este caso, el convertidor digital-analógico ADC (analog to digital converter) proporcionado dentro de la impresora puede detectar una tensión en la ID de línea de señal. La impresora puede determinar un valor leído en el circuito de almacenamiento de EPROM basándose en el valor de tensión.
Por ejemplo, en un caso en el que la impresora debe leer datos en el bit FG3, dado que el FG3 no está programado (se define que la información “0” se almacena en FG3), una tensión de encendido del bit FG3 es baja, un valor de resistencia entre un electrodo drenador y un electrodo de fuente de FG3 es bajo (aproximadamente 1,5 kQ). En este caso, una tensión detectada en la ID de línea de señal por la impresora es de aproximadamente 1,5 V.
De manera similar, en un caso en el que la impresora deba acceder al bit FG4, dado que el bit FG4 se programa, se eleva una tensión de encendido del bit FG4, y se aumenta un valor de resistencia entre un electrodo drenador y un electrodo de fuente del FG4 (aproximadamente 7 kQ). En este caso, una tensión detectada en la ID de línea de señal por la impresora es aproximadamente de 7V.
En un caso en el que la impresora deba acceder al bit de referencia FG1, un valor de resistencia entre un electrodo drenador y un electrodo de fuente de FG1 es un valor (por ejemplo, 4 kQ) entre un valor en el caso de estar programado y un valor en el caso de no estar programado. En este caso, una tensión detectada en la ID de línea de señal por la impresora es aproximadamente de 4 V.
En un caso en el que la impresora deba acceder al bit FG2, dado que FG2 es equivalente a un circuito abierto, una tensión detectada en la ID de línea de señal por la impresora es la amplitud de tensión más alta (es decir, 15 V) emitida por la fuente de corriente.
Puede observarse que, en un caso en el que la impresora deba acceder al chip consumible, el convertidor analógico-digital, ADC, leerá cuatro señales que tienen diferentes valores de tensión en lugar de solamente una señal de nivel alto o una señal de nivel bajo.
En un caso en el que se adopta la memoria no volátil (por ejemplo, la memoria flash) para almacenar datos en el chip consumible, el chip consumible no puede ser directamente adecuado para el dispositivo de impresión y formación de imágenes que accede el chip consumible a través de la fuente de tensión/fuente de corriente. Esto es porque ese funcionamiento de lectura/escritura realizado en la memoria en el chip consumible se lleva a cabo añadiendo un código de indicación de lectura o un código de indicación de escritura a una instrucción, y el chip consumible representa si se lee “0” o “1” emitiendo una señal de nivel alto o una señal de nivel bajo.
Para el problema descrito anteriormente, se proporciona un circuito de conmutación de resistor novedoso según la presente divulgación, para leer datos correspondientes en el módulo de almacenamiento de datos. La figura 4 es un diagrama estructural esquemático de un circuito de almacenamiento según una realización.
Tal como se muestra en la figura 4, en la realización, un terminal de entrada de un circuito de control de lectura/escritura 205 incluye un puerto de recepción de instrucción de lectura RD, un puerto de recepción de instrucción de escritura WR y un puerto de recepción de información de dirección Add. Además, el circuito de control de lectura/escritura incluye, además, algunas interfaces (por ejemplo, un puerto de datos en serie SDA y un puerto de reloj en serie SCK usando el protocolo IIC) para propósitos de producción y procesamiento, para programar y borrar una matriz de memoria.
El circuito de conmutación de resistor 203 incluye un decodificador 203a y cuatro ramas de conmutación de resistencia 203b. Las cuatro ramas de conmutación de resistencia tienen una misma estructura. Cada una de las cuatro ramas de conmutación de resistencia incluye un conmutador de conmutación y un resistor que están conectados en serie en un bucle conductor de una línea de señal. Específicamente, tal como se muestra en la figura 4, en la realización, una primera rama de conmutación de resistencia incluye un resistor R5 y un transistor K1. El resistor R5 se conecta entre la ID de línea de señal y un electrodo de fuente del transistor K1, un electrodo de puerta del transistor K1 se conecta con un puerto correspondiente del decodificador 203a, y un electrodo drenador del transistor K1 se pone a tierra. Una segunda rama de conmutación de resistencia, una tercera rama de conmutación de resistencia y una cuarta rama de conmutación de resistencia tienen cada una la misma estructura que la estructura de la primera rama de conmutación de resistencia, y la única diferencia es que las cuatro ramas de conmutación de resistencia tienen los resistores con diferentes valores de resistencia. En la realización, los valores de resistencia de los resistores (es decir, desde un resistor R1 hasta un resistor R4) aumenta gradualmente desde la primera rama de conmutación de resistencia hasta una cuarta rama de conmutación de resistencia.
El decodificador 203a se conecta con un módulo de almacenamiento de datos 204, y está configurado para generar una instrucción de conmutación basándose en una señal emitida por el módulo de almacenamiento de datos 204, para controlar el conmutador de conmutación de una respectiva de las ramas de conmutación de resistencia para conectar el resistor correspondiente al conmutador de conmutación al bucle conductor de la ID de línea de señal (es decir, para encender la rama de conmutación de resistencia), con objeto de cambiar un valor de resistencia en el bucle conductor de la ID de línea de señal.
Tal como se muestra en la figura 4, en un caso en el que el circuito de almacenamiento 202 usa dos bits para representar información almacenada en un SIMOS de la EPROM, el circuito de conmutación de resistor 203 incluye una matriz de resistor que incluye resistores R5, R6, R7 y R8 y transistores K1, K2, K3 y K4 conectados con los resistores R5, R6, R7 y R8 respectivamente para servir como conmutador, y un decodificador de 2/4.
En la realización, valores de resistencia de los cuatro resistores son de 1,5 kQ, 4 kQ, 7 kQ y 10 MQ, respectivamente. Tal como se describió anteriormente, en un caso en el que 00 representa “0”, 01 representa un bit de referencia, 10 representa “1” y 11 representa un bit que tiene un valor de resistencia grande, el decodificador 203a de 2/4 asocia 00 emitida por el módulo de almacenamiento de datos 204 con el conmutador de conmutación K1, asocia 01 emitida por el módulo de almacenamiento de datos 204 con el conmutador de conmutación K2, asocia 10 emitida por el módulo de almacenamiento de datos 204 con el conmutador de conmutación K3 y asocia 11 emitida por el módulo de almacenamiento de datos 204 con el conmutador de conmutación K4.
En un caso en el que la información de dirección indica que SIMOS programado debe leerse, los datos 10, es decir, “1”, se almacenan en una dirección del módulo de almacenamiento de datos 204 correspondiente a la información de dirección. En este caso, el circuito de control de lectura/escritura 205 controla el módulo de almacenamiento de datos 204 para emitir los datos 10 almacenados en el mismo al decodificador 203a de 2/4. El decodificador 203a de 2/4 emite un nivel alto en un electrodo de puerta del conmutador de conmutación K3 para encender el conmutador de conmutación K3, para seleccionar el tercer resistor R7, y otros conmutadores de conmutación se apagan en este caso. Dado que el valor de resistencia del tercer resistor R7 es 7 kQ. Una tensión de división de 7 V se genera en el resistor R7 mediante la señal de fuente de corriente, y una tensión de la ID de línea de señal es de 7 V. La tensión se detecta mediante el ADC en el dispositivo de impresión y formación de imágenes, para leer los datos “1”.
Prácticamente, en otras realizaciones de la presente divulgación, valores de bit en la matriz de memoria correspondientes a datos “0” y datos “1” pueden ser otros valores razonables, y el número de terminales de salida del decodificador y el número de ramas de conmutación de resistencia pueden ajustarse, sin limitarse en la presente divulgación. Por ejemplo, en una realización de la presente divulgación, 000 representa “0”, y 111 representa “1”; y en este caso, pueden proporcionarse ocho ramas de conmutación de resistencia y puede usarse un decodificador de 3/8.
Debe ilustrarse que, en otras realizaciones de la presente divulgación, el circuito de almacenamiento del chip consumible puede incluir múltiples circuitos de conmutación de resistor. Cada uno de los múltiples circuitos de conmutación de resistor se conecta con el módulo de almacenamiento de datos 204, que no se limita en la presente divulgación.
Puede observarse a partir de lo anterior que, en el dispositivo de impresión y formación de imágenes existente, se accede al chip consumible a través de la fuente de tensión/fuente de corriente, y el circuito de almacenamiento de EPROM se usa en el chip consumible. Dado que el circuito de almacenamiento de EPROM puede escribirse solamente una vez, no es conveniente mantener o reciclar el chip consumible en tal dispositivo de impresión y formación de imágenes.
El circuito de conmutación de resistor se proporciona en la realización, que es particularmente adecuada para la memoria no volátil fácil de reescribirse. Tal memoria no volátil fácil de reescribirse representa si se lee “0” o “1” emitiendo a nivel alto o a nivel bajo en respuesta a una instrucción de lectura, y el nivel no puede coincidir con el dispositivo de impresión y formación de imágenes normalmente. El circuito de conmutación de resistor según las realizaciones cambia un valor de resistencia en el bucle conductor de la línea de señal basándose en una señal de nivel emitida por la memoria, para cambiar una tensión de la línea de señal. De este modo, el dispositivo de impresión y formación de imágenes puede adquirir datos en una dirección correspondiente de la memoria detectando la tensión en la línea de señal. El chip consumible que incluye el circuito de conmutación de resistor puede modificarse fácilmente y es adecuado para el dispositivo de impresión y formación de imágenes que accede los datos del chip consumible a través de una fuente de tensión o una fuente de corriente, facilitando de ese modo mantenimiento del chip consumible y mejorando la eficiencia de reciclado.
“Una realización” o “realizaciones” mencionadas en la memoria descriptiva se refiere a que las características, estructuras o elementos característicos específicos descritos conjuntamente con la realización se incluyen en al menos una realización de la presente divulgación. Por tanto, la frase “una realización” o “realizaciones” en todas partes de la memoria descriptiva no se refiere necesariamente a la misma realización.
Aunque los ejemplos descritos anteriormente se usan para ilustrar un principio de la presente divulgación en una o más aplicaciones, pueden hacerse diversas modificaciones a formas, usos o detalles de implementación por los expertos en la técnica sin trabajo creativo y sin apartarse del principio y el concepto de la presente divulgación. Por tanto, la presente divulgación está limitada por las reivindicaciones adjuntas.

Claims (1)

  1. REIVINDICACIONES
    Un chip (105) comprendido en un cartucho consumible para contener materiales de coloración, en el que el chip (105) se conecta a un dispositivo de impresión y formación de imágenes por medio de una ID de línea de señal; el dispositivo de impresión y formación de imágenes comprende una fuente de corriente (101) para transmitir una señal de fuente de corriente en la ID de línea de señal; el chip comprende un circuito de generación de instrucción de funcionamiento (201) y un circuito de almacenamiento (202); y el circuito de almacenamiento (202) comprende además un módulo de almacenamiento de datos (204), un circuito de control de lectura/escritura (205) y un circuito de conmutación de resistor (203), en el que:
    el circuito de generación de instrucción de funcionamiento (201) se conecta con la ID de línea de señal y está configurado para generar y emitir una instrucción de lectura al circuito de control de lectura/escritura (205), basándose en la señal de fuente de corriente transmitida en la ID de línea de señal;
    el módulo de almacenamiento de datos (204) está configurado para almacenar datos asociados con el cartucho consumible para contener materiales de coloración, y el módulo de almacenamiento de datos (204) comprende una cualquiera de una memoria EEPROM, una memoria ferroeléctrica, una memoria de cambio de fase, una memoria flash, y una memoria volátil conectada con un suministro de energía; el circuito de control de lectura/escritura (205) se conecta con el módulo de almacenamiento de datos (204) y está configurado para, basándose en la instrucción de lectura generada por el circuito de generación de instrucción de funcionamiento (201) y datos de dirección que se reciben, controlar el módulo de almacenamiento de datos (204) para emitir datos; y
    el circuito de conmutación de resistor (203) está configurado para cambiar un valor de resistencia en un bucle conductor de la ID de línea de señal basándose en datos emitidos por el módulo de almacenamiento de datos (204), en el que el circuito de conmutación de resistor (203) comprende: una pluralidad de ramas de conmutación de resistencia, en el que cada una de la pluralidad de ramas de conmutación de resistencia comprende un conmutador de conmutación (K1, K2, K3 o K4) y un resistor (R5, R6, R7, o R8) que están conectados en serie en el bucle conductor de la ID de línea de señal; y
    un decodificador (203a) conectado con el módulo de almacenamiento de datos (204) y configurado para generar una instrucción de conmutación basándose en datos emitidos por el módulo de almacenamiento de datos (204), para controlar el conmutador de conmutación (K1, K2, K3 o K4) de una respectiva de las ramas de conmutación de resistencia para conectar el resistor (R5, R6, R7, o R8) correspondiente al conmutador de conmutación (K1, K2, K3 o K4) al bucle conductor de la ID de línea de señal, para cambiar un valor de resistencia en el bucle conductor de la ID de línea de señal, en el que la señal de fuente de corriente fluye a través del valor de resistencia y genera una caída de tensión.
    El chip (105) según la reivindicación 1, en el que el circuito de conmutación de resistor (203) comprende cuatro ramas de conmutación de resistencia, con valores de resistencia de resistores (R5, R6, R7, o R8) en las cuatro ramas de conmutación de resistencia que son diferentes entre sí y que aumentan gradualmente desde una primera rama de conmutación de resistencia hasta una cuarta rama de conmutación de resistencia.
    El chip (105) según la reivindicación 2, en el que el decodificador (203a) es un decodificador de 2/4. El chip (105) según la reivindicación 3, en el que el decodificador (203a) está configurado para: generar una instrucción de conmutación para conectar el resistor en la primera rama de conmutación de resistencia al bucle conductor de la ID de línea de señal, en un caso en el que el dato recibido por el decodificador (203a) es “00”;
    generar una instrucción de conmutación para conectar el resistor en una segunda rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que el dato recibido por el decodificador (203a) es “01”;
    generar una instrucción de conmutación para conectar el resistor en una tercera rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que el dato recibido por el decodificador (203a) es “10”; o
    generar una instrucción de conmutación para conectar el resistor en la cuarta rama de conmutación de resistencia al bucle conductor de la línea de señal, en un caso en el que el dato recibido por el decodificador (203a) es “11”.
ES15863566T 2014-11-28 2015-11-25 Circuito de conmutación de resistor, circuito de almacenamiento, y chip consumible Active ES2735751T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410715520 2014-11-28
CN201510317377.4A CN104952485B (zh) 2014-11-28 2015-06-10 一种电阻投切电路、存储电路以及耗材芯片
PCT/CN2015/095536 WO2016082760A1 (zh) 2014-11-28 2015-11-25 一种电阻投切电路、存储电路以及耗材芯片

Publications (1)

Publication Number Publication Date
ES2735751T3 true ES2735751T3 (es) 2019-12-20

Family

ID=54158682

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15863566T Active ES2735751T3 (es) 2014-11-28 2015-11-25 Circuito de conmutación de resistor, circuito de almacenamiento, y chip consumible

Country Status (5)

Country Link
US (2) US9865314B2 (es)
EP (1) EP3109864B1 (es)
CN (2) CN104952485B (es)
ES (1) ES2735751T3 (es)
WO (2) WO2016082761A1 (es)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952485B (zh) * 2014-11-28 2019-07-19 珠海艾派克微电子有限公司 一种电阻投切电路、存储电路以及耗材芯片
CN113589045B (zh) * 2018-01-17 2024-09-20 珠海极海半导体有限公司 敏感电阻测量装置及测量方法
CN109263287B (zh) * 2018-08-15 2020-01-31 珠海艾派克微电子有限公司 Rc投切电路、电存储装置及印刷材料更换部件
CN109334261B (zh) * 2018-10-09 2023-12-29 杭州旗捷科技有限公司 指令生成电路、耗材芯片以及耗材
CN112100117A (zh) * 2019-06-18 2020-12-18 北京小米移动软件有限公司 电源复用电路、数据信号的切换方法及装置、电子设备
CN112259138A (zh) * 2019-07-22 2021-01-22 森富科技股份有限公司 内存装置
CN111016465B (zh) * 2019-12-24 2021-09-07 珠海艾派克微电子有限公司 一种芯片和成像盒
CN111703210B (zh) * 2019-12-31 2021-07-06 珠海艾派克微电子有限公司 耗材芯片和耗材芯片的响应方法、耗材盒及存储介质
CN111806095B (zh) * 2020-07-20 2021-09-07 珠海艾派克微电子有限公司 耗材余量检测方法、耗材及图像形成装置
CN111817284B (zh) * 2020-09-04 2021-01-19 深圳市永联科技股份有限公司 一种直流母线通信电路及方法
CN113203921A (zh) * 2020-11-26 2021-08-03 国网天津市电力公司 一键式支路间绝缘标准化全自动测试仪
CN113110119B (zh) * 2020-11-26 2022-08-19 国网天津市电力公司 一种电子式全自动支路交换器
CN113848415A (zh) * 2021-01-28 2021-12-28 江西理工大学 Irf发生器、故障电阻的生成方法及irf注入方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08235875A (ja) 1994-12-27 1996-09-13 Nkk Corp 多値情報記憶装置およびその動作方法
US5602925A (en) * 1995-01-31 1997-02-11 Etymotic Research, Inc. Hearing aid with programmable resistor
US6655775B1 (en) * 1996-10-15 2003-12-02 Hewlett-Packard Development Company, L.P. Method and apparatus for drop weight encoding
JP3133706B2 (ja) * 1997-06-19 2001-02-13 三洋電機株式会社 不揮発性半導体メモリ装置
US6655768B1 (en) * 1999-10-04 2003-12-02 Seiko Epson Corporation Semiconductor integrated circuit, ink cartridge, and inkjet recording device
JP4081963B2 (ja) 2000-06-30 2008-04-30 セイコーエプソン株式会社 記憶装置および記憶装置に対するアクセス方法
CN1280102C (zh) * 2003-03-14 2006-10-18 国际联合科技股份有限公司 喷墨打印头的识别电路的烧录方法
US20050062584A1 (en) * 2003-09-24 2005-03-24 Broadcom Corporation High-linearity switched-resistor network for programmability
US7108357B2 (en) * 2004-02-13 2006-09-19 Hewlett-Packard Development Company, L.P. Device identification using a programmable memory circuit
KR100725979B1 (ko) * 2005-07-23 2007-06-08 삼성전자주식회사 비휘발성 메모리의 기입/독출 내구력 개선 장치 및 그 방법
DE102005043489B4 (de) 2005-09-13 2009-07-23 Abb Ag Automatisierungstechnische Einrichtung
DK2209645T3 (da) * 2007-11-14 2013-05-13 Hewlett Packard Development Co Inkjet print-hoved med delte datalinjer
US8599424B2 (en) * 2008-09-04 2013-12-03 Fb Sistemas S.A. Printer cartridge microchip
KR101047051B1 (ko) * 2009-05-20 2011-07-06 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
US8284589B2 (en) * 2010-08-20 2012-10-09 Sandisk 3D Llc Single device driver circuit to control three-dimensional memory element array
US8787068B2 (en) * 2011-04-07 2014-07-22 Elpida Memory, Inc. Semiconductor device
CN202332456U (zh) 2011-11-29 2012-07-11 上海贝岭股份有限公司 一种基于加权开关网络的数控变阻器
KR20140080942A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
CN203191538U (zh) * 2013-04-12 2013-09-11 昆明理工大学 二进制电阻数控电阻箱
CN104952485B (zh) 2014-11-28 2019-07-19 珠海艾派克微电子有限公司 一种电阻投切电路、存储电路以及耗材芯片

Also Published As

Publication number Publication date
CN104943395B (zh) 2016-08-31
WO2016082760A1 (zh) 2016-06-02
CN104952485A (zh) 2015-09-30
CN104952485B (zh) 2019-07-19
EP3109864A4 (en) 2017-07-26
EP3109864B1 (en) 2019-04-24
US20170069357A1 (en) 2017-03-09
EP3109864A1 (en) 2016-12-28
US9865314B2 (en) 2018-01-09
WO2016082761A1 (zh) 2016-06-02
US9633701B2 (en) 2017-04-25
US20170330604A1 (en) 2017-11-16
CN104943395A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
ES2735751T3 (es) Circuito de conmutación de resistor, circuito de almacenamiento, y chip consumible
US8331128B1 (en) Reconfigurable memory arrays having programmable impedance elements and corresponding methods
TW589643B (en) Nonvolatile semiconductor memory device
TWI605469B (zh) 具有一記憶體器件之裝置、子區塊停用電路及用於控制至一記憶體器件之存取、指示一記憶體器件中之ㄧ缺陷與擦除一記憶體器件中之記憶體之方法
US8614923B2 (en) Memory cell sensing using negative voltage
US8111573B2 (en) Nonvolatile semiconductor memory device and method of controlling the same
US5999450A (en) Electrically erasable and programmable non-volatile memory device with testable redundancy circuits
US9824766B2 (en) Semiconductor device including nonvolatile memory configured to switch between a reference current reading system and a complementary reading system
CN100412989C (zh) 具有加电读模式的非易失半导体存储器
US9224480B2 (en) Dual-function read/write cache for programmable non-volatile memory
US9099176B1 (en) Resistive switching memory device with diode select
US8289776B2 (en) Expanded programming window for non-volatile multilevel memory cells
KR101104643B1 (ko) 비동기식 이퓨즈 ｏｔｐ 메모리 셀 및 비동기식 이퓨즈 ｏｔｐ 메모리 장치
TW201511012A (zh) 在記憶體中分享支持電路
KR102482147B1 (ko) 이퓨즈 otp 메모리
US7180786B2 (en) Row decoder for NAND memories
CN109102835A (zh) 非挥发性半导体储存装置及其读取方法
US9177672B2 (en) Methods of operating memory involving identifiers indicating repair of a memory cell
KR101310075B1 (ko) 싱글-폴리 ｍｔｐ메모리
KR101095799B1 (ko) 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법
KR100614057B1 (ko) 비휘발성 반도체 기억 장치
JP2617095B2 (ja) 画一的に集積された記憶装置
KR100729819B1 (ko) 메모리 셀 전류를 측정하는 방법 및 디바이스
JPH10334073A (ja) １チップマイクロコンピュータ
US8891310B2 (en) EEPROM memory protected against breakdown of control gate transistors