ES2972122T3 - Aparato y método de control de conmutador - Google Patents

Aparato y método de control de conmutador Download PDF

Info

Publication number
ES2972122T3
ES2972122T3 ES19889199T ES19889199T ES2972122T3 ES 2972122 T3 ES2972122 T3 ES 2972122T3 ES 19889199 T ES19889199 T ES 19889199T ES 19889199 T ES19889199 T ES 19889199T ES 2972122 T3 ES2972122 T3 ES 2972122T3
Authority
ES
Spain
Prior art keywords
signal
switch
output
control
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES19889199T
Other languages
English (en)
Inventor
Gyu-Yeol Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Energy Solution Ltd
Original Assignee
LG Energy Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Energy Solution Ltd filed Critical LG Energy Solution Ltd
Application granted granted Critical
Publication of ES2972122T3 publication Critical patent/ES2972122T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
    • G01R31/3278—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches of relays, solenoids or reed switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/3277—Testing of circuit interrupters, switches or circuit-breakers of low voltage devices, e.g. domestic or industrial devices, such as motor protections, relays, rotation switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/385—Arrangements for measuring battery or accumulator variables
    • G01R31/387—Determining ampere-hour charge capacity or SoC
    • G01R31/388—Determining ampere-hour charge capacity or SoC involving voltage measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/4285—Testing apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/855—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/005—Testing of electric installations on transport means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/20—Batteries in motive systems, e.g. vehicle, ship, plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2220/00—Batteries for particular applications
    • H01M2220/30—Batteries in portable systems, e.g. mobile phone, laptop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

La presente invención se refiere a un dispositivo y método de control de interruptores y, en particular, a un dispositivo y método de control de interruptores mejorados que pueden diagnosticar si se pueden controlar una pluralidad de interruptores y controlar eficazmente la pluralidad de interruptores. Según un aspecto de la presente invención, existe la ventaja de que los estados de los conmutadores se pueden mantener eficazmente a través de una pluralidad de procesadores. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Aparato y método de control de conmutador
Sector de la técnica
La presente invención se refiere a un aparato y método de control de conmutador, y más particularmente, a un aparato y método de control de conmutador capaz de controlar eficazmente un conmutador durante un proceso de control de una pluralidad de conmutadores.
Estado de la técnica
En los últimos años, la demanda de productos electrónicos portátiles, como ordenadores portátiles, cámaras de vídeo y teléfonos portátiles, ha aumentado considerablemente, y las baterías de almacenamiento de energía, los robots y los satélites se han desarrollado activamente. En consecuencia, se están estudiando activamente baterías secundarias de alto rendimiento que permitan cargas y descargas repetidas.
En consecuencia, a medida que han aumentado el desarrollo tecnológico y la demanda de dispositivos móviles, vehículos eléctricos, vehículos eléctricos híbridos, dispositivos de almacenamiento de energía y sistemas de alimentación ininterrumpida, la demanda de baterías secundarias como fuente de energía está aumentando rápidamente. En particular, las baterías secundarias utilizadas en vehículos eléctricos o vehículos eléctricos híbridos son baterías secundarias de alta potencia y alta capacidad, y se han realizado muchos estudios al respecto.
Además, junto con una gran demanda de baterías secundarias, se han estudiado componentes y dispositivos periféricos relacionados con las baterías secundarias. Es decir, se están estudiando diversas piezas y dispositivos, como un conjunto de celda preparado mediante la conexión de una pluralidad de baterías secundarias en un único módulo, un sistema de gestión de batería (BMS) para controlar la carga y descarga del conjunto de celda y supervisar un estado de cada batería secundaria, un paquete de batería preparado para incluir el conjunto de celda y el BMS en un único paquete y un conmutador para conectar el conjunto de celda a una carga, como un motor. En particular, el conmutador se utiliza para conectar un conjunto de celda y una carga y para controlar si se suministra o no energía, y se está estudiando intensamente. A modo de ejemplo, una batería secundaria de iones de litio ampliamente utilizada en la técnica tiene una tensión de funcionamiento de aproximadamente 3,7 V y 4,2 V aproximadamente. Con el fin de proporcionar una alta tensión, una pluralidad de baterías secundarias se conecta en serie para formar el conjunto de celda.
El sistema de alimentación puede incluir un conmutador que conecta el conjunto de celda a un motor. Además, el sistema de alimentación puede suministrar energía de forma estable entre la batería y una carga abriendo y cerrando selectivamente al menos un conmutador. Si el sistema de alimentación se suministra en un vehículo, en relación con la seguridad del sistema de alimentación, es importante garantizar que el conmutador no se abra debido a un error del sistema, sino que permanezca cerrado mientras el vehículo está en marcha. Un ejemplo de aparato y método para diagnosticar un fallo de un conmutador puede encontrarse, por ejemplo, en el documento US 2018/188326 A1.
Por tanto, en la técnica relacionada, hay una necesidad de una técnica que pueda mantener eficazmente el conmutador en un estado cerrado a pesar de un fallo del sistema. Este requisito aumenta la complejidad del circuito.
Objeto de la invención
Problema técnico
La presente invención está diseñada para resolver los problemas de la técnica relacionad, y por tanto la presente divulgación está dirigida a proporcionar un aparato y método de control de conmutador mejorado, que pueda diagnosticar si una pluralidad de conmutadores son controlables y controlar eficazmente la pluralidad de conmutadores.
Estos y otros objetos y ventajas de la presente invención pueden comprenderse a partir de la siguiente descripción detallada y resultarán más evidentes a partir de las realizaciones a modo de ejemplo de la presente invención. También, se comprenderá fácilmente que los objetos y las ventajas de la presente invención pueden realizarse por los medios mostrados en las reivindicaciones adjuntas y combinaciones de los mismos.
Solución técnica
La presente invención proporciona un aparato de control de conmutador tal como se define en la reivindicación independiente 1 y un método de control de conmutador tal como se define en la reivindicación independiente 13. Las realizaciones preferidas se definen en las reivindicaciones dependientes adjuntas.
El aparato de control de conmutador, comprende: un primer procesador configurado para emitir una primera señal de control para controlar un estado de funcionamiento de un primer conmutador, una segunda señal de control para controlar un estado de funcionamiento de un segundo conmutador, y una señal de diagnóstico; un segundo procesador configurado para emitir una señal de verificación para verificar los estados de funcionamiento del primer conmutador y del segundo conmutador; una unidad de diagnóstico conectada al primer conmutador a través de una primera línea de control y conectada al segundo conmutador a través de una segunda línea de control para recibir la primera señal de control, la segunda señal de control y la señal de diagnóstico del primer procesador y recibir la señal de verificación del segundo procesador, estando la unidad de diagnóstico configurada para emitir una señal de control correspondiente a la señal de verificación recibida a cada uno de los conmutadores primero y segundo basándose en la señal de diagnóstico y la señal de verificación recibida; y una unidad de medición de tensión configurada para medir tensiones de la primera línea de control y la segunda línea de control y emitir la pluralidad de valores de tensión medidos al primer procesador.
El primer procesador está configurado para detectar una señal que fluye en cada una de la primera línea de control y la segunda línea de control basándose en la pluralidad de valores de tensión medidos por la unidad de medición de tensión y diagnosticar basándose en la señal detectada si el primer conmutador y el segundo conmutador son controlables.
La unidad de diagnóstico puede incluir un circuito biestable configurado para recibir la segunda señal de control del primer procesador y emitir un primer valor de salida idéntico a la segunda señal de control recibida y un segundo valor de salida que es un valor invertido del primer valor de salida.
La unidad de diagnóstico puede incluir una unidad de salida de señal de reloj configurada para emitir una señal de reloj correspondiente a la señal de diagnóstico recibida al circuito biestable, al recibir la señal de diagnóstico del primer procesador.
La unidad de diagnóstico puede incluir una unidad de memoria intermedia configurada para recibir el primer valor de salida y el segundo valor de salida procedentes del circuito biestable, la primera señal de control y la segunda señal de control procedentes del primer procesador, y la señal de verificación procedente del segundo procesador, y para emitir la primera señal de control y la segunda señal de control, o la señal de verificación, según el primer valor de salida y el segundo valor de salida.
La unidad de memoria intermedia puede incluir una pluralidad de memorias intermedias configuradas para recibir cualquiera del primer valor de salida y el segundo valor de salida, de modo que cada estado de funcionamiento se determine según la magnitud del valor de salida recibido.
La unidad de memoria intermedia puede incluir: una primera memoria intermedia configurada para recibir la primera señal de control y el segundo valor de salida y determinar según la magnitud del segundo valor de salida si se emite o no la primera señal de control; una segunda memoria intermedia y una tercera memoria intermedia configuradas para recibir la señal de verificación y el primer valor de salida y determinar según la magnitud del primer valor de salida si se emite o no la señal de verificación; y una cuarta memoria intermedia configurada para recibir la segunda señal de control y el segundo valor de salida y determinar según la magnitud del segundo valor de salida si se emite o no la segunda señal de control.
La unidad de diagnóstico puede incluir además una unidad de compuerta conectada entre al menos uno del primer conmutador y el segundo conmutador y la unidad de memoria intermedia y configurada para recibir la señal de verificación del segundo procesador.
La unidad de compuerta puede estar configurada para emitir la señal recibida desde la unidad de memoria intermedia a uno conectado del primer conmutador y del segundo conmutador, al recibir la señal de verificación del segundo procesador.
El primer procesador puede estar configurado para determinar que el primer conmutador y el segundo conmutador son controlables, cuando se detecta la señal de verificación en la primera línea de control y la segunda línea de control.
El primer procesador puede estar configurado para emitir una señal correspondiente a una señal de nivel bajo como señal de diagnóstico, y determinar que la unidad de diagnóstico funciona normalmente, cuando la señal detectada en cada una de la primera línea de control y la segunda línea de control es idéntica a una señal detectada en un proceso de detección anterior.
Un sistema de gestión de batería (BMS) puede comprender el aparato de control de conmutador según la presente invención.
Un paquete de batería puede comprender el aparato de control de conmutador según la presente invención.
Un método de control de conmutador comprende: una primera etapa de salida de señal de emisión de una primera señal de control para controlar un estado de funcionamiento de un primer conmutador, una segunda señal de control para controlar un estado de funcionamiento de un segundo conmutador, y una señal de diagnóstico; una segunda etapa de salida de señal de emisión de una señal de verificación para verificar los estados de funcionamiento del primer conmutador y del segundo conmutador; una tercera etapa de salida de señal de emisión de la señal de verificación o una señal de control correspondiente a cada una de una primera línea de control conectada al primer conmutador y una segunda línea de control conectada al segundo conmutador en base a la señal de diagnóstico y la señal de verificación; una etapa de detección de señal para detectar una señal que fluye en la primera línea de control y la segunda línea de control; y una etapa de diagnóstico de estado de control de conmutador para diagnosticar si el primer conmutador y el segundo conmutador son controlables, en base a la señal detectada en la etapa de detección de señal.
Efectos ventajosos
Según un aspecto de la presente invención, es posible mantener eficazmente el estado del conmutador a través de una pluralidad de procesadores.
Además, según un aspecto de la presente invención, es posible comprobar eficazmente los estados de una pluralidad de conmutadores y mantener los estados de los conmutadores a través de una unidad de diagnóstico. En particular, según una realización de la presente invención, pueden proporcionarse un aparato y método de control de conmutador mejorados capaces de mantener eficazmente el estado de un conmutador comprobando si el estado de control de conmutador es normal incluso en tiempo ordinario.
La presente invención puede tener varios efectos distintos de los anteriores, y otros efectos de la presente invención pueden entenderse a partir de la siguiente descripción y más claramente figurado por las realizaciones de la presente invención.
Descripción de las figuras
Los dibujos adjuntos ilustran una realización preferida de la presente invención y, junto con la divulgación anterior, sirven para proporcionar una mayor comprensión de las características técnicas de la presente invención, y por tanto, la presente invención no se interpreta como limitada al dibujo.
La figura 1 es un diagrama que muestra una configuración esquemática de un paquete de batería que incluye un aparato de control de conmutador según una realización de la presente invención.
La figura 2 es un diagrama que muestra esquemáticamente una configuración de un aparato de control de conmutador según una realización de la presente invención.
La figura 3 es un diagrama que muestra en detalle la configuración del aparato de control de conmutador según la figura 2.
La figura 4 es un diagrama que muestra una tabla de verdad de un circuito biestable proporcionado al aparato de control de conmutador según la figura 2.
La figura 5 es un diagrama de flujo que muestra esquemáticamente un método de control de conmutador según otra realización de la presente invención.
Descripción detallada de la invención
A continuación, se describirán en detalle las realizaciones preferidas de la presente invención con referencia a los dibujos adjuntos. Antes de la descripción, debe entenderse que los términos utilizados en la memoria descriptiva y las reivindicaciones adjuntas no deben interpretarse como limitados a significados generales y de diccionario, sino interpretarse en base a los significados y conceptos correspondientes a los aspectos técnicos de la presente invención en base al principio de que se permite al experto en la técnica definir los términos apropiadamente para la mejor explicación.
Por tanto, la descripción propuesta en el presente documento es solo un ejemplo preferido a efectos meramente ilustrativos, que no pretende limitar el alcance de la invención, por lo que debe entenderse que podrían realizarse otras equivalencias y modificaciones a la misma sin alejarse del alcance de la invención tal y como se define en las reivindicaciones independientes.
Además, al describir la presente invención, si se determina que una descripción detallada de una estructura o función conocida relacionada puede enmascarar el objeto de la presente invención, se omitirá la descripción detallada.
A lo largo de la memoria descriptiva, cuando se hace referencia a una parte como “que comprende” o “que incluye” cualquier elemento, significa que la parte puede incluir además otros elementos, sin excluir otros elementos, a menos que se indique específicamente lo contrario. Además, el término “procesador” descrito en la memoria descriptiva se refiere a una unidad que procesa al menos una función u operación, y puede implementarse mediante hardware, software o una combinación de hardware y software.
Además, a lo largo de la memoria descriptiva, cuando se hace referencia a una parte como “conectada” a otra porción, no se limita al caso en que están “directamente conectadas”, sino que también incluye el caso en que están “indirectamente conectadas” con otro elemento interpuesto entre las mismas.
La figura 1 es un diagrama que muestra una configuración esquemática de un paquete de batería que incluye un aparato de control de conmutador según una realización. La figura 2 es un diagrama que muestra esquemáticamente una configuración de un aparato de control de conmutador según una realización.
Haciendo referencia a la figura 1, un aparato de control de conmutador según una realización de la presente divulgación puede incluir una unidad 1 de control y una unidad 400 de medición de tensión. Más específicamente, haciendo referencia a la figura 2, una unidad 1 de control puede incluir un primer procesador 200, un segundo procesador 300 y una unidad 100 de diagnóstico. Es decir, el aparato de control de conmutador según una realización de la presente divulgación puede incluir una unidad 1 de control que tiene un primer procesador 200, un segundo procesador 300 y una unidad 100 de diagnóstico, y una unidad 400 de medición de tensión.
Además, el aparato de control de conmutador según una realización de la presente divulgación puede suministrarse en un paquete de batería. Es decir, en una realización de la figura 1, el paquete de batería puede incluir un conjunto 10 de celda, un primer conmutador 20 y un segundo conmutador 30, y puede estar conectado a una carga 40 de vehículo.
En este caso, el conjunto 10 de celda puede incluir al menos una celda de batería conectada en serie y/o en paralelo. Además, la celda de batería incluye un terminal de electrodo negativo y un terminal de electrodo positivo, y se refiere a una celda independiente que puede separarse físicamente. Por ejemplo, una celda de polímero de litio de tipo bolsa puede considerarse una celda de batería.
Además, el primer conmutador 20 y el segundo conmutador 30 pueden ser conmutadores situados en una trayectoria de carga y descarga del conjunto 10 de celda. En este caso, la trayectoria de carga y descarga es una trayectoria a través de la cual fluye una corriente cuando se carga o descarga el conjunto 10 de celda, y puede ser una trayectoria de alta corriente de un paquete de batería. Por ejemplo, el primer conmutador 20 puede estar situado en una trayectoria de carga y descarga entre el terminal de electrodo positivo del conjunto 10 de celda y la carga 40 de vehículo. Además, el segundo conmutador 30 puede estar situado en una trayectoria de carga y descarga entre el terminal de electrodo positivo del conjunto 10 de celda y la carga 40 de vehículo.
Por ejemplo, en la realización de la figura 1, el aparato de control de conmutador según una realización de la presente invención puede controlar las operaciones de apertura y cierre del primer conmutador 20 y del segundo conmutador 30 incluidos en el paquete de batería. En detalle, el aparato de control de conmutador puede estar conectado al primer conmutador 20 a través de una primera línea L1 de control y puede estar conectado al segundo conmutador 30 a través de una segunda línea L2 de control.
Además, el aparato de control de conmutador puede diagnosticar si el primer conmutador 20 y el segundo conmutador 30 son controlables. En lo sucesivo, se describirá en detalle cada componente del aparato de control de conmutador.
El primer procesador 200 está configurado para emitir una primera señal S1 de control para controlar un estado de funcionamiento del primer conmutador 20, una segunda señal S2 de control para controlar un estado de funcionamiento del segundo conmutador 30, y una señal S3 de diagnóstico.
La primera señal S1 de control puede ser una señal emitida por el primer procesador 200 para controlar la operación de apertura y cierre del primer conmutador 20. La primera señal S1 de control puede ser una señal que tiene un valor de tensión para cambiar el estado de funcionamiento del primer conmutador 20. Por ejemplo, cuando una tensión umbral para cambiar el primer conmutador 20 a un estado cerrado es 5 V, la primera señal S1 de control puede ser una señal que tiene un valor de tensión de 5 V para cambiar el primer conmutador 20 al estado cerrado. Además, la segunda señal S2 de control puede ser una señal emitida por el primer procesador 200 para controlar la operación de apertura y cierre del segundo conmutador 30. La segunda señal S2 de control puede ser una señal que tiene un valor de tensión para cambiar el estado de funcionamiento del segundo conmutador 30. Por ejemplo, cuando una tensión umbral para cambiar el segundo conmutador 30 al estado cerrado es 5 V, la segunda señal S2 de control puede ser una señal que tiene un valor de tensión de 5 V para cambiar el segundo conmutador 30 al estado cerrado.
La señal S3 de diagnóstico puede ser una señal emitida por el primer procesador 200 para diagnosticar si la operación de control para controlar el primer conmutador 20 y el segundo conmutador 30 funciona normalmente. Por ejemplo, si la señal S3 de diagnóstico se emite desde el primer procesador 200, puede realizarse un proceso de diagnóstico según la presente divulgación. En este caso, la señal S3 de diagnóstico puede ser una señal que tiene un valor de tensión designado previamente.
Por ejemplo, en la realización de la figura 2, el primer procesador 200 puede estar conectado eléctricamente a la unidad 100 de diagnóstico. Además, el primer procesador 200 puede emitir la primera señal S1 de control, la segunda señal S2 de control y la señal S3 de diagnóstico a la unidad 100 de diagnóstico.
El segundo procesador 300 está configurado para emitir una señal S4 de verificación para verificar un estado de funcionamiento del primer conmutador 20 y del segundo conmutador 30.
La señal S4 de verificación puede ser una señal para verificar si es posible controlar los conmutadores, en el proceso de diagnóstico de si el primer conmutador 20 y el segundo conmutador 30 son controlables.
Preferiblemente, la señal S4 de verificación puede ser una señal que tiene un valor de tensión predeterminado. Más preferiblemente, la señal S4 de verificación puede ser una señal que tiene un valor de tensión diferente de la primera señal S1 de control y de la segunda señal S2 de control.
En la realización de la figura 2, el segundo procesador 300 puede estar conectado a la unidad 100 de diagnóstico. Además, el segundo procesador 300 puede emitir la señal S4 de verificación a la unidad 100 de diagnóstico.
Por ejemplo, se asume que la primera señal S1 de control y la segunda señal S2 de control son señales que tienen un valor de tensión de 5 V, como en la realización anterior. La señal S4 de verificación puede ser una señal que tiene un valor de tensión de 3 V diferente de la primera señal S1 de control y la segunda señal S2 de control. En este momento, preferiblemente, el valor de tensión de la señal S3 de diagnóstico puede no estar limitado por los valores de tensión de la primera señal S1 de control, la segunda señal S2 de control y la señal S4 de verificación.
Por ejemplo, en la realización de la figura 2, el primer procesador 200 y el segundo procesador 300 pueden estar conectados entre sí. El primer procesador 200 puede ordenar al segundo procesador 300 que emita la señal S4 de verificación, y el segundo procesador 300, al recibir la orden, puede emitir la señal S4 de verificación.
Como otro ejemplo, el segundo procesador 300 puede emitir la señal S4 de verificación a la unidad 100 de diagnóstico incluso si el segundo procesador 300 no recibe una orden para emitir la señal S4 de verificación desde el primer procesador 200.
La unidad 100 de diagnóstico está conectada al primer conmutador 20 a través de una primera línea L1 de control y al segundo conmutador 30 a través de una segunda línea L2 de control. Es decir, la unidad 1 de control puede estar conectada al primer conmutador 20 y al segundo conmutador 30 a través de la unidad 100 de diagnóstico.
Por ejemplo, en la realización de la figura 2, la unidad 100 de diagnóstico puede estar conectada al primer conmutador 20 a través de la primera línea L1 de control y puede estar conectada al segundo conmutador 30 a través de la segunda línea L2 de control.
La unidad 100 de diagnóstico está configurada para recibir la primera señal S1 de control, la segunda señal S2 de control y la señal S3 de diagnóstico del primer procesador 200, y para recibir la señal S4 de verificación del segundo procesador 300.
Por ejemplo, en la realización de la figura 2, la unidad 100 de diagnóstico puede estar conectada al primer procesador 200 y al segundo procesador 300. Además, la unidad 100 de diagnóstico puede recibir la primera señal S1 de control, la segunda señal S2 de control y la señal S3 de diagnóstico del primer procesador 200. Además, la unidad 100 de diagnóstico puede recibir la señal S4 de verificación del segundo procesador.
La unidad 100 de diagnóstico está configurada para emitir la señal S4 de verificación o una señal de control correspondiente al primer conmutador 20 y al segundo conmutador 30, respectivamente, en base a la señal S3 de diagnóstico y la señal S4 de verificación.
En detalle, la unidad 100 de diagnóstico puede emitir la primera señal S1 de control y la segunda señal S2 de control, o la señal S4 de verificación, según la señal S3 de diagnóstico y la señal S4 de verificación. Más específicamente, la unidad 100 de diagnóstico puede emitir la primera señal S1 de control o la señal S4 de verificación al primer conmutador 20 y emitir la segunda señal S2 de control o la señal S4 de verificación al segundo conmutador 30 según la señal S3 de diagnóstico y la señal S4 de verificación.
Por ejemplo, en la realización de la figura 2, la unidad 100 de diagnóstico puede emitir una primera señal CS1 de salida al primer conmutador 20 y una segunda señal CS2 de salida al segundo conmutador 30. En este caso, la primera señal CS1 de salida puede ser la primera señal S1 de control o la señal S4 de verificación. Además, la segunda señal CS2 de salida puede ser la segunda señal S2 de control o la señal S4 de verificación.
La unidad 400 de medición de tensión está configurada para medir las tensiones de la primera línea L1 de control y la segunda línea L2 de control.
En detalle, la unidad 400 de medición de tensión puede estar conectada eléctricamente a la primera línea L1 de control y a la segunda línea L2 de control para medir las tensiones de la primera línea L1 de control y de la segunda línea l2 de control, respectivamente. Más específicamente, la unidad 400 de medición de tensión puede medir las tensiones de la primera línea L1 de control y la segunda línea L2 de control basándose en las señales eléctricas recibidas de la primera línea L1 de control y la segunda línea L2 de control, respectivamente.
Por ejemplo, en las realizaciones de las figuras 1 y 2, la unidad 400 de medición de tensión puede estar conectada eléctricamente a la primera línea L1 de control y a la segunda línea L2 de control, respectivamente. Además, la unidad 400 de medición de tensión puede medir las tensiones de la primera línea L1 de control y la segunda línea L2 de control.
Además, la unidad 400 de medición de tensión está configurada para emitir la pluralidad de valores de tensión medidos al primer procesador 200.
En detalle, la unidad 400 de medición de tensión puede estar conectada eléctricamente al primer procesador 200 para transmitir y recibir una señal eléctrica. Preferiblemente, la unidad 400 de medición de tensión puede medir una diferencia de potencial entre las líneas L1, L2 de control primera y segunda y una masa de referencia a intervalos de tiempo bajo el control del primer procesador 200, y enviar una señal que indica el valor de tensión medido al primer procesador 200. La unidad 400 de medición de tensión puede implementarse utilizando un circuito de medición de tensión comúnmente utilizado en la técnica.
Por ejemplo, en las realizaciones de las figuras 1 y 2, la unidad 400 de medición de tensión puede emitir el valor de tensión medido de la primera línea L1 de control y el valor de tensión medido de la segunda línea L2 de control al primer procesador 200.
El primer procesador 200 está configurado para detectar una señal que fluye en cada una de la primera línea L1 de control y la segunda línea L2 de control basándose en la pluralidad de valores de tensión medidos por la unidad 400 de medición de tensión.
Como se ha descrito anteriormente, los valores de tensión de la primera señal S1 de control y la segunda señal S2 de control están configurados para ser idénticos, y los valores de tensión de la primera señal S1 de control y la señal S4 de verificación pueden estar configurados para ser diferentes uno con respecto a otro. Por tanto, el primer procesador 200 puede detectar el tipo de señal que fluye en la primera línea L1 de control basándose en el valor de tensión de la primera línea L1 de control recibido de la unidad 400 de medición de tensión. Además, el primer procesador 200 puede detectar el tipo de señal que fluye en la segunda línea L2 de control basándose en el valor de tensión de la segunda línea L2 de control recibido de la unidad 400 de medición de tensión.
Por ejemplo, como en la realización anterior, se asume que el valor de tensión de la primera señal S1 de control y la segunda señal S2 de control es de 5 V, y el valor de tensión de la señal S4 de verificación es de 3 V. Si el valor de tensión de la primera línea L1 de control y el valor de tensión de la segunda línea L2 de control recibidos por el primer procesador 200 desde la unidad 400 de medición de tensión son 3 V, el primer procesador 200 puede determinar que la señal S4 de verificación fluye a través de la primera línea L1 de control y la segunda línea L2 de control. Es decir, el primer procesador 200 puede determinar que tanto la primera señal CS1 de salida como la segunda señal CS2 de salida emitidas desde la unidad 100 de diagnóstico son la señal S4 de verificación.
El primer procesador 200 está configurado para diagnosticar si el primer conmutador 20 y el segundo conmutador 30 son controlables, basándose en la señal detectada.
Específicamente, el primer procesador 200 puede estar configurado para determinar que el primer conmutador 20 y el segundo conmutador 30 son controlables cuando se detecta la señal S4 de verificación en la primera línea L1 de control y la segunda línea L2 de control.
Por ejemplo, se asume que el primer procesador 200 emite la primera señal S1 de control, la segunda señal S2 de control y la señal S3 de diagnóstico a la unidad 100 de diagnóstico, y ordena al segundo procesador 300 que emita la señal S4 de verificación. La unidad 100 de diagnóstico puede recibir la primera señal S1 de control, la segunda señal S2 de control y la señal S3 de diagnóstico del primer procesador 200, y recibir la señal S4 de verificación del segundo procesador 300. Además, la unidad 100 de diagnóstico puede emitir la señal S4 de verificación como la primera señal CS1 de salida y emitir la señal S4 de verificación como la segunda señal CS2 de salida, basándose en los valores de tensión de la señal S4 de verificación recibida y la señal S3 de diagnóstico recibida. El primer procesador 200 puede detectar que la señal S4 de verificación fluye en la primera línea L1 de control y la segunda línea L2 de control, según la pluralidad de valores de tensión medidos por la unidad 400 de medición de tensión (el valor de tensión de la primera línea L1 de control y el valor de tensión de la segunda línea L2 de control). En este caso, el primer procesador 200 puede determinar que el primer conmutador 20 y el segundo conmutador 30 son controlables.
Como otro ejemplo, se asume que la primera señal S1 de control se emite como la primera señal CS1 de salida de la unidad 100 de diagnóstico y la segunda señal S2 de control se emite como la segunda señal CS2 de salida. En este caso, la primera señal S1 de control puede introducirse en el primer conmutador 20, y la segunda señal S2 de control puede introducirse en el segundo conmutador 30. Como resultado, el estado de funcionamiento del primer conmutador 20 puede controlarse para corresponder con la primera señal S1 de control, y el estado de funcionamiento del segundo conmutador 30 puede controlarse para corresponder con la segunda señal S2 de control.
El aparato de control de conmutador según una realización de la presente divulgación tiene la ventaja de diagnosticar si la pluralidad de conmutadores 20, 30 pueden controlarse normalmente basándose en el resultado de salida de la unidad 100 de diagnóstico que recibe una pluralidad de señales. Como resultado, diagnosticando si los conmutadores son normalmente controlables o no, el aparato de control de conmutador tiene la ventaja de prevenir un accidente que puede ocurrir inesperadamente en una situación en la que los conmutadores no pueden controlarse normalmente.
En lo sucesivo, la configuración de la unidad 100 de diagnóstico se describirá con más detalle haciendo referencia a la figura 3.
La figura 3 es un diagrama que muestra en detalle la configuración del aparato de control de conmutador según una realización de la presente divulgación.
Haciendo referencia a la figura 3, la unidad 100 de diagnóstico puede incluir una unidad 120 de salida de señal de reloj, un circuito 110 biestable, una unidad 130 de memoria intermedia, y una unidad 140 de compuerta.
En este caso, el circuito 110 biestable puede ser un circuito lógico capaz de almacenar y mantener información de un bit. Por ejemplo, el circuito 110 biestable puede ser un circuito biestable D que mantiene una entrada de señal de datos a través de un terminal D de datos en un borde instantáneo de una entrada de señal C de reloj a través de un terminal Clk de reloj. Además, el circuito 110 biestable puede ser un circuito biestable RS, un circuito biestable JK o un circuito biestable T. En lo sucesivo, por conveniencia de descripción, se describe que el circuito 110 biestable es un circuito biestable D.
La unidad 120 de salida de señal de reloj puede estar configurada para recibir la señal S3 de diagnóstico del primer procesador 200.
Por ejemplo, en la realización de la figura 3, el primer procesador 200 y la unidad 120 de salida de señal de reloj pueden estar conectados. Además, la señal S3 de diagnóstico emitida por el primer procesador 200 puede introducirse en la unidad 120 de salida de señal de reloj.
La unidad 120 de salida de señal de reloj puede estar configurada para emitir la señal C de reloj correspondiente a la señal S3 de diagnóstico recibida al circuito 110 biestable.
Preferiblemente, al recibir la señal S3 de diagnóstico del primer procesador 200, la unidad 120 de salida de señal de reloj puede estar configurada para emitir una señal C de reloj correspondiente a la magnitud (un nivel de señal) de la señal S3 de diagnóstico recibida.
Por ejemplo, en la realización de la figura 3, la señal C de reloj emitida desde la unidad 120 de salida de señal de reloj puede introducirse en el terminal Clk de reloj del circuito 110 biestable.
Sin embargo, aunque la figura 3 muestra una realización en la que la unidad 120 de salida de señal de reloj se proporciona en la unidad 100 de diagnóstico, preferiblemente, la unidad 120 de salida de señal de reloj puede proporcionarse de forma selectiva en la unidad 100 de diagnóstico. Es decir, la unidad 120 de salida de señal de reloj puede no estar presente en la unidad 100 de diagnóstico de otra realización. En este caso, la señal S3 de diagnóstico emitida desde el primer procesador 200 puede ser una señal C de reloj. Por ejemplo, la señal S3 de diagnóstico emitida desde el primer procesador 200 puede introducirse en el terminal Clk de reloj del circuito 110 biestable.
El circuito 110 biestable puede estar configurado para recibir la segunda señal S2 de control desde el primer procesador 200. Es decir, el circuito 110 biestable puede recibir la segunda señal S2 de control a través del terminal D de datos y recibir la señal C de reloj a través del terminal Clk de reloj.
El circuito 110 biestable puede estar configurado para emitir un primer valor Q1 de salida idéntico a la segunda señal S2 de control recibida y un segundo valor Q2 de salida que es un valor invertido del primer valor Q1 de salida, respectivamente.
La figura 4 es un diagrama que muestra una tabla de verdad de un circuito 110 biestable proporcionado al aparato de control de conmutador según una realización de la presente divulgación.
En la tabla de verdad del circuito 110 biestable como se muestra en la figura 4, H significa que una señal de nivel alto se introduce en el terminal Clk de reloj o en el terminal D de datos. L significa que una señal de nivel bajo se introduce en el terminal Clk de reloj o en el terminal D de datos. Alternativamente, L significa que no se introduce ninguna señal en el terminal Clk de reloj o en el terminal D de datos. X significa que no hay relación con la entrada de la segunda señal S2 de control al terminal D de datos. Es decir, si la señal C de reloj es L, el resultado de salida del circuito 110 biestable puede ser independiente de la entrada de la segunda señal<s>2 de control al terminal D de datos.
Por ejemplo, en la tabla de verdad de la figura 4, © es un caso en el que la señal C de reloj, que es una señal de bajo nivel, se introduce en el terminal Clk de reloj. © es un caso en el que la señal C de reloj, que es una señal de alto nivel, se introduce en el terminal Clk de reloj y la segunda señal S2 de control, que es una señal de alto nivel, se introduce en el terminal D de datos. © es un caso en el que la señal C de reloj, que es una señal de alto nivel, se introduce en el terminal Clk de reloj y la segunda señal S2 de control, que es una señal de bajo nivel, se introduce en el terminal D de datos.
Además, las señales de salida desde el primer terminal Q de salida y del segundo terminal Q' de salida pueden cambiar dependiendo del nivel de la señal C de reloj introducida en el terminal Clk de reloj del circuito 110 biestable.
Por ejemplo, en el caso de © mostrado en la figura 4, el circuito 110 biestable puede emitir el primer valor Q1 de salida, que se emite en una secuencia anterior, a través del primer terminal Q de salida, y emitir el segundo valor Q2 de salida, que se emite en la secuencia anterior, a través del segundo terminal Q' de salida.
En otro ejemplo, en el caso de © mostrado en la figura 4, el circuito 110 biestable puede emitir el primer valor Q1 de salida, que es el mismo valor que la segunda señal S2 de control, a través del primer terminal Q de salida, y puede emitir el segundo valor Q2 de salida, que es un valor invertido del primer valor Q1 de salida, a través del segundo terminal Q' de salida.
En otro ejemplo, en el caso de ® mostrado en la figura 4, el circuito 110 biestable puede emitir el primer valor Q1 de salida, que es un valor invertido de la segunda señal S2 de control, a través del primer terminal Q de salida, y puede emitir el segundo valor Q2 de salida, que es un valor invertido del primer valor Q1 de salida, a través del segundo terminal Q' de salida.
En la realización de la figura 1, se asume que los estados de funcionamiento del primer conmutador 20 y del segundo conmutador 30 son estados de encendido, y la carga 40 de vehículo es alimentada desde el conjunto 10 de celda. Si el estado de funcionamiento del primer conmutador 20 o del segundo conmutador 30 se apaga inesperadamente, la alimentación suministrada a la carga 40 de vehículo se corta repentinamente, lo que puede dañar el vehículo. También en este caso, puede producirse un accidente al apagarse repentinamente el vehículo.
Si el estado de funcionamiento del primer conmutador 20 o del segundo conmutador 30 cambia repentinamente a un estado apagado, el primer procesador 200 puede terminar inesperadamente. Es decir, si el primer procesador 200 se apaga repentinamente, es posible que la primera señal S1 de control y la segunda señal S2 de control no se introduzcan en la unidad 100 de diagnóstico. En este caso, para evitar que los estados de funcionamiento del primer conmutador 20 y del segundo conmutador 30 cambien al estado apagado, el circuito 110 biestable puede hacerse funcionar. Es decir, si el primer procesador 200 se apaga repentinamente, esto significa que la situación ©ocurre en la tabla de verdad de la figura 4, y el circuito 110 biestable puede mantener el primer valor Q1 de salida y el segundo valor Q2 de salida previamente emitidos. Es decir, la señal emitida desde la unidad 100 de diagnóstico se mantiene idéntica mientras se restablece el primer procesador 200, evitando de este modo un cambio repentino en la potencia de accionamiento de una carga como un vehículo que incluye el paquete de batería. Después de esto, si el primer procesador 200 se restablece para emitir la primera señal S1 de control y la segunda señal S2 de control, los estados de funcionamiento del primer conmutador 20 y del segundo conmutador 30 pueden mantenerse en el estado encendido.
Es decir, dado que el aparato de control de conmutador según una realización de la presente divulgación incluye la unidad 100 de diagnóstico que tiene el circuito 110 biestable, el estado de funcionamiento de la pluralidad de conmutadores 20, 30 puede mantenerse aunque el primer relé principal se reconfigure inesperadamente. Por tanto, existe la ventaja de que un accidente causado por un cambio inesperado en el estado de funcionamiento del conmutador puede prevenirse por adelantado.
La unidad 130 de memoria intermedia puede estar configurada para recibir el primer valor Q1 de salida y el segundo valor Q2 de salida emitidos desde el circuito 110 biestable, la primera señal S1 de control y la segunda señal S2 de control emitidas desde el primer procesador 200, y la señal S4 de verificación emitida desde el segundo procesador 300.
Por ejemplo, en la realización de la figura 3, la unidad 130 de memoria intermedia puede recibir la primera señal S1 de control y la segunda señal S2 de control del primer procesador 200. Además, la unidad 130 de memoria intermedia puede recibir la señal S4 de verificación del segundo procesador 300. Además, la unidad 130 de memoria intermedia puede recibir el primer valor Q1 de salida emitido desde el primer terminal Q de salida del circuito 110 biestable y el segundo valor Q2 de salida emitido desde el segundo terminal Q' de salida.
Además, la unidad 130 de memoria intermedia puede estar configurada para emitir la primera señal S1 de control y la segunda señal S2 de control, o la señal S4 de verificación, según el primer valor Q1 de salida y el segundo valor Q2 de salida.
Preferiblemente, la unidad 130 de memoria intermedia puede emitir la primera señal S1 de control o la señal S4 de verificación como primera señal CS1 de salida y emitir la segunda señal S2 de control o la señal S4 de verificación como tercera señal CS3 de salida según la magnitud (el nivel de señal) del primer valor Q1 de salida y el segundo valor Q2 de salida.
Más preferiblemente, cuando se emite la primera señal S1 de control como la primera señal CS1 de salida, la unidad 130 de memoria intermedia puede emitir la segunda señal S2 de control como la tercera señal CS3 de salida. Además, cuando se emite la señal S4 de verificación como la primera señal CS1 de salida, la unidad 130 de memoria intermedia puede emitir la señal S4 de verificación como la tercera señal CS3 de salida.
Más específicamente, la unidad 130 de memoria intermedia puede estar configurada para incluir una pluralidad de memorias intermedias.
La pluralidad de memorias intermedias incluidas en la unidad 130 de memoria intermedia puede estar configurada para recibir cualquiera del primer valor Q1 de salida y segundo valor Q2 de salida y para determinar el estado de funcionamiento de cada conmutador según la magnitud del valor de salida introducido.
El primer valor Q1 de salida o el segundo valor Q2 de salida emitidos desde el circuito 110 biestable pueden introducirse en la pluralidad de memorias intermedias. Además, el primer valor Q1 de salida o el segundo valor Q2 de salida pueden corresponder a una potencia de funcionamiento de la memoria intermedia correspondiente. Por ejemplo, una memoria intermedia que recibe una señal de nivel alto puede hacerse funcionar, y una memoria intermedia que recibe una señal de nivel bajo puede no hacerse funcionar.
Es decir, el estado de funcionamiento de la pluralidad de memorias intermedias incluidas en la unidad 130 de memoria intermedia puede determinarse según el resultado de salida del circuito 110 biestable. En detalle, dado que el resultado de salida del circuito 110 biestable se ve afectado por la señal C de reloj introducida al circuito 110 biestable, el estado de funcionamiento de la pluralidad de memorias intermedias puede determinarse en función del estado de diagnóstico emitido desde el primer procesador 200.
Por ejemplo, la unidad 130 de memoria intermedia puede incluir una primera memoria intermedia, una segunda memoria intermedia, una tercera memoria intermedia y una cuarta memoria intermedia.
La primera memoria intermedia puede estar configurada para recibir la primera señal S1 de control y el segundo valor Q2 de salida, y determinar si debe emitirse la primera señal S1 de control según la magnitud (el nivel de señal) del segundo valor Q2 de salida.
La segunda memoria intermedia y la tercera memoria intermedia pueden estar configuradas para recibir la señal S4 de verificación y el primer valor Q1 de salida, y determinar si emitir la señal S4 de verificación según la magnitud (el nivel de señal) del primer valor Q1 de salida.
La cuarta memoria intermedia puede estar configurada para recibir la segunda señal S2 de control y el segundo valor Q2 de salida, y para determinar si emitir la segunda señal S2 de control según la magnitud (el nivel de señal) del segundo valor Q2 de salida.
La unidad 140 de compuerta puede estar configurada para conectarse entre al menos uno del primer conmutador 20 y el segundo conmutador 30 y la unidad 130 de memoria intermedia.
En detalle, la unidad 140 de compuerta puede servir como memoria intermedia. Preferiblemente, la señal S4 de verificación emitida por el segundo procesador 300 puede ser una señal con un tiempo de retardo. Es decir, el segundo procesador 300 puede estar configurado para determinar un tiempo de retardo de señal y para generar y emitir una señal S4 de verificación que tenga el tiempo de retardo de señal determinado. Por ejemplo, el segundo procesador 300 puede determinar el tiempo de retardo de señal como 3 segundos y generar y emitir una señal S4 de verificación que tenga el tiempo de retardo determinado de 3 segundos. Además, si la señal S4 de verificación se introduce en la unidad 140 de compuerta, pueden transcurrir 3 segundos hasta que la señal se emita desde la unidad 140 de compuerta.
Preferiblemente, la unidad 100 de diagnóstico puede incluir al menos una unidad 140 de compuerta. Es decir, la unidad 140 de compuerta puede estar dispuesta en la primera línea L1 de control y/o en la segunda línea L2 de control. Puesto que la unidad 140 de compuerta funciona como una memoria intermedia, un retardo de señal que ocupe como un tiempo establecido en la señal S4 de verificación puede generarse en la línea de control en la que se dispone la unidad 140 de compuerta.
Por ejemplo, mientras se produce un retardo de señal en la unidad 140 de compuerta, el estado de funcionamiento del conmutador conectado a la unidad 140 de compuerta puede mantenerse. Por tanto, como en el ejemplo anterior, incluso cuando el primer procesador 200 se reconfigura repentinamente, el estado de funcionamiento del conmutador puede mantenerse mediante el mantenimiento previo de la señal por el circuito 110 biestable y el retardo de señal por la unidad 140 de compuerta.
De ahora en adelante, por conveniencia de explicación, se describirá que la unidad 140 de compuerta está dispuesta solo en la segunda línea L2 de control como en la realización de la figura 3.
Por ejemplo, la unidad 140 de compuerta de la figura 3 puede estar conectada entre la unidad 130 de memoria intermedia y el segundo conmutador 30 para recibir la tercera señal CS3 de salida desde la unidad 130 de memoria intermedia. Además, la unidad 140 de compuerta puede emitir la segunda señal CS2 de salida en la segunda línea L2 de control.
Como ejemplo específico, la primera memoria intermedia y la segunda memoria intermedia incluidas en la unidad 130 de memoria intermedia pueden estar conectadas a la primera línea L1 de control, y la tercera memoria intermedia y la cuarta memoria intermedia pueden estar conectadas a la unidad 140 de compuerta dispuesta en la segunda línea L2 de control. Como otro ejemplo, si la unidad 140 de compuerta se proporciona solo en la primera línea L1 de control, la primera memoria intermedia y la segunda memoria intermedia incluidas en la unidad 130 de memoria intermedia pueden conectarse a la unidad 140 de compuerta dispuesta en la primera línea L1 de control, y la tercera memoria intermedia y la cuarta memoria intermedia pueden conectarse a la segunda línea L2 de control. Además, la unidad 140 de compuerta puede estar configurada para recibir la señal S4 de verificación desde el segundo procesador 300.
Preferiblemente, la unidad 140 de compuerta puede estar configurada para emitir la tercera señal CS3 de salida recibida desde la unidad 130 de memoria intermedia a la segunda línea L2 de control cuando la señal S4 de verificación es introducida desde el segundo procesador 300.
Es decir, si la unidad 140 de compuerta recibe la señal S4 de verificación del segundo procesador 300, la unidad 140 de compuerta puede emitir la tercera señal CS3 de salida recibida desde la unidad intermedia 130 como la segunda señal CS2 de salida. En este caso, la segunda señal CS2 de salida emitida a través de la segunda línea L2 de control por la unidad 100 de diagnóstico puede ser la tercera señal CS3 de salida emitida a la unidad 140 de compuerta por la unidad 130 de memoria intermedia.
Por ejemplo, en la realización de la figura 3, si la unidad 140 de compuerta recibe la señal S4 de verificación que es una señal de alto nivel, la unidad 140 de compuerta puede emitir la segunda señal S2 de control o la señal S4 de verificación recibidas desde la unidad 130 de memoria intermedia a la segunda línea L2 de control. Por el contrario, si la unidad 140 de compuerta recibe la señal S4 de verificación que es una señal de nivel bajo, la unidad 140 de compuerta puede no emitir la segunda señal S2 de control o la señal S4 de verificación recibidas desde la unidad 130 de memoria intermedia a la segunda línea L2 de control.
Por ejemplo, se asume que la primera señal CS1 de salida procedente de la unidad 130 de memoria intermedia es la primera señal S1 de control y la tercera señal CS3 de salida es la segunda señal S2 de control. La primera señal CS1 de salida procedente de la unidad 130 de memoria intermedia puede introducirse en el primer conmutador 20 a través de la primera línea L1 de control. Además, si la señal S4 de verificación es una señal de nivel alto, la tercera señal CS3 de salida procedente de la unidad 130 de memoria intermedia puede introducirse en el segundo conmutador 30 a través de la unidad 140 de compuerta y la segunda línea L2 de control.
Como otro ejemplo, se asume que tanto la primera señal CS1 de salida como la tercera señal CS3 de salida emitidas desde la unidad 130 de memoria intermedia son la señal S4 de verificación. La primera señal CS1 de salida procedente de la unidad 130 de memoria intermedia puede introducirse en el primer conmutador 20 a través de la primera línea L1 de control. Si la señal S4 de verificación es una señal de nivel alto, la tercera señal CS3 de salida procedente de la unidad 130 de memoria intermedia puede introducirse en el segundo conmutador 30 a través de la unidad 140 de compuerta y la segunda línea L2 de control.
En lo sucesivo, se describirá una realización en la que el primer procesador 200 determina si la unidad 100 de diagnóstico funciona normalmente en el supuesto de una situación de restablecimiento.
El primer procesador 200 puede estar configurado para emitir una señal correspondiente a una señal de bajo nivel como señal S3 de diagnóstico.
Es decir, el primer procesador 200 puede emitir la señal S3 de diagnóstico correspondiente a una señal de nivel bajo para asumir una situación de restablecimiento. Viendo la tabla de verdad de la figura 4, dado que el primer procesador 200 asume una situación de restablecimiento para diagnosticar si la salida de la unidad 100 de diagnóstico se mantiene en el caso de © , el primer procesador 200 puede emitir la señal S3 de diagnóstico correspondiente a una señal de nivel bajo.
A continuación, el primer procesador 200 puede estar configurado para determinar que la unidad 100 de diagnóstico funciona normalmente, si la señal detectada en cada una de la primera línea L1 de control y la segunda línea L2 de control es la misma que la señal detectada en el proceso de detección anterior.
Preferiblemente, cuando la unidad 100 de diagnóstico funciona normalmente, si la señal S3 de diagnóstico emitida por el primer procesador 200 es una señal de bajo nivel, puede detectarse en la primera línea L1 de control y en la segunda línea L2 de control la misma señal detectada en el proceso de detección de señales anterior.
Por ejemplo, se asume que la señal S4 de verificación se detecta en la primera línea L1 de control y en la segunda línea L2 de control durante el proceso de detección de señales anterior. Si el primer procesador 200 emite una señal de nivel bajo como señal S3 de diagnóstico, el primer valor Q1 de salida y el segundo valor Q2 de salida emitidos desde el circuito 110 biestable pueden ser los mismos que los valores emitidos desde el circuito 110 biestable durante el proceso de detección de señales anterior. Además, la señal S4 de verificación emitida por el segundo procesador 300 puede fluir por la primera línea L1 de control y la segunda línea L2 de control a través de la unidad 120 de memoria intermedia y la unidad 140 de compuerta. Preferiblemente, el nivel de señal de la señal S4 de verificación puede tener un tamaño capaz de mantener los estados de funcionamiento del primer conmutador 20 y del segundo conmutador 30 en el estado encendido. Por tanto, si el primer procesador 200 emite una señal de bajo nivel, es decir, incluso cuando el primer procesador 200 se reconfigura, los estados de funcionamiento del primer conmutador 20 y del segundo conmutador 30 pueden mantenerse.
Por tanto, después de emitir la señal S3 de diagnóstico correspondiente a una señal de bajo nivel, el primer procesador 200 puede determinar que la unidad 100 de diagnóstico funciona normalmente si se detecta la misma señal en el proceso de detección de señales anterior y en el proceso de detección de señales actual. En este caso, dado que la unidad 100 de diagnóstico funciona normalmente, el primer procesador 200 puede determinar que el primer conmutador 20 y el segundo conmutador 30 conectados a la unidad 100 de diagnóstico son normalmente controlables.
Es decir, el aparato de control de conmutador según una realización de la presente divulgación puede determinar si la pluralidad de conmutadores 20, 30 son controlables según si la señal S4 de verificación se detecta en la primera línea L1 de control y la segunda línea L2 de control. Además, puede determinarse adicionalmente si la pluralidad de conmutadores 20, 30 son controlables en el supuesto de que el primer procesador 200 se restablezca. En consecuencia, el aparato de control de conmutador puede diagnosticar si la unidad 100 de diagnóstico funciona normalmente y si la pluralidad de conmutadores 20, 30 son controlables en varios aspectos.
En consecuencia, dado que el aparato de control de conmutador garantiza el funcionamiento normal de la unidad 100 de diagnóstico y el control normal de los conmutadores basándose en el resultado de diagnóstico, incluso en una situación inesperada como el restablecimiento del primer procesador 200, los estados de funcionamiento de la pluralidad de conmutadores 20, 30 pueden mantenerse. Por tanto, los accidentes que pueden ocurrir debido al cambio inesperado de los estados de funcionamiento de la pluralidad de conmutadores 20, 30 pueden prevenirse por adelantado.
El aparato de control de conmutador según la presente divulgación puede aplicarse a un sistema de gestión de batería (BMS). Es decir, el BMS según la presente divulgación puede incluir el aparato de control de conmutador de la presente divulgación como se ha descrito anteriormente. En esta configuración, al menos una parte de los componentes del aparato de control de conmutador según la presente divulgación puede implementarse complementando o añadiendo funcionalidad de componentes incluidos en el BMS convencional. Por ejemplo, el procesador y el dispositivo de memoria del aparato de control de conmutador según la presente divulgación pueden implementarse como componentes del BMS.
Además, el aparato de control de conmutador según la presente divulgación puede proporcionarse a un paquete de batería. Por ejemplo, el aparato de control de conmutador según una realización de la presente divulgación como se muestra en la figura 1 puede incluirse en un paquete de batería. En este caso, el paquete de batería puede incluir componentes eléctricos adicionales (un BMS, un relé, un fusible, y similares), y una carcasa.
La figura 5 es un diagrama de flujo que muestra esquemáticamente un método de control de conmutador según otra realización de la presente divulgación. Cada etapa del método de control de conmutador puede realizarse por el aparato de control de conmutador.
Con referencia a la figura 5, el método de control del conmutador incluye una primera etapa de salida de señal (S100), una segunda etapa de salida de señal (S200), una tercera etapa de salida de señal (S300), una etapa de detección de señal (S400) y una etapa de diagnóstico de estado de control de conmutador (S500).
La primera etapa de salida de señal (S100) es una etapa de emisión de una primera señal S1 de control para controlar el estado de funcionamiento del primer conmutador 20, una segunda señal S2 de control para controlar el estado de funcionamiento del segundo conmutador 30, y una señal S3 de diagnóstico, y la primera etapa de emisión de señal (S100) puede realizarse por el primer procesador 200.
Haciendo referencia a la figura 2, el primer procesador 200 puede emitir la primera señal S1 de control, la segunda señal S2 de control y la señal S3 de diagnóstico a la unidad 100 de diagnóstico.
Más específicamente, haciendo referencia a la figura 3, el primer procesador 200 puede emitir la primera señal S1 de control a la unidad 130 de memoria intermedia, emitir la segunda señal S2 de control al circuito 110 biestable y a la unidad 130 de memoria intermedia, y emitir la señal S3 de diagnóstico a la unidad 120 de salida de señal de reloj. Como otro ejemplo, si la unidad 120 de salida de señal de reloj no se proporciona en la unidad 100 de diagnóstico, el primer procesador 200 puede emitir la señal S3 de diagnóstico al circuito 110 biestable, y la señal de diagnóstico de salida S3 puede introducirse en el terminal Clk de reloj.
La segunda etapa de salida de la señal (S200) es una etapa de emisión de la señal S4 de verificación para verificar los estados de funcionamiento del primer conmutador 20 y del segundo conmutador 30, y la segunda etapa de salida de señal (S200) puede realizarse por el segundo procesador 300.
Haciendo referencia a la figura 2, el segundo procesador 300 puede emitir la señal S4 de verificación a la unidad 100 de diagnóstico.
Más específicamente, haciendo referencia a la figura 3, el segundo procesador 300 puede emitir la señal S4 de verificación a la unidad 130 de memoria intermedia y a la unidad 140 de compuerta.
La tercera etapa de salida de señal (S300) es una etapa de emisión de la señal S4 de verificación o de una señal de control correspondiente a la primera línea L1 de control conectada al primer conmutador 20 y a la segunda línea L2 de control conectada al segundo conmutador 30, respectivamente, basándose en la señal<s>3 de diagnóstico y en la señal S4 de verificación, y la tercera etapa de salida de señal (S300) puede realizarse por la unidad 100 de diagnóstico.
En la realización de la figura 3, el circuito 110 biestable incluido en la unidad 100 de diagnóstico puede emitir el primer valor Q1 de salida en el primer terminal Q de salida y emitir el segundo valor Q2 de salida en el segundo terminal Q' de salida, basándose en la segunda señal S2 de control introducida al terminal D de datos y la señal C de reloj introducida al terminal Clk de reloj.
Además, en la realización de la figura 3, la unidad 130 de memoria intermedia incluida en la unidad 100 de diagnóstico puede emitir la primera señal S1 de control o la señal S4 de verificación a la primera línea L1 de control conectada al primer conmutador 20, basándose en el nivel de señal del primer valor Q1 de salida y el segundo valor Q2 de salida recibidos del circuito 110 biestable. Además, la unidad 130 de memoria intermedia puede emitir la segunda señal S2 de control o la señal S4 de verificación a la unidad 140 de compuerta, basándose en los niveles de señal del primer valor Q1 de salida y del segundo valor Q2 de salida recibidos del circuito 110 biestable.
Además, en la realización de la figura 3, la unidad 140 de compuerta incluida en la unidad 100 de diagnóstico puede emitir la señal recibida de la unidad 130 de memoria intermedia a la segunda línea L2 de control conectada al segundo conmutador 30, basándose en la señal S4 de verificación recibida del segundo procesador 300. En este caso, si la unidad 140 de compuerta recibe la segunda señal S2 de control de la unidad 130 de memoria intermedia, la segunda señal S2 de control puede emitirse a la segunda línea L2 de control. Por el contrario, si la unidad 140 de compuerta recibe la señal S4 de verificación de la unidad 130 de memoria intermedia, la señal S4 de verificación puede emitirse a la segunda línea L2 de control.
Por ejemplo, la señal S4 de verificación puede emitirse tanto a la primera línea L1 de control como a la segunda línea L2 de control, o alternativamente, la primera señal S1 de control puede emitirse a la primera línea L1 de control y la segunda señal S2 de control puede emitirse a la segunda línea L2 de control.
La etapa de detección de señal (S400) es una etapa de detección de una señal que fluye en la primera línea L1 de control y la segunda línea L2 de control, y la etapa de detección de señal (S400) puede realizarse por el primer procesador 200.
En primer lugar, la unidad 400 de medición de tensión puede medir una tensión de cada una de la primera línea L1 de control y la segunda línea L2 de control y transmitir el valor de tensión medido al primer procesador 200.
El primer procesador 200 puede detectar una señal que fluye en la primera línea L1 de control comprobando el nivel de señal del valor de tensión de la primera línea L1 de control recibido de la unidad 400 de medición de tensión. Además, el primer procesador 200 puede detectar una señal que fluye en la segunda línea L2 de control comprobando el nivel de señal del valor de tensión de la segunda línea l2 de control recibido de la unidad 400 de medición de tensión.
La etapa de diagnóstico de estado de control de conmutador (S500) es una etapa de diagnóstico de si el primer conmutador 20 y el segundo conmutador 30 son controlables basándose en la señal detectada en la etapa de detección de señal (S400), y la etapa de diagnóstico de estado de control de conmutador (S500) puede realizarse por el primer procesador 200.
Preferiblemente, si la señal que fluye en la primera línea L1 de control y la segunda línea L2 de control se detecta como la señal S4 de verificación por el primer procesador 200, el primer procesador 200 puede diagnosticar que el primer conmutador 20 y el segundo conmutador 30 son normalmente controlables.
La presente divulgación se ha descrito en detalle. Sin embargo, debe entenderse que la descripción detallada y los ejemplos específicos, aunque indican realizaciones preferidas de la divulgación, se proporcionan solo a modo de ilustración, ya que varios cambios y modificaciones dentro del alcance de la divulgación resultarán evidentes para los expertos en la técnica a partir de esta descripción detallada.
Signos de referencia
1: unidad de control
10: conjunto de celda
20: primer conmutador
30: segundo conmutador
40: carga de vehículo
100: unidad de diagnóstico
110: circuito biestable
120: unidad de salida de señal de reloj
130: unidad de memoria intermedia
140: unidad de compuerta
200: primer procesador
300: segundo procesador
400: unidad de medida de tensión.

Claims (13)

REIVINDICACIONES
1. Un aparato de control de conmutador, que comprende:
un primer procesador (200) configurado para emitir una primera señal (S1) de control para controlar un estado de funcionamiento de un primer conmutador (20), una segunda señal (S2) de control para controlar un estado de funcionamiento de un segundo conmutador (30), y una señal (S3) de diagnóstico;
un segundo procesador (300) configurado para emitir una señal (S4) de verificación para verificar los estados de funcionamiento del primer conmutador y del segundo conmutador;
una unidad (100) de diagnóstico conectada al primer conmutador a través de una primera línea (L1) de control y al segundo conmutador a través de una segunda línea (L2) de control, y configurada para recibir la primera señal de control, la segunda señal de control y la señal de diagnóstico del primer procesador (200) y recibir la señal de verificación del segundo procesador, estando la unidad de diagnóstico configurada para emitir (CS1, CS2) la señal (S4) de verificación recibida o la señal (S1, S2) de control correspondiente a cada uno del primer conmutador y el segundo conmutador a través de la primera línea de control y la segunda línea de control, respectivamente, basándose en la señal (S3) de diagnóstico y la señal (S4) de verificación;
caracterizado por queel aparato de control de conmutador comprende además:
una unidad (400) de medición de tensión configurada para medir tensiones de la primera línea de control y la segunda línea de control y emitir la pluralidad de valores de tensión medidos al primer procesador,
en el que el primer procesador está configurado para detectar una señal que fluye en cada una de la primera línea de control y la segunda línea de control basándose en la pluralidad de valores de tensión medidos por la unidad de medición de tensión y diagnosticar basándose en la señal detectada si el primer conmutador y el segundo conmutador son controlables.
2. El aparato de control de conmutador según la reivindicación 1, en el que la unidad de diagnóstico incluye un circuito (110) biestable configurado para recibir la segunda señal de control del primer procesador y emitir un primer valor (Q1) de salida idéntico a la segunda señal de control recibida y un segundo valor (Q2) de salida que es un valor invertido del primer valor de salida.
3. El aparato de control de conmutador según la reivindicación 2, en el que la unidad de diagnóstico incluye una unidad (120) de salida de señal de reloj configurada para emitir una señal (C) de reloj correspondiente a la señal de diagnóstico recibida al circuito biestable, al recibir la señal de diagnóstico del primer procesador.
4. El aparato de control de conmutador según la reivindicación 2, en el que la unidad de diagnóstico incluye una unidad (130) de memoria intermedia configurada para recibir el primer valor de salida y el segundo valor de salida emitidos desde el circuito biestable, la primera señal de control y la segunda señal de control emitidas desde el primer procesador, y la señal de verificación emitida desde el segundo procesador, y para emitir la primera señal de control y la segunda señal de control, o la señal de verificación, según el primer valor de salida y el segundo valor de salida.
5. El aparato de control de conmutador según la reivindicación 4, en el que la unidad de memoria intermedia incluye una pluralidad de memorias intermedias configuradas para recibir cualquiera del primer valor de salida y segundo valor de salida, de modo que cada estado de funcionamiento se determina según la magnitud del valor de salida recibido.
6. El aparato de control de conmutador según la reivindicación 5, en el que la unidad de memoria intermedia incluye: una primera memoria intermedia configurada para recibir la primera señal de control y el segundo valor de salida y determinar según la magnitud del segundo valor de salida si se emite o no la primera señal de control;
una segunda memoria intermedia y una tercera memoria intermedia configuradas para recibir la señal de verificación y el primer valor de salida y determinar según la magnitud del primer valor de salida si se emite o no la señal de verificación; y
una cuarta memoria intermedia configurada para recibir la segunda señal de control y el segundo valor de salida y determinar según la magnitud del segundo valor de salida si se emite o no la segunda señal de control.
7. El aparato de control de conmutador según la reivindicación 5, en el que la unidad de diagnóstico incluye además una unidad (140) de compuerta conectada entre al menos uno del primer conmutador y el segundo conmutador y la unidad de memoria intermedia y configurada para recibir la señal de verificación del segundo procesador.
8. El aparato de control de conmutador según la reivindicación 7, en el que la unidad de compuerta está configurada para emitir la señal recibida de la unidad de memoria intermedia a uno conectado del primer conmutador y del segundo conmutador, al recibir la señal de verificación del segundo procesador.
9. El aparato de control de conmutador según la reivindicación 1, en el que el primer procesador está configurado para determinar que el primer conmutador y el segundo conmutador son controlables, cuando se detecta la señal de verificación en la primera línea de control y la segunda línea de control.
10. El aparato de control de conmutador según la reivindicación 1, en el que el primer procesador está configurado para emitir una señal correspondiente a una señal de nivel bajo como señal de diagnóstico, y determinar que la unidad de diagnóstico funciona normalmente, cuando la señal detectada en cada una de la primera línea de control y la segunda línea de control es idéntica a una señal detectada en un proceso de detección anterior.
11. Un sistema de gestión de batería (BMS), que comprende el aparato de control de conmutador según cualquiera de las reivindicaciones 1 a 10.
12. Un paquete de batería, que comprende el aparato de control de conmutador según una cualquiera de las reivindicaciones 1 a 10.
13. Un método de control de conmutador, que comprende:
una primera etapa de salida de señal (S100) de emisión de una primera señal (S1) de control para controlar un estado de funcionamiento de un primer conmutador (20), una segunda señal (S2) de control para controlar un estado de funcionamiento de un segundo conmutador (30), y una señal (S3) de diagnóstico;
una segunda etapa de salida de señal (S200) de emisión de una señal (S4) de verificación para verificar los estados de funcionamiento del primer conmutador y del segundo conmutador;
una tercera etapa de salida de señal (S300) para emisión de la señal de verificación recibida o una señal de control correspondiente a cada una de una primera línea (L1) de control conectada al primer conmutador y una segunda línea (L2) de control conectada al segundo conmutador basándose en la señal de diagnóstico y la señal de verificación, en el que la primera línea de control y la segunda línea de control están configuradas para transferir señales de control a los conmutadores;
una etapa de detección de señal (S400) de detección de una señal que fluye en la primera línea de control y la segunda línea de control; y
una etapa de diagnóstico de estado de control de conmutador (S500) de diagnóstico de si el primer conmutador y el segundo conmutador son controlables, basándose en la señal detectada en la etapa de detección de señal.
ES19889199T 2018-11-30 2019-11-29 Aparato y método de control de conmutador Active ES2972122T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180152785 2018-11-30
PCT/KR2019/016802 WO2020111899A1 (ko) 2018-11-30 2019-11-29 스위치 제어 장치 및 방법

Publications (1)

Publication Number Publication Date
ES2972122T3 true ES2972122T3 (es) 2024-06-11

Family

ID=70852363

Family Applications (1)

Application Number Title Priority Date Filing Date
ES19889199T Active ES2972122T3 (es) 2018-11-30 2019-11-29 Aparato y método de control de conmutador

Country Status (8)

Country Link
US (1) US11255915B2 (es)
EP (1) EP3779482B1 (es)
JP (1) JP7028420B2 (es)
KR (1) KR102807696B1 (es)
CN (1) CN111868538B (es)
ES (1) ES2972122T3 (es)
HU (1) HUE065054T2 (es)
WO (1) WO2020111899A1 (es)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102680305B1 (ko) * 2019-10-30 2024-06-28 주식회사 엘지에너지솔루션 병렬 멀티 팩 시스템의 출력 제어 장치 및 방법
KR20220065603A (ko) * 2020-11-13 2022-05-20 주식회사 엘지에너지솔루션 릴레이 제어 장치 및 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775001B2 (ja) 1997-07-30 2006-05-17 株式会社デンソー 車両用ナビゲーション装置
US6882155B2 (en) 2001-04-19 2005-04-19 Vince J Lazzaro Remotely actuated, circuit testing emergency stop apparatus and method
KR100442326B1 (ko) * 2002-10-30 2004-07-30 김종백 자기진단형 안전 계전기
JP2004293733A (ja) 2003-03-28 2004-10-21 Nissan Diesel Motor Co Ltd オートマチックトランスミッションの非常時回路
JP2006316638A (ja) * 2005-05-10 2006-11-24 Denso Corp メインリレー故障診断方法及び電子制御装置
KR100840060B1 (ko) 2005-09-05 2008-06-19 주식회사 케이티 이상적인 상태판단 조건부 인터록 장치
JP2007329045A (ja) 2006-06-08 2007-12-20 Nissan Motor Co Ltd リレー故障診断装置
JP5076812B2 (ja) * 2006-12-18 2012-11-21 日産自動車株式会社 異常診断装置
EP1936777B1 (en) 2006-12-18 2017-11-01 Nissan Motor Ltd. Abnormality Diagnostic Device
KR100837968B1 (ko) 2007-07-20 2008-06-13 현대자동차주식회사 자동차용 고전압 릴레이의 고장 진단방법
KR100867834B1 (ko) 2007-08-16 2008-11-10 현대자동차주식회사 하이브리드자동차 고전압 릴레이 및 릴레이 제어회로의고장 진단 방법
KR101337855B1 (ko) * 2011-01-04 2013-12-06 주식회사 만도 스위치 고장 검출 장치 및 그 검출 방법
JP2012208120A (ja) * 2011-03-17 2012-10-25 Ricoh Co Ltd 二次電池の保護用半導体装置
JP2012205410A (ja) 2011-03-25 2012-10-22 Sanyo Electric Co Ltd 蓄電池集合体制御システム
KR101498763B1 (ko) 2012-03-05 2015-03-04 주식회사 엘지화학 절연 저항 검출 장치 및 이의 진단 장치
CN104220887B (zh) 2012-03-27 2017-03-08 株式会社Lg化学 具有故障自诊断功能的绝缘电阻测量设备及使用该设备的故障自诊断方法
JP5945804B2 (ja) * 2012-03-29 2016-07-05 パナソニックＩｐマネジメント株式会社 リレー溶着診断装置
KR101539692B1 (ko) 2012-12-06 2015-07-27 주식회사 엘지화학 Fet 센싱을 이용하는 bmu 테스트 시스템 및 bmu 테스트 방법
JP6093253B2 (ja) * 2013-06-21 2017-03-08 株式会社マキタ バッテリユニット
JP6190213B2 (ja) * 2013-08-28 2017-08-30 日立マクセル株式会社 電池パック
JP6159666B2 (ja) 2014-02-05 2017-07-05 株式会社マキタ 電動機械器具
KR102247393B1 (ko) * 2014-03-12 2021-05-03 삼성에스디아이 주식회사 배터리 팩 및 이의 제어방법
KR102365769B1 (ko) * 2014-12-04 2022-02-21 삼성전자주식회사 배터리 관리 시스템에서의 암전류 차단 방법 및 장치
KR101806996B1 (ko) * 2014-12-26 2017-12-08 주식회사 엘지화학 릴레이 구동 회로 상태진단 장치 및 방법
JP6435891B2 (ja) 2015-02-02 2018-12-12 オムロン株式会社 継電ユニット、継電ユニットの制御方法
JP6523747B2 (ja) 2015-03-31 2019-06-05 株式会社Ｓｕｂａｒｕ 車両用電源装置
KR101942908B1 (ko) * 2015-09-14 2019-04-17 주식회사 엘지화학 배터리 스웰링 감지 시스템 및 방법
KR102059076B1 (ko) 2016-02-19 2020-02-11 주식회사 엘지화학 스위치 부품의 고장 진단 장치 및 방법
JP6477593B2 (ja) * 2016-05-16 2019-03-06 株式会社デンソー 組電池監視システム
EP3309811B1 (de) 2016-10-11 2018-12-19 Siemens Aktiengesellschaft Schütz mit einer elektronischen spulenansteuerung
CN107991603B (zh) * 2016-10-26 2020-11-27 宁德时代新能源科技股份有限公司 继电器诊断方法及系统
EP3580828A4 (en) * 2017-02-08 2020-12-09 Relectrify Holdings Pty Ltd BATTERY SYSTEM
KR102307999B1 (ko) * 2017-03-06 2021-09-30 엘에스일렉트릭(주) 인버터의 파워릴레이 고장감지장치
KR101898204B1 (ko) 2017-08-09 2018-10-31 현대오트론 주식회사 범용 칩을 통한 차량 시동모터의 로우 사이드 릴레이의 고장 여부 진단 시스템 및 진단 방법
CN107749647B (zh) * 2017-09-28 2019-10-15 维沃移动通信有限公司 一种电池组结构、移动终端及充电控制方法

Also Published As

Publication number Publication date
KR20200066247A (ko) 2020-06-09
US20210011085A1 (en) 2021-01-14
EP3779482B1 (en) 2024-01-10
JP7028420B2 (ja) 2022-03-02
CN111868538B (zh) 2023-05-26
US11255915B2 (en) 2022-02-22
JP2021515447A (ja) 2021-06-17
HUE065054T2 (hu) 2024-04-28
EP3779482A4 (en) 2021-10-06
EP3779482A1 (en) 2021-02-17
KR102807696B1 (ko) 2025-05-19
CN111868538A (zh) 2020-10-30
WO2020111899A1 (ko) 2020-06-04

Similar Documents

Publication Publication Date Title
ES2973476T3 (es) Aparato y método de diagnóstico de interruptores
ES3028017T3 (en) Apparatus and method for diagnosing insulation resistance measurement circuit
ES3013691T3 (en) Parallel battery relay diagnosis device and method
ES2976735T3 (es) Aparato de gestión de batería
JP6671475B2 (ja) スイッチ部品の故障診断装置及び方法
ES3002907T3 (en) Apparatus and method for detecting defect of battery pack
US10553851B2 (en) Protection apparatus for rechargeable battery
ES2991907T3 (es) Sistema y método de diagnóstico de baterías
ES3027161T3 (en) Battery diagnosing apparatus and method
ES2924835T3 (es) Dispositivo de celda de almacenamiento y sistema de celda de almacenamiento
EP2848955A1 (en) Device and method for diagnosing failure of cell balancing circuit
ES3036275T3 (en) Switch diagnosing apparatus and method
KR102789890B1 (ko) 배터리 진단 장치
US10545185B2 (en) Apparatus and method for diagnosing current sensor
ES3051364T3 (en) Battery management apparatus and method
ES2972122T3 (es) Aparato y método de control de conmutador
ES2989115T3 (es) Aparato y método para el equilibrado de módulos de batería
ES3054660T3 (en) Diagnosis information generating apparatus and method, and diagnosing system including the same
KR20210051539A (ko) 배터리 절연 진단 장치
ES2970682T3 (es) Aparato y método de establecimiento de parámetros de batería
US20220263328A1 (en) Battery Management Apparatus and Method, and Battery System Including the Same
JP7812493B2 (ja) バッテリー診断装置及び方法
KR20200060291A (ko) 배터리 진단 장치
KR20200038818A (ko) 전류 센서 진단 장치 및 방법
US20250158388A1 (en) Battery pack control apparatus and method for fixing failure of relay