ES2988921T3 - Receptor de radio - Google Patents

Abstract

El receptor de radio descrito comprende un convertidor descendente para convertir en descendente señales de banda lateral dual, como señales de portadora de desplazamiento binario (BOC) de múltiples fuentes para producir una señal de banda lateral superior e inferior, y filtros adaptados a chips para filtrar cada una de las señales de banda lateral. La salida de cada filtro se proporciona a una serie de canales separados, uno para cada fuente, donde hay al menos puertas Early, Prompt y Late. Cada puerta tiene un muestreador de vecino más cercano y un multiplicador para multiplicar con una parte apropiada de un código de expansión, un mezclador para eliminar desplazamientos de frecuencia Doppler u otros y un integrador. La invención proporciona un medio para demodular señales, como señales de navegación por satélite moduladas BOC, de una manera eficiente utilizando un único convertidor descendente para las señales de interés recibidas de las múltiples fuentes. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Receptor de radio

La presente invención se refiere a receptores de radio, y más específicamente a receptores adaptados para recibir señales de múltiples fuentes diferentes simultáneamente, todas compartiendo la misma banda o bandas de frecuencia. Estos receptores se utilizan normalmente en aplicaciones tales como la navegación por satélite.

Hay varios Sistemas Globales de Navegación por Satélite (GNSS) actualmente en uso, o en una fase tardía desarrollo o implementación. El primero fue el Sistema de Posicionamiento Global (GPS) estadounidense, al que siguió el sistema ruso GLONASS. En el momento de redactar este documento, el sistema europeo Galileo está casi listo para entrar en servicio y tiene varios satélites en servicio en órbita. Cada uno de estos sistemas utiliza un esquema de transmisión de datos de Espectro Extendido de Secuencia Directa (DS-SS), mediante el cual diferentes satélites transmiten datos continuamente a través de uno o más anchos de banda relativamente amplios, que se comparten con todos los demás satélites del sistema (y a veces también con otros sistemas). Para permitir que un receptor identifique señales de un satélite dado, cada satélite retransmite un código único, y conocido (para el receptor). El receptor implementa un proceso de correlación, mediante el cual correlaciona una señal entrante (que es una superposición de los códigos que están siendo transmitidos por todos los satélites activos en el sistema) y con una copia mantenida de forma interna del código del satélite que está buscando. Si la señal está presente, en un sistema que funcione correctamente, será separable, debido a la ganancia de correlación, de las otras señales transmitidas por los otros satélites y del ruido térmico, y el receptor podrá procesar datos codificados, por ejemplo, en la fase de código.

El receptor implementa este proceso de correlación en paralelo para una pluralidad de señales de satélite diferentes (normalmente al menos 4 o 5, y más normalmente hasta aproximadamente 10 o 12, etc.) y a partir de esta información es capaz de ensamblar un mensaje de navegación y calcular una posición en la tierra y la hora actual.

Mientras que algunos de los sistemas de GNSS utilizan actualmente un esquema de modulación binaria por cambio de fase (BPSK), la red Galileo utiliza en cambio (por razones de ocupación del espectro) una modulación de Portadora Desfasada Binaria (BOC), que toma una señal de BPSK (es decir, el código de difusión) y lo modula con una subportadora de onda cuadrada para producir una señal de banda lateral dual, antes de modularla hasta la frecuencia de transmisión, donde cada banda lateral es efectivamente una señal de BPSK. Otros sistemas de GNSS también utilizan algún tipo de transmisión de BOC para algunas de sus señales, y se espera que más implementen esquemas similares con el tiempo.

El uso de una señal de BOC presenta al receptor algunas complicaciones en comparación con una señal de BPSK directa. Uno de ellos es que su función de autocorrelación tiene múltiples lóbulos, en lugar de un solo lóbulo que se encuentra en las señales de BPSK. La estructura de múltiples lóbulos puede dificultar el recorrido de la función de correlación para obtener información de sincronización precisa y, por tanto, una posición de navegación precisa. Esta dificultad aumenta a medida que aumenta la relación entre la frecuencia de la subportadora y la velocidad del chip. Para determinados servicios de GNSS esa relación es uno y, en ese caso, existen varias soluciones satisfactorias. Sin embargo, cuando la relación es dos o más, como ocurre con el Servicio Público Regulado Galileo, el problema causado por la función de autocorrelación multilobulada es sustancial. Una solución a este problema se puede encontrar en la publicación de patente Internacional número WO2015/107111, ('111) presentada por QinetiQ Ltd y en este documento incluido como referencia, donde se utiliza el uso de un filtro adaptado de chip, seguido de un proceso de muestreo del vecino más cercano (usando una unidad de selección de muestra) antes de llevar a cabo el proceso de correlación mencionado anteriormente. Este enfoque es eficiente desde el punto de vista de los cálculos, pero en algunas circunstancias puede tener un factor de pérdida (es decir, una reducción en la relación señal-ruido del sistema más allá de un máximo teórico) que es mayor de lo deseado.

La solicitud de patente estadounidense US2010/0254439 ('439), de Thales, describe un sistema y un proceso para demodular señales de BOC.

Un objeto de la presente invención es proporcionar un receptor más eficiente o alternativo para la recepción y procesamiento de señales de banda lateral dual tal como se utilizan en aplicaciones tales como GNSS.

La invención se establece en las reivindicaciones independientes 1, 12 y 13. Modos de realización adicionales de la invención se exponen en las reivindicaciones dependientes.

Un receptor según modos de realización de la invención puede procesar señales entrantes de manera particularmente eficiente. La señal entrante normalmente se digitaliza a una frecuencia alta en comparación con el ancho de banda de la señal de interés. Por tanto, en el caso de una señal de navegación Galileo, ésta podrá digitalizarse entre 50 y 100 MHz.

En un sistema de GNSS, cada canal está asociado a la señal recibida de un único satélite. Por lo tanto, el número de canales generalmente formará parte del número máximo de satélites que probablemente serán visibles para el receptor en un momento dado.

Los modos de realización de la invención tienen beneficios significativos sobre la descripción '439. En el receptor que se describe allí, cada canal (correspondiente a los circuitos necesarios para procesar señales de un solo satélite) requiere su propio convertidor descendente, que es controlado por un oscilador controlado numéricamente (NCO) controlado por un bucle de retroalimentación de una o más salidas del canal.

Por el contrario, en modos de realización de la presente invención, se utiliza un único convertidor descendente (a una señal de banda base nominal) para cada banda lateral, donde la salida del convertidor descendente se comparte entre todos los canales. Solo se necesita un NCO, ya que las señales enviadas a cada convertidor descendente son conjugadas complejas entre sí. Esto simplifica el hardware y reduce la complejidad del canal, lo que genera un ahorro en costos de energía y hardware. El experto medio en la materia entenderá que el código de difusión consta de una secuencia de chips. Al convertir de forma descendente cada banda lateral de las señales recibidas a una frecuencia de banda base nominal, la forma de cada chip cambiará con respecto a la que se transmitió originalmente. Por ejemplo, en el caso de una señal de BOC de banda ancha, la forma de cada chip en cada banda lateral será aproximadamente rectangular, como en una señal de GNSS BPSK convencional.

Como se explica en la patente '111 mencionada anteriormente, el filtro adaptado de chip puede ser un filtro adaptado, adaptado al chip que se recibe en el filtro. El uso de filtros adaptados es común en sistemas receptores sofisticados, siendo un filtro adaptado un filtro cuya respuesta al impulso es la inversa del tiempo de la señal conocida. Un filtro de este tipo es muy difícil de implementar en tecnología analógica para señales de DS-SS típicas. Sin embargo, la implementación de un filtro adaptado para señales del tipo en este caso considerado puede simplificarse teniendo en cuenta el hecho de que la señal deseada es una secuencia de pulsos idénticos. Luego se puede mostrar que, en teoría, se podría implementar un filtro adaptado filtrando primero la señal recibida usando un filtro adaptado a un solo pulso y luego muestreando la salida de ese filtro y correlacionándola con la secuencia de referencia conocida, el espaciado de las muestras en el correlador siendo uno por chip. No es posible implementar exactamente un filtro inicial de este tipo (debido a la forma rectangular de su respuesta de impulso requerida), pero se puede implementar una aproximación cercana, siendo este un filtro adaptado de chip.

El filtro de chip compatible que opera en cada banda lateral se comparte para todos los canales, lo que nuevamente resulta en menores requisitos de complejidad y energía. Por lo tanto, en el caso de una señal de Galileo PRS, sólo se requieren dos filtros adaptados de chip para todas las señales, uno para cada banda lateral. La respuesta al impulso del filtro adaptado de chip se adapta a las características esperadas del chip del código de difusión tal como aparece en la señal convertida descendente. En cada banda lateral, la respuesta al impulso requerida puede aproximarse mucho a un pulso rectangular.

La salida de cada CMF se proporciona a una pluralidad de canales, donde un canal consta de los componentes utilizados para procesar la señal de un único satélite. Cada canal procesa las señales de banda lateral superior e inferior de las respectivas salidas de CMF. Dentro de un canal, la salida de CMF para una banda lateral dada se suministra a una pluralidad de puertas. Normalmente hay tres puertas dentro de un canal en cada banda lateral (generalmente son puertas temprana, rápida y tardía), aunque algunos modos de realización pueden tener más. Dentro de cada puerta, la señal de CMF se suministra a un muestreador vecino más cercano.

El muestreador vecino más cercano para cada puerta comprende una unidad de selección de muestras, dispuesta para recibir salidas de muestra del filtro adaptado de chip y para seleccionar como salida una muestra que esté más cercana en el tiempo a un tiempo ideal deseado en relación con un punto de referencia de sincronización. Normalmente, las muestras entrantes llegan a una velocidad media de entre 4 y 32 muestras por chip (es decir, la duración de un chip de difusión o código de referencia). Sin embargo, la velocidad de muestras entrantes está dispuesta para tener un número no entero de muestras por chip, de modo que se logren los beneficios del muestreo del vecino más cercano, como se describe en '111.

La salida del muestreador vecino más cercano comprende preferentemente una única salida de muestra para su posterior multiplicación con un único chip de la copia del código de difusión, o código de referencia, almacenado dentro de cada canal, que, cuando se ha adquirido la señal, está en sincronización con la señal entrante.

Los expertos medios en la técnica apreciarán que en las señales de BOC utilizadas en sistemas de GNSS las bandas laterales superiores de todos los canales ocupan una primera banda de frecuencia, y las bandas laterales inferiores de todos los canales ocupan una segunda banda de frecuencia.

La invención es particularmente adecuada para aplicaciones en las que se utiliza una señal de BOC de banda ancha, tal como la señal Galileo BOC(15,2.5) PRS, donde el centro de la banda lateral superior está separado por aproximadamente 30MHz del centro de la banda lateral inferior. Por tanto, ventajosamente, el receptor está adaptado para procesar señales de BOC que ocupan dos bandas de frecuencia discretas.

En un receptor de GNSS diseñado para una señal de BPSK, normalmente hay un correlador rápido cuya sincronización se ajusta mediante un proceso de retroalimentación llamado bucle de seguimiento, para alinearlo lo más cerca posible de la sincronización de los chips de código de alcance en la señal entrante. La salida del correlador rápido proporciona entonces los mejores valores posibles para que el receptor decodifique los datos del mensaje contenidos en la señal recibida. Un bucle de seguimiento de "retardo" (o "código") utiliza las salidas de correladores adicionales (normalmente dos, conocidos como puertas "tempranas" y "tardías") para realizar esta alineación temporal. Otro bucle de seguimiento de "portadora" utiliza mediciones del correlador rápido para llevar su fase a un valor deseado.

Cuando las dos bandas laterales de una señal de BOC se procesan por separado, es deseable combinar la información de ambas bandas laterales ya que aumenta el rendimiento (por ejemplo, hace que el seguimiento sea más preciso y reduce la probabilidad de error en la decodificación de mensajes). Por lo tanto, estas funciones de correlación (tal como rápida, temprana y tardía) se aplican a ambas bandas laterales por separado. Sin embargo, es bien sabido que existen dificultades en el proceso de combinación posterior, un método para el cual se describe en la patente '439. Un pequeño error en la alineación de sincronización de las correlaciones rápidas en relación con la señal entrante provoca que surja una diferencia de fase entre las salidas complejas de correlación rápida de las dos bandas laterales. Esta diferencia de fase es útil, por un lado, como medida del error de retardo, pero, por otro lado, significa que las salidas de correlación rápida de las dos bandas laterales no se pueden combinar simplemente sumándolas entre sí.

En los típicos bucles de seguimiento de retardo en receptores de BPSK, lo que se utiliza es el módulo (es decir, el valor absoluto) de las salidas de puerta temprana y tardía. Por ejemplo, una forma común de procesar las salidas de puerta temprana (E) y tardía (L) en un receptor de BPSK es producir una señal para activar un código de NCO derivado de la ecuación

IE I-IU

|E| |L|

donde |x| se refiere al valor absoluto de x, y es un método que puede usarse en modos de realización de la presente invención. (Esta ecuación se conoce como "discriminador de retardo"). Es sólo un ejemplo de discriminador de retardo. Los expertos medios en la técnica apreciarán que se pueden usar otras ecuaciones y que se podrían implementar puertas de correlador adicionales (adicionales a E y L, y denominadas, por ejemplo, muy tempranas y muy tardías), y sus salidas utilizadas en dicha ecuación.

Convenientemente, en algunos modos de realización de la invención, el receptor puede estar dispuesto para utilizar una única señal de retroalimentación para controlar los códigos de NCO (también conocidos como código de retardo de NCO) para ambas bandas laterales en un canal determinado. Esto se debe a que la diferencia de tiempo entre las dos bandas laterales es pequeña, por lo que los errores no tenderán a ser significativos. Para generar una medición combinada del error de retardo de código de ambas bandas laterales, en este caso el receptor puede sumar, para cada canal, los módulos (valores absolutos) de las salidas del integrador temprano de cada banda lateral (es decir, |E<u>|+|E<l>|), y para sumar los módulos de las salidas del integrador tardío (es decir, |L<u>| |L<l>|), y para producir una señal para activar un código de NCO asociado con el muestreador vecino más cercano (es decir, retardo) y un generador de código de alcance derivado de la ecuación:

Alternativamente, se pueden usar diferentes señales de retroalimentación en algunos modos de realización, donde las dos señales de retroalimentación se derivan aplicando bucles de seguimiento de retardo de código tanto al retardo de código promedio de las dos bandas laterales como a la diferencia de retardo de código entre las dos bandas laterales.

Otros modos de realización pueden emplear diferentes señales de retroalimentación para controlar el código de NCO. Se observa que el documento de la técnica anterior de Thales, citado anteriormente, parece tener un requisito mediante el cual la señal de código utilizada para controlar su código de NCO se deriva de una diferencia de fase entre las salidas del correlador rápido de cada una de las bandas laterales de un canal determinado. Dicha contribución a la señal de control del código de NCO no se requiere en modos de realización de la presente invención.

Puede usarse una señal de retroalimentación derivada de una o más salidas de los correladores para cada banda lateral para controlar la portadora de NCO de la banda lateral del canal. Esto puede combinarse con una señal de la otra banda lateral. Convenientemente, en algunos modos de realización de la invención, para cada canal, se genera una primera señal que comprende el promedio de las arcotangentes de los integradores rápidos para cada banda lateral, y se genera una segunda señal que comprende la semidiferencia de las arcotangentes de los integradores rápidos para cada banda lateral, la primera señal se filtra usando un filtro de bucle de la portadora y la segunda señal se filtra usando un filtro de bucle de diferencia de fase, y la suma de la primera y segunda señales filtradas se usa para controlar la portadora de NCO en una banda lateral, y la diferencia de la primera y la segunda señal filtrada se utiliza para controlar la portadora de NCO en la otra banda lateral. Las señales de retroalimentación pueden controlar un bucle bloqueado de fase o frecuencia. El experto apreciará que se pueden usar otros métodos para combinar las respectivas señales de banda lateral y de puerta.

Como se ha dicho anteriormente, no se requiere ningún bucle de retroalimentación para la conversión descendente inicial de las señales recibidas a una banda base nominal, a diferencia de lo que ocurre con la técnica anterior indicada. Preferiblemente, por lo tanto, en al menos algunos modos de realización de la invención, la conversión descendente a la banda base en la etapa (a) no es controlada por un bucle de retroalimentación de los canales. La frecuencia de conversión descendente puede estar (y en general estará) sujeta a errores tales como no estar en perfecta sincronización de frecuencia con la señal transmitida, lo que lleva a que esté presente un pequeño desfase de frecuencia en la señal de banda base (de ahí el uso del término banda basenominal).También habrá desfases de frecuencia debido al movimiento relativo del receptor con los transmisores del satélite (u otros), lo que provocará un desplazamiento Doppler desconocido en las señales recibidas. Sin embargo, el tamaño de estos desfases de frecuencia combinados es relativamente pequeño y no presenta un problema para la nueva arquitectura del receptor presentada en el presente documento.

La invención descrita anteriormente se refiere principalmente a su funcionamiento mientras se rastrean una o más señales de los transmisores. Antes de que se pueda rastrear una señal, es necesario que un receptor primero adquiera la señal (es decir, establezca la ubicación temporal actual dentro del código de difusión, o cualquier secuencia de salto de frecuencia que pueda haberse aplicado).

Antes de que se haya realizado la adquisición, el receptor no sabrá la hora de llegada de la señal recibida. En algunas aplicaciones, también habrá otros problemas que complicarán aún más la recepción. Uno de esos problemas son los cambios de frecuencia Doppler en las señales recibidas, causados por el movimiento relativo del receptor o del transmisor. Los errores de frecuencia "tipo Doppler" causados por imperfecciones en el oscilador local (LO) del receptor son otros. Por tanto, el proceso de adquisición consiste en una búsqueda, a lo largo del tiempo y, en algunas aplicaciones, de la frecuencia (debido a las variaciones Doppler), de la señal deseada. Esto generalmente se hace mediante un proceso de correlación, donde la señal recibida se correlaciona con las copias locales de la señal conocida (el "código de referencia"). El proceso de correlación durante una fase de adquisición puede usar los mismos componentes de correlador que se usan durante una fase de seguimiento o, alternativamente, se puede usar una función de correlador separada para propósitos de adquisición. Por tanto, algunos modos de realización de la invención pueden comprender además una unidad de adquisición dispuesta, en cada banda lateral, para dividir la señal filtrada de CMF en una pluralidad de partes temporales, cada una más corta que una secuencia completa del código de difusión, y para llevar a cabo una subcorrelación con una parte de tamaño similar de la copia local del código de expansión, y combinando los resultados de la pluralidad de subcorrelaciones en una transformada rápida de Fourier o una transformada de Fourier discreta.

La invención está dirigida principalmente al procesamiento de señales transmitidas por un sistema de GNSS, tal como Galileo. Por tanto, generalmente, la pluralidad de señales de interés son las transmitidas por los satélites de un sistema de GNSS.

El método proporciona, en modos de realización de la invención, una salida que comprende información codificada en las señales transmitidas originalmente, que luego se utiliza en procesos posteriores. Dichos procesos pueden incluir, en una aplicación de GNSS, el cálculo de una posición de navegación, una velocidad o información de sincronización (PVT). El cálculo de dicha información de PVT es conocido por el experto medio.

Según un aspecto adicional de la presente invención, se proporciona un medio no transitorio legible por ordenador que almacena instrucciones que, cuando son ejecutadas por uno o más procesadores, están configuradas para hacer que el uno o más procesadores realicen las operaciones del método anterior.

El(los) procesador(es) puede(n) ser, en algunos modos de realización, procesadores de señales digitales, microprocesadores, Matrices de Puertas Programables en Campo (FPGA), Circuitos Integrados de Aplicaciones Específicas (ASICS) o cualquier otro procesador adecuado, implementado en un hardware, un software, un firmware o mediante cualquier otros medios. Los procesadores pueden estar conectados a la memoria y estar dispuestos para recibir señales de componentes que comprende(n) una(s) antena(s), un(os) amplificador(es), un(os) mezclador(es), etc. tal como lo entendería un experto medio.

A continuación se describirán con más detalle modos de realización de la invención, sólo a modo de ejemplo, con referencia a las siguientes figuras, de las cuales:

La figura 1 ilustra esquemáticamente una arquitectura de nivel superior de un modo de realización de la invención;

La figura 2 ilustra esquemáticamente un diagrama de bloques más detallado, pero aun así simplificado, del modo de realización de la invención mostrada en la figura 1;

La figura 3 ilustra esquemáticamente un diagrama de bloques simplificado de una disposición de retroalimentación empleada en un modo de realización de la invención; y

La figura 4 ilustra esquemáticamente una forma de adquisición de una señal que se puede emplear en un modo de realización de la presente invención.

La figura 1 muestra la arquitectura básica del extremo frontal de un receptor según un modo de realización de la presente invención. El receptor 100 tiene una antena 102 para recibir señales de GNSS de una pluralidad de satélites, tales como señales de PRS de la constelación de Galileo GNSS. La antena proporciona sus señales (a través de un amplificador de bajo ruido, no mostrado) a un convertidor descendente y función de digitalización 104 que lleva la frecuencia de las señales a una banda base nominal más las frecuencias subportadoras (aproximadamente 15 MHz en el caso de señales de Galileo PRS en la banda E1). El convertidor descendente puede comprender un multiplicador. La salida de la función de conversión descendente y digitalización 104 se divide en dos trayectorias. Una trayectoria 122 superior maneja las señales de banda lateral superior, mientras que una trayectoria 125 inferior maneja las señales de banda lateral inferior. En la trayectoria superior, las señales de banda lateral superior convertidas descendentemente se mezclan en el mezclador 112 con una salida del oscilador controlado numéricamente 114 para llevar las señales a la banda base nominal, como se explica más adelante. Esta señal de banda base luego se filtra en un filtro 118 adaptado de chip antes de dividirse en una pluralidad de señales para su procesamiento dentro de las trayectorias de procesamiento de banda lateral superior de n canales individuales, en donde cada canal está dispuesto para procesar señales de un satélite. Se muestran dos canales, es decir, los canales 1 y n, con otros canales indicados por la línea 124 de puntos. La trayectoria inferior que maneja la cadena de banda lateral inferior es, en este nivel de granularidad, funcionalmente idéntico, y comprende el mezclador 116, que mezcla la señal entrante de la unidad 104 con una señal conjugada a la utilizada por el mezclador 112, para llevar la banda lateral inferior a una banda base nominal. Esto es filtrado por el CMF 120 y la salida se divide para alimentar las trayectorias de procesamiento de la banda lateral inferior de los n canales. Por tanto, se utilizan un único CMF y un mezclador para procesar todas las señales de una banda lateral determinada.

Cada banda lateral de cada canal se divide, en este modo de realización, en tres puertas, que comprenden una puerta temprana (E), una puerta tardía (L) y una puerta rápida (P), para cada banda lateral. A veces, algunos modos de realización pueden tener puertas adicionales, como canales Muy Temprano y Muy Tardío, pero esto no se considera en detalle en este caso. Se lleva a cabo un procesamiento adicional dentro de cada puerta como se explica con más detalle en relación con la figura 2, y las señales de cada puerta se correlacionan y procesan en 130 para proporcionar señales 132 de salida tanto para su uso en la generación de una solución de navegación como señales de retroalimentación para controlar el procesamiento de puerta y canal. Estas diversas funciones y componentes se describirán ahora con más detalle.

En la figura 2 se muestra una versión más detallada de la figura 1, pero que sigue siendo una representación 1 simplificada de una parte de un receptor de un modo de realización de la presente invención. Se supone que la señal recibida ha sido convertida de forma descendente y muestreada digitalmente como se describió anteriormente, para proporcionar una señal entrante a una frecuencia subportadora nominal. Por tanto, para un receptor de Galileo PRS, por ejemplo, una señal recibida del satélite tiene una frecuencia central nominal de 1.57542 GHz, estando modulada con una señal de BOC(15, 2.5), situando cada banda lateral en una frecuencia subportadora nominal de 15.345MHz. Esta frecuencia subportadora se presenta como muestras digitales I (en fase) y Q (cuadratura), muestreadas a una velocidad típica de 60Msps en la entrada 10 de la arquitectura de la figura 2.

La descripción supone que se ha adquirido una señal mediante un proceso de adquisición como el que se describe más adelante y, por tanto, que la señal está siendo rastreada en un canal.

La señal en la entrada alimenta un par de mezcladores digitales, uno para cada banda lateral. El mezclador 12 superior también tiene una entrada compleja de un NCO 14 que funciona a la frecuencia subportadora nominal. El mezclador 14 inferior tiene una entrada compleja desde el NCO 14 con una señal conjugada a la de la señal que alimenta el mezclador superior. La salida del mezclador 12 es una señal nominalmente en banda base que comprende la información modulada presente en la banda lateral superior de la señal transmitida. Asimismo, la salida del mezclador 16 es una señal nominalmente en banda base que comprende la información modulada presente en la banda lateral inferior de la señal transmitida.

Hay varias cosas que pueden impedir que la frecuencia de banda base nominal se centre en 0 Hz. Estos incluyen errores de frecuencia en la subportadora de NCO, dado que la NCO no está controlada por una señal de realimentación de otros elementos de correlación del receptor. Cualquier error de frecuencia de este tipo será menor, dado que la NCO se puede controlar mediante un reloj del sistema típicamente derivado, por ejemplo, de un cristal, donde el error de frecuencia está dentro de límites aceptables que no tendrán un efecto en el rendimiento en el procesamiento posterior. Otra fuente de error de frecuencia es la de los cambios en la frecuencia recibida debido al efecto Doppler, causado por el movimiento radial o un rango cambiante entre un satélite dado y el receptor. Nuevamente, cualquier error de frecuencia causado por esto no tiene un impacto significativo en el procesamiento posterior. Por estas razones, el inventor de la presente invención ha descubierto que, con la arquitectura propuesta, no se necesita control de retroalimentación de la subportadora de NCO y, por lo tanto, el sistema requiere solo uno que cubra todos los satélites.

Cada una de las salidas de los mezcladores 12, 16 se alimenta a los respectivos filtros 18, 20 adaptado de chip. Cada CMF es un filtro adaptado a la forma esperada del chip que se recibe. Como se explica en el documento WO2015/107111, el<c>M<f>se puede implementar como un filtro de respuesta de impulso finito y, dada la naturaleza de la señal del chip (que es una onda cuadrada o una aproximación a la misma), se puede implementar de manera muy eficiente, lo cual, dada la frecuencia de muestreo relativamente alta en este punto (normalmente entre 10MHz y 80 MHz), es útil para reducir el consumo de energía.

Sólo se requiere un único mezclador y un único CMF para manejar todas las señales de una banda lateral determinada. La salida de cada filtro 18, 20 adaptado de chip se divide para proporcionar una señal de entrada a una cadena de procesamiento de banda lateral particular para cada canal. En la figura 2 se muestran en detalle las cadenas de procesamiento para la banda lateral superior e inferior de un único canal, con las cadenas de procesamiento de la banda lateral superior e inferior de otros canales indicadas en 26 y 28 respectivamente, y que son funcionalmente idénticas a las cadenas superiores 22 e inferiores 24 de procesamiento de bandas laterales mostradas con más detalle. Cada canal consta del procesamiento de señales dedicado a manejar las señales de un satélite individual. Por tanto, hay tantos canales como satélites puedan (en condiciones ideales) ser visibles para el receptor en un instante dado. En la mayoría de los modos de realización, habrá al menos cuatro canales, pero normalmente habrá alrededor de 12 canales. Cada canal comprende una primera cadena 22 de procesamiento que tiene elementos de procesamiento para procesar la señal de banda lateral superior en tres puertas (E<u>, P<u>y L<u>), y una segunda cadena 24 de procesamiento que tiene elementos de procesamiento para procesar la señal de banda lateral inferior, nuevamente en tres puertas (E<l>, P<l>y L<l>).

La figura 2 muestra, en el lado derecho de la línea de puntos 30 (que indica la división entre la funcionalidad que es común a todos los canales a la izquierda del mismo, y la utilizada en un único canal a la derecha del mismo) la estructura básica de una parte de un canal. Las puertas que en conjunto comprenden elementos 22 de procesamiento, que manejan la banda lateral superior y se ubican sobre la línea 33 de puntos, reciben una entrada del CMF 18 (al igual que las otras puertas de banda lateral superior, no mostradas, en los otros canales, como se indica en 26). Dentro de la cadena de procesamiento de banda lateral, la entrada se divide en las tres puertas 23a-c, una para el procesamiento temprano, otro tardío y uno rápido. En cada puerta, un muestreador 35 vecino más cercano (N-N) elige (como se explica en WO2015/107111) una muestra de entrada del flujo de muestra entrante (que todavía está en ese punto a la frecuencia de muestreo de la señal de entrada suministrada al mezclador 12) que es, para cada una de las puertas, más cercana a un tiempo de muestreo ideal (en relación con un punto de referencia en cada chip (como el inicio, el medio o el final de cada chip) para la puerta en particular. Por lo tanto, cada puerta comprende una corriente de muestra que sigue al muestreo como se indica en 34a-c a una velocidad de una muestra por chip. Un experto medio entenderá que las puertas E, L y P se utilizan para encontrar la sincronización precisa de la señal entrante, como es bien conocido en el diseño de receptores GNSS. La sincronización relativa entre P y E, y L y P generalmente permanece fija, pero la sincronización absoluta está controlada por un código de NCO, que forma parte de un Bucle Bloqueado con Retardo, como se explica más adelante.

La salida de cada muestreador 34 N-N es una muestra a una velocidad de una muestra por chip, no utilizándose las muestras restantes. Esta muestra se multiplica en multiplicadores 36a-c por un chip de código de alcance (difusión) apropiado, mediante lo cual se encuentra el chip apropiado a través de un proceso de adquisición que sincroniza la posición del chip de código de alcance con las muestras entrantes, como apreciaría un experto medio, y se describe más adelante. una vez sincronizado, en este modo de realización se toma una señal de reloj que actualiza el chip de código de alcance de cada operación del muestreador 35 N-N. Como el código de rango se compone de valores reales de 1 o -1, los multiplicadores se implementan convenientemente como negadores conmutados.

Después de la multiplicación del código de alcance, se realiza una limpieza de la portadora que elimina (o al menos reduce) los errores de frecuencia expuestos anteriormente, concretamente causados por el movimiento relativo (Doppler) y por errores de frecuencia en el proceso de conversión descendente de la señal original. La limpieza de la portadora se implementa mezclando, en mezcladores 38a-c en cada puerta, la salida del multiplicador de código de alcance. La limpieza de la portadora es controlada por un bucle de bloqueo de fase (PLL), en el que se encuentra un componente de NCO de la portadora 39, en un proceso que se describe más detalladamente más adelante.

Cabe señalar que la limpieza de la portadora y la multiplicación del código de alcance pueden ocurrir en cualquier orden, y los modos de realización no deben limitarse al orden mencionado anteriormente.

Después de esto, las señales se integran en integradores 40 (es decir, unidades de sumador) durante un período de tiempo adecuado (típicamente tal como una o más repeticiones completas del código) y los valores integrados (volcados) se usan, como se describe más adelante, para controlar los diversos bucles DLL y PLL mencionados anteriormente, y también para proporcionar una salida de señal de navegación para su posterior procesamiento. Esto se indica como la referencia 32, y se describe en detalle a continuación con referencia a la figura 3.

Se entenderá que la multiplicación del código de alcance, junto con la función de integración y volcado constituyen un correlador, que correlaciona la señal entrante con el código de alcance para producir valores de correlación para cada una de las salidas E, L y P, denominados E<u>, Lu y P<u>, donde U denota que es de la banda lateral superior, y E, L y P son como se definieron anteriormente.

Los elementos 24 de procesamiento, situados debajo de la línea 33 de puntos, manejan la banda lateral inferior y son funcionalmente idénticos a los elementos 22 de procesamiento de la banda lateral superior. Recibe del mezclador 16 la señal de banda lateral inferior, siguiendo el proceso de mezcla con la señal (conjugada) de la subportadora 14 de NCO como se describió anteriormente. Al igual que con la banda lateral superior, se divide en tres puertas, que comprenden trayectorias E, L y P que tienen muestreadores N-N, limpieza de portadora y funciones de correlación como se describió anteriormente. La salida del proceso de correlación de la banda 24 lateral inferior son tres salidas, denominadas E<l>, I<l>y P<l>, donde L denota una salida del correlador de trayectoria de procesamiento de banda lateral inferior. Se ha de observar que se utilizan números de referencia similares para los componentes dentro de un canal de las bandas laterales superior e inferior, pero estas últimas se indican con un guión, por ejemplo, 34'.

La figura 3 muestra las trayectorias de retroalimentación que operan dentro de cada canal de un modo de realización de la invención. Debería observarse que esta es simplemente una forma de implementar un sistema de retroalimentación, y que también se pueden usar otras, como sería evidente para un experto medio. La figura está dividida por la línea 50 de puntos en el procesamiento 52 de retroalimentación de banda lateral superior y el procesamiento 54 de retroalimentación de banda lateral inferior, aunque dentro de cada parte 52, 54 se usan señales de las bandas laterales superior e inferior, como se describe a continuación.

En este modo de realización se implementa un bucle bloqueado con retardo de código de NCO de la siguiente manera. Los valores absolutos de E<u>, L<u>, E<l>y L<l>se producen, ya sea pasando valores positivos o negando valores negativos, como lo indica la función 56a-b abs. Los módulos de los términos de E<u>y E<l>se suman luego en el sumador 58, y los términos de L<u>y L<l>se suman en el sumador 60. Una señal que comprende el valor de:

\E\-\L\ (IEuI IElD -G L uI ILJ)

\E\ \L\ (|Eul |El |) C|LuI |Ll |) (EcU' U

luego se calcula en 62, filtrándose la señal resultante en el filtro 64 de DLL, y la señal filtrada que se usa para controlar el código 66 de NCO. Por tanto, estos componentes constituyen partes de un código de DLL, que rastrea las amplitudes de las señales tempranas y tardías. Se verá que si |E| (siendo éste el valor absoluto de |E<u>|+|E<l>|), es mayor que |L| (siendo éste el valor absoluto de |L<u>|+|L<l>|) entonces el numerador de la Ecu. 1 es positivo y el DLL será controlado para ajustar la sincronización del muestreador de NN de manera apropiada en una primera dirección. Por el contrario, si el numerador de la Ecu. 1 es negativo, el DLL actúa para ajustar la sincronización del muestreador de N-N en una dirección opuesta. La Ecu. 1, y su uso dentro del código DLL, actúan por tanto como un discriminador de retardo y proporciona al sistema una estimación del error de retardo y, con el bucle, proporciona medios para minimizar el error de retardo.

La figura 3 muestra un NCO de código único y, por lo tanto, se utiliza un DLL de código único para las bandas laterales superior e inferior dentro de un canal. Por lo tanto, los códigos de NCO 66 mostrados en la figura 2 son, en este modo de realización, el mismo NCO, mostrándose dos sólo para facilitar la representación. Para una señal recibida no distorsionada, el retardo experimentado por ambas bandas laterales es el mismo. Excepto en el caso más extremo de distorsión ionosférica, la diferencia de retardo entre las dos bandas laterales es despreciable. Esto significa que generalmente es aceptable la suposición de que los retardos son iguales. Esto permite utilizar el código de NCO único para las bandas laterales superior e inferior.

Puede darse el caso de que en algunas implementaciones, por razones de desear utilizar una arquitectura idéntica a un canal de seguimiento de BPSK (por ejemplo, para aplicación o compatibilidad con señales transmitidas por otros sistemas), se desee retener códigos de NCO separados para cada uno de los dos canales de banda lateral. En este caso, la salida del filtro de bucle de retardo 64 puede usarse para controlar dos códigos de NCO de manera idéntica, uno para cada canal, en cuyo caso los NCO 66 en la figura 2 son entonces NCO separados.

En este modo de realización se implementa un bucle de bloqueo de fase (PLL) de NCO de portadora, para reducir el desfase de la portadora (debido, como se explicó anteriormente, a los efectos de frecuencia Doppler y errores de frecuencia en el proceso de conversión descendente) de la siguiente manera. En un canal dado, las arcotangentes de las salidas rápidas U<p>y L<p>se calculan, en 66 y 68. En una primera unidad 70 de suma, estos arcotangentes se suman y el resultado se divide por 2, en 72, (es decir (Tan-1(Pu) Tan-1 (P<l>))/2) para producir el arcotangente medio. En una segunda unidad 74 de suma y de divisor 75 (Tan-1(Pu) - Tan-1 (P<l>))/2 se calcula para producir la diferencia media. El arcotangente medio va entonces al filtro 76 de bucle portador, mientras que la diferencia arcotangente media se proporciona a un filtro 78 de bucle de diferencia de fase. Los filtros 76 y 78 de bucle pueden disponerse para proporcionar el mismo, o ventajosamente, diferentes grados de suavizado a sus respectivas señales de entrada. Esto se debe a que la variación de la arcotangente media es directamente proporcional a la distancia cambiante entre el satélite y la antena del receptor, mientras que la diferencia de la arcotangente media es proporcional al error de retardo en el bucle de seguimiento de retardo, que se ve afectado por la respuesta dinámica del bucle bloqueado por retardo. Por tanto, estas señales tienen características diferentes. Las salidas de los filtros 76 y 78 se suman en el sumador 80 y se alimentan como entrada a la portadora 39 de NCO de banda lateral superior. La diferencia, calculada en el sumador 82, entre el filtro 76 de bucle de portadora y el filtro de bucle 78 de diferencia de fase se proporciona a la portadora 39' de NCO de banda lateral inferior. Esto proporciona una función discriminadora de portadoras.

La entrada al filtro 76 de bucle de portadora también se utiliza como salida 79 de "fase de portadora" con el fin de calcular la Fase Delta Acumulada, como se describe a continuación.

Las señales P<u>y P<l>de los correladores respectivos se suman en la unidad 84 de suma para proporcionar salidas 86 I y Q que se utilizan en el procesamiento posterior de mensajes de navegación.

Se apreciará que si los errores de fase de la portadora entre las bandas laterales superior e inferior dentro de un canal son pequeños, entonces su promedio es el "error de fase de la portadora". Su diferencia es la "diferencia de fase de subportadora". Esta diferencia de fase es proporcional al error de retardo de la puerta de correlación rápida. Pasa por un ciclo completo (2n radianes) mientras el error de retardo de la puerta de correlación rápida pasa por la mitad de un ciclo de la subportadora de BOC.

La implementación de la retroalimentación del bucle de la portadora como se describió anteriormente calcula los valores de (a) el error de "fase de la portadora" (también conocido como fase de la portadora central), que es el promedio de los dos errores de fase de la subportadora, y (b) la " diferencia de fase de subportadora" 77. La "fase de la portadora" puede usarse para mejorar la precisión de la solución de navegación, mediante el cálculo de la "fase delta acumulada" 79 o equivalentemente "alcance delta acumulado", que es particularmente valioso para medir con precisión los movimientos del receptor durante una fase de seguimiento, tal como lo entendería un experto medio en la técnica.

También es necesaria la retirada o compensación de la fase de la portadora central y la diferencia de fase de la subportadora para garantizar que las señales P<u>y P<l>que se suman en la unidad de suma 84 están en fase entre sí, de modo que las salidas 86 I y Q permiten lograr el mejor rendimiento posible demodulación de datos, en apoyo del procesamiento posterior de mensajes de navegación para calcular la posición, la velocidad y el tiempo.

La "diferencia de fase de subportadora" 77 en el seguimiento de señales de BOC se ha utilizado en sistemas de la técnica anterior (por ejemplo, en '439) para proporcionar una medición de "retardo Vernier" en la que una diferencia de fase de subportadora de entre -n y n indica un error de retardo rápido de entre -0.25 y 0.25 ciclos de subportadora. Esto puede usarse para mejorar la precisión de la medición del retardo.

Sin embargo, la naturaleza de la modulación de BOC, con su característica función de autocorrelación (como se describe en la solicitud de patente '111) presenta dificultades con este enfoque. Específicamente, una vez que el error de retardo rápido excede ±0.25 ciclos de subportadora, la diferencia de fase de la subportadora "se ajusta" (por ejemplo, se considera que se encuentra dentro del rango de -0,25 a 0,25 ciclos en relación con una posición "incorrecta", desfasada en 0.5 ciclos). Esto es exactamente análogo a la ambigüedad causada por el módulo de función de BOC de autocorrelación que tiene picos a intervalos de 0,5 ciclos.

Por esta razón, los modos de realización de la presente invención no utilizan la diferencia de fase de la subportadora para la estimación del retardo. El presente inventor se ha dado cuenta de que:

- La función de correlación tipo BPSK de cada canal de banda lateral por sí sola es mucho más amplia que la separación entre los múltiples picos de BOC, y la diferencia de tiempo/retardo entre las dos bandas laterales es (como se explicó anteriormente) normalmente despreciable. Por lo tanto, es satisfactorio calcular las puertas temprana y tardía con la misma sincronización en ambas bandas laterales y luego combinar sus salidas de manera incoherente. No es necesario tener una precisión de seguimiento de retardo adicional proporcionada por la diferencia de fase de la subportadora para realizar el seguimiento de retardo.

- Incluso si un rastreador pudiera quedar bloqueado en el subpico incorrecto (o equivalentemente, con cero error de fase de subportadora, pero con un retardo ligeramente incorrecto), esto no degrada significativamente la demodulación de la señal de BOC, en el caso en que los subpicos estén muy espaciados, que es el caso de interés en este caso. - Si la diferencia de fase de la subportadora se utiliza con la intención de mejorar la precisión del retardo (o para ayudar a la portadora), entonces, si no se supera la ambigüedad, el error de retardo puede empeorar en lugar de mejorar. Por lo tanto, se cree que es mejor no utilizar la diferencia de fase de la subportadora dentro del bucle de seguimiento, sino en su lugar aplicar un proceso, no mostrado en las figuras, que procesa la salida de la diferencia de fase de la subportadora que se muestra en la figura 3 y funciona durante más tiempo para estimar y eliminar la ambigüedad sin afectar el bucle de seguimiento de retardo. La estimación no ambigua resultante de la diferencia de fase de la subportadora se puede combinar con la estimación de retardo de DLL para la salida a los algoritmos de estimación de posición, velocidad y tiempo en el receptor.

El experto medio apreciará que se pueden utilizar otras implementaciones de los diversos bucles de retroalimentación. El método descrito anteriormente no requiere mezclar el bucle de código con el bucle portador, como se hace en algunas implementaciones de la técnica anterior, como en el documento '439.

Un enfoque alternativo es utilizar PLL de portadora independiente (o, cuando corresponda, bucles de frecuencia bloqueada - FLL) en las bandas laterales superior e inferior, en lugar del enfoque combinado descrito anteriormente. Estos mantendrían de forma independiente la fase de las dos señales de banda lateral bloqueadas. La señal de soporte de datos, es decir, la señal transmitida por satélites, que comprende información necesaria para fines de navegación (que es la misma en las dos bandas laterales), podría luego extraerse de cada una y luego promediarse para mejorar la SNR de los datos generales en 3 dB. Sin embargo, esto pierde la capacidad de calcular el error de fase de la portadora usando la media de los errores de fase de la subportadora como se describió anteriormente y, por lo tanto, no se prefiere.

Antes de que un receptor de GNSS pueda seguir una señal, necesita detectar la presencia de la señal y hacer una estimación inicial de su retardo y su desfase de frecuencia. Como se explica en la patente '111 (e incluida como referencia), esto se lleva a cabo utilizando una unidad de adquisición, que puede implementarse de muchas maneras. Los modos de realización de la presente invención pueden proporcionar el desfase de frecuencia de cada banda lateral a banda base y el filtrado adaptado de chip de cada banda lateral para ser compartido no sólo por todos los canales de seguimiento como ya se describió sino también por la unidad 123 de adquisición como se muestra en la figura 1.

Para explicar esto, primero se describirá el proceso de adquisición en relación con las señales de BPSK, que utiliza una técnica más simple, pero relacionada, y luego se explicará cómo se aplica con señales de BOC.

Debido a que no se conoce la sincronización relativa del código de referencia con la señal entrante (y tampoco qué código de referencia de los disponibles debe usarse) y la señal recibida está profundamente enterrada en el ruido, se puede hacer un correlador para correlacionar repetidamente el código de referencia con la señal entrante usando diferentes cambios de tiempo y códigos de referencia, hasta que (en algún momento de la muestra, digamos m-i) la magnitud de la salida del correlador supera un umbral predeterminado. En este punto se dice que la señal de referencia ha sido detectada y se estima que su hora de llegada es la hora de muestreo mi).

Es deseable realizar estas correlaciones a la velocidad más baja posible para minimizar la carga de cálculos de las correlaciones y, por tanto, el consumo de energía. Sin embargo, a medida que se reduce la velocidad, aumenta la separación de tiempo entre las correlaciones y aumenta la diferencia de tiempo máxima posible entre el momento real de llegada de la señal y uno de los momentos reales en los que se calculan las correlaciones. Esto provoca una pérdida de rendimiento (una probabilidad reducida detección), cuyos valores máximo y medio aumentan a medida que aumenta la separación entre las correlaciones.

Como es bien sabido, el intervalo de tiempo entre correlaciones se elige normalmente entre 0.25 y 0.5 veces la duración del chip para garantizar una pérdida de probabilidad detección suficientemente pequeña. Por lo tanto, se deben realizar correlaciones completas a una velocidad entre 2 y 4 veces la velocidad del chip. Esta es una velocidad de cálculo mucho mayor que la del seguimiento, como se analizó anteriormente.

Una forma de implementar esta correlación repetida de manera eficiente es usar primero el muestreador vecino más cercano para seleccionar muestras de la salida del Filtro de Adaptación de Chip a una velocidad media igual a la velocidad de correlaciones elegida (por ejemplo, de 2 a 4 veces la velocidad de chip) y almacenar esas muestras en un búfer. Luego, para realizar cada correlación, el correlador extrae muestras del búfer cuyos tiempos de muestreo corresponden lo más cerca posible a un espaciado de una muestra por chip.

Como se explicó anteriormente, la señal recibida también puede sufrir un cambio de frecuencia debido al desplazamiento Doppler o a errores de frecuencia del oscilador. Si este cambio de frecuencia no se elimina antes de la correlación, entonces cualquier cambio de frecuencia que quede provoca que se reduzca la magnitud de la salida de correlación. Esto provoca una pérdida adicional de probabilidad detección. Para garantizar que esa pérdida no exceda un límite aceptable, la magnitud del error de frecuencia residual en la entrada del correlador debe mantenerse por debajo de un límite, que puede etiquetarse como L ímite Hz.

Esto podría lograrse implementando una multiplicidad de trayectorias, cada una de ellas que tiene un desfase de frecuencia diferente aplicado antes de la entrada a un sistema correlador como se describió anteriormente. La separación de frecuencia entre las trayectorias no debe ser superior a 2füMiTE Hz para garantizar que en uno de las trayectorias el error de frecuencia residual no sea superior a L ímite Hz.

Simplemente aumentar el número de correladores de esta manera tiene la consecuencia indeseable de requerir más potencia de cálculo y, por tanto, más circuitos y mayor consumo de energía eléctrica. Para evitar estas desventajas, se han definido formas eficientes de realizar los cálculos necesarios. Uno de estos métodos, denominado "correlación segmentada", se ha descrito (bajo el nombre de "Filtro Adaptado Orientable") en el artículo"RapidAcquisition Concepts for Voice Activated CDMA Communication",escrito por M Sust, R Kaufman, F Molitor y A Bjornstor, publicado en Globecom 90, págs. 1820-1826, diciembre de 1990.

En este método, la secuencia de códigos de referencia se divide en M subsecciones, cada una de las cuales tiene una longitud B (donde MB debería ser al menos L, la longitud de toda la secuencia de códigos de referencia). El proceso de correlación (adaptado a una señal que se supone que tiene un desfase de frecuencia cero) se divide luego en M subcorrelaciones, cada una de las cuales produce una salida. Cada subcorrelación multiplica solo B muestras de la entrada con las B muestras correspondientes del código de referencia.

Esto se ilustra en la figura 4, que se basa en una figura del artículo de Sust. Una señal recibida entrante primero se convierte en descendente y se muestrea 90, por ejemplo como se describe en el presente documento. Luego, las muestras se aplican a los M subcorreladores SC0, SCl... SC(M-1), y cada subcorrelador proporciona una salida compleja. Las salidas de los M subcorreladores se combinan luego en un proceso 92 de combinación denominado "FFT o DFT complejo".

Los resultados del proceso de combinación r<0>, n ... rn-1 son las magnitudes al cuadrado de cada salida compleja de la FFT o DFT (es decir, I2 Q2,). La magnitud al cuadrado más grande en cada tiempo de correlación se compara con un umbral elegido y, si excede el umbral, se declara una detección.

Como se explica en el artículo de Sust et al, las salidas de esta arquitectura son aproximadamente equivalentes a las de un conjunto de M correladores separados, cada uno con un cambio de frecuencia diferente.fA,donde los valores defAson

ÍAk = k ( f s /MB ),<para>k = -M/2, .... (M/2) -<1 (>10)

La separación de frecuencia entre estos correladores desfasados en frecuencia tiene por lo tanto el valorfETAPA =(fs/MB). Esto conduce a una pérdida en el peor de los casos, que normalmente es demasiado grande (lo que lleva a una pérdida de rendimiento demasiado grande). Para superar este problema, la función "FFT o DFT" puede reemplazase por un proceso denominado Transformada de Fourier en tiempo discreto (DTFT). En la DTFT, el espaciado de frecuenciafETAPAentre las salidas se puede elegir arbitrariamente; en particular, se puede elegir que sea más pequeño que (fs/MB), lo que lleva a una menor pérdida de rendimiento en el peor de los casos. Un experto medio apreciará que existen varias formas de implementar dicha DTFT, incluido el uso de una FFT con relleno de ceros o el uso del algoritmo CORDIC.

Sería posible aplicar las técnicas de adquisición descritas anteriormente, en la presente invención, sólo a una de las dos bandas laterales; en otras palabras, utilizar sólo una de las dos salidas CMF de la figura 1. La técnica de adquisición sería entonces exactamente como ya se ha descrito. Sin embargo, utilizar sólo una de las dos bandas laterales provoca una pérdida de rendimiento significativa de casi 3 dB.

Para evitar esto, en un modo de realización de la invención, se aplican dos copias del procesamiento de adquisición descrito anteriormente, una a las salidas de CMF de banda lateral superior y otra a la inferior, y se combinan sus salidas. Más detalladamente, una unidad de adquisición recibe las salidas de ambos CMF en la figura 1. Los muestreadores vecinos más cercanos de banda lateral inferior y superior seleccionan muestras de las salidas del filtro adaptado de chip de banda lateral inferior y superior en instantes de tiempo iguales y a una velocidad media igual a la velocidad de correlaciones elegida (por ejemplo, de 2 a 4 veces la velocidad de chip), y esas muestras se almacenan en dos búferes.

En este modo de realización, el método de correlación segmentada se aplica independientemente al contenido de los dos búferes. Como antes, extrae muestras del búfer cuyos tiempos de muestreo corresponden lo más posible a una separación de una muestra por chip. Las salidas del primer correlador segmentado son números complejos que corresponden a las correlaciones en diferentes cambios de frecuencia, como se describió anteriormente. De manera similar, las salidas del segundo correlador segmentado son números complejos que corresponden a las correlaciones en diferentes desfases de frecuencia, como se describió anteriormente. Pero por las razones ya explicadas en relación con el seguimiento, el argumento (es decir, la fase) de las salidas correspondientes de los dos correladores segmentados es diferente.

Por lo tanto, se calcula el módulo (es decir, el valor absoluto) de cada una de dichas salidas. Luego se suman los módulos de las salidas del primer y segundo correladores en frecuencias coincidentes, para producir una única salida para cada frecuencia.

Luego, el mayor de esos valores sumados se compara con un umbral elegido y, si excede el umbral, se declara una detección y puede comenzar la fase de seguimiento.

La invención se puede implementar de cualquier manera adecuada, como lo entendería un experto medio en la técnica. Una vez que las señales recibidas se han digitalizado, las diversas funciones descritas en este documento se pueden llevar a cabo en un hardware digital, tal como en uno o más chips ASIC, en un firmware en uno o más FPGA o en un software que se ejecuta en un sistema informático, por ejemplo, usando un procesador de propósito general o un procesador de señal o en una combinación de dos o más de estos.

Claims (13)

1. REIVINDICACIONES 1. Un receptor (100) de radio para procesar una pluralidad de señales de interés, transmitidas por diferentes transmisores y recibidas por una antena, todas ellas que ocupan la misma banda o bandas de frecuencia compartida, y cada señal que tiene un código de difusión separado aplicado a la misma, y que comprende una banda lateral superior e inferior, el receptor que comprende: a) un convertidor (104) descendente para convertir de forma descendente cada banda lateral de todas las señales recibidas a una frecuencia de banda base nominal, para producir una señal de banda lateral superior combinada y una señal de banda lateral inferior combinada mezclando cada señal de banda lateral superior y cada señal de banda lateral inferior en un mezclador (112, 116) con una salida de un oscilador controlado numéricamente (114); b) un primer filtro (118) adaptado de chip para procesar la señal de banda lateral superior combinada y un segundo filtro (120) adaptado de chip para procesar la señal de banda lateral inferior combinada en donde los filtros adaptados de chip están adaptados a un chip del código de difusión tal como aparece después de la conversión descendente de las señales a la respectiva banda lateral superior o inferior; c) una pluralidad de canales, (124) uno para cada señal recibida de interés, cada canal que comprende una trayectoria (122) de procesamiento de banda lateral superior y una trayectoria (125) de procesamiento de banda lateral inferior adaptadas para recibir las salidas del primer y segundo filtros adaptados de chip; en donde cada banda lateral de cada canal comprende al menos tres puertas, que comprenden al menos una puerta temprana, una rápida y una tardía (23a-c) y dentro de cada puerta comprende: i) un muestreador (35) vecino más cercano para muestrear la señal del filtro adaptado de chip, usando una referencia de sincronización temprana, tardía o rápida, según corresponda; ii) un multiplicador (36a-c) para multiplicar las muestras de (i) con una parte apropiada de una copia local del código de difusión, de un generador de códigos de difusión; iii) un mezclador (38a-c) para multiplicar la señal dentro de la puerta por una señal de bucle de retroalimentación para eliminar la frecuencia Doppler o las compensaciones del oscilador local presentes en la banda lateral, el mezclador que es controlado por un oscilador controlado numéricamente; iv) un integrador (40) para integrar una señal de puerta producida en la etapa (iii) en donde una señal de retroalimentación derivada de una combinación de salidas de las puertas temprana y tardía se utiliza para controlar un oscilador controlado numéricamente que a su vez controla la sincronización del muestreador vecino más cercano, y las señales del bucle de retroalimentación en (iii) se derivan de la salidas de las puertas rápidas.
2. 2. El receptor según la reivindicación 1, en donde cada filtro adaptado de chip procesa todas las señales de una banda lateral determinada simultáneamente.
3. 3. El receptor según cualquiera de las reivindicaciones anteriores, en donde, para cada canal, las salidas, de cada banda lateral, de los integradores de las puertas rápidas se combinan para producir una salida compleja de la que se extrae un mensaje de navegación.
4. 4. El receptor según cualquiera de las reivindicaciones anteriores, en el que los muestreadores vecinos más cercanos comprenden unidades de selección de muestras dispuestas para recibir salidas de muestra del filtro adaptado de chip y para seleccionar como salida, una muestra que esté más cercana en el tiempo a un tiempo ideal deseado en relación con un punto de referencia temporal.
5. 5. El receptor según la reivindicación 4, en donde los códigos de difusión constan de una serie de chips, y cada unidad de selección de muestras proporciona una única salida de muestra para cada chip del código de difusión.
6. 6. El receptor según la reivindicación 5, en donde el número de muestras proporcionadas a la unidad de selección de muestras está dispuesto para tener, en promedio, un número no entero de muestras por chip.
7. 7. El receptor según cualquiera de las reivindicaciones anteriores, en donde, para cada canal, se suman los módulos de las salidas del integrador temprano, y se suman los módulos de las salidas del integrador tardío, y se genera una señal para activar un código de NCO asociado con el muestreador de N-N y el generador de código de extensión se deriva de la ecuación:
8. 8. El receptor según cualquiera de las reivindicaciones anteriores, en donde, para cada canal, se genera una primera señal que comprende la suma de las arcotangentes de los integradores rápidos para cada banda lateral, y se genera una segunda señal que comprende la diferencia de las arcotangentes de los integradores rápidos para cada banda lateral, la primera señal se filtra usando un filtro de bucle de portadora, y la segunda señal se filtra usando un filtro de bucle de diferencia de fase, y la suma de la primera y segunda señales filtradas se usa para controlar la portadora de NCO en una banda lateral, y la diferencia de la primera y la segunda señal filtrada se utiliza para controlar la portadora de NCO en la otra banda lateral.
9. 9. El receptor según cualquiera de las reivindicaciones anteriores, en donde la pluralidad de señales de interés son las transmitidas por satélites que forman un sistema de GNSS.
10. 10. El receptor según cualquiera de las reivindicaciones anteriores, en el que la conversión descendente a la banda base en la etapa (a) no es controlada por un bucle de retroalimentación desde los canales o puertas.
11. 11. El receptor según cualquiera de las reivindicaciones anteriores, que comprende además una unidad de adquisición dispuesta, en cada banda lateral, para dividir la señal filtrada CMF en una pluralidad de partes temporales, cada una más corta que una secuencia completa del código de difusión, y para llevar a cabo una subcorrelación con una parte de tamaño similar de la copia local del código de difusión, y combinar los resultados de la pluralidad de subcorrelaciones en una transformada rápida de Fourier o una transformada discreta de Fourier.
12. 12. Un método para demodular una pluralidad de señales de interés, transmitidas por diferentes transmisores y recibidas por una antena (102), todas ellas que ocupan la misma banda o bandas de frecuencia compartida, y cada señal que tiene un código de difusión separado aplicado a la misma, y que comprende una banda lateral superior e inferior, el método que comprende las etapas de: a) convertir de forma descendente cada banda lateral de todas las señales recibidas a una frecuencia de banda base nominal, para producir una señal de banda lateral superior combinada y una señal de banda lateral inferior combinada mezclando cada señal de banda lateral superior y cada señal de banda lateral inferior en un mezclador (112, 116) con una salida de un oscilador (114) controlado numéricamente; b) filtrar la señal de banda lateral superior combinada en un primer filtro (118) adaptado de chip, y la señal de banda lateral inferior combinada en un segundo filtro (120) adaptado de chip, en donde los filtros adaptados de chip se adaptan a un chip del código de difusión tal como aparece después de la conversión descendente a la banda lateral superior o inferior respectiva; c) proporcionar las señales de banda lateral superior e inferior filtradas a cada uno de una pluralidad de canales (124), uno para cada señal recibida de interés, cada uno de los canales que comprende una trayectoria (122) de procesamiento de banda lateral superior y una trayectoria (125) de procesamiento de banda lateral inferior, que están adaptadas para procesar ambas bandas laterales por separado, y en donde cada banda lateral de cada canal comprende al menos tres puertas, que comprenden al menos una puerta temprana, una rápida y una tardía (23a-c); y dentro de cada puerta: i) muestrear, usando un muestreador (35) vecino más cercano, la señal del filtro adaptado de chip, usando una referencia de sincronización temprana, tardía o rápida, según corresponda; ii) multiplicar, usando un multiplicador (36a-c), muestras de (i) con una parte apropiada de una copia local del código de difusión, de un generador de códigos de difusión; iii) multiplicar, usando un mezclador (38a-c), la señal dentro de la puerta por una señal de bucle de retroalimentación para eliminar la frecuencia Doppler o los desfases del oscilador local presentes en la banda lateral, el mezclador que es controlado por un oscilador controlado numéricamente; iv) integrar, utilizando un integrador (40), una señal de puerta producida de la etapa (iii); en donde una señal de retroalimentación derivada de una combinación de salidas de las puertas temprana y tardía se utiliza para controlar un oscilador controlado numéricamente que a su vez controla la sincronización del muestreador vecino más cercano, y las señales del bucle de retroalimentación en (iii) se derivan de la salidas de las puertas rápidas.
13. 13. Un medio no transitorio legible por ordenador que almacena instrucciones que, cuando son ejecutadas por uno o más procesadores, están configuradas para hacer que uno o más procesadores realicen las operaciones del método de la reivindicación 12.