FI104392B - Demultiplekserin rekisteriosoitus - Google Patents

Description

104392

DEMULTIPLEKSERIN REKISTERIOSOITUS - DEMULTIPLEXERNS REGIS-TERADRESSERING

- 5 Tämä keksintö liittyy mikroprosessoriohjattuihin laitteisiin, tarkemmin mikroproses sorin osoituksen välittämiseen DRAM-muistin osoitelinjojen kautta kytkennän eri komponenteille.

DRAM-muistipiirit ovat edullisia ja niiden muistialkiot ovat rakenteeltaan yksinker-10 täisiä ja pienikokoisia, eli DRAM-tekniikalla voidaan valmistaa hyvin suurikapasiteettisia muistipiirejä. DRAM-piirit ryhmitellään usein ns. muistipankkeihin (Memory Banks), jolloin DRAM-piirit ovat erillisillä pienillä piirikorteilla, jotka kiinnitetään laitteiston piirilevyyn erityisellä liittimellä. DRAM-muistipankit voivat koostua myös vain yhdestä mikropiiristä, jolloin laitteessa on yksi tai useampi tyhjä 15 mikropiirikanta muistin laajentamista varten. Tämä mahdollistaa myöhemmin tapahtuvan laitteiston muistikapasiteetin kasvattamisen DRAM-muistien jatkuvan ja voimakkaan hinnan alenemisen ja kapasiteetin nousun myötä.

DRAM-piirien luku ja kirjoitus tapahtuu seuraavasti. Muistipaikan osoite jaetaan 20 kahteen osaan, joista ensimmäinen (ns. riviosoite, Row Address) viedään ensin DRAM-piirille ja annetaan RAS'-signaali (Row Address Strobe). Tämän jälkeen jälkimmäinen osa (ns. sarakeosoite, Column Address) viedään DRAM-piirille ja annetaan CAS'-signaali (Column Address Strobe). CAS'-signaalin jälkeen DRAM-piiri joko tallentaa tiedon tai hakee halutun muistipaikan sisällön luku/kirjoitussignaalin 25 (R/W') mukaan. DRAM-piirissä on osoitelinjoja vain puolet koko piirin muistiava ruuden osoittamiseen tarvittavasta määrästä, koska osoite siirretään piiriin kahdessa osassa.

Osoitteen puolittaminen sekä RAS'- ja CAS'-signaalien anto toteutetaan perinteisesti 30 osoitemultiplekserin ja DRAM-kontrollerin avulla, eikä DRAM-muistia käyttävän y j; mikroprosessorin tarvitse huolehtia DRAM-tekniikan vaatimista signaaleista.

, Samaa muistia voi hyvin käyttää useampi kuin yksi laite. Esimerkki tästä on kuvassa 1, jossa esitetään signaaliprosessointilaite, joka purkaa tulevan signaalin erillisiksi 35 video-ja audiosignaaleiksi. Laitteen toimintaa ohjaa mikroprosessori 20, mutta varsinaisen prosessoinnin suorittaa demultiplekseri 21. Mikroprosessori 20 ja demulti-·. plekseri jakavat saman DRAM-muistin 22. Mikroprosessori tarvitsee muistia ohjel makoodin, taulukoiden yms. tallettamiseen, kun taas demultiplekseri 21 tarvitsee 104392 muistia audio-ja videodatan varastoimiseen. Mikroprosessori ja demultiplekseri sopivat muistin käytöstä keskenään BR'- (Bus Request) ja BG'- (Bus Grant) signaalien avulla. Tarvitessaan muisteja käyttöönsä demultiplekseri asettaa BR'-signaalin.

Kun mikroprosessori tämän jälkeen saa tehtävänsä lopetettua, se ilmoittaa tästä 5 asettamalla BG'-signaalin. Tämän jälkeen muisti on demultiplekserin 21 käytössä, kunnes se nollaa BR'-signaalin. DRAM-kontrolleri 26 ja osoitedemultiplekseri 27 huolehtivat mikroprosessorin 20 osalta DRAM-muistien osoitteiden puolittamisesta sekä RAS'- ja CAS'- signaalien annosta yllä kuvattuun tapaan. Demultiplekseri 21 huolehtii itse DRAM-piirien ohjauksesta omalta osaltaan.

10

Demultiplekseri sisältää joukon rekistereitä, joiden avulla prosessori voi vaikuttaa sen toimintaan. Näiden rekistereiden osoittaminen tapahtuu saman osoiteportin kautta, jota demultiplekseri käyttää osoittaessaan DRAM-miiistia. Rekisteriosoitus ei kuitenkaan käytä multipleksattua osoitusta DRAM-muistien tapaan vaan suoraa 9-15 bittistä osoitusta prosessorin osoiteväylältä. Prosessori ei siten voi osoittaa demultiplekserin rekistereitä samalla tavalla kuin DRAM-muistia, koska osoitelinjojen ja prosessorin välissä oleva DRAM-muistin osoittamiseen tarvittava osoitemultiplek-seri 27 sekoittaa osoitteen rekisteriosoituksen kannalta.

20 Edellä mainitun rekisteriosoituksen ongelman tunnetussa ratkaisussa 9-bittinen osoitus demultiplekserille reititetään osoitemultiplekserin 27 ohi kolmitilapuskurin 28 kautta, kuten kuvassa 1 on esitetty. Tämä puskuri on suuri-impedanssisessa tilassa kaikissa muissa tapauksissa paitsi rekisteriosoituksessa, jolloin taas osoitemulti-plekseri 27 ohjataan suuri-impedanssiseen tilaan.

25 • · < Tällaisella ratkaisulla on kuitenkin haittapuolensa. Kolmitilapuskuria tarvitaan vain osoitteen välittämiseen demultiplekserille, ja puskuri vaatii oman 9 bittiä leveän sig-naaliväylän prosessorin ja puskurin sekä puskurin ja demultiplekserin välille. Tähän kuluu arvokasta piirikortin pinta-alaa, ja lisäksi leveiden väylien vetäminen aiheut-30 taa vaikeuksia piirikortin suunnitteluvaiheessa.

« t · - » · “

Keksinnön tavoitteena on saada mikroprosessorin osoitus demultiplekserille oleellisesti tunnettua ratkaisua yksinkertaisemmin. Tavoitteena on myös vähentää demul- * tiplekserin rekisteriosoituksen edellyttämää komponenttimäärää ja piirilevytilaa.

35

Tavoitteet saavutetaan muuttamalla DRAM-kontrolleria ja osoitemultiplekserin ra-.. kennetta niin, että osoitemultiplekseri voidaan ohjata päästämään osa mikroproses- 3 104392 sorilta tulevasta osoitteesta muuttumattomana läpi - toisin sanoen, että osoitemulti-plekseri voidaan ohjata olemaan toimimatta multiplekserinä.

Keksinnön mukaiselle ratkaisulle on tunnusomaista, että mainittu kontrolleri ja osoi-* 5 temultiplekseri on järjestetty toimimaan kahdessa tilassa, ensimmäisessä tilassa muistiosoitteen ohjaamiseksi mainitulta mikroprosessorilta mainitulle muistilaitteelle muistilaitteen edellyttämässä muodossa ja toisessa tilassa rekisteriosoitteen ohjaamiseksi mainitulta mikroprosessorilta mainitulle elimelle mainitun elimen edellyttämässä muodossa.

10

Keksintö kohdistuu myös menetelmään, jossa mainittu kontrolleri ja osoitemulti-plekseri voidaan ohjata jompaankumpaan kahdesta tilasta, joista ensimmäisessä tilassa muistiosoite ohjataan mikroprosessorilta osoitemultiplekserin kautta muistilaitteelle muistilaitteen edellyttämässä muodossa ja toisessa tilassa rekisteriosoite ohja-15 taan mikroprosessorilta mainitulle toiselle piirielimelle elimen edellyttämässä muodossa.

Seuraavassa selostetaan keksintöä yksityiskohtaisemmin viitaten esimerkkinä esitettyihin edullisiin suoritusmuotoihin ja oheisiin kuviin, joissa 20 kuva 1 esittää tunnetun tekniikan mukaista järjestelmää ja kuva 2 esittää keksinnön mukaista ratkaisua.

Kuvissa käytetään toisiaan vastaavista osista samoja viitenumerolta ja -merkintöjä.

25

Keksinnön mukaisessa järjestelmässä DRAM-muistin osoittamiseen tarkoitettuja osoitelinjoja käytetään myös toisen piirielimen (kuvien 1 ja 2 esimerkissä demulti-plekserin) osoittamiseen, jonka elimen osoitteiden muodostamistapa eroaa DRAM-muistin osoitteiden muodostamistavasta.

30 ·; Mainitun piirielimen osoittaminen tapahtuu seuraavasti. Mikroprosessori ohjaa osoi temultiplekserin DRAM-kontrollerin avulla tilaan, jossa osoitemultiplekseri päästää , suoraan läpi osan osoitteesta, esimerkiksi sen alemman puolikkaan eli 9 vähiten merkitsevää bittiä, jolloin mikroprosessori voi antaa osoitteen, joka on etunollia lu-35 kuunottamatta sama kuin mainitun piirielimen vastaanottama osoite. Lisäksi mikroprosessori ohjaa DRAM-kontrollerin tilaan, jossa se ei anna DRAM-muistin ohjaus-.· signaaleja, tai muulla tavalla asettaa DRAM-muistin olemaan reagoimatta osoite- 4 104392 väylän sisältöön. Tämän jälkeen mikroprosessori asettaa osoitelinjoille halutun osoitteen ja datalinjoille halutun tiedon.

Keksinnön mukaisella ratkaisulla on monia etuja. Ratkaisu mahdollistaa kolmitila-5 puskurin poistamisen, mikä helpottaa laitteen kokoonpanoa ja lisää sen luotettavuutta. Vielä merkittävämpänä etuna on leveän, 9-bittisen prosessorilta puskurin kautta demultiplekserille kulkevan väylän poistuminen, mikä helpottaa piirilevyn suunnittelua, ja ennen kaikkea säästää kallista piirilevypinta-alaa.

10 Kuvissa esimerkkinä esitetyn muistilaitteen 22 rakenne ei ole oleellinen keksinnön toteutuksen kannalta. Muistilaite voi koostua yhdestä DRAM-piiristä, yhdestä monta DRAM-piiriä käsittävästä DRAM-muistipankista, tai useammasta monta DRAM-piiriä käsittävästä DRAM-muistipankista.

15 Lisäksi, vaikka tässä on esimerkkinä käsitelty DRAM-muistia, keksintö on sovellettavissa myös muihin muisteihin tai piirielimiin, jotka käyttävät järjestelmän jostain toisesta piirielimestä poikkeavaa osoitteen muodostustapaa.

Järjestelmän eri komponentit, kuten mikroprosessori, DRAM-muisti, DRAM-kon-20 trolleri, demultiplekseri ja osoitemultiplekseri, ovat alan ammattimiehelle sinänsä tunnettuja elimiä. Myös keksinnön toteuttamiseen vaadittavat muutokset DRAM-kontrollerissä ja osoitemultiplekserissä tunnettuun tekniikkaan nähden ovat alan ammattimiehelle mahdollisia toteuttaa ilman yksityiskohtaista muutosten kuvaustakin • · • · • · • ·

Claims (7)

104392

1. Järjestelmä, joka käsittää - mikroprosessorin (20), - multipleksatulla osoitteella osoitettavan muistilaitteen (22), 5. kontrollerin (26) ja osoitemultiplekserin (27) mainitun muistilaitteen (22) ohjausta varten sekä - mikroprosessorin (20) kanssa samaa muistilaitetta (22) käyttävän elimen (21), jonka osoitelinjat on toiminnallisesti kytketty muistilaitteen (22) ja mainitun osoitemultiplekserin (27) vastaaviin linjoihin ja joka elin on järjestetty vastaanottamaan 10 osoitetietoa mainitulta mikroprosessorilta (20) mainittujen osoitelinjojen avulla, tunnettu siitä, että mainittu kontrolleri (26) ja osoitemultiplekseri (27) on järjestetty toimimaan kahdessa tilassa, ensimmäisessä tilassa muistiosoitteen ohjaamiseksi mainitulta mikroprosessorilta (20) mainitulle muistilaitteelle (22) muistilaitteen (22) edellyttämässä muodossa ja toisessa tilassa rekisteriosoitteen ohjaamiseksi mainitul-15 ta mikroprosessorilta (20) mainitulle elimelle (21) mainitun elimen (21) edellyttämässä muodossa, ja siitä, että mainitussa toisessa tilassa osoitemultiplekseri (27) on jäljestetty päästämään ainakin osa osoitetiedosta muuttumattomana mikroprosessorilta (20) mainitulle elimelle (21). 20

2. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että osoitemulti-plekseriltä (27) mainitulle elimelle (21) ja muistilaitteelle (22) johtavia osoitelinjoja on puolet mikroprosessorilta (20) osoitemultiplekserille (27) johtavien osoitelinjojen ..... määrästä. 25

3. Patenttivaatimuksen 2 mukainen järjestelmä, tunnettu siitä, että osoitemultiplek-seriltä (27) mainitulle elimelle (21) ja muistilaitteelle (22) johtavia osoitelinjoja on 9 ja mikroprosessorilta (20) osoitemultiplekserille (27) johtavia osoitelinjoja on 18.

4. Jonkin edellisen patenttivaatimuksen mukainen järjestelmä, tunnettu siitä, että ** · ” mainittu rekisteriosoite muodostuu mikroprosessorin (20) osoitemultiplekserille (27) antaman osoitteen N vähiten merkitsevästä bitistä, missä N on osoitemultiplekseriltä (27) mainitulle elimelle (21) ja muistilaitteelle (22) johtavien osoitelinjojen määrä. 1

5. Menetelmä, jossa mikroprosessori (20) ohjaa muistilaitetta (22) ja toista piiri- elintä (21), joiden mainittujen muistilaitteen (22) ja toisen piirielimen (21) osoitteen muodostustavat eroavat toisistaan, samojen osoitelinjojen, kontrollerin (26) ja osoi- 104392 temultiplekserin (27) kautta, tunnettu siitä, että mainittu kontrolleri (26) ja osoite-multiplekseri (27) voidaan ohjata jompaankumpaan kahdesta tilasta, joista ensimmäisessä tilassa muistiosoite ohjataan mikroprosessorilta (20) osoitemultiplekserm (27) kautta muistilaitteelle (22) muistilaitteen (22) edellyttämässä muodossa ja toi-5 sessa tilassa rekisteriosoite ohjataan mikroprosessorilta (20) mainitulle toiselle piiri-elimelle (21) elimen edellyttämässä muodossa, jolloin mainitussa toisessa tilassa osoitemultiplekseri (27) päästää ainakin osan osoitetiedosta muuttumattomana mikroprosessorilta (20) mainitulle elimelle (21).

10 Patentkrav