FR2475293A1 - Procede de fabrication de transistor bipolaire lateral auto-aligne - Google Patents
Procede de fabrication de transistor bipolaire lateral auto-aligne Download PDFInfo
- Publication number
- FR2475293A1 FR2475293A1 FR8100979A FR8100979A FR2475293A1 FR 2475293 A1 FR2475293 A1 FR 2475293A1 FR 8100979 A FR8100979 A FR 8100979A FR 8100979 A FR8100979 A FR 8100979A FR 2475293 A1 FR2475293 A1 FR 2475293A1
- Authority
- FR
- France
- Prior art keywords
- layer
- doping
- mask
- undoped
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/30—Diffusion for doping of conductive or resistive layers
- H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/60—Lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
PROCEDE DE FABRICATION D'UN TRANSISTOR BIPOLAIRE LATERAL ORIENTE EN SURFACE PRESENTANT UNE BASE DE FAIBLE LARGEUR. ON UTILISE, POUR CETTE FABRICATION, UNE COUCHE DE SILICIUM POLYCRISTALLIN 26 NON DOPE COMME MASQUE D'IMPLANTATION IONIQUE LORS DE L'IMPLANTATION D'IONS POUR LES REGIONS D'EMETTEUR ET DE BASE. POUR FORMER LE MASQUE DE POLYSILICIUM DOPE, ON FORME UNE PREMIERE COUCHE 24 DE MATERIAU DE MASQUE DE DOPAGE SUR LA SURFACE D'UNE SUBSTRAT SEMI-CONDUCTEUR 12, PUIS UNE SECONDE COUCHE DE POLYSILICIUM NON DOPE 26 SUR LA PREMIERE COUCHE 24 ET ENFIN UNE TROISIEME COUCHE 28 DE MATERIAU DE MASQUE DE DOPAGE SUR LA SECONDE COUCHE 26. DES PARTIES DES SECONDE ET TROISIEME COUCHES 26, 28 SONT ELIMINEES ET L'ON DIFFUSE UNE IMPURETE DE DOPAGE DANS LA PARTIE MARGINALE EXPOSEE DE LA SECONDE COUCHE 26. LA TROISIEME COUCHE 28 ET LA PARTIE NON DOPEE DE LA SECONDE COUCHE 26 SONT ALORS ELIMINEES, CE QUI NE LAISSE SUBSISTER QUE LA PARTIE DOPEE DE LA SECONDE COUCHE 26 SUR LA PREMIERE COUCHE 24. APPLICATION A LA FABRICATION DE DISPOSITIFS SEMI-CONDUCTEURS OFFRANT DES DIMENSIONS SUBMICRONIQUES ET, PLUS PARTICULIEREMENT, D'UN DISPOSITIF LOGIQUE D'INJECTION INTEGRE.
Description
La présente invention se rapporte, d'une ma-
nière générale, à la technologie des semi-conducteurs et
concerne, plus particulièrement, la fabrication de dis-
positifs semi-conducteurs présentant des dimensions submicroniques.
Les circuits électroniques modernes sont fa-
briqués en corps semi-conducteurs intégrés par une in-
troduction sélective d'impuretés de dopage des types P et N dans le corps semi-conducteur. La diffusion
ou l'implantation d'une impureté de dopage exige la forma-
tion d'un masque sur la surface du corps semi-conducteur pour contrôler l'introduction sélective de l'impureté de dopage.
La limitation dimensionnelle de circuits inté-
grés dépend dans une large mesure de la précision de
l'alignement du masque de dopage. Les règles de fabri-
cation actuelles exigent généralement une largeur de
ligne de trois ou quatre microns pour assurer un ali-
gnement précis du masque. En conséquence, la plus petite dimension pouvant être fabriquée avec précision peut être
limitée à 3 ou 4 microns.
L'invention a pour objet: - un procédé permettant de définir avec précision un masque de dopage; - un procédé de fabrication d'un transistor latéral ayant une largeur de base submicronique; - un procédé de fabrication d'un transistor à base auto-alignée; - un procédé perfectionné de fabrication d'un dispositif
logique d'injection intégré.
Une des caractéristiques de l'invention est l'utilisation d'un matériau semi-conducteur polycristallin
dopé comme masque de dopage.
Dans ses grandes lignes, le procédé suivant l'invention de définition précise d'un masque de dopage submicronique sur la surface d'un corps semi-conducteur comprend les opérations consistant à former une couche de matériau semi-conducteur polycristallin non dopé sur une surface du corps semi-conducteur et à former une couche de masque de dopage sur le silicium polycristallin non dopé. Ensuite, on élimine une partie du masque de dopage et le matériau semi-conducteur polycristallin sous- jacent. Puis on diffuse une impureté de dopage dans la partie marginale exposée du matériau semi-conducteur polycristallin non dopé, après quoi la couche de masque de dopage et le matériau semi-conducteur polycristallin
non dopé sont éliminés par application d'un corrosif pré-
férentiel, moyennant quoi le matériau polycristallin dopé
est laissé intact.
Pour fabriquer un transistor bipolaire latéral
orienté en surface, on forme une première couche de ma-
tériau de masque de dopage sur une surface dopée d'un corps semiconducteur. Ensuite, on forme une seconde
couche de silicium polycristallin non dopé sur la cou-
che de matériau de masque de dopage et une troisième couche de matériau de masque de dopage sur la surface de la seconde couche. Puis on élimine la seconde couche et la troisième couche d'une partie de la première couche, en exposant ainsi une partie marginale de la seconde couche. On diffuse ensuite une impureté de dopage dans la partie marginale de la seconde couche pour définir une région dopée de dimensions submicroniques. Enfin, on élimine la troisième couche et la seconde couche non dopée par corrosion ou gravure préférentielle, moyennant quoi le silicium polycristallin dopé reste intact et est utilisé comme masque lors de l'implantation subséquente d'une impureté de dopage dans le corps semiconducteur, en formant ainsi des régions de surface pour l'émetteur et le collecteur du transistor bipolaire, tandis que la région de surface non dopée sous-jacente au silicium polycristallin dopé constitue la région de base du transistor. Le transistor bipolaire orienté en surface peut constituer le transistor injecteur latéral d'une cellule de logique d'injection intégrée (I2L). La fabrication du transistor bipolaire vertical de la cellule I2L comprend en outre les opérations consistant à appliquer
sélectivement une réserve sur la première couche anté-
rieurement à l'implantation de l'impureté de dopage, mo,
yennant quoi une région de collecteur du transistor bipo-
laire vertical est masquée par rapport à l'impureté de
dopage implantée. Ensuite, on chauffe le corps semi-
conducteur pour faire pénétrer l'impureté de dopage implantée et pour augmenter encore l'épaisseur de l'oxyde de silicium au-dessus de la région dans laquelle l'impureté de dopage est implantée. On élimine alors la réserve et la couche d'oxyde de silicium sous-jacente et l'on forme une seconde couche de réserve sur la région de base du transistor latéral. Une impureté de dopage d'un premier type de conductibilité est implantée dans la région de collecteur du transistor vertical pour définir une région de base intrinsèque de celui-ci,
puis on diffuse une impureté de dopage du type de con-
ductibilité opposé audit premier type dans la surface
exposée pour définir la région de collecteur du tran-
sistor vertical.
L'invention sera neux comprise à la lecture
de la description détaillée qui suit et à l'examen
des dessins joints qui en représentent, à titre d'exemple
non limitatif, un mode de réalisation.
Sur ces dessins: - les figures 1 à 7 sont des vues en coupe transversale d'un corps semi-conducteur qui mettent en évidence les opérations de fabrication d'un dispositif
IL suivant un mode de réalisation de l'invention.
On va maintenant se référer aux dessins, sur lesquels la figure 1 est une vue en coupe d'un corps
semi-conducteur désigné dans son ensemble par la référen-
ce générale 10 et comprenant un substrat 12 du type P dans une surface principale duquel est formée une ré- gion diffusée 14, N+. Au-dessus de la région N+, 14 s'étend une couche épitaxiale N-, 16. Une couche d'oxyde
de silicium 18, qui s'étend à travers la couche épita-
xiale 16, entoure celle-ci et définit une cellule de dis-
positif à l'intérieur du corps semi-conducteur. Une telle structure est avantageusement utilisée dans des dispositifs semi-conducteurs isolés à l'oxyde tels que les circuits logiques d'injection intégrés Isopolanar fabriqués par le Déposant (Fairchild Camera and Instrument
Corporation).
Au-dessus de la surface du corps semi-conduc-
teur 10 s'étend une première couche 20 d'oxyde de sili-
cium d'une épaisseur d'environ 400 Angstrôms, une se-
conde couche 22 de nitrure de silicium surjacente à la couche 20 et présentant une épaisseur d'environ 1500 Angstr6ms, une troisième couche 24 d'oxyde de silicium surjacente à la seconde couche 22 et d'une épaisseur d'environ 200 Angstrôms et une couche 26 de silicium polycristallin non dopé surjacente à la couche 24 et
offrant une épaisseur de l'ordre de 5000 Angstrbms.
Au-dessus de la couche de silicium polycristallin 26 s'étend une couche de 3000 Angstrôms d'oxyde de silicium, 28. Comme représenté sur la figure 2, une partie de la couche d'oxyde de silicium 28 et une partie de la
couche de silicium polycristallin sous-jacente 26 sont éli-
minées de la surface du corps semi-conducteur 10 par mas-
quage au vernis photosensible appelé "photoresist" et gravure ou corrosion sélective. Un corrosif convenable pour l'oxyde de silicium est l'acide fluorhydrique (HF) et un corrosif convenable pour le silicium polycristallin non dopé est le PED, Etch décrit par Bassous dans IEEE Transactions on Electron Devices, Octobre 1978, Vol. ED25, n0 10, pages 1178-85. Ensuite, une impureté de dopage telle que du bore est diffusée dans la partie marginale exposée de la couche polycristalline 26 en formant ainsi une région 30 du type P dans ladite couche 26. La largeur de la région diffusée 30 peut être ajustée entre 0,25 micron et 2 microns et détermine la largeur de la région de base d'un transistor bipolaire latéral, comme
décrit plus loin.
Ensuite, comme représenté sur la figure 3, on élimine la couche d'oxyde de silicium 28 au moyen-d'acide fluorhydrique et l'on applique un corrosif préférentiel tel que le PED Etch à la couche polycristalline 26, moyennant quoi le matériau polycristallin non dopé est
éliminé par le corrosif tandis que le silicium polycristal-
lin dopé reste intact.
Comme représenté sur la figure 4, du photoresist 32 est alors appliqué sur la surface de la couche 24 au-dessus de la zone de surface du corps semi-conducteur o les régions de collecteur d'un transistor bipolaire NPN vertical doivent être formées. Le photoresist 32, conjointement avec le silicium polycristallin dopé 30, forme un masque pour l'introduction subséquente d'ions d'une impureté de dopage du type P telle que du bore par
implantation ionique, comme représenté sur la figure 4.
Une concentration ionique de 10o14 ions par cm2 à 100 keV
est convenable.
Ensuite, comme représenté sur la figure 5, le photoresist 32 est retenu sur la surface de la couche 24,
tandis que le matériau polycristallin 30, la couche d'o-
xyde de silicium 24 et la couche de nitrure de silicium 22, non protégés par le photoresist 32 sont éliminés au moyen d'un corrosif convenable. On utilise un corrosif tel que de l'acide fluorhydrique pour éliminer l'oxyde
de silicium et de l'acide phosphorique chaud pour élimi-
ner le nitrure de silicium. La structure est alors chauffée à environ 1000 C pour faire pénétrer le bore de dopage et pour augmenter l'épaisseur de la couche d'oxyde de silicium exposée 20, en formant ainsi les régions d'émetteur et de collecteur 34 et 36 du transistor latéral et les régions de base extrinsèques 38 et 40
du transistor vertical.
Comme représenté sur la figure 6, une couche de photoresist 44 est alors formée sur la surface de la
structure surjacente à la région de base 35 du transis-
tor bipolaire latéral et une impureté de dopage du type P telle que du bore est ensuite introduite dans les régioes
de surface 50 et 52 pour définir la région de base in-
trinsèque du transistor bipolaire NPN vertical. Une con-
centration ionique de 1oî12 ions par cm2 à 190 keV est convenable. Enfin, comme représenté sur la figure 7, les régions de collecteur N+, 60 et 62 sont formées par la diffusion d'arsenic dans la surface exposée des régions et 52 de la figure 6. Les collecteurs 60, 62, ont de préférence une concentration en impureté de dopage
d'au moins 10 20 atomes Dar cm3.
Des contacts électriques sont établis avec les régions d'émetteur et de base 34, 36 du transistor PNP latéral et avec les collecteurs 60 et 62 du transistor
bipolaire NPN vertical pour compléter le dispositif.
Avantage important, la largeur de base 35 du transistor PNP peut être ajustée à une fraction de micron près avec l'implantation des régions d'émetteur et de collecteur
réalisée en utilisant le masque de base suivant l'in-
vention.
Bien entendu, l'invention n'est nullement li-
mitée au mode de réalisation particulier représenté et décrit; elle est susceptible de nombreuses variantes sans qu'on s'écarte pour cela de l'esprit ni du domaine
de l'invention.
Claims (4)
1 - Procédé de fabrication d'un transistor bi-
polaire orienté en surface dans un corps semi-conducteur, ledit procédé étant caractérisé en ce qu'il comprend les opérations consistant: à former une première couche (24) de matériau de masque de dopage sur une surface dudit corps semi-conducteur (12), ladite surface étant d'un premier type de conductibilité; à former une seconde couche de silicium polycristallin non dopé (26) sur ladite couche (24) de matériau de masque de dopage; à former une troisième couche (28) de matériau de masque
de dopage sur la surface de ladite seconde couche; à éli-
miner lesdites seconde et troisième couches d'une partie
de la première couche, en exposant ainsi une partie mar-
ginale de la seconde couche; à diffuser une impureté de dopage dans la partie marginale ainsi exposée de la seconde couche (26), en formant ainsi une partie dopée de ladite seconde couche; à éliminer la troisième couche (28); à éliminer la seconde couche non dopée (26) au moyen d'un corrosif préférentiel, moyennant quoi la
partie dopée de la seconde couche subsiste; et à implan-
ter une impureté de dopage du type de conductibilité opposé audit premier type dans ladite surface du corps semi-conducteur en utilisant ladite partie dopée de la seconde couche comme masque d'implantation ionique,
en formant ainsi dans le corps semi-conducteur des ré-
gions de surface dudit type de conductibilité opposé sé-
parées par une région de surface dudit premier type de conductibilité.
2 Procédé suivant la revendication 1, dans lequel ladite première couche (24) est une couche d'oxyde
de silicium en contact avec la surface du corps semi-
conducteur, et dans lequel ledit transistor orienté en surface est un transistor injecteur latéral faisant partie d'une cellule logique d'injection intégrée, ledit procédé comprenant en outre la fabrication d'un transistor bipolaire vertical et étant caractérisé en ce qu'il
comprend les opérations consistant à: appliquer sélec-
tivement une réserve (32) sur la première couche (24) antérieurement à l'opération d'implantation d'une impureté de dopage dudit type de conductibilité opposé, moyennant quoi une région de collecteur dudit transistor bipolaire vertical est masquée par rapport à l'impureté de dopage dudit type de conductibilité opposé implantée; à chauffer ledit corps semi-conducteur pour faire pénétrer
ladite impureté de dopage de type de conductibilité op-
posé et pour augmenter l'épaisseur de l'oxyde de silicium au-dessus de la région de surface de l'impureté de dopage dudit type de conductibilité opposé implantée; à éliminer ladite réserve et la première couche sousjacente à
celle-ci; à appliquer une couche de réserve (44) sur-
jacente à la région de base du transistor latéral; à
implanter une impureté de dopage dudit type de conducti-
bilité opposé dans le corps semi-conducteur, dans la région de collecteur du transistor bipolaire vertical; et à diffuser une impureté de dopage dudit premier type de conductibilité dans la région de collecteur (50) exposée.
3 - Dans la fabrication de dispositifs semi-
conducteurs, procédé permettant de définir de façon
précise un masque de dopage submicronique sur la sur-
face d'un corps semi-conducteur, ledit procédé étant
caractérisé en ce qu'il comprend les opérations consis-
tant: à former une couche de matériau semi-conducteur polycristallin non dopé (26) sur la surface du corps semi-conducteur; à former une couche de masque de
doiage (28) sur ledit matériau semi-conducteur polycristal-
lin non dopé; à éliminer une partie de ladite couche
de masque de dopage et du matériau semi-conducteur poly-
cristallin sous-jacent; à diffuser une impureté de dopa-
ge dans la partie marginale exposée dudit matériau semi-
conducteur polycristallin non dopé; à éliminer ladite couche de masque de dopage; et à éliminer ledit matériau
semi-conducteur polycristallin non dopé tout en mainte-
nant intact ledit matériau semi-conducteur polycristallin dopé.
4 - Procédé suivant la revendication 3, carac-
térisé en ce que le matériau semi-conducteur polycristal-
lin est du silicium; en ce que la couche de masque de dopage est une couche d'oxyde de silicium; en ce que l'opération d'élimination d'oxyde de silicium consiste à appliquer un corrosif de l'oxyde de silicium;
et en ce que l'opération d'élimination du matériau semi-
conducteur polycristallin sous-jacent consiste à utiliser
un agent de corrosion préférentielle du silicium polycris-
tallin.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/118,291 US4298402A (en) | 1980-02-04 | 1980-02-04 | Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2475293A1 true FR2475293A1 (fr) | 1981-08-07 |
| FR2475293B1 FR2475293B1 (fr) | 1985-11-29 |
Family
ID=22377688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8100979A Expired FR2475293B1 (fr) | 1980-02-04 | 1981-01-20 | Procede de fabrication de transistor bipolaire lateral auto-aligne |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4298402A (fr) |
| JP (1) | JPS5944789B2 (fr) |
| CA (1) | CA1153129A (fr) |
| DE (1) | DE3100884A1 (fr) |
| FR (1) | FR2475293B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605800A1 (fr) * | 1986-10-24 | 1988-04-29 | Thomson Semiconducteurs | Procede de fabrication d'un composant mos |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824018B2 (ja) * | 1979-12-21 | 1983-05-18 | 富士通株式会社 | バイポ−ラｉｃの製造方法 |
| US4334348A (en) * | 1980-07-21 | 1982-06-15 | Data General Corporation | Retro-etch process for forming gate electrodes of MOS integrated circuits |
| US4545113A (en) * | 1980-10-23 | 1985-10-08 | Fairchild Camera & Instrument Corporation | Process for fabricating a lateral transistor having self-aligned base and base contact |
| US4419150A (en) * | 1980-12-29 | 1983-12-06 | Rockwell International Corporation | Method of forming lateral bipolar transistors |
| US4435225A (en) | 1981-05-11 | 1984-03-06 | Fairchild Camera & Instrument Corporation | Method of forming self-aligned lateral bipolar transistor |
| US4466178A (en) * | 1981-06-25 | 1984-08-21 | Rockwell International Corporation | Method of making extremely small area PNP lateral transistor by angled implant of deep trenches followed by refilling the same with dielectrics |
| EP0116654B1 (fr) * | 1983-02-12 | 1986-12-10 | Deutsche ITT Industries GmbH | Procédé de fabrication de transistors planairs bipolaires |
| US4510676A (en) * | 1983-12-06 | 1985-04-16 | International Business Machines, Corporation | Method of fabricating a lateral PNP transistor |
| US4864379A (en) * | 1988-05-20 | 1989-09-05 | General Electric Company | Bipolar transistor with field shields |
| US6531071B1 (en) * | 2000-01-04 | 2003-03-11 | Micron Technology, Inc. | Passivation for cleaning a material |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2272486A1 (fr) * | 1974-05-21 | 1975-12-19 | Philips Nv | |
| FR2382098A1 (fr) * | 1977-02-28 | 1978-09-22 | Rca Corp | Procede pour faire des lignes etroites de silicium et dispositifs semi-conducteurs faits avec ces lignes |
| US4124933A (en) * | 1974-05-21 | 1978-11-14 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
| US4168999A (en) * | 1978-12-26 | 1979-09-25 | Fairchild Camera And Instrument Corporation | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques |
| US4200878A (en) * | 1978-06-12 | 1980-04-29 | Rca Corporation | Method of fabricating a narrow base-width bipolar device and the product thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3738880A (en) * | 1971-06-23 | 1973-06-12 | Rca Corp | Method of making a semiconductor device |
| US3817794A (en) * | 1971-08-02 | 1974-06-18 | Bell Telephone Labor Inc | Method for making high-gain transistors |
| US4026740A (en) * | 1975-10-29 | 1977-05-31 | Intel Corporation | Process for fabricating narrow polycrystalline silicon members |
| US4026733A (en) * | 1975-10-29 | 1977-05-31 | Intel Corporation | Process for defining polycrystalline silicon patterns |
| US4066473A (en) * | 1976-07-15 | 1978-01-03 | Fairchild Camera And Instrument Corporation | Method of fabricating high-gain transistors |
| US4057895A (en) * | 1976-09-20 | 1977-11-15 | General Electric Company | Method of forming sloped members of N-type polycrystalline silicon |
| US4201603A (en) * | 1978-12-04 | 1980-05-06 | Rca Corporation | Method of fabricating improved short channel MOS devices utilizing selective etching and counterdoping of polycrystalline silicon |
-
1980
- 1980-02-04 US US06/118,291 patent/US4298402A/en not_active Expired - Lifetime
-
1981
- 1981-01-12 CA CA000368307A patent/CA1153129A/fr not_active Expired
- 1981-01-14 DE DE19813100884 patent/DE3100884A1/de not_active Ceased
- 1981-01-20 FR FR8100979A patent/FR2475293B1/fr not_active Expired
- 1981-02-04 JP JP56014493A patent/JPS5944789B2/ja not_active Expired
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2272486A1 (fr) * | 1974-05-21 | 1975-12-19 | Philips Nv | |
| US4124933A (en) * | 1974-05-21 | 1978-11-14 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
| FR2382098A1 (fr) * | 1977-02-28 | 1978-09-22 | Rca Corp | Procede pour faire des lignes etroites de silicium et dispositifs semi-conducteurs faits avec ces lignes |
| US4200878A (en) * | 1978-06-12 | 1980-04-29 | Rca Corporation | Method of fabricating a narrow base-width bipolar device and the product thereof |
| US4168999A (en) * | 1978-12-26 | 1979-09-25 | Fairchild Camera And Instrument Corporation | Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/77 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605800A1 (fr) * | 1986-10-24 | 1988-04-29 | Thomson Semiconducteurs | Procede de fabrication d'un composant mos |
| EP0269477A1 (fr) * | 1986-10-24 | 1988-06-01 | STMicroelectronics S.A. | Procédé de fabrication d'un composant MOS |
| US4849367A (en) * | 1986-10-24 | 1989-07-18 | Thomson Semiconducteurs | Method of manufacturing a DMOS |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3100884A1 (de) | 1981-11-26 |
| CA1153129A (fr) | 1983-08-30 |
| FR2475293B1 (fr) | 1985-11-29 |
| US4298402A (en) | 1981-11-03 |
| JPS56122163A (en) | 1981-09-25 |
| JPS5944789B2 (ja) | 1984-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| US4021270A (en) | Double master mask process for integrated circuit manufacture | |
| US4269636A (en) | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking | |
| US5244835A (en) | Method of making contact electrodes of polysilicon in semiconductor device | |
| US4418469A (en) | Method of simultaneously forming buried resistors and bipolar transistors by ion implantation | |
| EP0420748A1 (fr) | Procédé de fabrication d'un circuit intégré MIS haute tension | |
| JPS5850015B2 (ja) | 半導体装置の製造方法 | |
| FR2475293A1 (fr) | Procede de fabrication de transistor bipolaire lateral auto-aligne | |
| US4717689A (en) | Method of forming semimicron grooves in semiconductor material | |
| EP0732746B1 (fr) | Procédé de fabrication d'un circuit intégré à transistors bipolaires complémentaires | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| USRE30282E (en) | Double master mask process for integrated circuit manufacture | |
| US4910170A (en) | Method of manufacturing semiconductor device | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| KR100249168B1 (ko) | 반도체소자 제조방법 | |
| EP0031260B1 (fr) | Procédé d'alignement de photogravures par rapport aux murs d'isolement de caisson dans des circuits intégrés | |
| US4771009A (en) | Process for manufacturing semiconductor devices by implantation and diffusion | |
| EP0024222B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à grille SCHOTTKY autoalignée | |
| FR2631741A1 (fr) | Formation de murs d'isolation entre les regions actives d'un circuit integre | |
| KR100196509B1 (ko) | 모스트랜지스터 제조방법 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| KR100271794B1 (ko) | 반도체장치의콘택형성방법 | |
| KR20010078344A (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
| JPH04133423A (ja) | 半導体装置の製造方法 | |
| FR2516309A1 (fr) | Procede de fabrication d'un inverseur cmos forme de deux transistors empiles et auto-alignes par rapport a la grille de l'inverseur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |