JPS5824018B2 - バイポ−ラｉｃの製造方法 - Google Patents

バイポ−ラｉｃの製造方法

Info

Publication number
JPS5824018B2
JPS5824018B2 JP54166596A JP16659679A JPS5824018B2 JP S5824018 B2 JPS5824018 B2 JP S5824018B2 JP 54166596 A JP54166596 A JP 54166596A JP 16659679 A JP16659679 A JP 16659679A JP S5824018 B2 JPS5824018 B2 JP S5824018B2
Authority
JP
Japan
Prior art keywords
substrate
region
type
impurity layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54166596A
Other languages
English (en)
Other versions
JPS5693341A (en
Inventor
桜井潤治
上岡元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54166596A priority Critical patent/JPS5824018B2/ja
Priority to EP80304583A priority patent/EP0032022B1/en
Priority to DE8080304583T priority patent/DE3068823D1/de
Publication of JPS5693341A publication Critical patent/JPS5693341A/ja
Publication of JPS5824018B2 publication Critical patent/JPS5824018B2/ja
Priority to US06/695,746 priority patent/US4642883A/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/023—Deep level dopants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は、埋没拡散層をコレクタ領域とするバイポーラ
ＩＣの製造方法に関する。
高濃度の埋没拡散層をコレクタ領域のいわば電極部分と
するバイポーラトランジスタは１例えば第１図に示すよ
うにｐ型シリコン半導体基板２表面にアンチモン等のｎ
型不純物を高濃度に拡散してｎ＋型層４を形成し、更に
その上部にｎ−型のエピタキシャル層６を成長させて形
成する。
即ち。該ｎ＋型層４がコレクタ領域となる埋没拡散層で
あり、その上部のｎ−型層６表面にｐ型のベース領域８
．該領域８表面に浅いｎ＋型のエミッタ領域１０が形成
される。
こ＼までの工程では埋没拡散層４が基板表面に露出して
おらず１文字通り埋没した状態にあるので何らかの方法
でコンタクトをとる必要がある。
その１つの方法はエミッタ拡散と同じ浅い拡散をしてコ
レクタコンタクト領域を形成する方法である。
この方法はエミッタ拡散と同時に行なわれる（単にマス
クにコレクタコンタクト用の窓を作るだけでよい）から
簡単ではあるが、コレクタコンタクト領域は埋没拡散層
と直接接触してはおらず、低不純物濃度のｎ−型層６を
介して接続することになるのでコレクタ抵抗が犬になる
。
これを避けるにはｎ＋型の深い拡散層１２を形成してこ
れを埋没拡散層４と接触させればよい。
しかしながらこの拡散層１２はエミッタ領域１０の拡散
と同時には形成できず、専用の拡散工程を必要とする。
また拡散層１２は縦方向に長くする必要があることから
当然横方向にも拡がり、集積度を低下させる。
またこの種のトランジスタでは上述のようにｎ−型エピ
タキシャル成長層６を形成する工程が入るので製造工程
が複雑でもある。
本発明はか５るバイポーラＩＣを簡単な工程で高密度に
形成可能な製造方法を提供しようとするもので、開口部
端縁がテーパー状となった被膜をマスクに一導電型の半
導体基板に反対導電型の不純物を深くイオン注入して、
その被膜側の端部が湾曲した埋込不純物層を形成し、そ
して該被膜のイオン注入された部分を除去して該埋込不
純物層の端部を該基板表面に露出させ、該埋込不純物層
より上の該基板部分にベース拡散し、さらに該基板表面
部に該基板とは反対導電型の不純物を浅く導入してエミ
ッタ領域およびコレクタ導出領域を形成しかつ該コレク
タ導出領域は該埋込不純物層の露出端と重なり合わせる
ことを特徴とするが。
以下図示の実施例を参照しながらこれを詳細に説明する
。
第２図は本発明の一実施例を示し、２０はｐ型のシリコ
ン半導体基板である。
該基板２０の表面にはアクティブ領域を残して選択酸化
プロセスにより約１．１μｍの厚いシリコン酸化膜２２
を形成する。
この選択酸化プロセスは既知のように、シリコン基板上
に直接又は薄い二酸化シリコン膜を介して窒化シリコン
膜を被着し、非酸化部分のみ残るように該窒化シリコン
膜をエツチングし、このパターニングした窒化シリコン
膜をマスクにシリコン基板を熱酸化することによって行
なう。
こうして得られた酸化膜２２はその開口部端縁２２ａが
テーパー状となる絶縁被膜であり、イオン注入時の阻止
マスクとして用いられる。
即ち、第２図ａに示すように、基板２０表面に酸化膜２
２をマスクにｎ型不純物例えば燐のイオン（Ｐ＋）を４
００ＫｅＶで高濃度にイオン注入すると、該基板内部に
は深さ５０００〜６０００人程度の位置にｎ＋＋埋込不
純物層２４が形成される。
このイオン注入は基板内だけにとどまらず、酸化膜２２
中にも不純物層２４とつらなる不純物層２６を形成する
。
そして不純物層２４から不純物層２６へ向かう部分は、
酸化膜２２の端縁２２ａのテーパー形状に沿って上方に
湾曲する。
尚、ｐ＋型領領域２８酸化膜２２の形成前に設けられた
チャネルカット領域である。
埋込不純物層２４より上の基板部分は。上記イオン打込
みの際に加速電圧を変化させたりしてｎ−型に変換して
おく。
次にシリコン酸化膜２２の上部を４５００λ程度エツチ
ングして除去し、第２図すのように埋込不純物層２４の
端部２４ａを基板表面に露出させる。
この工程は不純物層２６の上部のダメージ層のエツチン
グ特性を利用することで簡単に行なえる。
つまり、シリコン酸化膜２２内の不純物層２６の上部層
はイオン打込みにより破壊されているので他の部分より
エツチング速度が速い。
このため酸化膜２２をエツチングしていくと不純物層２
６まではエツチング速度が高く、同部分を越えるとエツ
チング速度は急に遅くなる。
そこでこの時点でエツチングを終了すれば不純物層２６
を含むその上部のシリコン酸化膜だけが除去され、残部
は第２図すのようにエツチングされずに残る。
この後、基板表面の酸化、該酸化により生じた２０００
μｍ程度の厚みの酸化膜３０に対する窓開きなどを行な
い、パターニングした酸化膜およびフォトレジストなど
をマスクに先ずボロン（Ｂ＋）をイオン注入してｐ型の
ベース領域３２を形成し１次いでＣに示すように酸化膜
３０にエミッタ領域３６用およびコレクタ導出領域３８
用の窓開きを行ない、然るのち全面にＰＳＧ（リンシリ
ケートガラス）膜３４を被着する。
次いで熱処理して、ＰＳＧ膜３４をｎ型不純物の拡散源
とし、そしてシリコン酸化膜３０をマスクにして浅く不
純物拡散すると、基板表面にｎ十型領域３６，３８が形
成される。
ｎ＋型領領域３６エミッタ領域であり、またｎ＋型領領
域３８コレクタ導出領域であるが、その端部は埋込不純
物層２４の上方へ湾曲した端部２４ａにオーバーラツプ
し両者は連結する。
次いでｄのようにＰＳＧ膜３４に電極用の窓開きをして
アルミニウムのエミッタ電極４０Ｅ、ベースを極４０Ｂ
。
コレクタ電極４０ｃを付着して素子を完成する。
尚、ベース領域３２には必要に応じてコンタクト用のｐ
＋型領領域４２形成してもよい。
以上述べたように本発明によれば、基板内部の埋込不純
物層と基板表面のコレクタ導出領域との間を接続する深
い拡散層が不要となるので、その分製造工程が簡略化さ
れると共に、該深い拡散層の横方向の拡がりによって小
面積化できないでいた欠点を除去することができ、高集
積度になる利点がある。
またエピタキシャル成長工程も不要になる利点がある。
【図面の簡単な説明】
第１図は埋没拡散層をコレクタ領域とする従来のバイポ
ーラトランジスタの一例を示す断面図、第２図ａ＝ｄは
本発明の一実施例を示す断面図である。 図中、２０はｐ型シリコン半導体基板、２２はシリコン
酸化膜（端縁がテーパー状となった被膜）。 ２４はＢ＋型の埋込不純物層（コレクタ領域）、３２は
ｐ型のベース領域、３６はＢ＋型のエミッタ領域、３８
はＢ＋型のコレクタ導出領域である。

Claims (1)

  1. 【特許請求の範囲】 １ 開口部端縁がテーパー状となった被膜をマスクに一
    導電型の半導体基板に反対導電型の不純物を深くイオン
    注入して、その被膜側の端部が湾曲した埋込不純物層を
    形成し、そして該被膜のイオン注入された部分を除去し
    て該埋込不純物層の端部を該基板表面に露出させ、該埋
    込不純物層より上の該基板部分にベース拡散し、さらに
    該基板表面部に該基板とは反対導電型の不純物を浅く導
    入してエミッタ領域およびコレクタ導出領域を形成しか
    つ該コレクタ導出領域は該埋込不純物層の露出端と重な
    り合わせることを特徴とする。 バイポーラＩＣの製造方法。
JP54166596A 1979-12-21 1979-12-21 バイポ−ラｉｃの製造方法 Expired JPS5824018B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP54166596A JPS5824018B2 (ja) 1979-12-21 1979-12-21 バイポ−ラｉｃの製造方法
EP80304583A EP0032022B1 (en) 1979-12-21 1980-12-18 A method of fabricating a semiconductor integrated circuit device
DE8080304583T DE3068823D1 (en) 1979-12-21 1980-12-18 A method of fabricating a semiconductor integrated circuit device
US06/695,746 US4642883A (en) 1979-12-21 1985-01-28 Semiconductor bipolar integrated circuit device and method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54166596A JPS5824018B2 (ja) 1979-12-21 1979-12-21 バイポ−ラｉｃの製造方法

Publications (2)

Publication Number Publication Date
JPS5693341A JPS5693341A (en) 1981-07-28
JPS5824018B2 true JPS5824018B2 (ja) 1983-05-18

Family

ID=15834211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54166596A Expired JPS5824018B2 (ja) 1979-12-21 1979-12-21 バイポ−ラｉｃの製造方法

Country Status (4)

Country Link
US (1) US4642883A (ja)
EP (1) EP0032022B1 (ja)
JP (1) JPS5824018B2 (ja)
DE (1) DE3068823D1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089939A (ja) * 1983-10-21 1985-05-20 Toshiba Corp 半導体装置の製造方法
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
NL8701251A (nl) * 1987-05-26 1988-12-16 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
US5187554A (en) * 1987-08-11 1993-02-16 Sony Corporation Bipolar transistor
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JPH0411736A (ja) * 1990-04-28 1992-01-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2666453A1 (fr) * 1990-08-31 1992-03-06 Commissariat Energie Atomique Batterie de photopiles montees en serie.
US5212112A (en) * 1991-05-23 1993-05-18 At&T Bell Laboratories Selective epitaxy of silicon in silicon dioxide apertures with suppression of unwanted formation of facets
US5091321A (en) * 1991-07-22 1992-02-25 Allegro Microsystems, Inc. Method for making an NPN transistor with controlled base width compatible with making a Bi-MOS integrated circuit
US5258317A (en) * 1992-02-13 1993-11-02 Integrated Device Technology, Inc. Method for using a field implant mask to correct low doping levels at the outside edges of the base in a walled-emitter transistor structure
US5663075A (en) * 1994-07-14 1997-09-02 The United States Of America As Represented By The Secretary Of The Air Force Method of fabricating backside illuminated FET optical receiver with gallium arsenide species
DE19844531B4 (de) * 1998-09-29 2017-12-14 Prema Semiconductor Gmbh Verfahren zur Herstellung von Transistoren
EP1035566A3 (en) * 1999-03-03 2000-10-04 Infineon Technologies North America Corp. Method for forming a buried doped layer with connecting portions within a semiconductive device
DE10057163A1 (de) * 2000-11-16 2002-05-23 Gruetzediek Ursula Verfahren zur Herstellung von Halbleiterbauelementen mit Schottky-Übergängen
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US8089129B2 (en) * 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7834421B2 (en) * 2002-08-14 2010-11-16 Advanced Analogic Technologies, Inc. Isolated diode
US7812403B2 (en) * 2002-08-14 2010-10-12 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuit devices
US7667268B2 (en) * 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US8513087B2 (en) * 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US7825488B2 (en) * 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US20080197408A1 (en) * 2002-08-14 2008-08-21 Advanced Analogic Technologies, Inc. Isolated quasi-vertical DMOS transistor
US7741661B2 (en) * 2002-08-14 2010-06-22 Advanced Analogic Technologies, Inc. Isolation and termination structures for semiconductor die
KR100867977B1 (ko) 2006-10-11 2008-11-10 한국과학기술원 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법
US8138570B2 (en) * 2007-03-28 2012-03-20 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7303347A (ja) * 1972-03-10 1973-09-12
US3974560A (en) * 1974-05-02 1976-08-17 Rca Corporation Method of making a bipolar transistor
JPS5244173A (en) * 1975-10-06 1977-04-06 Hitachi Ltd Method of flat etching of silicon substrate
JPS5269587A (en) * 1975-12-08 1977-06-09 Hitachi Ltd Device and manufacture for high voltage resisting semiconductor
JPS5387672A (en) * 1977-01-12 1978-08-02 Nec Corp Semiconductor device
JPS542077A (en) * 1977-06-08 1979-01-09 Hitachi Ltd Semiconductor switching element
US4219369A (en) * 1977-09-30 1980-08-26 Hitachi, Ltd. Method of making semiconductor integrated circuit device
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US4454524A (en) * 1978-03-06 1984-06-12 Ncr Corporation Device having implantation for controlling gate parasitic action
JPS54151377A (en) * 1978-05-19 1979-11-28 Nec Corp Semiconductor integrated circuit
JPS54152981A (en) * 1978-05-24 1979-12-01 Hitachi Ltd Iil semiconductor device
US4199776A (en) * 1978-08-24 1980-04-22 Rca Corporation Integrated injection logic with floating reinjectors
US4277882A (en) * 1978-12-04 1981-07-14 Fairchild Camera And Instrument Corporation Method of producing a metal-semiconductor field-effect transistor
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
US4298402A (en) * 1980-02-04 1981-11-03 Fairchild Camera & Instrument Corp. Method of fabricating self-aligned lateral bipolar transistor utilizing special masking techniques
US4390890A (en) * 1980-06-26 1983-06-28 International Business Machines Corporation Saturation-limited bipolar transistor device
US4445266A (en) * 1981-08-07 1984-05-01 Mostek Corporation MOSFET Fabrication process for reducing overlap capacitance and lowering interconnect impedance
US4598462A (en) * 1983-04-07 1986-07-08 Rca Corporation Method for making semiconductor device with integral fuse

Also Published As

Publication number Publication date
DE3068823D1 (en) 1984-09-06
EP0032022A1 (en) 1981-07-15
US4642883A (en) 1987-02-17
EP0032022B1 (en) 1984-08-01
JPS5693341A (en) 1981-07-28

Similar Documents

Publication Publication Date Title
JPS5824018B2 (ja) バイポ−ラｉｃの製造方法
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
JPH038343A (ja) バイポーラトランジスタとその製造方法
JPS60175453A (ja) トランジスタの製造方法
JP2890509B2 (ja) 半導体装置の製造方法
JP2505159B2 (ja) 半導体装置の製造方法
JPS6122866B2 (ja)
JPS6037614B2 (ja) 半導体装置の製造方法
JPS61218169A (ja) 半導体装置とその製造法
JPS60136372A (ja) 半導体装置の製造方法
JPH0132669B2 (ja)
JPH0362947A (ja) 半導体装置及びその製造方法
JPS6228588B2 (ja)
JPS6259465B2 (ja)
JPS63232370A (ja) 半導体装置およびその製造方法
JPS59177961A (ja) 半導体装置の製造方法
JPH10270457A (ja) バイポーラトランジスタの製造方法
JPH0371770B2 (ja)
JPH05211153A (ja) 半導体装置の製造方法
JPS6265324A (ja) 半導体装置の製造方法
JPH02122620A (ja) 半導体装置の製造方法
JPH0478008B2 (ja)
JPH02180022A (ja) 半導体装置の製造方法
JPH061815B2 (ja) 半導体装置の製造方法