FR2494868A1 - Circuit logique permettant une operation d'essai - Google Patents

Circuit logique permettant une operation d'essai Download PDF

Info

Publication number
FR2494868A1
FR2494868A1 FR8121981A FR8121981A FR2494868A1 FR 2494868 A1 FR2494868 A1 FR 2494868A1 FR 8121981 A FR8121981 A FR 8121981A FR 8121981 A FR8121981 A FR 8121981A FR 2494868 A1 FR2494868 A1 FR 2494868A1
Authority
FR
France
Prior art keywords
circuit
profile
flip
flops
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8121981A
Other languages
English (en)
Other versions
FR2494868B1 (fr
Inventor
Masato Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of FR2494868A1 publication Critical patent/FR2494868A1/fr
Application granted granted Critical
Publication of FR2494868B1 publication Critical patent/FR2494868B1/fr
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/31813Test pattern generators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

L'INVENTION COMPREND UN CIRCUIT DE COMBINAISON 101 RECEVANT EN PARALLELE UN PROFIL BINAIRE QUI EST CONSTITUE D'UNE PLURALITE DE SIGNAUX ET PRODUISANT UN PROFIL BINAIRE EN PARALLELE; UN GROUPE DE BASCULES-MAITRES 102 POUR RECEVOIR SEQUENTIELLEMENT UNE PARTIE DU PROFIL BINAIRE DE SORTIE DU CIRCUIT DE COMBINAISON; UN GROUPE DE BASCULES-ESCLAVES 102 CORRESPONDANT AUX BASCULES DU GROUPE DE BASCULES-MAITRES, LE GROUPE DE BASCULES-ESCLAVES RECEVANT SEQUENTIELLEMENT LE PROFIL BINAIRE DE SORTIE DU GROUPE DE BASCULES-MAITRES ET LE RENVOYANT AU CIRCUIT DE COMBINAISON; UN MOYEN POUR CONNECTER EN CASCADE LES BASCULES DU GROUPE MAITRE DE FACON A CONSTITUER UN REGISTRE DE DECALAGE AVEC UNE BOUCLE DE REACTION; ET UN MOYEN POUR CONNECTER EN CASCADE LES BASCULES DU GROUPE ESCLAVE AFIN DE CONSTITUER UN REGISTRE A DECALAGE AVEC UNE BOUCLE DE REACTION.

Description

1. La présente invention concerne un circuit logique destiné à être
utilisé dans une unité arithmétique/logique d'un ordinateur et, plus particulièrement,un circuit logique
capable d'effectuer une opération d'essai.
Parmi les différents systèmes d'essai proposés
jusqu'ici, un système d'essai utilisant un trajet de bala-
yage est bien connu. Ce système est conçu pour utiliser, comme trajet de balayage, un registre de décalage constitué
de bascules en cascade servant généralement de circuit logi-
que. Pour préciser davantage, dans l'opération d'essai, un profil d'essai est balayé dans le registre et la réponse du profil est sortie par balayage du registre. On trouvera des détails d'une telle technique de trajet de balayage dans un article intitulé "Test Generation Systems in Japan",
par Funatsu et autres dans "12th Design Automation Confe-
rence", pp. 114-122 publié en 1975 par IEEE. Cette techni-
que soulève le problème que l'opération de balayage dans le registre et du balayage de réponse est une opération qui
nécessite une durée relativement importante.
Un autre système d'essai proposé comme version
améliorée du système à trajet de balayage comprend une plu-
ralité de registres de décalage qui sont connectés en sé-
rie, chaque registre étant constitué de bascules connectées en cascade avec plusieurs boucles de réaction. Ce système 2. d'essai perfectionné fonctionne de façon à produire des profils d'essai pseudo-aléatoires. Une autre fonction du
même système est de minimiser la quantité totale d'élé-
ments binaires nécessaires à la sortie des résultats d'es-
sai suivant la technique de la compression des données. Plus clairement, de façon à fonctionner de cette manière, le système fournit séquentiellement aux registres de décalage
chacun des profils d'essai donnés, exécute une seule opéra-
tion arithmétique prédéterminée non pour chaque réponse niais pour les réponses totales des profils, puis génère le résultat du calcul (chaque réponse ne peut être reproduite à partir du résultat du calcul). On trouvera des détails de ce système dans un article intitulé "Built-in Logic Block Observation Techniques" par Bernd K5nemann et autres dans'1979 IEEE Test
Conference" pp.37-4l,publié en 1979 par IEEE.Ce systeme permet de rédui-
re grandement la durée d'essai par une production automatique des profils d'essai ainsi que par la compression des données pour la réduction de la quantité totale des données de sortie de l'unité logique. Cependant, comme un circuit à tester ne peut être divisé en une pluralité de blocs devant être
soumis à un essai bloc par bloc avec ce système, une quanti-
té prohibitive de données d'essai ainsi qu'une certaine du-
rée d'essai sont nécessaires pour procéder au test de la
totalité du circuit.
Un objet de la présente invention est par consé-
quent un circuit logique présentant une possibilité d'es-
sai qui soit exempt des inconvénients cités ci-dessus
inhérents aux systèmes d'essai de l'art antérieur.
Un circuit logique selon la présente invention
comprend un circuit de combinaison pour recevoir en parallè-
le un profil binaire qui est constitué d'une pluralité de signaux et pour produire un profil binaire en parallèle;
un groupe de bascules maîtres pour recevoir séquentielle-
ment une partie du profil binaire de sortie du circuit dé combinaison; un groupe de bascules esclaves correspondant aux bascules individuelles du groupe maître, le groupe de
bascules esclaves recevant séquentiellement le profil bi-
3.
naire de sortie du groupe de bascules maîtres et le ren-
voyant au circuit de combinaison; un moyen pour connecter
en cascade les bascules du groupe maître afin de consti-
tuer un registre de décalage avec une boucle de réaction; et un moyen pour connecter en cascade les bascules du
groupe esclave de manière à constituer un registre de déca-
lage avec une boucle de réaction.
La présente invention sera bien comprise lors de la
description suivante faite en liaison avec les dessins ci-
joints dans lesquels: La figure 1 représente un mode de réalisation de la présente invention; La figure 2 représente un diagramme détaillé d'un circuit à bascules représenté dans la figure 1; Les figures-3A à 3D représentent des détails de
quatre circuits de commutation de mode représentés en fi-
gure 2, respectivement; Les figures 4 et 6, en combinaison, représentent
un circuit équivalent au circuit de la figure 2 dans un es-
sai pratiqué dans le mode-à réaction; Les figures 5, 7,8 représentent des diagrammes de temps permettant de décrire le fonctionnement du mode de réalisation de la présente invention; Les figures 9 et 10 représentent une modification du circuit de bascules représenté en figure 2;
Les figures 11 à 13 représentent des tableaux dé-
montrant le fonctionnement du circuit de bascules repré-
senté en figure 9; et Les figures 14 à 16 sont des tableaux décrivant
le fonctionnement du circuit de bascules représenté en fi-
gure 10.
Dans les dessins, les mêmes numéros de référence représentent les mêmes éléments de structure, et chaque cercle représenté dans des portes représente une inversion
d'une entrée donnée.
En liaison avec la figure 1, le circuit logique
de la présente invention comprend un circuit de combinai-
son 101 et un circuit de bascules maîtres/esclaves 102 qui 4.
reçoit une partie de la sortie du circuit 101 par l'inter-
médiaire de lignes.130-1 à 130-m et à son tour alimente
le circuit 101 avec une partie de sa sortie par l'intermé-
diaire de lignes 140-1 à 140-m. Le circuit logique com-
prend également une borne 103 pour le balayage de profils
d'essai dans le circuit 102, une borne 104 pour le bala-
yage d'une partie de la sortie du circuit 102, des bornes de signaux de commande 105 et 106 pour la commande du fonctionnement du circuit 102, des bornes d'entrée 110-I à 110-ú au circuit 101 et des bornes de sortie 120-1 à
n du circuit 101.
Le circuit 101 a la même structure que le circuit de combinaison 40,41 ou 42 représenté en figure 5 dans le
brevet des Etats-Unis d'Amérique n0 3.761.695.
Dans le mode de fonctionnement normal, le circuit -logique représenté utilise le circuit 102 comme un circuit
de bascules maîtres/esclaves et provoque l'essai d'un cir-
cuit, ce qui met en fonctionnement la totalité du circuit
représenté en figure 1 en circuit séquentiel synchrone.
Dans un mode d'essai spécifique, des signaux de commance sont transmis des bornes 105 et 106 au circuit 102 de façon à en faire un circuit de registres de décalage. Alors, In profil binaire initial d'essai est fourni en série à partir de la borne 103 au circuit 102 desorte que le circuit de combinaison 101 peut être alimenté avec un profil d'essai désiré. Le profil d'essai chargé dans le circuit 102 peut être observé en série à la borne 104. Par conséquent, la
sortie du circuit 101 peut être totalement observée en com-
binant l'élément binaire de sortie produit à la borne 104 avec les éléments binaires de sortie produits en parallèle aux bornes 120-1 à 120n de façon à former la réponse d'un
profil d'essai donné.
Un premier exemple du circuit 102 est donné en
figure 2. Comme représenté, le circuit 102 comprend un grou-
pe de bascules maîtres 201 à 208, un groupe de bascules
esclaves 211 à 218, quatre circuits de commutation de mo-
de 220, 221-1 à 221-3, 230 et 240-1 à 240-3 et des portes 5. OU Exclusives 250 et 260. Pendant le fonctionnement en mode
normal, un profil binaire d'entrée est transmis en parallè-
le des bornes 110-1 à 110-Z au circuit 101. Le profil binai-
re de sortie du circuit 101 est alors transmis en parallèle aux bascules 201 à 208 du circuit 102 par les lignes 130-1 à 130-m (figure 1). Les contenus stockés dans les bascules 201 à 208 sont alors appliqués en parallèle aux bascules
211 à 218 en synchronisoe avec une impulsion d'horloge pro-
venant de la borne 110-P par l'intermédiaire d'une ligne
231. Dans le mode d'essai, un profil binaire initial d'es-
sai est chargé séquentiellement à partir de la borne d'en-
trée de balayage 103 dans les bascules esclaves 211 à 218
qui seront connectées en cascade de façon à former un regis-
tre de décalage. Le profil binaire stocké dans les bascules 201 à 208 est sorti séquentiellement à la borne 104 par l'intermédiaire du registre de décalage (des bascules 201
à 208) pour observation.
En liaison avec la figure 3A, le circuit de com-
mutation de mode 220 comprend une porte OU 3010, des portes ET 3020, 3021 et 3022, une porte OU Exclusif 3030, et des portes 3040 et 3041. Le circuit 220 sélectionne l'un de trois profils binaires par une combinaison de "1" ou "0"
apparaissant à chacune des bornes 105 et 106 (figure 2).
L'un des trois profils binaires est séquentiellement trans-
mis de la bascule maître 201 à la porte 3021 du circuit
220 par l'intermédiaire d'une ligne 3210 représentée en fi-
gure 3A. Un autre profil binaire est communiqué en série de la borne d'entrée de balayage 103 à la porte 3020 par l'intermédiaire d'une ligne 3220. Le profil binaire restant est communiqué en série de la porte 3030 à la porte 3022.La porte 3030 produit un signal OU Exclusif de la sortie de la
bascule 212 et de celle de la boucle de réaction 2180 pro-
venant de la porte 260 par une ligne 3230. Les détails du fonctionnement de ce circuit sont résumés dans le tableau
I ci-dessous.
6.
TABLEAU I
Mode 105 1106 Fonctionnement Më1ODE DE REMISE A O O Les bascules 211 et 212 i L'ETAT INITIAL sont chargées en "O" en synchronisme avec des __________________!_____ _____ impulsions d'horloge MODE NORMAL 1 1 Les bascules 211 et 212 stockent séquentiellement la sortie de la bascule
maître 201 en synchronis-
me avec des impulsions d'horloge MODE DE DECALAGE 1 1 Les bascules 211 et 212 stockent séquentiellement!
le profil binaire prove-
nant de la borne 103 en synchronisme avec des im-j ______ _ pulsions d'horloge MODE DE REACTION O 1 Les bascules 211 et 212 stockent séquentiellement le résultat OU Exclusif
du profil binaire prove-
nant de la borne 103 et
le profil binaire prove-
nant de la porte OU Ex-
clusif 260 via la ligne 323 en synchronisme avec ____________________ K____ _____des impulsions d'horloge
En liaison avec la figure 3B, le circuit de com-
mutation de mode 221-1, comprend une porte OU 3011, des por-
tes ET 3023, 3024 et 3025, et des portes 3042 et 3043. Cha-
que circuit 221-2 et 221-3 a la même structure que le cir-
cuit 221-1. En réponse à des "1" ou "O" apparaissant à cha-
cune des bornes 105 et 106, le circuit 221-1 sélectionne
l'un de deux profils binaires. L'un des deux profils bi-
naires est transmis en série de la bascule maître 203 à la
porte 3024 du circuit 221-1 par l'intermédiaire d'une li-
gne 3211 représentée en figure 3B. L'autre profil binaire est transmis en série de la bascule 212 aux portes 3023 et 3025 par l'intermédiaire d'une ligne 3221. Chacun des circuits 221-2 et 221-3 exécute la même opération que le circuit 221-1. Les détails du fonctionnement de ce circuit
sont représentés dans le tableau II ci-après.
7.
TABLEAU II
En liaison avec la figure 3C, le commutateur de mode 230 comprend une porte OU 3012, des portes ET 3026,
3027, et 3028, et une porte OU Exclusif 3031, et des por-
tes 3044 et 3045. En réponse à des "1" ou "0" présents à chacune des bornes 105 et 106, ce circuit 230 détecte l'un
de trois profils binaires. L'un des trois profils est trans-
mis en série du circuit 101 (figure 1) à la porte 3027 du
circuit 230 par l'intermédiaire de la ligne 130-1 représen-
tée en figure 3C. Un autre profil est transmis séquentiel-
lement de la porte 3031 à la porte 3028. La porte 3031 produit un signal OU Exclusif de la sortie du circuit 101 et de celle de la boucle de réaction transmise à partir de la porte 250 par une ligne 333. Le profil binaire restant est transmis en série d'une source mise à la masse G à la porte 3026. Les détails du fonctionnement de ce circuit
230 sont résumés dans le tableau III ci-après.
Mode 105 i 106 _ Fonctionnement MODE DE REMISE A 0 O Les bascules 213 à 218 L'ETAT INITIAL sont chargées en "O" en
synchronisme avec des im-
pulsions d'horloge MODE NORMAL 1 1 Les bascules 213 à 218 stockent séquentiellement les sorties des bascules maîtres correspondantes
203, 205.et 207 en syn-
chronisme avec des impul-
sions d'horloge MODE DE DECALAGE 1 O Les bascules 213 à 218 stockent séquentiellement les sorties des bascules O 1 correspondantes 212 à 217 en synchronisme avec des __________________ _____ _____ impulsions d'horloge 8.
TABLEAU III
Mode 105 I 106 Fonctionnement MODE DE REMISE A 1 O Les bascules 201 et 202 L'ETAT INITIAL i sont chargées en "O" en
I synchronisme avec des im-
pulsions d'horloge I MODE NORMAL 1 i 1 Les bascules 201 et 202 stockent séquentiellement! la sortie du circuit 101 i en synchronisme avec des impulsions d'horloge MODE DE REACTION 0 1 Les bascules 201 et 202 1 stockent séquentiellementi le résultat OU Exclusif de la sortie du circuit 101 et le profil binaire provenant de la porte OU
Exclusif 250 par l'inter-
médiaire de la ligne 333 en synchronisme avec des _________ __ __ impulsions d'horloge
En liaison avec la figure 3D, le circuit de commu-
tation de mode 240-1 est constitué d'une porte OU 3012,de portes ET 3029, 3033 et 3034, d'une porte OU Exclusif 3032, et des portes 3046 et 3047. Chacun des circuits 240-2 et
240-3 a la même structure que le circuit 240-1. En répon-
se à des "1" ou "0" présents à chacune des bornes 105 et
106, le circuit 240-1 sélectionne l'un de trois profils bi-
naires. L'un des trois profils binaires est fourni en sé-
rie de la bascule 202 à la porte 3029 du circuit 240-1 oar
l'intermédiaire d'une ligne 3411 représentée en figure 3D.
Un autre profil binaire est fourni séquentiellement depuis
le circuit 101 (figure 1) à la porte 3033 par l'intermédiai-
re d'une ligne130-2. Le profil binaire restant est fourni en série de la porte 3032 à la porte 3034. La porte 3032 produit un signal OU Exclusif de la sortie de la bascule 202 et de celle du circuit 101. Chacun des circuits 240-2
et 240-3 exécute la même opération que le circuit 240-1.
Les détails du fonctionnement de ce circuit 240 sont résumés
dans le tableau IV ci-après.
9.
TABLEAU IV
Le fonctionnement du mode de réalisation ci-dessus
sera maintenant décrit en détail en liaison avec les figu-
res 1 à 8 et les tableaux I à IV.
Le circuit logique exécute l'opération normale et l'opération d'essai spécifique. L'opération d'essai est constituée des étapes séquentielles d'initialisation, d'essai et d'observation de la réponse d'un profil d'essai donné. Fonctionnement normal
En réponse à des "1 et 1" apparaissant aux bor-
nes 105 et 106 de la figure 1, le circuit de combinaison 101 produit un profil binaire en parallèle dans les lignes
-1 à 130-n. Ce profil est renvoyé en parallèle au cir-
cuit 101 au moyen des circuits de commutation de mode 230
et 240, des bascules maîtres 201, 203, 205 et 207, des cir-
cuits de commutation de mode 220 et 221, des bascules escla-
ves 211, 213, 215 et 217 (figure 2), et des lignes 140-1,
-2, 140-3 et 140-4. Pendant ce fonctionnement, les cir-
cuits 220, 221, 230 et 240 fonctionnent dans leur mode nor-
1 5 Mode 105 106 Fonctionnement MODE DE REMISE A O O Les bascules 203 à 208 j L'ETAT INITIAL i sont chargées en "" en synchronisme avec des I_____ impulsions d'horloge [IODE NORMAL 1 1 Les bascules 203 à 208 stockent séquentiellement la sortie du circuit 101 J en synchronisme avec des _____ impulsions d'horloge MODE DE DECALAGE 1 0 Les bascules 203 à 208 stockent séquentiellement le profil binaire à partir
des bascules correspondan-
tes 202, 204 et 206 en
synchronisme avec des im-
pulsions d'horloge MODE DE REACTION O 1 Les bascules 203 à 208 stockent séquentiellement le résultat OU Exclusif de la sortie du circuit
101 et de celle des bascu-
les correspondantes 202,
204 et 206 en synchronis-
____________ -__ âme avec des impulsions 10.
mal représenté dans les tableaux I à IV,respectivement.
Opération d'essai (1) Initialisation Dans ce but, le circuit logique fonctionne dans le mode de remise à l'état initial puis dans le mode de décalage. Dans le mode de remise à l'état initial, toutes
les bascules 201 à 208 et 211 à 218 représentées en figu-
re 2 sont chargées en "O". Les circuits 220, 221, 230 et
240 fonctionnent généralement dans les modes normaux re-
présentés dans les tableaux I à IV. Dans le mode suivant à décalage,les bascules maîtres 201 à 208 fonctionnent en registre de décalage en réponse à des impulsions d'horloge transmises à partir de la borne 110-i par l'intermédiaire de la ligne 231. Le profil binaire d'entrée a son registre de décalage déterminé par le profil binaire de sortie du circuit de commutation 230. Etantd onné que les signaux de commande provenant des bornes 105 et 106 sont "1 et 0",le *circuit de commutation.230 fonctionne dans le mode de remise
à l'état initial représenté dans le tableau III. Par con-
séquent, le bit de sortie du circuit 230 est "'". Le cir-
cuit de commutation 240 fonctionne dans le mode de déca-
lage représenté dans le tableau IV,à la suite de quoi les bascules maîtres 201 à 208 sont commandées de façon à fonctionner en registre de décalage et par conséquent leurs bits de sortie deviennent tous des "0". De même, les autres circuits de commutation 220 et 221 fonctionnent
dans leurs modes de décalage permettant aux bascules es-
claves 211 à 218 de fonctionner en registre de.décalage.
Dès qu'un profil binaire d'entrée "O, 0, 0 et 1" est char-
gé séquentiellement à la borne d'entrée de balayage 103 les bascules esclaves 211 à 218 sont chargées en série
avec un profil binaire "1, 1, 0, 0, 0,0, 0". C'est la va-
leur initiale devant être chargée dans le circuit 101 comme
profil d'essai.
(2) Essai
Un essai est pratiqué dans le mode de réaction.
En réponse à des "O et 1" présents aux bornes 105 et 106, 11. les circuits de commutation 220, 230 et 240 fonctionnent dans les modes de réaction représentés dans les tableaux I, III et IV, respectivement. Le circuit de commutation 221, d'autre part, est actionné dans le mode de décalage représenté dans le tableau II en réponse aux mêmes si- gnaux de commande.Il en résulte que la totalité du circuit
de la figure 2 devient équivalente aux circuits des figu-
res 4 et 6 pris en combinaison. La figure 4 représente les bascules esclaves 211 à 218 et leurs éléments structurels associés, la figure 6 les bascules maîtres 201 à 208 et
leurs éléments structurels associés.
En liaison avec la figure 4, en réponse aux impul-
sions d'horloge appliquées aux bascules individuelles 211 à 218, le profil binaire de sortie des bascules 211, 213, 215 et 217 est changé séquentiellement comme indiqué par
(Q5' Q6Y Q7 et. Q8) en figure 5.
En liaison avec la figure 5, le profil binaire de sortie (Q 5 Q6' Q7 et Q8) est chargé en "1, 0, 0, 0"
au cycle d'horloge 0. Ensuite, des profils binaires diffé-
rents les uns des autres sont produits séquentiellement
aux cycles d'horloge 1 à 14. Des profils binaires similai-
res seront produits en série par les bascules 211, 213, 215 et 217 lors des cycles d'horloge successifs suivants à 29, bien que non représentés en figure 5. Ces profils binaires sont déterminés par la cobminaison des contenus des bits Q5 à Q8 et, ainsi, sont utilisables comme profils aléatoires. Présentée d'une autre manière, la structure de la figure 4 assume la fonction d'un générateur de profil
aléatoire constitué d'un registre de réaction linéaire.
En liaison avec la figure 6, le profil binaire de sortie Q1 à Q4 des bascules 201, 203, 205 et 207 varie
successivement en réponse aux impulsions d'horloge appli-
quées aux bascules maîtres individuelles 201 à 208. Cette
variation séquentielle est représentée en figure 7.
En liaison avec la figure 7, le profil binaire de sortie (Q1' Q2' Q3 et Q4) des bascules 201, 203, 205 et
207 est "0, 0, 0, 0" au cycle d'horloge 0. Au cycle d'hor-
-12. loge suivant 1, le profil binaire de sortie (Q1, Q2 Q et Q4) des bascules 201, 203, 205 et 207 de-vient "0,-O, 0, 1" en réponse à un profil binaire "0, O, 0, et 1" fourni par l'intermédiaire des lignes de signaux 130-1, 130-2, 130-3 et 130-4. Ensuite, lorsque la quinzième impulsion d'horlo-
ge est fournie en mnme temps que le profil binaire repré-
senté en figure 7, le profil binaire de sortie des bascules
201, 203, 205 et 207 devient "1, 0, 0, 1".
(3) Observation de la réponse d'un profil d'essai donné En liaison avec la figure 8, un défaut dans le
circuit de combinaison 101 est détecté de la manière sui-
vante. Lorsqu'un défaut se produit dans le circuit 101.
un profil d'essai est donné en parallèle à partir du circuit 101 au circuit 102 par l'intermédiaire des lignes 130-1, 130-2, 130-3 et 130-4. Si l'on suppose que l'effet néfaste du défaut se produisant dans le circuit 101 apparaît sur
la ligne 130-3 au cycle d'horloge 9, cet effet est trans-
mis séquentiellement aux bascules maîtres 201 à 208, de sorte que le profil binaire de sortie des bascules 201, 203, 205 et 207 devient "1, 1, 1 et 0" au cycle d'horloge 15. Le profil binaire de sortie des bascules 201, 203, 205 et 207 est différent du profil binaire de sortie "1, 0, 0, 1" qui doit être produit par les mêmes bascules en cas d'absence de défaut (cas normal) tel que représenté
en figure 5. Une telle différence du profil binaire indi-
que un défaut dans le circuit 101.
Comme on le verra maintenant, les bascules maî-
tres 201 à 208 fonctionnent-en compresseur pour la compres-
sion des données de sortie d'un circuit sous essai car un
défaut peut être détecté par la simple observation du pro-
fil binaire de sortie Q1 à Q5 des bascules 201, 203, 205
et 207 à un cycle d'observation spécifique (cycle d'horlo-
ge 15 dans le-mode de réalisation précédent), c'est-à-di-
* re, sans contrôle de chaque profil binaire de sortie Q1 à Q4 à tous les cycles. Si les bascules maîtres 201 à 208 (figure 2) sont disposées comme représenté en figure, 5, les profils- binaires du circuit 101 peuvent être testés avec 2494u68 13. efficacité en utilisant ces bascules maîtres 201 à 208 en
compresseur de donnée.
Une variante d'agencementdu circuit 102 est re-
présentée en figure 9. Alors que le circuit 102 décrit en liaison avec la figure 2, comporte une borne d'entrée de la porte OU Exclusif 250 connectée à la borne de sortie de la bascule 202 et une borne d'entrée de la porte OU
Exclusif 260 connectée à la borne de sortie de la bascu-
le 212, le circuit 102 (figure 9) comporte une borne d'en-
trée des portes OU Exclusif 250 et 260 connectées aux bor-
nes de sortie des bascules 204 et 214, respectivement.
Une autre variante d'agencement du circuit 102 est représentée en figure 10. Les autres bornes d'entrée des portes OU Exclusif 250 et 260 des figures 2 et 9 sont
connectées aux bornes de sortie de bascules 208 et 218,res-
pectivement. Par contraste,les autres bornes d'entrée des portes OU Exclusif 250 et 260 de la figure 10 sont reliées
aux bornes de sortie des bascules 208 et 218, respective-
ment. Le fonctionnement du circuit 102 décrit en figure
9 sera compris en examinant les figures 11 à 13.
En liaison avec les figures 1, 9 et 11 à 13, le
fonctionnement d'un second mode de réalisation de la pré-
sente invention sera décrit. Ce second mode exécute les
mêmes opérations que le premier mode dans son fonctionne-
ment normal et dans l'initialisation de l'opération d'es-
sai. Cependant, on notera que dans l'étape d'initialisation
les bascules esclaves 211 à 218 du second mode de réalisa-
tion produisent un profil binaire "1, 1, 0, 0, 1, 1, 0, 0" en réponse au profil binaire d'entrée "0,1, 0, 1" provenant
de la borne d'entrée de balayage 103 représentée en figu-
re 9. -
En liaison avec la figure 11, au cycle d'horloge
0, le profil binaire de sortie (Q5, Q 6 Q7 et Qui) est char-
gé en "1, 0, 1, 0". Celui-ci est suivi de profils binaires produits séquentiellement aux cycles d'horloge 1 à 8, qui
sont tous différents les uns des autres. Ces profils binai-
14. res sont dictés par la combinaison des contenus des bits
Q5 à Q8 et, ainsi, sont utilisables en profils aléatoi-
res. En liaison avec la figure 12, au cycle d'horloge
, le profil binaire de sortie (Qî, Q 2 Q3 et Q4) des bas-
cules 201, 203, 205 et 207 est l'O, 0, 0, 0". Lorsqu'un profil binaire 0, 0, 0, 1" est fourni au cycle d'horloge suivant 1 par les lignes 130-1 à 130-4, le profil binaire
de sortie devient 0, O, 0, 0".
En liaison avec la figure 13, un défaut apparais-
sant dans le circuit 101 sera détecté de la manière suivan-
te. Lorsqu'un certain défaut se produit dans le circuit 101, qui est transmis au circuit 102 par l'intermédiaire des
lignes 130-1 à 130-4,son effet néfaste est transmis séquen-
tiellement à la bascule maître 203 par la ligne 130-2 au
cycle d'horloge 1. Cela est répercuté par un profil binai-
re de sortie "11, 1, 1, 0" des bascules 201, 203, 205 et 207 au cycle d'horloge 8. Ce profil binaire d e sortie n'est pas identique au profil binaire l'O, 1, 0, 1" représenté en figure 12, qui doit être produit par les mêmes bascules en
cas d'absence de défaut, indiquant qu'un défaut s'est pro-
duit dans le circuit 101.
Là encore, on verra que les bascules maîtres 201 à
208 fonctionnent comme un compresseur de données qui per-
met de trouver un défaut simplement en observant le profil binaire de sortie Q 1 à Q4 des bascules 201, 203, 205 et 207 au cycle d'horloge 8, c'est-à-dire sans observation de
chaque profil binaireQ àQ4 à tous les cycles d'horloge.
Les figures 14 à 16 décrivent le fonctionnement
d'un troisième exemple de réalisation du circuit 102 repré-
senté en figure 10.
En liaison avec les figures 1, 10 et 14 à 16, le fonctionnement d'un troisième mode de réalisation sera maintenant décrit. Ce mode de réalisation exécute les mêmes
opérations que le premier mode dans son fonctionnement nor-
mal et son initialisation dans l'opération d'essai.
En liaison avec la figure 14, au cycle d'horloge 15. 0 les bascules esclaves 211, 213,215 et 217 produisent un profil binaire de sortie (Q5, Q6 Q7 et Q8, qui est "î, 0, 0, 0". Ensuite, elles produisentséquentiellement d'autres
profils binaires qui sont tous différents les uns des au-
tres aux cycles d'horloge 1 à 5. Là encore, ces profils bi- naires sont dictés par la combinaison des contenus des bits
Q5 à Q8 et sont par conséquent utilisables en profils aléa-
toires.
En liaison, avec la figure 15, au cycle d'horlo-
ge 0, les bascules 201, 203, 205 et 207 produisent un pro-
fil binaire de sortie (Q1' Q2, Q3 et Q4) qui est "0,0, 0 et 0" comme dans le fonctionnement du circuit de la figure 12. Au cycle d'horloge suivant 1, le profil binaire de
sortie (Q, Q2, Q3, Q4) devient "0, 0, 0, 0".
La détection d'un défaut dans le circuit de com-
binaison 101 sera décrite en liaison avec la figure 16. Lors-
qu'un certain défaut se produit dans le circuit 101, qui est transmis au circuit 102 par les lignes 130-1 à 130-4,
cet effet néfaste apparaît sur la ligne 130-2 au cycle d'hor-
loge 1 et est séquentiellement transmis aux bascules mal-
tres 201 à 208. Puis, le profil binaire de sortie (Q1, Q2,
Q3, Q4) devient "1, 1, 0, 1" au cycle d'horloge 5. Ce pro-
fil binaire de sortie est différent du profil binaire de sortie "1, 1, 1, 1" représenté en figure 15, qui doit être produit en cas d'état normal, représentant l'occurrence d'un défaut dans le circuit 101. Ce mode de réalisation
ainsi que les premier et second modes de réalisation utili-
sent les bascules maîtres 201 à 208 comme un compresseur
de données qui exécute une détection de défaut sans obser-
vation des profils binaires des bascules 201, 203, 205 et 207 à tous les cycles d'horloge par la simple observation
du profil binaire Q1 à Q4 au seul cycle d'horloge 5.
Pour résumer on verra que la présente invention
permet une production facile de profils d'essai et une gran-
de réduction du temps d'observation requis par suite d'une
application à haute vitesse des profils grâce aux agence-
ments à registres de décalage avec les boucles de réaction.
2494u68 16. La présente invention n'est pas limitée aux exemples de réalisation qui-viennent d'être décrits, elle
est au contraire susceptible de modifications et de va-
riantes qui apparaîtront à l'homme de l'art.
17.

Claims (1)

REVENDICATIONS
1 - Circuit logique, caractérisé en ce qu'il comprend: - un circuit de combinaison (101) pour recevoir en parallèle un profil binaire qui est constitué d'une plu- ralité de signaux et pour produire un profil binaire en parallèle; - un groupe de bascules-maîtres (102, 201 à 208) pour recevoir séquentiellement une partie du profil binaire de sortie du circuit de combinaison; - un groupe de bascules-esclaves (102, 211 à 218) correspondant aux bascules individuelles du groupe
de bascules-maîtres, ce groupe de bascules-esclaves rece-
vant séquentiellement le profil binaire de sortie du grou-
pe de bascules-maîtres et le renvoyant au circuit de combi-
naison; - un moyen (220,221, 230, 240) pour connecter en cascade les bascules du groupe maître de façon à constituer un registre de décalage avec une boucle de réaction; et - un moyen (220, 221, 230, 240) pour connecter
en cascade les bascules du groupe esclave afin de consti-
tuer un registre à décalage avec une boucle de réaction.
FR8121981A 1980-11-25 1981-11-24 Circuit logique permettant une operation d'essai Expired FR2494868B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55166074A JPS5789154A (en) 1980-11-25 1980-11-25 Logical integrated circuit

Publications (2)

Publication Number Publication Date
FR2494868A1 true FR2494868A1 (fr) 1982-05-28
FR2494868B1 FR2494868B1 (fr) 1988-04-08

Family

ID=15824492

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8121981A Expired FR2494868B1 (fr) 1980-11-25 1981-11-24 Circuit logique permettant une operation d'essai

Country Status (4)

Country Link
US (1) US4424581A (fr)
JP (1) JPS5789154A (fr)
DE (1) DE3146721A1 (fr)
FR (1) FR2494868B1 (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3686073T2 (de) * 1985-03-26 1993-01-07 Toshiba Kawasaki Kk Logischer schaltkreis.
US4937770A (en) * 1986-02-07 1990-06-26 Teradyne, Inc. Simulation system
US4926320A (en) * 1987-04-07 1990-05-15 Nec Corporation Information processing system having microprogram-controlled type arithmetic processing unit
JPS63286781A (ja) * 1987-05-19 1988-11-24 Mitsubishi Electric Corp 回路の試験方法
JPH03260739A (ja) * 1990-03-09 1991-11-20 Advantest Corp 順序動作型論理回路
US5130568A (en) * 1990-11-05 1992-07-14 Vertex Semiconductor Corporation Scannable latch system and method
JPH05199080A (ja) * 1992-01-17 1993-08-06 Sony Corp 相補型論理回路
JPH05232196A (ja) * 1992-02-25 1993-09-07 Mitsubishi Electric Corp テスト回路
US5774738A (en) * 1993-05-03 1998-06-30 Texas Instruments Incorporated State machines
JP3346827B2 (ja) * 1993-05-25 2002-11-18 三菱電機株式会社 同期型半導体記憶装置
TW222725B (en) * 1993-07-09 1994-04-21 Philips Electronics Nv Testing sequential logic circuit upon changing into combinatorial logic circuit
US5416362A (en) * 1993-09-10 1995-05-16 Unisys Corporation Transparent flip-flop
JP3321926B2 (ja) * 1993-09-17 2002-09-09 株式会社日立製作所 自己同期型半導体集積回路装置
US6011744A (en) * 1997-07-16 2000-01-04 Altera Corporation Programmable logic device with multi-port memory
US7042756B2 (en) * 2002-10-18 2006-05-09 Viciciv Technology Configurable storage device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2451672A1 (fr) * 1979-03-15 1980-10-10 Nippon Electric Co Circuit logique integre pour l'execution de tests

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815025A (en) * 1971-10-18 1974-06-04 Ibm Large-scale integrated circuit testing structure
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
DD123129A1 (fr) * 1975-12-16 1976-11-20
US4063080A (en) * 1976-06-30 1977-12-13 International Business Machines Corporation Method of propagation delay testing a level sensitive array logic system
DE2902375C2 (de) * 1979-01-23 1984-05-17 Siemens AG, 1000 Berlin und 8000 München Logikbaustein für integrierte Digitalschaltungen
JPS5665395A (en) 1979-10-30 1981-06-03 Fujitsu Ltd Bit-line voltage level setting circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2451672A1 (fr) * 1979-03-15 1980-10-10 Nippon Electric Co Circuit logique integre pour l'execution de tests

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1978 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE, 17 février 1978, New York (US); *

Also Published As

Publication number Publication date
DE3146721A1 (de) 1982-09-16
FR2494868B1 (fr) 1988-04-08
JPS6117022B2 (fr) 1986-05-06
US4424581A (en) 1984-01-03
JPS5789154A (en) 1982-06-03
DE3146721C2 (fr) 1989-12-14

Similar Documents

Publication Publication Date Title
EP0104293B1 (fr) Dispositif pour le chargement et la lecture de différentes chaînes de bascules dans un système de traitement de données
US5228042A (en) Method and circuit for testing transmission paths
CA1159137A (fr) Dispositif de transmission de donnees entre des dispositifs d'acquisition de donnees sismiques et un dispositif d'enregistrement
BE897586A (fr) Circuit parallele de controle de redondance cyclique
FR2701120A1 (fr) Appareil de test de mémoire.
FR2672139A1 (fr) Generateur de base de temps rapide.
EP0305036A2 (fr) Dispositif de synchronisation pour mot de séquence aléatoire
FR2960977A1 (fr) Generateur de sequence a sollicitation variable pour circuit d'autotest integre
FR2544932A1 (fr) Amplificateur vertical d'oscilloscope comportant un circuit declencheur logique booleen a declenchement hierarchise
FR2626120A1 (fr) Generateur d'impulsions en correlation
US6560147B2 (en) Semiconductor device having scan test circuit that switches clock signal between shift mode and capture mode, and method of testing the semiconductor device
FR2527030A1 (fr) Systeme de transmission en multiplex temporel
US4852093A (en) Method for simulating a fault in a logic circuit and a simulation model for the implementation of the method
US4424581A (en) Logic circuit with a test capability
FR2474226A1 (fr) Dispositif de test pour enregistreur numerique multipiste
EP0074904B1 (fr) Automate de sécurité
FR2583601A1 (fr) Circuit indicateur d'etats de ligne
EP0012642B1 (fr) Dispositif de contrôle pour réseau de commutation temporelle
FR2467516A1 (fr) Disposition de circuit apte a reconnaitre la parole d'alignement s'appliquant particulierement a la section receptrice d'un multiplexeur de signaux numeriques
FR2722928A1 (fr) Circuit de detection de synchronisation
EP0272172B1 (fr) Circuit de gestion d'entrées notamment pour automate programmable
EP0130899A2 (fr) Circuit programmable de transformation série-parallèle d'un signal numérique, et son application à un récepteur de signaux vidéo numériques
FR2647998A1 (fr) Systeme de transmission de signaux de commande/surveillance
EP0058108B1 (fr) Générateur de signaux logiques combinés
FR2517145A1 (fr) Circuit diviseur a rapport reglable et synthetiseur de frequence

Legal Events

Date Code Title Description
ST Notification of lapse