FR2501404A1 - Procede et dispositif pour adresser une memoire a acces aleatoire - Google Patents
Procede et dispositif pour adresser une memoire a acces aleatoire Download PDFInfo
- Publication number
- FR2501404A1 FR2501404A1 FR8208428A FR8208428A FR2501404A1 FR 2501404 A1 FR2501404 A1 FR 2501404A1 FR 8208428 A FR8208428 A FR 8208428A FR 8208428 A FR8208428 A FR 8208428A FR 2501404 A1 FR2501404 A1 FR 2501404A1
- Authority
- FR
- France
- Prior art keywords
- address
- memory
- addressing
- transistor
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
- G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
LE PROCEDE CONSISTE A ADRESSER LA MEMOIRE 92 A UNE ADRESSE PARTICULIERE (ADRESSE A PAR EXEMPLE) LORSQUE LE SIGNAL CS EST AU NIVEAU HAUT. ENSUITE, ON ADRESSE LA MEMOIRE 92 A UNE ADRESSE AUTRE QUE A, LORSQUE LE SIGNAL CS EST AU NIVEAU BAS, PAR L'INTERMEDIAIRE DE SIGNAUX IS A IS PROVENANT DE BASCULES 95 ET 97. LORSQUE LE SIGNAL CS PASSE ENSUITE AU NIVEAU HAUT, LA MEMOIRE EST ADRESSEE DE NOUVEAU A L'ADRESSE A.
Description
2 50 1 4 0 4
PROCEDE ET DISPOSITIF POUR ADRESSER UNE MEMOIRE A ACCES ALEATOIRE
1 L'invention concerne un procédé et dispositif d'adressage pour
mémoire à accès aléatoire.
Dans une porte d'adressage classique à deux transistors, on applique une tension constante ou de seuil VTH à la base d'un transistor, un signal d'entrée variable à la base de l'autre transistor et on lit des signaux de sortie complémentaires sur les collecteurs respectifs des transistors. Dans les mémoires à accès aléatoire ayant un montage à émetteurs communs, on utilise habituellement la phase de signaux de cadencement d'entrée pour augmenter la vitesse apparente de la mémoire. En pratique, par exemple dans une mémoire à accès aléatoire, conçue pour être adressée à des intervalles de 48 ns, on peut augmenter
la vitesse en changeant l'adresse de porte, par exemple toutes les 12 ns.
Les sorties complémentaires de la porte, reliées à un décodeur, pourraient alors changer les lectures toutes les 12 ns. On a trouvé que la conception habituelle des portes d'adressage et des décodeurs permet un fonctionnement à une telle vitesse. Cependant, la mémoire conçue pour fonctionner à une vitesse plus faible, ne peut pas répondre assez vite, ce qui peut introduire des erreurs de données dans le contenu de la mémoire. L'invention a pour objet un procédé et un dispositif
perfectionnés pour adresser une mémoire.
Selon un aspect de l'invention, un procédé pour adresser une mémoire à accès aléatoire comprend les étapes successives, consistant à adresser la mémoire à une adresse particulière, puis à une adresse autre
que ladite adresse particulière, puis à ladite adresse particulière.
Selon un autre aspect de l'invention, un dispositif pour adresser séquentiellement une mémoire à accès aléatoire, comprend des moyens pour adresser la mémoire à une adresse particulière; des moyens pour adresser la mémoire à une adresse autre que ladite adresse
2 5 0 1 4 0 4
-2- 1 particulière immédiatement après lédit adressage à l'adresse particulière; et des moyens pour adresser la mémoire uniquement à ladite adresse particulière immédiatement après ledit adressage à l'adresse
autre que ladite adresse particulière.
La présente invention sera mieux comprise grâce à la description
suivente d'un mode de réalisation particulier donné à titre d'exemple non limitatif en référence aux dessins annexés dans lesquels
- la figure 1 est un schéma d'un circuit connu de porte-
d'adressage; - la figure 2 est un schéma d'une porte d'adressage suivant l'invention; et - la figure 3 est un schéma d'un système utilisant des portes
d'adressage du type représenté sur la figure 2.
La figure 1 représente une porte d'adressage 10 de type connu.
La porte 10 comprend un premier transistor 12 ayant un émetteur 16, une base 18 et un collecteur 20, et un deuxième transistor 14 ayant un émetteur 22, une base 24 et un collecteur 26. Les transistors 12, 14 sont couplés par leurs émetteurs, et des résistances 28, 30 relient
respectivement les collecteurs 20,26 à une tension d'alimentation Vcc.
Les émetteurs 16, 22 sont reliés à un autre transistor 32,comportant un émetteur 34, une base 36 et un collecteur 38, l'émetteur 34 étant relié à une résistance 40 elle-même reliée à la masse. Des conducteurs d'adresses
42 et 44 sont respectivement reliés aux collecteurs 20 et 26.
En fonctionnement, un signal d'entrée IS (fig. 1) est appliqué sur la base 18 du transistor 12, ce signal changeant de niveau à des intervalles de 12 nanosecondes, puis étant maintenu à son niveau bas pendant une période de 48 ns, durant laquelle la mémoire est adressée de façon conventionnelle. Une tension de seuil constante VTH est appliquée sur la base 24 du transistor 14, et une tension de référence constante VR est appliquée sur la base 36 du transistor 32. Lorsque, par exemple, le signal IS est au niveau bas, le transistor 12 est bloqué, et le transistor 14 est rendu conducteur du fait de la tension VTH appliquée sur sa base 24. Ainsi, la sortie A sur le *conducteur 42 est au niveau haut, et la sortie A sur le conducteur 44 est au niveau bas. En supposant ensuite que le signal IS passe au niveau haut, le transistor 12 devient conducteur. L'émetteur 16 du transistor 12 passe au niveau haut, de même que l'émetteur 22 du transistor 14 ce qui bloque le transistor 14. Ainsi, la sortie sur le conducteur 42 passe au niveau bas, tandis que la sortie
sur le conducteur 44 passe au niveau haut.
-3- 1 Le transistor 32, sur la base 36 duquel est appliquée la tension de référence VRI sert à maintenir constant le courant s'écoulant de V vers la masse, que le signal d'entrée du transistor 12 soit au niveau haut ou au niveau bas, c'est à dire que le transistor 12 soit conducteur et le transistor 14 bloqué, ou inversement. Bien qu'une telle porte 10 soit capable de répondre correctement à des changements du signal d'entrée IS toutes les 12 ns, comme décrit ci-dessus, une telle vitesse peut provoquer des erreurs de stockage dans
une mémoire à accès aléatoire.
La figure 2 représente le circuit de porte 50 suivant -l'invention. Ce circuit comprend un premier transistor 52 ayant un émetteur 54, une base 56 et un collecteur 58. Il comprend de plus un deuxième transistor 60, ayant aussi un émetteur 62, une base 64 et un collecteur 66, et un troisième transistor 68 possédant un émetteur 70, une base 72 et un collecteur 74. Les trois transistors 52, 60, 68 sont couplés par leurs émetteurs, et les transistors 52 et 60 sont couplés par leurs collecteurs. Une résistance 76 relie les collecteurs 58 et 66 des transistors 52, 60 à une source de tension d'alimentation V et une cc résistance 78 relie le collecteur 74 du transistor 68 à cette alimentation. Les émetteurs 54, 62, 70 des transistors 52, 60, 68 sont reliés au collecteur 80 d'un transistor 82, et l'émetteur 84 de ce transistor 82 est relié à une résistance 96 elle-même connectée à la masse. Un conducteur d'adresse 88 est relié aux collecteurs 58 et 66 des transistors 52, 60, et un conducteur d'adresse 90 est relié au collecteur
74 du transistor 68.
De nouveau, un signal d'entrée IS, changeant de niveau à des intervalles de 12 ns et restant au niveau bas pendant 48 ns, est appliqué sur la base 56 du transistor 52. Un signal de commande CS est appliqué sur la base 64 du transistor 60, ce signal de commande changeant de niveau à des intervalles de 48 ns. Le passage au niveau haut du signal de commande se produit sensiblement en même temps que le passage au niveau haut du signal d'entrée IS après la période de 48 ns au niveau bas. Le niveau bas du signal de commande est inférieur ou égal au niveau bas du signal d'entrée, et le niveau haut du signal de commande est supérieur ou
égal au niveau haut du signal d'entrée.
En fonctionnement, lorsque le signal de commande est au niveau bas, le transistor 60 est bloqué et le circuit fonctionne exactement comme celui de la figure 1, la mémoire étant adressée pendant cette période. Cependant lorsque le signal de commande est au niveau haut, le 2 oi404 -41 transistor 60 est conducteur pendant une période de 48 ns, indépendamment du signal d'entrée appliqué au transistor 52. Ainsi, pendant cette période de 48 ns, le signal X est au niveau bas, tandis que le signal X est au niveau haut. On voit ainsi que les données stockées dans une mémoire à accès aléatoire sont protégées contre des changements rapides de niveau des conducteurs d'adresses. De nouveau, une tension de seuil constante VTH est appliquée sur la base 72 du transistor 68, et une tension de référence constante VR est appliquée sur la base 86 du
transistor 82.
La figure 3 représente une utilisation de la porte d'adressage de l'invention dans une mémoire à accès aléatoire. Des portes d'adressage A1, A2, et A3 sont reliées à un décodeur "X" 90 lui-même relié, par l'intermédiaire de 8 conducteurs binaires, = une mémoire à accès aléatoire 92. Des portes d'adressage A4r A5, et A6 sont reliées à un décodeur "Y" 94 lui-même relié à la mémoire 92 par l'intermédiaire de 8 conducteurs binaires. Un circuit de commande 99 est relié au décodeur 4 pour lire et écrire dans la mémoire, l'information d'écriture étant fournie sur un conducteur de données 101 lorsque le signal de commande est dans le mode d'écriture. Chacune des portes d'adressage A1, A2, A3 reçoit son signal d'entrée respectif 1 is, 2 IS3 d'une bascule 95 de passage transparent des adresses du système qui est dans le mode de maintien lorsque le signal d'entrée est au niveau pendant 4-3 ns, et dans le mode transparent lorsque le signal d-ntrée est en dehors de ces périodes de 48 ns. De même, les portes dadressage A4, A5 A I reçoivent des signaux d'entrée ind7v-iOuels S4 1 S5 - IS6 à partir
d'une bascule 97 de passage transparent des adresses du syste-.
Cependat, le signal de ocmimande CS est appliqua a chaque porte, craIe représenté sur la figure 2 Ast egalement au ccntroleur 99} Ainsi lorsque le niveau bas du signal de commande CS est- ap-pliq-ué au ransstor - apE qu au tiranszstor 3S appropr-l de chaque porte A a A6, les signaux d'entrée ISA, iS2 1 -
etc.. s-onlt utilisés pour fournir l!adressage de la mémoire 12.
Toutato.s, lorsque le signal de commande CS passe au niveau haut, la sortie Ah X de chaque porte est préétablie et une adresse particul!re de la mémoire est adressée, déterminée par le passage au niveau haur du
signal CS.
On voit que la mrémoire 92 peut etre adressée de façon avantageuse en vue d2un essai grâce au système de l'invention. La m"noire 92 sera adressée uniquement à une adresse particulière, par e:remple l'adresse A, lorsque le signal de commande CS est au niveau haut. Lorsque
0 1 4 0 4
1 le signal de commande CS est au niveau bas, la mémoire 92 est adressée à une adresse autre que l'adresse particulière A (par exemple l'adresse B) , par l'intermédiaire des signaux ISf, IS2, etc provenant des bascules , 97 dans le mode de maintien. Cependant, lorsque le signal de commande CS passe de nouveau au niveau haut, la mémoire 92 est de nouveau adressée à ladite adresse particulière A immédiatement après avoir été adressée à l'adresse B. Pour faire un essai de toute la mémoire, le procédé consiste en outre à adresser la mémoire 92 à une adresse non précédemment adressée et autre que l'adresse particulière A, par exemple l'adresse C, puis à adresser la mémoire à l'adresse particulière A, puis répéter les opérations jusqu'à ce que toutes les adresses dans la mémoire 92 aient été adressées. Ainsi, étant donné qu'on revient toujours à une adresse particulière A entre l'adressage de points quelconques autres que l'adresse particulière A, le nombre d'opérations pour l'essai de toute la mémoire est beaucoup plus faible que celui qui serait nécessaire en partant de n'importe quelle adresse possible pour arriver à n'importe
laquelle des autres adresses possibles.
La technologie décrite ici est applicable pour fabriquer des
mémoires à accès aléatoire synchrones.
250 1 4 0 4
Claims (3)
1 REVENDICATIONS
1. Procédé pour adresser une mémoire à accès aléatoire, caractérisé en ce qu'il comprend les étapes successives suivantes - adresser la mémoire à une adresse particulière; - adresser la mémoire à une adresse autre que ladite adresse particulière; puis
- adresser la mémoire à ladite adresse particulière.
2. Procédé suivant la revendication 1, caractérisé en ce qu'il comprend les étapes successives suivantes: - adresser la mémoire à une adresse non adressée précédemment et autre que ladite adresse particulière; adresser la mémoire à l'adresse particulière; et - répéter ces deux étapes jusqu'à ce que toutes les
adresses de la mémoire aient été adressées.
3. Dispositif pour adresser séquentiellement une mémoire à accès aléatoire, caractérisé en ce qu'il comprend - des moyens pour adresser la mémoire à une adresse particulière; - des moyens pour adresser la mémoire à une adresse autre que ladite adresse particulière immédiatement après ledit adressage à l'adresse particulière; et - des moyens pour adresser la mémoire uniquement à ladite adresse particulière immédiatement après ledit adressage à l'adresse
autre que ladite adresse particulière.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/219,294 US4409675A (en) | 1980-12-22 | 1980-12-22 | Address gate for memories to protect stored data, and to simplify memory testing, and method of use thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2501404A1 true FR2501404A1 (fr) | 1982-09-10 |
| FR2501404B1 FR2501404B1 (fr) | 1985-12-13 |
Family
ID=22818696
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8123906A Pending FR2496955A1 (fr) | 1980-12-22 | 1981-12-22 | Porte d'adressage pour memoire et son procede d'utilisation |
| FR8208428A Expired FR2501404B1 (fr) | 1980-12-22 | 1982-05-14 | Procede et dispositif pour adresser une memoire a acces aleatoire |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8123906A Pending FR2496955A1 (fr) | 1980-12-22 | 1981-12-22 | Porte d'adressage pour memoire et son procede d'utilisation |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4409675A (fr) |
| JP (1) | JPS57127983A (fr) |
| DE (1) | DE3149785A1 (fr) |
| FR (2) | FR2496955A1 (fr) |
| GB (1) | GB2096425B (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601034A (en) * | 1984-03-30 | 1986-07-15 | Texas Instruments Incorporated | Method and apparatus for testing very large scale integrated memory circuits |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524745A (en) * | 1975-06-30 | 1977-01-14 | Fujitsu Ltd | Testing method for semiconductor memory device |
| JPS5674884A (en) * | 1979-11-21 | 1981-06-20 | Toshiba Corp | Addressing device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624620A (en) * | 1969-06-23 | 1971-11-30 | Honeywell Inc | Memory address selection circuitry |
| US3757310A (en) * | 1972-01-03 | 1973-09-04 | Honeywell Inf Systems | Memory address selction apparatus including isolation circuits |
| DE2366265C3 (de) * | 1972-05-16 | 1981-07-16 | Nippon Electric Co., Ltd., Tokyo | Pufferschaltung |
| US4195358A (en) * | 1978-12-26 | 1980-03-25 | Burroughs Corporation | Decoder for a prom |
| US4337525A (en) * | 1979-04-17 | 1982-06-29 | Nippon Electric Co., Ltd. | Asynchronous circuit responsive to changes in logic level |
-
1980
- 1980-12-22 US US06/219,294 patent/US4409675A/en not_active Expired - Lifetime
-
1981
- 1981-12-16 DE DE19813149785 patent/DE3149785A1/de not_active Ceased
- 1981-12-22 GB GB8138468A patent/GB2096425B/en not_active Expired
- 1981-12-22 JP JP56206284A patent/JPS57127983A/ja active Pending
- 1981-12-22 FR FR8123906A patent/FR2496955A1/fr active Pending
-
1982
- 1982-05-14 FR FR8208428A patent/FR2501404B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS524745A (en) * | 1975-06-30 | 1977-01-14 | Fujitsu Ltd | Testing method for semiconductor memory device |
| JPS5674884A (en) * | 1979-11-21 | 1981-06-20 | Toshiba Corp | Addressing device |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, volume 1, no. 104, page 348(E77) 14 septembre 1977 (JP); & JP-A-52 004 745 (FUJITSU) 14-01-1977 * |
| PATENT ABSTRACTS OF JAPAN, volume 5, no. 138, page P-78(810) 2 septembre 1981 (JP); & JP-A-56 074 884 (TOKYO SHIBAURA) (20-06-1981) * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57127983A (en) | 1982-08-09 |
| FR2501404B1 (fr) | 1985-12-13 |
| FR2496955A1 (fr) | 1982-06-25 |
| DE3149785A1 (de) | 1982-08-19 |
| GB2096425B (en) | 1984-12-19 |
| US4409675A (en) | 1983-10-11 |
| GB2096425A (en) | 1982-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4681809B2 (ja) | コンプリメンタリ・ビットｐｃｒａｍセンス増幅器及びその動作方法 | |
| EP0318363B1 (fr) | Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant | |
| US6813208B2 (en) | System and method for sensing data stored in a resistive memory element using one bit of a digital count | |
| CN1439160A (zh) | 匹配线读出电路及方法 | |
| EP0334763B1 (fr) | Procédé de test de mémoire à programmation unique et mémoire correspondante | |
| FR2499747A1 (fr) | Circuit de traitement de signaux permettant de produire un signal indicatif de l'apparition d'un ou plusieurs evenements anterieurs | |
| FR2858874A1 (fr) | Dispositif de commande de memoire, carte a puce et procede de commande d'une operation de lecture d'une memoire | |
| CN1628357A (zh) | 读取结构相变存储器的方法 | |
| FR2676578A1 (fr) | Dispositif de memoire a semiconducteurs capable d'executer des operations de regeneration non periodiques. | |
| JPH09320286A (ja) | 半導体記憶装置 | |
| EP0306392A1 (fr) | Circuit de détection de transitions d'adresses | |
| EP4345821B1 (fr) | Circuit de traitement logique de donnees integre dans un circuit de stockage de donnees | |
| FR2801419A1 (fr) | Procede et dispositif de lecture pour memoire en circuit integre | |
| US4491936A (en) | Dynamic random access memory cell with increased signal margin | |
| FR2677162A1 (fr) | Dispositif de memoire a semiconducteurs. | |
| FR2496955A1 (fr) | Porte d'adressage pour memoire et son procede d'utilisation | |
| EP0269468B1 (fr) | Dispositif de sécurité pour la programmation d'une mémoire non volatile programmable électriquement | |
| CN1232984C (zh) | 动态预充电的电流感应放大器 | |
| EP0733973B1 (fr) | Détecteur de cohérence d'informations contenues dans un circuit intégré | |
| FR2582135A1 (fr) | Circuit de precharge pour lignes de mot d'un dispositif de memoire, en particulier a cellules programmables | |
| FR2528612A1 (fr) | Circuit amplificateur de detection pour memoire | |
| FR3061798B1 (fr) | Circuit de commande d'une ligne d'une matrice memoire | |
| US12603125B2 (en) | Self-timing read termination | |
| US20250378862A1 (en) | Asynchronous multi-level signal sampling | |
| US20250103425A1 (en) | Cyclic redundancy check comparison for error detection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |