FR2509105A1 - Procede et dispositif pour faire fonctionner un microprocesseur en synchronisme avec un signal video - Google Patents
Procede et dispositif pour faire fonctionner un microprocesseur en synchronisme avec un signal video Download PDFInfo
- Publication number
- FR2509105A1 FR2509105A1 FR8211757A FR8211757A FR2509105A1 FR 2509105 A1 FR2509105 A1 FR 2509105A1 FR 8211757 A FR8211757 A FR 8211757A FR 8211757 A FR8211757 A FR 8211757A FR 2509105 A1 FR2509105 A1 FR 2509105A1
- Authority
- FR
- France
- Prior art keywords
- signal
- synchronization
- microprocessor
- sampling
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000001419 dependent effect Effects 0.000 claims abstract 2
- 238000005070 sampling Methods 0.000 claims description 62
- 239000002131 composite material Substances 0.000 claims description 37
- 230000004044 response Effects 0.000 claims description 13
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001944 accentuation Effects 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF COMPRENANT UNE SOURCE DE SIGNAUX VIDEO AYANT DES COMPOSANTES DE SYNCHRONISATION, UN SEPARATEUR DE SIGNAUX DE SYNCHRONISATION ET UN MOYEN RECEVANT LES SIGNAUX DE SYNCHRONISATION ET PRODUISANT UN SIGNAL D'HORLOGE ALIGNE EN PHASE AVEC LES SIGNAUX DE SYNCHRONISATION ET DONT LA FREQUENCE EST UN MULTIPLE ENTIER DE LA FREQUENCE DU SIGNAL DE SYNCHRONISATION. SELON L'INVENTION, IL COMPREND UN MICROPROCESSEUR 30 AYANT UNE ENTREE D'HORLOGE RECEVANT UN SIGNAL QUI LE VALIDE POUR QU'IL EXECUTE DES INSTRUCTIONS A UNE FREQUENCE DEPENDANT DE CELLE DU SIGNAL D'HORLOGE; ET UN MOYEN 32 RELIANT LA SORTIE DU MOYEN PRODUISANT LES SIGNAUX D'HORLOGE A L'ENTREE D'HORLOGE DU MICROPROCESSEUR. L'INVENTION S'APPLIQUE NOTAMMENT A LA TELEVISION.
Description
La présente invention se rapporte à un procédé et un dispositif pour
verrouiller la synchronisation ou temporisation d'un microprocesseur sur un signal vidéo et, plus particulièrement, à un procédé et un dispositif pour aligner la synchronisation ou temporisation d'un micro- processeur avec les impulsions de synchronisation d'un signal vidéo pour établir une référence par rapport à une
image vidéo.
Il est fréquemment souhaitable d'aligner la synchronisation ou temporisation d'un microprocesseur (ou microcalculateur) avec la synchronisation d'une image vidéo
dans un téléviseur Quand la synchronisation du micro-
processeur est ainsi alignée, le microprocesseur permet d'établir une référence par rapport à une image vidéo, et permet de prédire à l'avance la présence d'évènements synchrones dans le signal vidéo Le microprocesseur est alors capable de laisser passer le signal vidéo en des temps appropriés, pour des fonctions spécifiées de traitement de signaux Par exemple, en connaissant une référence du
signal vidéo, des lignes peuvent être comptées et déclen-
chées au moment de la présence, par exemple, du signal VIR à la ligne dixneuf, ou d'une information de télétexte aux lignes quatorze et quinze En échantillonnant le signal vidéo en des temps précisément connus, il est également possible d'extraireuneinformation synchrone, comme le signal de salve ou un signal utilisé pour la détection d'une image fantôme L'information extraite peut alors être traitée par le microprocesseur ou autres circuits de traitement de signaux.
Selon les principes de l'invention, un micro-
processeur est prévu, qui répond à un signal d'horloge qui est verrouillé en phase sur une composante de signal de synchronisation d'un signal vidéo composite Le signal d'horloge est développé par une boucle verrouillée en phase et il est en synchronisme de phase avec un signal à la fréquence horizontale La fréquence du signal d'horloge est avantageusement choisie pour être un multiple entier de la
fréquence de balayage horizontal, et permet au micro-
processeur d'exécuter un nombre entier d'instructions dans l'intervalle de temps d'une ligne horizontale En comptant les instructions, le microprocesseur peut compter des intervalles entiers et fractionnés de ligne et prédire la présence de tout évènement se produisant en synchronisme,
dans un intervalle d'une ligne vidéo.
Quand le microprocesseur est ordonné pour exécuter des instructions en synchronisme avec le signal à la fréquence horizontale, il est souhaitable de forcer les instructions à être exécutées en alignement de phase avec le début de chaque ligne horizontale du signal vidéo Selon un autre aspect de l'invention, l'alignement de l'exécution des instructions avec le signaux à la fréquence horizontale
est accompli en exécutant des instructions d'échantillonnage.
Ces instructions échantillonnent les signaux composites de synchronisation pour détecter la présence d'impulsions de synchronisation Quand un échantillon ne peut détecter une impulsion de synchronisation, une impulsion d'horloge est abandonnée à l'entrée d'horloge du microprocesseur pendant une trame vidéo De cette façon, la phase des instructions d'échantillonnage est décalée par un cycle d'horloge à chaque trame par rapport aux signaux de synchronisation jusqu'à ce que les instructions d'échantillonnage soient amenées à une relation connue de phase avec les signaux
échantillonnés de synchronisation.
Quand le microprocesseur exécute des instructions en synchronisme de phase et de fréquence avec un emplacement
connu dans chaque intervalle de ligne horizontale, il est -
souhaitable d'identifier une ou plusieurs lignes spécifiques pour obtenir une référence dans chaque image du signal de télévision Cela est effectué selon les principes de l'invention, en échantillonnant chaque ligne du signal
composite de synchronisation à des intervalles d'une demi-
ligne jusqu'à ce qu'une impulsion à la fréquence d'une demi-ligne (égalisation) soit détectée Une séquence d'impulsions à la fréquence d'une demi-ligne est alors comptée pour identifier la dernière large impulsion de
synchronisation verticale de la second trame (paire), qui.
établit une référence qui identifie des images et trames différentes du signal vidéo A partir de cette référence, le microprocesseur peut compter les impulsions à la fréquence horizontale pour identifier toute ligne ou partie
de ligne spécifique du signal vidéo.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels la figure 1 montre, sous forme de schéma-bloc, un dispositif construit selon les principes de l'invention pour verrouiller la synchronisation d'un microprocesseur sur un signal vidéo; les figures 2, 3 et 4 montrent des formes d'onde illustrant le procédé de la présente invention pour aligner la synchronisation du microprocesseur de la figure 1 avec chaque ligne d'un signal vidéo; la figure 5 montre des formes d'onde illustrant un procédé pour obtenir une référence d'image vidéo pour-le microprocesseur de la figure 1; la figure 6 montre un dispositif construit selon les principes de l'invention pour échantillonner un signal VIR pour contrôler la réponse à la bande passante des fréquences intermédiaires d'un téléviseur; et la figure 7 montre des formes d'onde du fonction-
nement du dispositif de la figure 6.
En se référant à la figure 1, un dispositif y est représenté pour synchroniser le fonctionnement d'un micro processeur 30 sur un signal vidéo selon la présente
invention Une source 10 de signaux vidéo, comme un détec-
teur vidéo de télévision, produit des signaux vidéo qui sont
appliqués aux entrées d'une porte 16 età uin circuit sépara-
teur de signaux de synchronisation 12 qui est conventionnel.
Le séparateur de signaux de synchronisation 12 produit des signaux de synchronisation verticale (V), horizontalp (H) et composite (C) (comprenant des composantes horizontale,
verticale et d'égalisatioi, à ses sorties respectives.
Les signaux de synchronisation verticale et horizontale sont appliqués à un système déflecteur conventionnel de télévision 14 Le système déflecteur produit, à une sortie, des signaux d'effacement horizontal qui peuvent, par exemple, être dérivés du bobinage du tube-image à la façon usuelle Lés signaux d'effacement horizontal et les signaux composites de synchronisation sont respectivement appliqués
aux entrées de donnée IN 1 et IN 2 du microprocesseur 30.
Le microprocesseur 30 fonctionne d'une façon qui sera décrite en accord avec des instructions stockées dans une mémoire de programme Les signaux d'effacement horizontal sont également appliqués à une entrée d'un détecteur de phase 22, dont la sortie est reliée par un filtre 24, à
l'entrée de commande d'un oscillateur réglé en tension 26.
La sortie de l'oscillateur réglé en tension 26 est reliée
à un diviseur 28, et à l'entrée d'horloge du micro-
processeur 30 par un commutateur 32 La sortie du diviseur 28
est reliée à une seconde entrée du détecteur de phase 22.
Le détecteur de phase 22, le filtre 24, l'oscillateur réglé en tension 26 et le diviseur 28 sont reliés en configuration de boucle verrouillée en phase 20, et ils produisent un signal d'horloge pour le microprocesseur, qui est en relation de phase sensiblement constante avec le signal
d'effacement horizontal.
Le microprocesseur 30 a une ligne de sortie de COMMANDE DE SAUT qui est reliée au commutateur 32 Les impulsions produites par le microprocesseur 30 sur cette ligne servent à ouvrir le commutateur 32 qui est normalement fermé Le microprocesseur a également une sortie reliée à la porte 16 pour contrôler la conductivité de la porte La porte 16 a une sortie reliée à un circuit 18 d'utilisation
de signaux.
Le fonctionnement de l'agencement de la figure 1 sera mieux compris en se référant à l'exemple qui suit, ainsi qu'avec les formes d'onde des figures 2 à 5, qui
l'illustrent Pour cet exemple, on suppose que le micro-
processeur utilisé est un modèle NI 8748, fabriqué par Intel et autres compagnies L'oscillateur réglé en tension 26 est supposé avoir une fréquence nominale de fonctionnement de 5,66435 M Hz et le diviseur 28 divise cette fréquence
d'horloge par 360 dans la boucle verrouillée en phase 20.
Le microprocesseur 30 du modèle 8748 exécute un cycle d'instructions tous les quinze cycles d'horloge, comme on peut le voir en se référant aux figures 4 b et 4 c Le microprocesseur du modèle 8748 est capable d'échantillonner les signaux à ses entrées de donnée IN 1 et IN 2 en exécutant une instruction d'échantillonnage à deux cycles 110, 112
comme le montre la figure 4 c L'instruction d'échantillon-
nage échantillonne le niveau du signal à une entrée choisie en un temps indiqué par la flèche d'échantillonnage 111 sur la figure 4 c en référence à la forme d'onde d'horloge du microprocesseur de la figure 4 b A la fréquence d'horloge choisie de 5,66435 M Hz, le microprocesseur 8748 exécutera 24 instructions d'un cycle pendant l'intervalle de temps
d'une ligne horizontale.
Quand le système de la figure 1 est mis en action,lesigral d'horloge dérivé de la boucle verrouillée en phase permet au microprocesseur 30 d'exécuter un nombre entier d'ins- tructions d'un seul cycle, dans un intervalle d'une ligne horizontale de télévision Pour un intervalle de ligne
couleur du système NTSC de 63,555 microsecondes, trente-
quatre instructions de 2,648 microsecondes de durée seront
exécutées à chaque intervalle de ligne dans cet exemple.
Si un intervalle de ligne d'un signal du noir au blanc ou non standard d'une durée différente est reçu, la boucle 20 verrouillée en phase ajuste la fréquence d'horloge pour continuer l'exécution d'un nombre entier d'instructions à chaque intervalle de ligne Cependant, les instructions seront exécutées en relation de phase par rapport au début
de chaque ligne qui eststatistique au départ Le micro-
processeur échantillonne alors le signal composé de synchronisation et accomplit la technique de saut d'horloge de la présente invention afin d'aligner la phase des cycles d'instructions avec le signal vidéo Une référence à chaque
ligne horizontale est ainsi établie.
La technique de saut d'horloge permet de surmonter la limite inhérente du microprocesseur qui n'est capable que d'échantillonner avec précision le signal vidéo à des intervalles d'instruction d 9 chantillonnage qui sont largement séparés dans le temps par rapport à la durée des signaux qui sont échantillonnés Par exemple, dans le microprocesseur 8748, les signaux d'entrée ne peuvent être échantillonnés qu'une fois toutes les 5, 3 microsecondes, ce qui est le double du temps d'un cycle d'instructions de 2,648 microsecondes Selon la relation de phase entre les moments d'échantillonnage et le signal composite de
synchronisation, il est possible à une impulsion d'égalisa-
tion ou d'équilibrage de 2,4 microsecondes de se produire entre deux temps d'échantillonnage En utilisant le procédé de l'invention, cette limite peut être surmontée et les cycles d'instructions seront rapidement alignés en relation
connue de phase avec le signal composite de synchronisation.
Quand le système de la figure 1 est mis en action, le microprocesseur commence à exécuter une séquence d'instructions d'échantillonnage de deux cycles, pour échantillonner le signal composite de synchronisation à
l'entrée de donnée IN 2 Le signal composite de synchroni-
sation contient des impulsions de synchronisation horizontale, d'équilibrage et verticale qui, dans le système NTSC, ont des durées de l'ordre de 5, 2,4 et 27 microsecondes, respectivement Comme les temps d'échantillonnage se
présentent toutes les 5,3 microsecondes, seules les impul-
sions de synchronisation verticale peuvent être échantil-
lonnées par deux instructions consécutives d'échantillonnage ou plus; les impulsions de synchronisation horizontale et d'équilibrage sont trop courtes pour être échantillonées
par deux instructions consécutives d'échantillonnage.
Quand le microprocesseur a détecté une impulsion en détectant une condition "haute" par deux instructions consécutives d'échantillonnage par exemple, il exécute l'instruction suivante d'échantillonnage en un temps
retardé par rapport au premier des deux par un demi-
intervalle de ligne Les instructions consécutives d'échantillonnage sont de nouveau exécutées pour identifier l'impulsion de synchronisation verticale suivante de la même façon Cette technique d'échantillonnage continue jusqu'à ce que le microprocesseur ait identifié les six impulsions consécutives de synchronisation verticale de l'intervalle de retour vertical Si six impulsions de synchronisation verticale ne sont pas identifiées, ce qui
peut se produire, par exemple, si la séquence d'échantil-
lonnage commence avec la seconde impulsion de synchronisa-
tion verticale ou impulsion subséquente, le microprocesseur
continue à échantillonner le signal composite de synchronisa-
tion toutes les 5,3 microsecondes jusqu'à ce que la séquence des impulsions de synchronisation verticale soit rencontrée pendant l'intervalle de retour vertical qui suit Quand la séquence de six impulsions de synchronisation verticale a été identifiée par cette technique, la première des deux instructions consécutives qui échantillonne la dernière impulsion de synchronisation verticale devient une référence dans le temps pour le microprocesseur, qui est proche du début de l'intervalle d'une demi-ligne du signal composite de synchronisation A partir de cette référence dans le
temps, le microprocesseur peut échantillonner à des inter-
valles d'une demi-ligne pour tenter d'identifier les impulsions d'égalisation du signal composite de
synchronisation.
Avec la synchronisation des instructions d'échantil-
lonnage du microprocesseur référencée comme on l'a décrit ci-dessus, le microprocesseur 30 commence à échantillonner le signal composite de synchronisation à des intervalles de demi-temps, comme le montrent les figures 2 b et 2 c La figure 2 b montre une impulsion de synchronisation horizontale 44 suivie, à des intervalles d'une demi-ligne, d'impulsions dyégalisation 46 et 48, motif qui se présente à chaque transition d'une trame paire à une trame impaire La
figure 2 c montre des cycles d'instructions du micro-
processeur qui sont tracés à la même échelle des temps que
la forme d'onde composite de synchronisation de la figure 2 b.
Les moments d'échantillonnage 50, 52 et 54 sont représentés par des flèches, et ils se présentent pendant les premier, treizième et premier cycles d'instructions dans des lignes horizontales successives, respectivement Les échantillons sont ainsi prélevés en étant séparés d'une demi-ligne dans le temps Dans cet exemple, l'impulsion de synchronisation horizontale 44 est détectée à un moment d'échantillonnage 50 mais la relation de phase des instructions d'échantillonnage du microprocesseur et de la forme d'onde composite de synchronisation de la figure 2 b a pour résultat l'incapacité du microprocesseur à détecter lesimpulsions d'égalisation 46 et 48 La relation illustrée de phase force'également les impulsions subséquentes d 9 galisation à être manquées par les instructions d'échantillonnage Le microprocesseur répondra à ces impulsions non détectées en produisant une impulsion de SAUT D'HORLOGE 108 à la ligne de COMMANDE DE SAUT pendant l'intervalle de retour vertical, comme le montre la figure 3 c L'impulsion de SAUT D'HORLOGE 108 ouvre
le commutateur 32 pendant un cycle de l'horloge du micro-
processeur, comme le montre le cycle d'horloge qui manque après le cycle d'horloge 15 sur la figure 3 b Comme chaque cycle d'instructions nécessite quinze impulsions d'horloge, le cycle d'horloge qui manque étendra le temps du cycle
d'instructions 100 de la figure 3 a d'un intervalle d'horloge.
Le cycle d'instructions 100 durera effectivement pendant seize cycles d'horloge, et le cycle d'instructions suivant XD 2 commencera, comme on peut le voir, en 106 au lieu du temps normal 104 Ainsi, le cycle d'instructions 102 et tous les cycles subséquents d'instructions sont retardés, ou décalés, en phase, par un cycle d'horloge par rapport au signal composite de synchronisation Le microprocesseur
échantillonnera alors la forme d'onde composite de synchro-
nisation avec cette nouvelle relation de phase entre les instructions d'échantillonnage et le signal composite de synchronisation Si le microprocesseur manque de nouveau l'échantillonnage des impulsions d'égalisation, un cycle
d'horloge est sauté et la phase des instructions d'échantil-
lonnage se déplace plus loin dans le temps par rapport au signal composite de synchronisation, comme le montrent les temps d'échantillonnage 60, 62 et 64 de la figure 2 d, tous étant, comme on peut le voir, décalés, dans le temps, par rapport aux temps correspondants d'échantillonnage 50, 52
et 54 de la figure 2 c.
Le microprocesseur continue à échantillonner le signal composite de synchronisation et à sauter des cycles
d'horloge de cette façon jusqu'à ce que le temps d'échantil-
lonnage qui est concurrent avec l'impulsion de synchronisa-
tion horizontale 44 s'approche du flanc tombant de l'impulsion, comme le montre le temps d'échantillonnage 70 de la figure 2 e Des sauts subséquents de cycle d'horloge forceront des instructions correspondantes d'échantillonnage
à manquer l'impulsion de synchronisation horizontale 44.
Cependant, ces déphasages forceront l'instruction d'échantil-
lonnage précédente, représentée au temps d'échantillonnage 80, à échantillonner l'impulsion de synchronisation horizontale 44 à proximité de son front menant Quand cela se produit, la référence d'instruction du microprocesseur augmente d'un incrément de deux pour établir le cycle d'instructions contenant le temps d'échantillonnage 80 comme étant le
premier cycle d'instructions de la ligne, au lieu du vingt-
troisième de la ligne précédente Après quelques sauts
supplémentaires du cycle d'horloge, ce temps d'échantillon-
nage s'est décalé, en phase, par rapport au signal composite de synchronisation jusqu'à une position 90 dans le temps, comme le montre la figure 2 f A cette relation de phase, l'échantillon 92 à la demi-ligne, est à une position dans le temps pour détecter l'impulsion d'égalisation 46 et le temps
suivant d'échantillonnage 94 détectera l'impulsion d'égali-
sation 48 Les instructions d'échantillonnage du micro-
processeur sont alors alignées en phase avec le signal composite de synchronisation de la figure 2 b, donc toutes
les impulsions de synchronisation sont échantillonnées.
Dans la pratique, un ajustement précis de la relation de phase est accompli afin que les impulsions d'égalisation soient continuellement échantillonnées en leurs points médians On a trouvé que cette technique de saut d'horloge et de déphasage permettait d'aligner rapidement les temps
d'échantillonnage avec le signal composite de synchronisation.
il Des expériences ont montré qu'une analyse de pas plus de trente trames étaient nécessaires pour arriver à l'alignement
souhaité à partir de toute condition de phase initiale.
La technique de saut d'horloge est avantageusement utilisée avec des microprocesseurs tels que le modèle 8748,
qui sont conçus pour exécuter facilement cette fonction.
On peut voir sur la figure 3 que le saut d'horloge de cet exemple a pour effet d'allonger le temps requis pour exécuter une instruction, de 2,648 microsecondes à 2,825 microsecondes La relation de phase des instructions subséquentes à 2,648 microsecondes est ainsi décalée par rapport aux signaux de synchronisation reçus Le même déphasage peut être atteint en logiciel sans le saut d'horloge en exécutant sélectivement une instruction qui a un temps d'exécution plus long que les instructions nominales de 2,648 microsecondes Par exemple, si le microprocesseur est capable d'exécuter un autre type d'instruction en 16, 17, 18, cycles d'horloge, l'une de ces instructions pourra
être exécutée pour produire un déphasage de la synchronisa-
tion des instructions de 2,648 microsecondes par rapport aux signaux de synchronisation Cela permet la mise en oeuvre des principes de la présente invention en utilisant un microprocesseur ou n'est pas incorporée la caractéristique
de saut d'horloge.
Quand les instructions d'échantillonnage ont été bien alignées en phase avec les signaux composites de synchronisation, toute partie souhaitée d'une ligne peut être échantillonnée en échantillonnant pendant le cycle ou les cycles appropriés d'instructions Les lignes peuvent être comptées en comptant les impulsions d'effacement horizontal 40 et 42 de la figure 2 a, qui sont appliquées à l'entrée de donnée IN 1 du microprocesseur 30 Cependant, afin d'échantillonner une ligne d'un numéro spécifique, comme la ligne 19 de chaque trame (la ligne VIR), il est
nécessaire d'établir une référence dans les trames vidéo.
Cela peut être effectué en échantillonnant le signal
composite de synchronisation à des intervalles d'une demi-
ligne, comme le montrent les formes d'onde de la figure 5.
La figure 5 a montre la forme d'onde du signal composite de synchronisation au début d'une trame impaire (première) Cette forme d'onde est échantillonnée aux temps d'échantillonnage représentés sur la figure 5 b L'impulsion de synchronisation horizontale 120 estla dernière impulsion de synchronisation horizontale de la trame de numéro pair qui précède, et elle est suivie d'une impulsion d'égalisation 122, un intervalle de ligne après L'impulsion suivante qui est détectée est l'impulsion d'égalisation 124, qui'se présente à un intervalle d'une demi- ligne après l'impulsion 122 Comme il n'y a qu'un intervalle d'une demi- ligne entre ces deux signaux, le temps d'échanitllon de l'impulsion 124 est compté comme "un" Les échantillons à la demi-ligne sont comptés jusqu'à ce qu'un compte de "douze" soit atteint six lignes plus tard, moment auquel l'impulsion d'égalisation 126 suivant l'intervalle de l'impulsion de synchronisation verticale est échantillonnée La forme d'onde composite de synchronisation est alors échantillonnée pendant une certain nombre d'instructions consécutives, comme le montrent les temps d'échantillon 12 ' et 12 " La largeur étroite de l'impulsion d'égalisation 126 permet à cette impulsion de
n'être échantillonnée que par le premier temps d'échantil-
lonnage 12, et les échantillons 12 ' et 12 " trouveront que la forme d'onde composite de synchronisation est à un état "bas" Le microprocesseur sait alors qu'il a identifié la
ligne sept d'une trame vidéo impaire.
Ce résultat peut être vérifié au début de la trame paire qui suit, que l'on peut voir sur la figure 5 c La trame impaire (première trame) se termine avec les impulsions de synchronisationhorizontale 130 et 132 L'impulsion de synchronisation 132 est suivie, une demi-ligne plus tard, d'une impulsion d'égalisation 134 Comme dans la trame précédente, la présence à une demi-ligne, de deux impulsions, établit le compteur d'échantillons du microprocesseur à un "un" Les échantillons à une demiligne sont comptés jusqu'à ce qu'un compte de "douze" soit de nouveau atteint Au compte de douze, le microprocesseur échantillonne la dernière impulsion verticale large de la trame paire Les échantillons consécutifs subséquents 12 ' et 12 " détectent également les impulsions verticales larges 136, identifiant cette impulsion 136 comme faisant partie de la ligne six d'une trame paire Le microprocesseur a alors une référence dans le signal vidéo, et peut identifier les trames impaires et paiires, ainsi que des lignes spécifiques de chaque trame en comptant les impulsions d'effacement horizontal à l'entrée IN 1 Le microprocesseur peut laisser passer toute ligne spécifique vers le circuit d'utilisation 18, simplement en comptant un nombre approprié d'impulsions d'effacement
horizontal et en ouvrant la porte 16 au compte approprié.
Par ailleurs, le microprocesseur peut échantillonner en tout temps spécifique d'une ligne particulière en exécutant un ou plusieurs-sauts de cycles du signal d'horloge Ces sauts d'horloge décalent effectivement la phase des instructions d'échantillonnage en alignement avec le temps de la ligne qui doit être échantillonnée Le microprocesseur peut compter les sauts d'horloge afin de continuer à maintenir la référence des temps d'échantillonnage par rapport au
signal vidéo.
L'agencement de la figure 1 peut être configuré comme le montre la figure 6 pour échantillonner un signal VIR Les échantillons du signal VIR peuvent alors être utilisés par exemple, pour contrôler la bande passante des fréquences intermédiaires du téléviseur, comme cela est décrit dans la demande de brevet U S N 258 928 intitulée
"I.F RESPONSE CONTROL SYSTEM FOR A TELEVISION RECEIVER"
déposée le 30 Avril 1981 Dans le système qui y est décrit, la barre de référence de chrominance et le niveau de
25091 G 5
référence de luminance du signal VIR sont détectés et comparés pour développer un signal de contrôle ou commande qui est utilisé pour accentuer la bande passante des fréquences intermédiaires à proximité de la fréquence porteuse image ou de chrominance Les éléments de base de ce système, que l'on peut voir sur la figure 6,avec un système téléviseur conventionnel, comprenant une antenne 152, un tuner 150, un mélangeur 154, un circuit 158 de traitement de signaux à fréquence intermédiaire et un circuit 160 de traitement de signaux vidéo sont représent 6 connectésà la façon habituelle Entre le mélangeur 154 et le circuit 158 de traitement de signaux à fréquence intermédiaire est disposé un circuit accordé d'accentuation des fréquences intermédiaires 156 qui peut être construit comme cela est
indiqué dans la demande de brevet U S ci-dessus mentionnée.
Le signal vidéo détecté à la sortie du circuit de traitement 158 est appliqué à un filtre 162; à une première entrée d'un multiplexeur 166; et à un circuit de verrouillage de ligne 176 Le circuit de verrouillage de ligne 176 comprend les éléments 12, 14, 20 et 32 de l'agencement de la figure 1, et il est relié au microprocesseur 30 comme le montre cette figure Le multiplexeur 166 est commandé par des signaux
appliqués aux lignes de commande 172 et 174 par le micro-
processeur 30 La sortie du filtre 162 est reliée à l'entrée d'un détecteur 164, dont la sortie est reliée à une seconde entrée du multiplexeur 166 La sortie du multiplexeur 166 est reliée au microprocesseur 30 par un convertisseur analogique-numérique 168 Le microprocesseur développe un signal numérique de sortie, qui est relié aux entrées d'un convertisseur numérique-analogique 170, dont la sortie est
reliée à l'entrée de commande du circuit d'accentuation 156. En fonctionnement, la synchronisation du micro-
processeur est alignée sur le signal composite de synchro-
nisation du signal vidéo comme le montrent les figures 2 à 5.
Le microprocesseur 30 compte alors les lignes du signal vidéo pour localiser la ligne dix-neuf, qui peut contenir un signal VIR Un signal VIR typique est représenté sur la figure 7 a A la suite de l'impulsion de synchronisation horizontale et du signal de salve qui sont conventionnels, le signal VIR comprend une barre de référence de chrominance de 24 microsecondes suivie d'un niveau de référence de luminance 182 de 12 microsecondes Pendant la ligne dix-neuf, les instructions du microprocesseurï sont alignées avec le signal VIR comme le montre la figure 7 a Pendant le cycle d'instructions numéro six, le microprocesseur 30 amorce une impulsion d'intervalle d'échantillonnage de chrominance à la ligne de commande 172, qui est représentée par l'impulsion 184 de la figure 7 b Le microprocesseur termine l'impulsion 184 pendant le cycle d'instructicnsl 3 Pendant l'impulsion de l'intervalle d'échantillonnage 184, le niveau de la barre de référence de chrominance qui est détecté à la sortie du
détecteur 164 est appliqué au convertisseur analogique-
numérique 168 par la première entrée du multiplexeur 166.
Le niveau du signal détecté est converti en un signal
numérique et est stocké par le microprocesseur 30.
Pendant le cycle d'instructions 15 de la ligne dix-neuf, une impulsion d'intervalle d'échantillonnage de luminance 186 est amorcée par le microprocesseur à la ligne de commande 174 Le microprocesseur termine l'impulsion 186
pendant le cycle d'instructions 19 L'impulsion de l'inter-
valle d'échantillonnage 186 contrôle le multiplexeur pour appliquer le niveau de référence de luminance de la seconde
entrée du multiplexeur 166 au convertisseur analogique-
numérique 168 Le niveau de référence de luminance est mis
sous forme numérique et stocké par la microprocesseur 30.
Le microprocesseur 30 peut alors calculer une valeur de signal de commande pour le circuit d'accentuation des fréquences intermédiaires 156 qui est accordé Les deux signaux stockés peuvent être analysés pour une validité et une contamination du bruit et un signal de commande peut être calculé selon le rapport des deux signaux La valeur
numérique du signal de commande est appliquée au conver-
tisseur numérique-analogique 170 o elle est convertie en un signal analogique et appliquée au circuit d'accentuation 156 Le contrôle de la bande passante des fréquences intermédiaires du téléviseur se passera alors comme cela
est décrit dans la demande de brevet U S N O 258 928-ci-
dessus mentionnée.
Claims (9)
1. Dispositif, dans un téléviseur, comprenant une
source de signaux vidéo ayant des composantes de synchronisa-
tion et un circuit séparateur de signaux de synchronisation répondant auxdits signaux vidéo pour produire des signaux séparés de synchronisation à une fréquence donnée; et un moyen ayant une entrée reliée pour recevoir lesdits signaux de synchronisation et une sortie pour produire un signal d'horloge qui est sensiblement aligné, en phase, avec lesdits signaux de synchronisation et dont la fréquence est sensiblement un multiple entier de la fréquence desdits signaux de synchronisation, caractérisé par: un microprocesseur ( 30) ayant une entrée d'horloge pour recevoir un signal d'horloge, ledit signal d'horloge validant ledit microprocesseur pour exécuter des instructions à une fréquence dépendant de la fréquence dudit signal d'horloge; et un moyen ( 32) pour relier la sortie dudit moyen producteur de signaux d'horloge à l'entrée d'horloge dudit
microprocesseur.
2. Dispositif selon la revendication 1, caractérisé en ce que: le microprocesseur ( 30) précité a une entrée de donnée reliée pour recevoir les signaux de synchronisation, et une sortie o est produit un signal de commande, ledit microprocesseur pouvant exécuter un cycle d'instructions en un nombre donné de cycles de signaux d'horloge uniformes, et étant programmé pour exécuter un nombre entier de cycles d'instructions pendant un intervalle de ligne horizontale en réponse audit signal d'horloge; et un circuit d'utilisation de signaux ( 16, 18) est
relié à la sortie dudit microprocesseur.
3. Dispositif selon la revendication 2, caractérisé en ce que le microprocesseur ( 30) précité répond de plus au signal d'horloge pour exécuterureinstruction pendant un intervalle de temps qui est supérieur à la durée du nombre donné de cycles de signaux d'horloge-uniformes,
ainsi la phase des cycles d'instructions subséquemment -
exécutés est décalée par rapport à la phase des signaux de
synchronisation à la fréquence de ligne horizontale.
4. Dispositif selon la revendication 2, caractérisé en ce que certains des cycles d'instructions provoquent l'exécution d'instructions d'échantillonnage pour échantillonner le niveau des signaux de synchronisation à l'entrée de donnée du microprocesseur ( 30) en des temps prédéterminés; en ce que le moyen d'accouplement ( 32)
comprend un commutateur commandé; et en ce que le micro-
processeur comprend de plus une borne de sortie de commande de saut qui est reliée audit commutateur pour ouvrir ledit commutateur en réponse à un signal de commande de saut
produit par ledit microprocesseur selon les niveaux échantil-
lonnés des signaux de synchronisation, ainsi des instructions subséquentes d'échantillonnage sont exécutées en relation
connue de phase avec les signaux de synchronisation.
5. Procédé pour aligner la synchronisation d'un microprocesseur sur un signal vidéo, caractérisé par les étapes de: -a) produire un signal de synchronisation en réponse audit signal vidéo; b) produire un signal d'horloge en réponse audit signal de synchronisation, qui présente une fréquence qui
est un multiple de la fréquence dudit signal de synchronisa-
tion et qui est sensiblement en alignement de phase avec lui;
c) appliquer ledit signal d'horloge audit micro-
processeur; et d) programmer ledit microprocesseur pour qu'il exécute un nombre entier de cycles d'instructions pendant un nombre entier de périodes du signal de synchronisation
en réponse au signal d'horloge.
6. Procédé selon la revendication 5, caractérisé en ce que l'étape a) précitée comprend l'étape de: a) produire un signal de synchronisation contenant des composantes à la fréquence de ligne horizontale en réponse au signal vidéo; et par les étapes de: e) échantillonner le signal de synchronisation à une fréquence de ligne horizontale pour détecter les composantes à la fréquence de ligne horizontale et, si aucune composante n'est détectée, f) empêcher l'application d'un cycle du signal d'horloge audit microprocesseur; g) répéter les étapes e) et f) jusqu'à ce que lesdites composantes à la fréquence de ligne horizontale soient détectées continuellement à ladite fréquence de
ligne horizontale.
7. Procédé selon la revendication 5, caractérisé en ce que l'étape a) précitée comprend l'étape de a) produire un signal de synchronisation contenant des impulsions de synchronisation horizontale et des impulsions d'égalisation en réponse au signal vidéo; et par les étapes de: e) échantillonner ledit signal de synchronisation à des intervalles d'une demi-ligne pour détecter la présence des impulsions d'égalisation et, si aucune impulsion d'égalisation n'est détectée pendant l'intervalle de temps d'une trame vidéo, f) empêcher l'application d'un cycle du signal d'horloge au microprocesseur; et g) répéter les étapes e) et f) jusqu'à ce que les impulsions d'égalisation soient détectées à chaque trame vidéo.
8. Procédé selon la revendication 7, caractérisé en ce que l'étape a) précitée consiste à: a) produire un signal composite de synchronisation en réponse au signal vidéo; et par les étapes de:
h) échantillonner le signal composite de synchroni-
sation à des intervalles d'une demi-ligne jusqu'à ce que des impulsions soient détectées par deux échantillons consécutifs puis
i) échantillonner le signal composite de synchroni-
sation, après une durée de onze intervalles d'une demi-ligne pendant N instructions consécutives d'échantillonnage, o n est supérieur à 1 et inférieur ou égal à la durée d'une impulsion de synchronisation verticale divisée par le temps d'exécution d'une instruction d'échantillonnage; et j) si une impulsion de synchronisation est détectée par le n ème échantillon, identifier cet échantillon comme la dernière impulsion verticale large d'une trame vidéo de numéro pair et, si aucune impulsion de synchronisation n'est détectée par le n ème échantillon, k) identifier le premier desdits N échantillons comme première impulsion d'égalisation Luivant l'intervalle d'impulsion de synchronisation verticale d'une trame vidéo
de numéro impair.
9. Procédé pour aligner la synchronisation d'un microprocesseur sur une référence dans une image d'un signal
vidéo, caractérisé par les étapes de: -
a) produire un signal composite de synchronisation en réponse audit signal vidéo; b) produire un signal d'horloge pour ledit microprocesseur ( 30) en réponse audit signal vidéo, qui est verrouillé en phase sur les composantes du signal de synchronisation horizontale dudit signal vidéo; c) programmer ledit microptocesseur pour exécuter des instructions d'échantillonnageàdes intervalles de la moitié d'un intervalle de ligne de télévision en réponse audit signal d'horloge pour échantillonner ledit signal composite de synchronisation; d) aligner lesdites instructions d'échantillonnage avec la phase des impulsions d'égalisation dudit signal composite de synchronisation afin que lesdites instructions échantillonnent lesdites impulsions d'égalisation quand elles se présentent; e) échantillonner ledit signal composite de synchronisation à des intervalles d'une demi-ligne jusqu'à ce que des impulsions soient détectées par deux échantillons consécutifs, puis f) échantillonner ledit signal composite de synchronisation, après une période de onze intervalles d'une demi-ligne, pendant N échantillons consécutifs pendant l'intervalle de temps d'une impulsion de synchronisation verticale, o N est supérieur à 1 et inférieur ou égal à la durée d'une impulsion de synchronisation verticale divisée par le temps entre certains des échantillons consécutifs; et g) si une impulsion de synchronisation est détectée par le n-ème échantillon, identifier ledit échantillon comme la dernière impulsion verticale large d'une trame vidéo de numéro pair, et h) si aucune impulsion de synchronisation horizon tale n'est détectée par le n-ème échantillon, identifier le premier des N échantillons comme la première impulsion d'égalisation suivant l'intervalle des impulsions de synchronisation verticale d'une trame vidéo de numéro impair.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/280,475 US4464679A (en) | 1981-07-06 | 1981-07-06 | Method and apparatus for operating a microprocessor in synchronism with a video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2509105A1 true FR2509105A1 (fr) | 1983-01-07 |
| FR2509105B1 FR2509105B1 (fr) | 1988-06-10 |
Family
ID=23073250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8211757A Expired FR2509105B1 (fr) | 1981-07-06 | 1982-07-05 | Procede et dispositif pour faire fonctionner un microprocesseur en synchronisme avec un signal video |
Country Status (24)
| Country | Link |
|---|---|
| US (1) | US4464679A (fr) |
| JP (2) | JPS5824284A (fr) |
| KR (1) | KR890000978B1 (fr) |
| AT (1) | AT391235B (fr) |
| AU (1) | AU557962B2 (fr) |
| BE (1) | BE893742A (fr) |
| CA (1) | CA1192990A (fr) |
| CZ (1) | CZ481782A3 (fr) |
| DD (1) | DD202221A5 (fr) |
| DE (1) | DE3225042C2 (fr) |
| DK (1) | DK154386C (fr) |
| ES (1) | ES8309049A1 (fr) |
| FI (1) | FI74176C (fr) |
| FR (1) | FR2509105B1 (fr) |
| GB (1) | GB2105139B (fr) |
| HK (1) | HK54489A (fr) |
| IT (1) | IT1198384B (fr) |
| NL (1) | NL8202696A (fr) |
| NZ (1) | NZ201168A (fr) |
| PL (1) | PL143206B1 (fr) |
| PT (1) | PT75122B (fr) |
| SE (2) | SE452233B (fr) |
| SU (1) | SU1268119A3 (fr) |
| ZA (1) | ZA824779B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988004504A1 (fr) * | 1986-12-03 | 1988-06-16 | Deutsche Thomson-Brandt Gmbh | Recepteur de television comportant une partie commande pilotee par microprocesseur et une partie reseau de commutation |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965825A (en) * | 1981-11-03 | 1990-10-23 | The Personalized Mass Media Corporation | Signal processing apparatus and methods |
| US7831204B1 (en) * | 1981-11-03 | 2010-11-09 | Personalized Media Communications, Llc | Signal processing apparatus and methods |
| USRE47642E1 (en) | 1981-11-03 | 2019-10-08 | Personalized Media Communications LLC | Signal processing apparatus and methods |
| US4531154A (en) * | 1982-10-29 | 1985-07-23 | At&T Bell Laboratories | Interface for a video display processor arranged to provide an overlay on a video display |
| JPS59212891A (ja) * | 1983-05-18 | 1984-12-01 | パイオニア株式会社 | 同期回路 |
| US4654708A (en) * | 1983-06-20 | 1987-03-31 | Racal Data Communications Inc. | Digital video sync detection |
| US4554582A (en) * | 1983-08-31 | 1985-11-19 | Rca Corporation | Apparatus for synchronizing a source of computer controlled video to another video source |
| US4633421A (en) * | 1983-12-23 | 1986-12-30 | General Signal Corporation | Method for transposing time measurements from one time frame to another |
| JPH0644818B2 (ja) * | 1984-04-13 | 1994-06-08 | 日本電信電話株式会社 | 表示装置 |
| US4631585A (en) * | 1984-05-07 | 1986-12-23 | Rca Corporation | Apparatus for synchronizing the operation of a microprocessor with a television synchronization signal useful in generating an on-screen character display |
| US4595953A (en) * | 1984-10-31 | 1986-06-17 | Rca Corporation | Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals |
| EP0180450B1 (fr) * | 1984-10-31 | 1991-05-22 | Rca Licensing Corporation | Appareil d'affichage de télévision comportant un générateur de caractères non verrouillé à la fréquence de Ligne |
| US4623925A (en) | 1984-10-31 | 1986-11-18 | Rca Corporation | Television receiver having character generator with non-line locked clock oscillator |
| JPH06101804B2 (ja) * | 1985-09-25 | 1994-12-12 | ヤマハ株式会社 | 垂直同期タイミング信号発生回路 |
| US4763193A (en) * | 1987-01-08 | 1988-08-09 | Rca Licensing Corporation | Automatic determination of time base in electronic time-keeping apparatus |
| EP0339086B1 (fr) * | 1987-11-04 | 1996-09-11 | Igen, Inc. | Fractions de rhenium electrochimioluminescentes et procedes de production |
| US4830815A (en) * | 1988-04-25 | 1989-05-16 | General Electric Company | Isolation condenser with shutdown cooling system heat exchanger |
| US4868686A (en) * | 1989-02-09 | 1989-09-19 | Sony Corporation | Method and system for recording asynchronous biphase encoded data on a video tape recorder and for recovering the encoded recorded data |
| US5157492A (en) * | 1990-04-30 | 1992-10-20 | Thomson Consumer Electronics, Inc. | Sync validity detecting utilizing a microcomputer |
| JP3264919B2 (ja) * | 1990-07-23 | 2002-03-11 | 松下電器産業株式会社 | テレビジョン受信機 |
| US5453795A (en) * | 1991-07-02 | 1995-09-26 | Thomson Consumer Electronics, Inc. | Horizontal line counter insensitive to large phase shifts of video |
| GB9114245D0 (en) * | 1991-07-02 | 1991-08-21 | Thomson Consumer Electronics | Horizontal line counter insensitive to large phase shifts of video |
| DE69228738D1 (de) * | 1991-12-06 | 1999-04-29 | Glaxo Group Ltd | Zusammensetzungen zur Behandlung von entzündlichen Zuständen oder Analgesie, die Ranitidin Wismuth Citrat und einen NSAID enthalten |
| US6169581B1 (en) | 1994-04-01 | 2001-01-02 | Honeywell Inc. | Phase-locked sync stripper |
| US6037994A (en) * | 1997-05-09 | 2000-03-14 | Lg Electronics, Inc. | Sync signal processing device for combined video appliance |
| JP4643152B2 (ja) | 2004-01-30 | 2011-03-02 | 株式会社デンソー | 電子キーシステムの携帯機 |
| CN110161916B (zh) * | 2019-05-27 | 2022-05-17 | 西安电子工程研究所 | 一种多板卡采样同步方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160993A (en) * | 1977-12-12 | 1979-07-10 | Zenith Radio Corporation | VIR line recognition system |
| US4295165A (en) * | 1979-02-19 | 1981-10-13 | Victor Company Of Japan, Ltd. | Television signal discrimination system in a television receiver |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3472962A (en) * | 1966-09-27 | 1969-10-14 | Rca Corp | Synchronization system for television signals with auxiliary information transmitted during the vertical blanking interval |
| US3666888A (en) * | 1968-06-26 | 1972-05-30 | Communications Satellite Corp | Pcm-tv system using a unique word for horizontal time synchronization |
| CA925592A (en) * | 1969-08-07 | 1973-05-01 | F. Sanford Robert | Display system |
| JPS5320169B2 (fr) * | 1972-04-24 | 1978-06-24 | ||
| GB1479584A (en) * | 1973-07-14 | 1977-07-13 | Solartron Electronic Group | Data terminals and data processing apparatus incorporating such terminals |
| GB1467240A (en) * | 1973-09-04 | 1977-03-16 | Gen Electric Co Ltd | Television systems |
| US3878335A (en) * | 1973-10-18 | 1975-04-15 | Rca Corp | Digital synchronization system |
| US3898377A (en) * | 1973-11-23 | 1975-08-05 | Xerox Corp | Video mixer |
| US4092672A (en) * | 1976-11-15 | 1978-05-30 | Rca Corporation | Master oscillator synchronizing system |
| GB1604678A (en) * | 1978-05-30 | 1981-12-16 | Indep Broadcasting Authority | Television systems |
| JPS5826236B2 (ja) * | 1977-12-28 | 1983-06-01 | 日本電気ホームエレクトロニクス株式会社 | 垂直周期信号抜取パルス発生回路 |
| IT1159686B (it) * | 1978-05-22 | 1987-03-04 | Indesit | Televisore |
| US4216396A (en) * | 1978-08-24 | 1980-08-05 | Rca Corporation | Sample-hold phase detector |
| SE411007B (sv) * | 1979-03-30 | 1979-11-19 | Globe Computers Ab | Forfarande och anordning for synkronisering av ett digitalt minne med ett befintligt tv-system |
| FR2456441B1 (fr) * | 1979-05-09 | 1985-12-27 | Rca Corp | Dispositif a boucle verrouillee en phase pour l'oscillateur horizontal d'un televiseur |
| US4251833A (en) * | 1979-05-09 | 1981-02-17 | Rca Corporation | Television horizontal AFPC with phase detector driven at twice the horizontal frequency |
| US4245251A (en) * | 1979-05-09 | 1981-01-13 | Rca Corporation | AFPC Phase detector with no output from alternate sync pulses |
| DE2931758A1 (de) * | 1979-08-04 | 1981-02-19 | Philips Patentverwaltung | Schaltungsanordnung zum synchronisieren eines oszillators gegenueber einem fernsehsignal |
| US4346407A (en) * | 1980-06-16 | 1982-08-24 | Sanders Associates, Inc. | Apparatus for synchronization of a source of computer controlled video to another video source |
| US4366498A (en) * | 1981-04-30 | 1982-12-28 | Rca Corporation | I.F. Response control system for a television receiver |
| US4384306A (en) * | 1981-06-22 | 1983-05-17 | Rca Corporation | Variable peaking control circuit |
-
1981
- 1981-07-06 US US06/280,475 patent/US4464679A/en not_active Expired - Lifetime
-
1982
- 1982-06-25 ES ES513440A patent/ES8309049A1/es not_active Expired
- 1982-06-25 PT PT75122A patent/PT75122B/pt not_active IP Right Cessation
- 1982-06-28 CZ CS824817A patent/CZ481782A3/cs unknown
- 1982-06-29 SE SE8204033A patent/SE452233B/sv not_active IP Right Cessation
- 1982-06-29 FI FI822320A patent/FI74176C/fi not_active IP Right Cessation
- 1982-06-30 AU AU85539/82A patent/AU557962B2/en not_active Ceased
- 1982-07-02 GB GB08219148A patent/GB2105139B/en not_active Expired
- 1982-07-02 BE BE0/208520A patent/BE893742A/fr not_active IP Right Cessation
- 1982-07-02 JP JP57116097A patent/JPS5824284A/ja active Granted
- 1982-07-05 IT IT22237/82A patent/IT1198384B/it active
- 1982-07-05 NL NL8202696A patent/NL8202696A/nl not_active Application Discontinuation
- 1982-07-05 PL PL1982237288A patent/PL143206B1/pl unknown
- 1982-07-05 KR KR8202991A patent/KR890000978B1/ko not_active Expired
- 1982-07-05 DK DK301682A patent/DK154386C/da active
- 1982-07-05 FR FR8211757A patent/FR2509105B1/fr not_active Expired
- 1982-07-05 NZ NZ201168A patent/NZ201168A/en unknown
- 1982-07-05 ZA ZA824779A patent/ZA824779B/xx unknown
- 1982-07-05 SU SU823462354A patent/SU1268119A3/ru active
- 1982-07-05 DE DE3225042A patent/DE3225042C2/de not_active Expired
- 1982-07-06 AT AT2620/82A patent/AT391235B/de not_active IP Right Cessation
- 1982-07-06 CA CA000406735A patent/CA1192990A/fr not_active Expired
- 1982-07-06 DD DD82241442A patent/DD202221A5/de unknown
-
1984
- 1984-12-10 SE SE8406255A patent/SE454640B/sv not_active IP Right Cessation
-
1988
- 1988-12-07 JP JP63310993A patent/JPH01231492A/ja active Granted
-
1989
- 1989-07-06 HK HK544/89A patent/HK54489A/xx not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160993A (en) * | 1977-12-12 | 1979-07-10 | Zenith Radio Corporation | VIR line recognition system |
| US4295165A (en) * | 1979-02-19 | 1981-10-13 | Victor Company Of Japan, Ltd. | Television signal discrimination system in a television receiver |
Non-Patent Citations (1)
| Title |
|---|
| GRUNDIG TECHNISCHE INFORMATIONEN, vol. 26, no. 2, février 1979, pages 55-86, Furth, DE; J. BAUMGARTNER: "Ein neues Chassiskonzept f}r die Spitzenklasse der Grundig-Farbfernsehger{te" * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988004504A1 (fr) * | 1986-12-03 | 1988-06-16 | Deutsche Thomson-Brandt Gmbh | Recepteur de television comportant une partie commande pilotee par microprocesseur et une partie reseau de commutation |
| EP0273211A1 (fr) * | 1986-12-03 | 1988-07-06 | Deutsche Thomson-Brandt GmbH | Récepteur TV avec une commande à microprocesseur et avec une alimentation commutée |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2509105A1 (fr) | Procede et dispositif pour faire fonctionner un microprocesseur en synchronisme avec un signal video | |
| KR890000415B1 (ko) | 비데오 신호 처리시스템 | |
| FR2482815A1 (fr) | Dispositif de codage et de decodage de signaux d'image et de son | |
| FR2482814A1 (fr) | Procede et dispositif pour coder et decoder des signaux video par inversion repetitive de la polarite de ces signaux | |
| US4775890A (en) | Phase detector | |
| FR2526619A1 (fr) | Circuit de multiplication de la frequence de balayage | |
| FR2515458A1 (fr) | Systeme detecteur de signaux fantomes avec reglage de la phase de la composante de synchronisation de sous-porteuse de chrominance | |
| FI71646B (fi) | System foer avlaegsnande av televisionsspoekbilder med kompensation foer spoekbildsfas | |
| US7529330B2 (en) | Closed loop sub-carrier synchronization system | |
| FR2499796A1 (fr) | Circuit de deviation horizontale en mode double | |
| EP1101316B1 (fr) | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique | |
| CH625377A5 (fr) | ||
| EP0781038B1 (fr) | Dispostitif de traitement de signaux de synchronisation | |
| FR2488762A1 (fr) | Detecteur de signal fantome de television | |
| KR20000070682A (ko) | 디지털 동기 신호 분리기 | |
| EP0526359A1 (fr) | Procédé et dispositif de synchronisation d'un signal | |
| FR2530909A1 (fr) | Procede et circuit pour engendrer un signal de synchronisation de trame dans un recepteur d'images | |
| FR2588708A1 (fr) | Circuit pour engendrer un signal en dents de scie a l'usage de la deviation de trame dans un dispositif de reproduction d'images | |
| EP0312449B1 (fr) | Dispositif de contrôle de présence d'informations d'images dans des signaux vidéo | |
| JP2549002B2 (ja) | 映像信号取り込み回路 | |
| JP2549001B2 (ja) | 映像信号取り込み回路 | |
| FR2635937A1 (fr) | Dispositif de synchronisation de trame de television | |
| GB2122450A (en) | Line deflection circuit for a picture display device | |
| JP3279140B2 (ja) | 水平同期信号保護装置 | |
| JPH01288173A (ja) | ロングゴースト除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |