JPS5824284A - マイクロプロセッサのタイミングをビデオ信号に合せる装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔９発明の関連する技術分野〕 この発明はマイクロプロセッサのタイミングをビデオ信
号に固定する方法並びに装置に関し、特にマイクロプロ
セッサのタイミングをビデオ信号の同期パルスに一致さ
せてビデオフレームに対スる基準を設定する方法並びに
装置に関する。

〔従来技術〕

テレビ受像機ではマイクロプロセッサ（またはマイクロ
コンピュータ）のタイミングをビデオフレームのタイミ
ングに合せる必要がしばしばある。

このようにタイミングを合すと、そのマイクロプロセン
サはビデオフレームに対する基準を設定することができ
、さらにビデオ信号中の同期事象の発生を予知すること
ができる。するとマイクロプロセンサは指定さｔた信号
処理機能に適当な回数ビデオ信号をゲーティングするこ
とができる。例えばピ゛デオ信号の基準を知ることによ
）、線を計数して例えば線１９上のＶＩＲ信号や線１４
．１５上のテレテキスト情報の出現したときその線をゲ
ーティングすることができる。ビデオ信号を正確な既知
時点でサンプリングすると、バースト信号やゴースト検
知用の信号のような同期情報を抽出することもでき、こ
の抽出した情報をマイクロプロセッサその他の信号処理
回路で処理することができる。

〔発明の開示〕

この発明の原理によれば、合成ビデオ信号の同期信号成
分に位相固定され元クロツク信号に応動するマイクロプ
ロセッサを設ける。そのクロック信号は位相固定ループ
で発生され、水平線周波数の信号と位相同期している。

このクロック信号の周波数は水平線周波数の整数倍に選
ばれ、マイクロプロセッサを付勢して１水平線期間中に
整数個の命令を実行させることが望ましい。命令を計数
することによってマイクロプロセッサは線周期の全部ま
たは一部を計数しであるビデオ線周期中に同期して起る
あらゆる事象の発生を予測することができる。

マイクロプロセッサを水平線周波数の信号に同期して命
令を実行するように一度調時すると、その命令がビデオ
信号の各水平線の始端と位相を合せて実行されるように
することが望ましい。この゛発明の他の特徴として、こ
の命令の実行を水平周波数信号に合せることがサンプリ
ング命令の実行によって行われる。この命令は合成同期
信号をサンプリングして同期パルスの存在を検知し、検
知されない場合は１ビデオフイールド中マイクロプロセ
ンサのり・ツク入力からり・ツクパルスをな　　　　１
くする。このようにするとサンプリング命令の位相が各
フィールドごとに同期信号に対して１クロツクサイクル
ずつ移動し、遂にサンプリングさｈた同期信号と既知の
位相関係になる。

−ｔＸマイクロプロセッサが各水平線周期中既知の位置
と位相および周波数同期して命令を実行するようになる
と、特定の線を１本以上識別して各テレビジョン信号フ
レームにおける基準とすることが望ましいが、これはこ
の発明の原理にょル半線周波数のＣ等化）パルスが検知
されるまで手練周期ごとに合成同期信号の各線をサンプ
リングすることによシ行われる。すなわち半融周波数の
パルス列を計数して第２（偶数）フィールドの最後の広
い垂直同期パルスを識別し、これによってビデオ信号の
異なるフレームやフィールドを識別する基準を設定する
。マイクロプロセッサはこの基準から水平周波数のパル
スを計数してビデオ信号の任意の特定線または線の部分
を識別することができる。

〔発明の実施例〕

第１図はこの発明によシマイクロプロセッサ３゜の動作
をビデオ信号に同期させる装置を示す。ビデオ信号源１
０は例えばテレビジョン映像検波器で、ビデオ信号を生
成してこれをゲート１６０入力および通常の同期信号分
離回路１２に印加する。同期分離器１２は各出力に垂直
（Ｖ）、水平（Ｈ）および（水平、垂直および等化の各
成分を含む）合成（Ｃ）の各同期信号を生じる。その垂
直および水平の同期信号は通常のテレビジョン偏向系１
４に印加され、その偏向系はその出力に例えば映像管の
ヨークから通常の方法で引出されることもある水平ブラ
ンキング信号を発生する。この水平ブランキング信号と
合成同期信号はマイクロプロセッサ３０の′デー久入力
ＩＮよ、■Ｎ２にそれぞれ印加される。マイクロプロセ
ッサ３０けプログラムメモリに記憶された命令に従って
後述のように動作する。水平ブランキング信号はまた出
力がフィルタ２４を介して電圧制御発振器（ＶＣＯ）　
２６の制御入力に結合された位相検波器２２の入力にも
印加される。発振器２６の出力は分局器２８に供給され
ると共に、スイッチ３２を介してマイクロプロセッサ３
０のクロック入力ＣＬＯＣＫに印加される。分局器２８
の出力は位相検波器２２の第２の入力に印加される。位
相検波器２２、フィルタ２４、発振器２６および分周器
２８は位相固定ループ回路２０を構成し、水平ブランキ
ング信号と実質的に一定の位相関係にあるマイクロプロ
セッサ用クロック信号を生成する。

−づイクロプロセッサ３０はスイッチ３２に結合された
スキップ制御出力５ＫＩＰを有する。マイクロプロセッ
サ３０がこの出力に生成するパルスは常閉スイッチ３２
を開く働らきをする。マイクロプロセッサ３０けまたゲ
ート１６に供給されてその導電度を制御する出力を有す
る。ゲート１６の出力は信号利用回路１８に結合されて
いる。

第１図の回路の動作を第２図ないし第５図の例示波形を
参照しつつ次の例について説明する。説明のため、使用
するマイクロプロセッサはインテル（Ｉｎｔｅｌ　）社
その他で製造される型式第３８４８号と仮定する。また
電圧制御発振器２６１ｄ公称動作周波数５．６６４３５
ＭＨｚ　、分局器２８はこのクロック周波数を位相固定
ループ２０において３６０で分周するとする。型式第３
８４８号のマイクロプロセッサ３０ハ第４図（ｂ）およ
び（Ｃ）に示すように１５タロツクサイクルごとに１つ
の命令サイクルを実行し、第４図（Ｃ）に示すように２
サイクルサンプリング命令１１０、１１２を実行するこ
とによシそのデータ入力ＩＮよ、ＩＮ２の信号をサンプ
リングすることができる。このサンプリング命令は第４
図（ｂ）のマイクロプロセッサのクロック波形を基準に
して第４図（ｃ）のサンプリング矢印１１１で示す時膚
に選ばれた入力の信号レベルをサンプリングする。選ば
ｈたクロック周波数５．６６４？ｒ５ＭＨ２では、第８
７４８号マイクロプロセッサはｌ水平線期間中に２４個
の１サイクル命令を実行することになる。

第１図の装置を付勢すると、位相固定ループから引出さ
れたクロック信号によってマイクロプロセッサ３０が付
勢され、ｌテレビジョン水平線期間に１サイクル命令を
整数個実行する。ＮＴＳＣ方式のカラー線期間６３，５
５５μ秒では、この例の場合各線期間中に持続時間２，
６４８μ秒の命令が２４個実行されることになる。もし
持続時間の異なる白黒または標準外の信号線期間か入来
すると、位相固定ループ２０’はクロック周波数を調節
して各線期間ごとに整数個の命令を実行し続けるように
するが、この命令は当初ランダムな各線の始点に対する
ある位相関係で実行されることになる。このときマイク
ロプロセッサは合成同期信号をサンプリングしてこの発
明のクロックスキップ法を実行し、命令サイクルの位相
をビデオ信号に合せるようにするため、各水平線の基準
が設定される。

タロツクスキップ法はサンプリングされている信号の持
続時間に比して時間的に遠く離れたサンプリング命令時
点でしかビデオ信号を正確にサンプリングすることがで
きないマイクロプロセッサの固有の限界を打破するもの
である。例えば前記第５７４ｓ９マイクロプロセツサで
は、　２．６４８μ秒の命令サイクル時間の２倍の５．
３μ秒に１回しか入力信号のサンプリングができない。

このサンプリング時点と合成同期信号との位相関係によ
っては２つのサンプリング時点の間で２．４μ秒の等化
パルスを発生することができ・る。この発明の方法を用
いることによシこの限界は克服することができ、命令サ
イクルが合成同期信号と迅速に既知の位相関係に合され
る。

第１図の装置を付製すると、マイクロプロセッサがデー
タ入力■Ｎ２の合成同期信号をサンプリングする一連の
２サイクルサンプリング命令の実行を始める。この合成
同期信号はＮＴＳＣ方式の場合それぞれ約５μ秒、２．
４μ秒、２７μ秒の持続時間を有する水平同期、等化、
垂直同期の各、＜ルスを含んでいる。サンプリング時点
が５．３μ秒ごとに起るため、垂直同期パルスは連続す
る２つまたはそれ以上のサンプリング命令によってサン
プリング、されるが、水平同期パルスと等化パルスは短
かすぎて連続する２つのサンプリング命令ではサンプリ
ングできない。マイクロプロセッサは例えば連続２つの
サンプリング命令で「高い」状態を検知することによシ
バルスを検知したとき、その２つの命令の最初のものか
ら手練周期遅れた時点で次のサンプリング命令を実行す
る。連続するサンプリング命令が再び実行されて同様に
次の垂直同期パルスを識別する。このサンプリングはマ
イクロプロセッサが垂直帰線期間の垂直同期パルスを連
続６個識別するまで続く。起るべき６個の垂直同期パル
スが識別されなければ、例えばサンプリング順序が第２
のすなわち後の垂直同期パルスで始まると、マイクロプ
ロセッサは次の垂直帰線期間中にその垂直同期パルス列
が生ずるまで５．３μ秒ごとに合成同期信号のサンプリ
ングを続ける。

この方法で６個の垂直同期パルスの列が一度識別される
と、最後の垂直同期パルスをサンプリングする連続２つ
の命令の最初のものが合成同期信号の手練期間の始点に
近いマイクロプロセッサの時間基準になる。この時間基
準によシマイクロプロセッサは半組周期間隔でサンプリ
ングして合成同期信号の等化パルスの識別を試みること
ができる。

ここでマイクロプロセッサ３０は上記のような基準のサ
ンプリング命令のタイミングで第２ｂ図および第２Ｃ図
に示すように半組周期間隔で合成同期信号のサンプリン
グを始める。第２ｂ図には水平同期パルス４４と半組周
期間隔でこれに続く等化パルス、４６．４８が示されて
いるが、このようなバタンは偶数フィールドから奇数フ
ィールドへの遷移ごとに起る。第２Ｃ図は第２ｂ図の合
成同期信号波形と同一尺度で示したマイクロプロセッサ
の命令サイクルである。矢印で示されるサンプリング時
点５０．５２．５４はそれぞれ連続する水平線の第１、
第１３および第１の命令サイクル中に起っている。この
ようにしてサンプルは手練周期ごとに抽出される。この
例では水平同期パルス４４がサンプリング時点５０で検
知されるが、マイクロプロセッサのサンプリング命令と
第２ｂ図の合成同期信号波形の位相関係のタメ、マイク
ロプロセッサが等化パルス４６．４８ヲ検、知できなく
なる。図示の位相関係の場合もサンプリング命令による
後続の等化パルスの見逃しが生スる。マイクロプロセッ
サはこのような未検知パルスに応じて第３Ｃ図に示すよ
うに垂直帰線期間にスキップ制御端子５ＫＩＰにクロッ
クスキップパルス１０８を生ずる。このクロックスキッ
プパルス１０８は第３ｂ図にクロックサイクル１５の後
の欠落り　　　１０ツクサイクルで示すようにマイクロ
プロセッサのクロック信号の１サイクル中スイツチ３２
を開く。

各命令サイクルが１５個のタロツクパルスを必要とする
ため、この欠落クロックサイクルは第３ａ図の命令サイ
クル１００の時間を１クロック周期だけ延長する。図示
のように命令サイクル１００１ｄクロックパルス１６個
の間有効に持続し、次の命令サイクル１０２は正規の時
点１０４でなく１０６から始まる。

このようにして命令サイクル１０２並びに以後の全命令
サイクルが遅延され、すなわち合成同期信号に対して１
クロツクサイクルだけ移相される。ここでマイクロプロ
セッサはサンプリング命令と合成同期信号の間のこの新
しい位相関係によってその合成同期信号波形をサンプリ
ングすることになる。マイクロプロセッサが再び等化ノ
ぐルスのサンプリングに失敗すると、クロックサイクル
がスキップしてサンプリング命令の位相が、第２ｄ図の
サンプリング時点６０．６２．６４が第２Ｃ図の対応サ
ンプリング時点５０．５２．５４に対して全部移動して
いるように、合成同期信号に対して時間的に遅らされる
。

マイクロプロセッサは上述のような合成同期信号のサン
プリングとクロックサイクルのスキップを、第２ｅ図の
サンプリング時点７０のように水平同期パルス４４と同
時のサンプリング時点がその、＜ルスの立下りに近付く
まで続ける。後続のクロックサイクルの各スキップによ
って対応するサンプリング命令が水平同期パルス４４を
見落すが、この移相によりそれより前のサンプリング命
令がサンプリング時点８０のように水平同期パルス４４
をその立上り近傍でサンプリングする。これが行われる
とマイクロプロセッサの命令基準が２だけ上って、サン
プリング時点８０を含む命令サイクルを前の線の、２３
番目のサイクルとせずにその線の最初のサイクルに設定
する。このサンプリング時点はクロックサイクルがさら
に２〜３個スキンプした後第２ｆ図に示すように合成同
期信号に対して時点９０まで移相されている。実際には
等化パルスがその中間点で連続的にサンプリングされる
ように位相関係の微調節が行われる。このクロックスキ
ップと移相の技法はサンプリング時点を合成同期信号に
速やかに整合させることが判った。任意の初、期位相状
態から所要の整合に達するには３０フイールド以下の解
析しか要しないことが実験的に判っている。

このタロツクスキップ法はこの機能を実行し易いように
設計された上記第８７４８型のようなマイクロプロセッ
サに用いて有利である。この例におけるクロックスキッ
プの効果が命令を実行するに要する時間を２．６４８μ
秒から２，８２５μ秒に引延ばすことであることは第３
図から判る。後続の２．６４８μ秒の命令の位相関係は
これによって人来同期信づ゛に対し移動される。公称２
，６４８μ秒の命令よシ長い実行時間を持つ命令を選択
的に実行することによって、タロツクスキップのないソ
フトウェアで同じ移相を行うことができる。例えばマイ
クロプロセッサがクロックサイクル１６．１７．１８等
で他の形式の命令を実行し得るなら、この命令の１つを
実行して同期信号に対する２、６４８μ秒の命令のタイ
ミングの移相を行うことができ、これによってタロツク
スキップ機能を持たないマイクロプロセッサを用いてこ
の発明の原理を実施することができる。

サンプリング命令が合成同期信号と正しく整相されると
、適当な命令サイクル中にサンプリングすることによシ
線の任意所要の部分をサンプリングすることができる。

マイクロプロセッサ３０のデータ入力ＩＮ工に印加され
る第２ａ図の水平プランキ７ｆパルス４０．４２を計数
することによシ線数を計数することもできるが、各フィ
ールドの特定番目の線例えば第１９番目の線（ＶＩＲ線
）をサンプリングするには、ビデオフィールドに基準を
設ける必要がある。これは第５図の波長で示すように、
手練周期間隔で合成同期信号をサンプリングすることに
よシ達せられる。

第５ａ図は奇数（第１）フィールドの始めの合成同期信
号波形を示す。この波形は第５図（ｂ）のサンプリング
時点にサンプリングされる。水平同期パルス１２０はそ
の前の偶数フィールドの最後の水平同期パルスで、これ
から１線周期遅れて等化パルス１２２が続いている。検
知される次のパルスはパルス１２２よシ更に手練周期遅
れた等化パルス１２４である。これら２つの信号間には
手練周期の時間しかないため、パルス１２４のサンプル
時点は「１」と計数される。さらに６線周期後に計数値
「１２」に達するまで手練周期間隔のサンプルが計数さ
ね、最後に垂直同期パルス期間が続く等化パルス１２６
で示すように連続する多数の命令のために合成同期波形
がサンプリングされる。等化パルス１２６は幅が狭いた
め第１のサンプリング時点１２だけですが「低い」状態
にあることを発見する。このときマイクロプロセッサは
奇数ビデオフィールドの線７を識別したことを知る。

この結果は第５図（ｃ）に示すように次の偶数フィール
ドの始めに検査することができる。奇数（第１）フィー
ルドは水平同期パルス１３０．１３２と共に終シ、同期
パルス１３２から手練周期遅九て等化パルス１３４が続
く。前のフィールドの場合のように手練周期間隔で２つ
のパルスが生ずることによシマイクロプロセッサのサン
プル計数器が「１」に設定さｈ、さらに計数値が再度「
１２」に達するまで手練周期間隔のパルスが計数される
。

計数「１２」に達したときマイクロプロセッサは偶数フ
ィールドの最後の広い垂直パルスをサンプリングしてい
る。次に続くサンプル１２１．１２”もまたその広い垂
直パルス１３６を検知してこのパルスが偶数フィールド
の線６の一部であることを識別する。

これによってマイクロプロセッサはビデオ信号中に基準
を持ち、入力ＩＮ工の水平ブランキングパルスを計数す
ることによシ奇数および偶数フィールド並びに各フィー
ルド内の特定の線を識別することかできる。マイクロプ
ロセッサはＨ１Ｋ適当数の水−平プランキングパルスを
計数し、適当な計数値でゲート１６を開くことによシ、
任意の線を利用回路１８に送ることができる上、クロッ
ク信号のサイクルを１回以上スキップさせて特定線の任
意時点でサンプリングを行うこともできる。このクロッ
クスキップによってサンプリング命令の位相が効果的に
移動して、サンプリングすべき線の時点と整合する。マ
イクロプロセッサはまたこのクロックスキップを計数し
てビデオ信号に対するサンプリング時点の基準を維持し
続ける。− 第１図の回路を第６図のように構成してＶＩＲ信号をサ
ンプリングするようにすることもできる。

このＶＩＲ，信号のサンプルには例えば１９８１年４月
３０日付米国特許願第２５８９２１３号明細書記載のよ
うなテレビ受像機のＩＦ通過帯域の制御に用いることが
できる。上記米国出願明細書記載の方式では、ＶＩＲ，
信号のクロミナンス基準バーと輝度基準レベルを検知し
て比較し、画像または色副搬送波周波数の近傍でＩＰ通
過帯域をピーキングするために用いる制御信号を発生す
る。この方式の基本成分は第６図に示すように普通通シ
に接続された通常のテレビ受像機のアンテナ１５２、同
調器１５０、混合器１５４、ＩＰ信号処理回路１５８お
よびビデオ信号処理回路１６０である。混合器１５４と
ＩＰ信号処理回路１５８の間には上記米国特許出願明細
書記載のように構成し得る被同調ＩＦピーキング回路１
５６が設けられている。■Ｆ向号処理回路１５８の出力
の検知されたビデオ信号はフィルタ１６２、マルチプレ
クサ１６６の第１人力および線固定回路１７６に印加さ
れる。線固定回路’１７６は第１数の回路の素子１２．
１４．２０．３２を含み、図示のようにマイクロプロセ
ッサ３０に結合されている。マルチプレクサ１６６１ｄ
−？イクロプロセッサ３０から制御線路１７な、１７４
に印加される信号によって制御される。フィルタ１６２
の出力は検波器１６４の人力に結合され、その検波器の
出力はマルチプレクサ１６６のＩｊ　２人力に結合され
ている。マルチプレクサ１６６の出力はアナログ書デジ
タル（ＡＤ）変換器１６８を介してマイクロプロセッサ
３０に結合され、マイクロプロセッサの発生するデジタ
ル出力信号はデジタル・アナログ（ＤＡ）変換器１７０
の人力に供給され、そのＤＡ変換器の出力は被同調ＩＦ
ピーキング回路１５６の制御入力に印加される。

動作時にはマイクロプロセッサのタイミングが第２図な
いし第５図に示すようにビデオ信号の合成同期信号に整
合される。マイクロプロセッサ３０はビデオ信号の線を
計数してＶＩＲ信号を含むこと　　１がある線１９を識
別する。代表的なＶＩＲ信号を第７図（ａ）に示すが、
このＶＩＲ信号は通常の水平同期パルスやバースト信号
に続いて２４μ秒のクロミナンス基準バー１８０とそれ
に続＜１２μ秒の輝度基準レベル１８２を含んでいる。

線１９中にマイクロプロセッサの命令は第７図（ａ）に
示すようＫＶＩＲ信号に整合される。マイクロプロセッ
サ３０は第６命令サイクル中に制御線路１７２に第７図
（ｂ）にパルス１８４で示すようなりロミナンスサンプ
リング期間パルスの発生を始め、第１３命令サイクル中
にそのパルス１８４の発生を終る。サンプリング期間パ
ルス１８４の闇に検波器１６４の出力の検知されたクロ
ミナンス基準バーレベルがマルチプレクサ１６６の人力
からＡＤ変換器１６８に導かれ、デジタル信号ｉｃｆｍ
　されてマイクロプロセッサ３０に記憶される。

？ＩＭ１９の第１５命令サイクル中にマイクロプロセッ
サ３０１ｄ制御線路１７４に輝度サンプリング期間パル
ス１８６の発生を始め、第１９命令サイクル中にこれを
終る。このサンプリング期間パルス１８６はマルチプレ
クサ１６６を制御して輝度基準レベルをその第２人力か
らＡＤ変換器１６８に導き、これをデジタル化してマイ
クロプロセッサ３０に記憶させる。

これによってマイクロプロセッサ３０は複同調ＩＰピー
キング回路１５６の制御信号値を計算することができる
。記憶された２つの信号を有効性と雑音汚染度について
解析し、この２つの信号の比に従って制御信号を計算す
ることもできる。デジタル制御信号値はＤＡ変換器１７
０に印加されてアナログ信号に変換さｔ１被同調ＩＦピ
ーキング回路１５６に印加される。これによってテレビ
受像機のＩＰ通過帯域の制御が上記米国特許願第２５８
９２８号明細書記載のように行われる。

【図面の簡単な説明】

、第１図はこの発明の原理によって構成されたマ第４図
は第１図のマイクロプロセッサのタイミングをビデオ信
号に合せるこの発明の詳細な説明するための波形図、第
５図は第１図のマイクロプロセッサにビデオフレーム基
準を与える方法を示す波形図、第６図はこの発明の原理
によ多構成され、ＶＩＲ信号をサンプリングしてテレビ
受像機のＩＦ通過帯域応答を制御する装置を示すブロッ
ク図、聾７＠、ｔ’＋芋６回の装置の動イヤど表ゎイ涙
形図である。 １０・・・ビデオ信号源、１２・・・同期信号分離回路
、２゜・・・タロツク信号発生手段、　３０・・・マイ
クロプロセラ５す、３２・・・タロツク信号結合手段。

Claims (2)

【特許請求の範囲】
1. （１）　　ビデオ停５号に応じて同期信号を生成する段
   階と、上記同期信号に応じてその周波数の倍数の周波数
   を持ち、その同期信号と実質的に同相のクロック信号を
   生成する段階と、上記クロック信号をマイクロプロセッ
   サに印加する段階と、上記クロック信号７に応じて上記
   同期信号の整数個の周期中に整数個の命令サイクルを実
   行するように上記マイクロプロセッサをプログラミング
   する段階とを含むマイクロプロセッサのタイミングをビ
   デオ信号に合せる方法。
2. （２）同期信号成分を含むビデオ信号の信号源と、上記
   ビデオ信号に応じて所定周波数の分離同期信号を生ずる
   同期信号分離回路と、入力に上記同期信号を受け、出力
   にその同期信号と実質的に同相でその同期信号の周波数
   の実質的に整数倍の周波数を有するクロック信号を生成
   する手段とを含むテレビ受像機において、クロック信号
   を受けるクロック人力を有するマイクロプロセッサと、
   上記クロンク信号生成手段の上記出力を上記マイクロプ
   ロセッサの上記クロック入力に結合する手段とを含み、
   上記クロック信号が上記マイクロプロセッサを付勢して
   上記クロック信号の周波数に依存する割合で命令を実行
   させるようにしたことを特徴とするマイクロプロセッサ
   のタイミングをビデオ信号に合せる装置。