FR2613109A1

FR2613109A1 - Systeme d'affichage a balayage de trame avec generateur de caracteres a memoire a acces aleatoire

Info

Publication number: FR2613109A1
Application number: FR8718513A
Authority: FR
Inventors: Stephen Wayne Trynosky; Donald Holcombe Parsons Jr
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-03-27
Filing date: 1987-12-29
Publication date: 1988-09-30
Also published as: GB2202720A; KR950008023B1; GB8728926D0; GB2202720B; DE3810232A1; JPS63250689A; EP0283579A3; JPH071425B2; HK11692A; EP0283579B1; IT1217360B; KR880011691A; DE3777810D1; SG109991G; ATE74224T1; CN88100280A; DE3810232C2; IN175294B; BE1001069A3; EP0283579A2

Abstract

UN SYSTEME D'AFFICHAGE A BALAYAGE DE TRAME UTILISE UN GENERATEUR DE CARACTERES A MEMOIRE RAM ET UNE MEMOIRE A ACCES ALEATOIRE DE MEMOIRE INTERMEDIAIRE VIDEO A PORTS DOUBLES. LA MEMOIRE INTERMEDIAIRE VIDEO A PORTS DOUBLES RECOIT UNE SORTIE DE REGISTRE A DECALAGE POUR RETENIR UNE RANGEE DE DONNEES DEPUIS LA MEMOIRE A ACCES ALEATOIRE. LA MEMOIRE INTERMEDIAIRE A DEUX PARTIES, L'UNE CONTENANT DANS DES EMPLACEMENTS CONSECUTIFS DES DONNEES DE CARACTERE ET DES DONNEES D'ATTRIBUT ET L'AUTRE CONTENANT DES DONNEES DE CARACTERE ET DES DONNEES DE TYPE CARACTERE. DANS UN PREMIER MODE DE FONCTIONNEMENT UTILISANT LA PREMIERE PARTIE, DES DONNEES TRANSFEREES AU REGISTRE A DECALAGE COMPRENNENT DES DONNEES DE CARACTERE POUR ADRESSER LA MEMOIRE DU GENERATEUR DE CARACTERES ET DES DONNEES D'ATTRIBUT POUR COMBINAISON AVEC DES DONNEES DE TYPE DE CARACTERE RECUPEREES DE LA MEMOIRE DE GENERATEUR DE CARACTERES POUR GENERER DES DONNEES VIDEO. DANS UN SECOND MODE, EN UTILISANT LA SECONDE PARTIE, DES DONNEES DE CARACTERE ET DE TYPE DE CARACTERE SONT UTILISEES POUR ADRESSER ET METTRE A JOUR LA MEMOIRE DU GENERATEUR DE CARACTERES.

Description

Système d'affichage à balayage de trame avec générateur de caractères à

mémoire à accès aléatoire Domaine technique La présente invention concerne les systèmes d'affichage à balayage de trame et plus particulièrement de tels systèmes

commandés par des générateurs de caractères numériques.

Art antérieur Les systèmes d'affichage numérique à génération de caractères sont bien connus. Ils sont normalement utilisés pour générer des caractères alphanumériques sur des écrans d'affichage à balayage de trame mais ils ont été aussi utilisés pour générer des affichages graphiques en générant des caractères dits "graphiques" qui définissent des segments de ligne de la dimension d'un caractère suivant des angles différents et dans des positions différentes à

l'intérieur de la surface de construction des caractères.

Beaucoup de systèmes d'affichage à générateur de caractères utilisent une mémoire permanente pour développer les données relatives au type de caractère à afficher depuis des données de caractère d'entrée. Ces données de type de caractère représentent les signaux vidéo d'accroissement de brillance qui définissent les caractères affichés. Ainsi, dans un caractère qui s'étend sur huit lignes de balayage, les données de type de caractère comprennent huit ensembles de données numériques, chaque ensemble représentent la configuration du caractère sur une ligne associée des huit lignes de balayage. Pour chaque caractère à l'affichage, la mémoire permanente est adressée par le code de caractère (par exemple, sous forme ASCII) et une valeur de balayage de rangée pour accéder à chaque multiplet de données (en supposant huit bits par ligne de balayage). Cette opération est répétée pour chaque ligne de caractères, huit lignes, avec une valeur de balayage de rangée différente pour chaque ligne de la rangée. Un tel agencement est utilisé dans l'adapteur d'affichage monochrome et d'imprimante IBM dont

la description détaillée pourra être trouvée dans le manuel

de référence technique IBM, options ordinateur personnel et

adapteurs, n 6322509.

Dans un adapteur d'affichage ultérieur pour l'ordinateur personnel IBM, l'adapteur graphique amélioré dont la

description détaillée pourra être trouvée dans une mise à

jour du manuel de référence cité ci-dessus datée du 2 août 1984, des données d'affichage alphanumériques sont

emmagasinées dans un plan de mémoire de lecture/écriture.

Dans cet adapteur,on a prévu des plans de type de caractère de cette mémoire. En modes graphiques, ces plans contiennent respectivement des bits de rouge, de vert, de bleu et d'intensité pour les éléments images d'affichage. En modes alphanumériques, des données de caractère (par exemple en code ASCII) sont emmagasinées dans un plan de mémoire, des données de type de caractère dans un second plan et des données d'attribut dans un troisième plan. Les données depuis le premier de ces plans sont utilisées pour adresser le second plan afin d'obtenir les données de type de caractère pour l'affichage. Comme avec le schéma de mémoire permanente, les adresses comprennent toutes des données de rangée issues du système de commande d'adapteur pour sélectionner les données de type de caractères pour des

lignes de balayage successives sur une ligne de caractères.

Dans le "IBM Technical Disclosure bulletin", Vol.27, n lB, juillet 1984, aux pages 868 à 870, on décrit une autre forme de logique d'affichage alphanumérique. Dans ce système, des caractères alphanumériques pour affichage, sont emmagasinés dans une mémoire à accès aléatoire dynamique qui est connectée à un registre à décalage de 256 multiplets. Des données relatives à une rangée complète de caractères à afficher, sont transférées dans le registre à décalage qui est synchronisé pour délivrer des sorties successives afin d'adresser un générateur de caractères. La raison de l'utilisation de ce registre à décalage est que les mémoires vidéo doivent avoir des ports doubles, c'est à dire qu'elles sont accédées à la fois par une unité CPU pour la mise à jour des données et par un système de commande, par exemple une unité de commande CTR ou un dispositif similaire, pour obtenir les données nécessaires à la révision de l'affichage. Dans cet article, la durée du cycle de la mémoire vidéo n'était pas suffisamment court pour permettre le multiplexage en temps normal des ports doubles et ce problème a été résolu par l'utilisation de l'agencement à registre à décalage, ce qui signifie que lorsque les données de révision d'affichage ont été transférées au registre à

décalage, ce multiplexage n'a pas été requis.

Présentation de l'invention La présente invention concerne un système d'affichage à balayage de trame dans lequel une mémoire intermédiaire vidéo retient des données pour accéder à une mémoire de générateur de caractères à accès aléatoire à la fois pour la lecture de données de type de caractère provenant de cette mémoire et pour mettre à jour ou corriger les données de type de caractère. La mémoire intermédiaire est une mémoire à accès aléatoire de caractères double comprenant un registre à décalage dans lequel une rangée de données peut être transférée. Les données dans le registre à décalage comprennent soit le code de caractère et le code d'attribut dans des étages consécutifs, soit le code de caractère et des données de type de caractère dans ces étages consécutifs. Les données sont lues en sortie en séries par multiplet. Dans le premier cas, les données de caractères adressent la mémoire de générateur de caractères pour récupérer des données de type de caractère qui sont combinées avec les données d'attribut pour générer des données vidéo. Dans le second cas, le code de caractère adresse la mémoire de générateur de caractères pour emmagasiner dans celle-ci les données de type de caractère associées. Le transfert au registre à décalage se déroule pendant les périodes de retraçage de balayage de trame. Dans le cas de la révision d'affichage avec opérations de données vidéo o le registre à décalage contient au moins une rangée d'écran de données de caractère, ce transfert se déroule pendant le retracage horizontal. Dans le cas de la mise jour de la mémoire de générateur de caractères, le transfert au registre à décalage se déroule pendant l'intervalle

d'effacement vertical de l'affichage à balayage de trame.

Brève description des dessins

La figure 1 est une représentation schématique d'un adapteur

d'affichage alphanumérique de l'art antérieur.

La figure 2 est une représentation schématique d'un adapteur d'affichage connecté à une unité CPU et un dispositif

d'affichage à trame mettant en oeuvre la présente invention.

La figure 3 représente la disposition de la mémoire

intermédiaire vidéo de la figure 2.

La figure 4 est un schéma chronologique montrant la synchronisation des opérations de lecture du générateur de

caractères, utilisée pendant la révision d'affichage.

La figure 5 est un schéma chronologique montrant des opérations d'écriture du générateur de caractères utilisées

pendant la mise à jour du générateur de caractères.

Description détaillée de l'invention

La figure 1 est une représentation schématique d'un adapteur

d'affichage de générateur de caractères de l'art antérieur.

Il comprend une mémoire de générateur de caractères 10 pour emmagasiner des données de type de caractère. Cette mémoire est adressée par des signaux issus d'un premier multiplexeur 11 et d'un second multiplexeur 12 qui délivrent respectivement les bits d'adresse A0 à A3 et A4 à All à la mémoire 10. Le multiplexeur 11 reçoit quatre bits du compteur de balayages de rangées 16 à son entrée A et quatre bits d'une adresse depuis une unité CPU à son entrée B. Le multiplexeur 12 reçoit huit bits d'une bascule de caractère 13 à son entrée A et huit bits de données d'unité CPU à son entrée B. Les multiplexeurs 11 et 12 délivrent les bits d'adresse A0-A3 et A4 à All de la mémoire de générateur de caractères 10, respectivement. Cette mémoire est du type à accès aléatoire dynamique (DRAM). Les données passent entre la mémoire 10 et l'unité CPU au travers d'un émetteur-récepteur 15 et aussi de la mémoire à un processeur vidéo 19. Une mémoire vidéo 18 est connectée aux bus d'adresses et de données de l'unité CPU pour recevoir des données depuis l'unité CPU aux adresses définies ainsi afin de déterminer une disposition des caractères à afficher dans des emplacements de la mémoire vidéo correspondant à- leurs positions sur l'écran. Chaque multiplet de caractère (en code ASSCII) est accompagné par un multiplet d'attribut. La logique de commande 17 peut être par exemple une unité de commande CRT du type MC6845 fabriquée par Motorola Corp. Cette logique de commande (qui maintenant, incorpore physiquement le compteur de balayages de rangées 16) commande le fonctionnement des multiplexeurs 11 et 12, de l'émetteur-récepteur 15, des mémoires 18 et 10, des bascules 13 et 14 et du processeur vidéo 19. Elle reçoit les signaux d'écriture de mémoire (MEMW), de lecture de mémoire (MEMR) et d'horloge d'élément image d'affichage (PIXEL CLOCK)

depuis l'unité CPU pour assurer cette commande.

Pour simplifier cette partie de la description et la

suivante, on supposera que les caractères d'affichage sont définis sur l'écran d'affichage par des surfaces de construction de caractère de 8 x 8 ou, autrement dit, chaque caractère est défini par huit éléments images sur chacune des huit lignes de balayage de l'affichage. Initialement, les données de caractère sont chargées dans la mémoire de générateur de caractères. Ces données sont générées depuis l'unité CPU soit depuis sa mémoire permanente, soit depuis des ensembles de caractères combinés sur un fichier à disquette. Ces données sont entrées multiplet par multiplet au travers de l'émetteur-récepteur 15 avec, pour la surface de construction de caractère de 8 x 8, les trois bits d'adresse les plus bas définissant les données de ligne de balayage respectives et les bits d'adresse plus élevés définissant des caractères individuels. Pour cette opération, la logique de commande 17 délivre un signal de conditionnement d'écriture (WE) pour la mémoire 10 et délivre des signaux de commande aux multiplexeurs 11 et 12 de façon qu'ils passent leurs entrées B aux entrées

d'adressage de la mémoire 10.

Des données de caractère étant dans la mémoire 10, le système peut maintenant réviser l'affichage de trame. La mémoire vidéo 18 est chargée avec des données de caractère et d'attribut depuis l'unité CPU. Ces données sont positionnées dans la mémoire de façon qu'à la réception d'adresses successives, des données de caractère et d'attribut relatives à des caractères successifs d'une ligne de caractères à afficher, soient lues en sortie. D'une manière bien connue de l'homme de l'art, ces adresses successives sont générées par la logique de commande 17. Les données de caractère sont alimentées à une bascule de caractère 13 et immédiatement après, les données d'attribut associées sont alimentées à une bascule d'attribut 14. A cet instant, les données de caractère depuis la bascule 13 adressent la mémoire 10 au travers du multiplexeur 12 en association avec la sortie du compteur de balayages de rangées au travers du multiplexeur 11. En conséquence, les données de type de caractère obtenues depuis la mémoire 10 et les données d'attribut depuis la bascule 14 sont appliquées à un circuit de traitement vidéo 19 d'o sont

dérivés les signaux videéo.

La figure 2 est une représentation schématique d'un système d'affichage à balayage de trame mettant en oeuvre la présente invention. On verra immédiatement que cette invention utilise considérablement moins d'éléments composants que le système de la figure 1. Dans le système de la figure 2, le compteur de balayage de rangée, la logique de commande, les bascules d'attribut et de caractère, la mémoire de générateur de caractère et le circuite de traitement vidéo sont les mêmes que ceux utilisés dans le système de la figure 1. Comme on peut le voir d'après les dessins, les multiplexeurs et les émetteurs récepteurs ne sont pas utilisés. A la place de la mémoire vidéo de la figure 1, on utilise dans le système de la figure 2 un type différent de mémoire et pour faire la distinction entre les deux, cette dernière est appelée "mémoire intermédiaire vidéo". En outre, la bascule d'attribut 14 et la bascule de caractère 13 sont maintenant connectées en série plutôt

qu'en parallèle comme dans le système de la figure 1.

La mémoire intermédiaire vidéo 20 est un système à mémoire à accès aléatoire dynamique de types de caractère double. On peut citer à titre d'exemple d'une telle mémoire la mémoire "Micro PD 41264" commercialisée par NEC Electronics Inc. Cette mémoire est une mémoire RAM dynamique de 64K x 4 bits avec une sortie de registre à décalage en série de 256 x 4 bits. Ainsi, un port est un port à accès aléatoire et l'autre est le port de lecture en série. En utilisant une paire de ces mémoires, on obtient une mémoire RAM dynamique de 64KB avec un système de sortie en série de 256 multiplets. Cette mémoire est bien connue mais en termes généraux elle comprend une mémoire RAM dynamique normale avec des moyens d'adressage et des moyens d'entrée/sortie de données ensemble avec des moyens de lecture de données de la mémoire RAM au registre à décalage à 256 positions. Afin d'assurer le transfert des données au registre à décalage, les moyens d'adressage utilisent tout d'abord huit bits d'adressage de rangée pour sélectionner une rangée dans la mémoire RAM dynamique et ensuite huit bits d'adressage de colonne sont utilisés pour sélectionner l'un de 256 décodeurs en série, ce qui correspond -à l'emplacement de début des données à lire dans le registre à décalage. Ces

données sont alors lus au registre à décalage en un cycle.

Puis, elles sont lues quatre bits par quatre bits (ou dans le cas présent avec deux mémoires, multiplet par multiplet) depuis le registre à décalage sous la commande d'un signal d'horloge de décalage. D'après cela, il est clair qu'un tel système de mémoire présente une grande utilité dans un système d'affichage de trame. Pour chaque ligne de la trame, les données peuvent être tout d'abord appliquées au registre à décalage et ensuite transférées aux circuits vidéo tandis que la partie RAM dynamique est mise à jour. Pour la mise en mémoire intermédiaire, tout ce qui doit être fait est d'assurer le transfert au registre à décalage pendant les périodes de retraçage de la trame d'affichage. On notera que la plupart des systèmes d'affichage n'affichent pas plus de quatre vingt caractères par rangée si bien qu'avec chaque donnée de caractère sur une ligne qui comprend un multiplet de données de caractère (pour adresser la mémoire de générateur de caractères) et un multiplet de données d'attribut (définissant la couleur ou autre attribut du caractère), 160 multiplets seulement sont requis du registre à décalage. Cependant, ceci ne crée pas de problème à condition que l'adressage pour le transfert au registre à

décalage soit agencé correctement.

Comme cela est normal, l'unité CPU adresse la mémoire intermédiaire vidéo 20 pour la mise à jour des données et la logique de commande 17 adresse la mémoire intermédiaire pour des fonctions de révision d'affichage de trame. La seule différence significative ici entre le présent système et ceux de l'art antérieur est que la logique de commande est agencée par exemple par programmation, pour ne sélectionner que la première adresse de mémoire intermédiaire vidéo pour les données de chaque rangée plut8t que toutes les adresses

correspondant aux caractères respectifs de cette rangée.

Nous passerons maintenant à la figure 3 qui représente la disposition des données dans la mémoire intermédiaire vidéo (Figure 2). On rappellera que la partie RAM dynamique de la mémoire intermédiaire vidéo comprend 64KB. Ils sont disposés comme le montre la figure 3 en une image d'écran CRT de 32KB. Cette disposition est utilisée pour définir l'image à afficher sur l'écran. Elle définit 16K caractères, chaque multiplet pair comprenant le code de caractère (utilisé pour adresser le générateur de caractères) et le

multiplet impair adjacent comprenant le code d'attribut.

L'importance de ces données de caractère est suffisante pour approximativement huit écrans de caractères de 80 x 25 rangées. Ceci permet de paginer vers le haut et vers le bas ou le déroulement sans mise à jour de la mémoire intermédiaire. La seconde partie de la mémoire intermédiaire vidéo contient aussi un code de caractères pour l'adressage du générateur de caractères en multiplets pairs. Dans cette partie, cependant, chaque multiplet impair correspondant comprend des données de type de caractère pour l'écriture dans le générateur de caractères. Comme indiqué ci-dessus, dans un but de simplification, nous avons indiqué que nous considérons ici des surfaces de construction de caractère de 8 x 8 éléments images. Chaque caractère affiché est donc défini par huit multiplets de données de type de caractère, un pour chaque ligne de trame. Avec ce format de caractère, chaque ensemble de caractères de 256 caractères requiert 2K multiplets de données de type de caractère. En conséquence, chaque ensemble de caractères requiert un total de 4K multiplets dans la seconde partie, ainsi quatre pages, chacune comprenant un ensemble de caractères complet, requièrent 16K multiplets. Afin de permettre une extension de la surface de construction des caractères à 8 x 16 éléments images, ce qui demande ainsi 16 multiplets de données de type de caractère pour chaque caractère, quatre pages seulement de données de caractères/type de caractère

sont définies dans la seconde partie.

Enfin, on a représenté au bas de la figure 3 le schéma du registre à décalage de 256 multiplets. Bien que celui ci ne puisse pas être strictement considéré comme une partie de mémoire, ce schéma illustre le fait que 256 multiplets de données de l'une quelconque des parties supérieures peuvent

y être transférés.

En revenant à la figure 2, on va maintenant décrire le fonctionnement du système dans ses divers modes. Tout d'abord, chaque fois que des données sont décalées en sortie du registre à décalage dans la mémoire intermédiaire vidéo , la partie RAM dynamique de cette mémoire intermédiaire peut être modifiée par des données CPU aux adresses définies par des données d'adressage d'unité CPU. Pendant chaque période de retraçage horizontal (sauf pendant l'effacement vertical) du balayage de trame dans le dispositif d'affichage, des données sont transférées d'un bloc dans la partie image de l'écran CRT correspondant aux données pour la ligne de balayage immédiatement suivante. Comme indiqué ci dessus, bien que 256 multiplets soient transférés, 160 multiplets seulement sont requis. En conséquence, les adresses définissant les données pour des lignes respectives sont, pour des rangées de caractères différentes, éloignées de 160 emplacements. On notera cependant que les mêmes données sont extraites (pour une surface de construction de caractère de 8 x 8) huit fois pour chaque rangée de caractères. Ce qui donne un total de huit multiplets de type de caractère pour chaque caractère à lire depuis la mémoire de caractères en utilisant des combinaisons A0-A3 d13109 différentes à partir du compteur de balayages de rangées 16 pour supplémenter les adresses de mémoire de générateur de caractères pour chaque ligne de balayage respective. La logique de commande 17 délivre les adresses de début de rangée de mémoire intermédiaire vidéo, les signaux de commande de transfert de la mémoire RAM dynamique au registre à décalage T et les signaux d'horloge de décalage S CLK pour décaler le registre à décalage. Chaque multiplet de sortie du registre à décalage est appliqué à la bascule d'attribut 14. Chaque multiplet pair (code de caractère, voir la figure 3) est alors synchronisé dans la bascule de caractère 13 tandis que le multiplet impair suivant (code

d'attribut, voir la figure 3) est appliqué à la bascule 14.

Pour le cycle d'horloge suivant, la sortie de la bascule 14 est déconditionnée (par un niveau de conditionnement de sortie irrégulier appliqué à l'entrée OE de cette bascule), et le multiplet dans la bascule 13 est appliqué à l'entrée d'adressage A4-A11 de la mémoire 10pour adresser cette mémoire en conjonction avec les entrées A0-A3 de balayage de rangées. A cet instant, la logique de commande 17 applique un signal de conditionnement de sortie à l'entrée OE de la mémoire 10 si bien qu'un multiplet de données de type de caractère est lu depuis l'emplacement défini par l'adresse d'entrée. Le multiplet dans cet emplacement est dirigé depuis les terminaux E/S de données de la mémoire 10 ensemble avec le multiplet d'attribut retenu dans la bascule 14 qui est maintenant conditionnée et synchronisée pour délivrer ce multiplet aux circuits de traitement vidéo. Les circuits 19 combinent les données d'attribut et de type de caractère pour produire des données pour huit éléments

images du balayage de trame.

La figure 4 montre la chronologie de cette opération au cours de laquelle le générateur de caractères est lu pour développer les données de révision d'affichage. Ce schéma montre à la ligne supérieure, l'horloge pixel appliquée à la logique de commande et ensuite la chronologie d'horloge de la bascule d'attribut 14 et de la bascule de caractère 13 sur les deux lignes suivantes. Ces horloges sont générées en réponse à l'horloge pixel. Le signal de conditionnement de sortie à l'entrée OE de la mémoire 10 (qui est active au niveau bas), ne provoque une opération de sortie de la mémoire 10 que lorsque les bascules d'attribut et de caractère ne sont pas synchronisées. L'entrée de conditionnement d'écriture (WE) à la mémoire 10 reste inactive (niveau haut) pendant toute cette opération et l'entrée de conditionnement de sortie de bascule d'attribut est active (niveau bas) sur une période pendant laquelle les signaux d'horloge de bascules de caractère et d'attribut sont générés. Il en résulte que pendant un cycle de caractère, les données de caractère sont appliquées à la bascule de caractère, puis les données d'attribut lui sont appliquées et ensuite il n'y a pas de synchronisation de ces bascules lorsque les données de type de caractère sont lues depuis la mémoire de caractères comme le montre la période

de donnée.

En mode final de fonctionnement, les données de type de caractère sont écrites dans la mémoire de générateur de caractères depuis la mémoire intermédiaire vidéo. Cette opération se déroule pendant l'intervalle d'effacement vertical de trame d'affichage pour éviter une interférence avec un affichage sur l'écran. Les données à transférer sont retenues dans la partie inférieure de la mémoire 20 (voir la figure 3) et comprennent des données de caractère suivies par des données de type de caractère dans des emplacements respectifs pairs et impairs. La disposition de ces données définit la définition ultérieure des données dans la mémoire de générateur de caractères 10. Les données de type de caractère relatives à la première ligne de balayage des 128 premiers caractères d'un ensemble de caractères sont placées dans des emplacements successifs impairs dans la mémoire pour le premier ensemble de caractères emmagasiné, cette séquence commence au premier emplacement de la partie de mémoire des données de type de caractère. Chaque emplacement

pair correspondant contient le code de caractère concerné.

Les 128 emplacements suivants contiennent les données de type de caractère pour la ligne de balayage suivante de ces caractères et ainsi de suite jusqu'à ce que toutes les lignes de balayage des 128 caractères de type de caractère soient définies. Puis les données pour les 128 caractères suivants sont placées dans la zone suivante de la mémoire intermédiaire 20 de la même manière. Pour cette opération, on peut utiliser tous les 256 étages du registre à décalage dans la mémoire intermédiaire 20. Pour les données de type de caractère relatives à la première ligne de balayage des 128 premiers caractères, les 128 emplacements pairs correspondants contenant des données de caractère et les 128 emplacements impairs correspondants contenant des données de

type de caractère sont transférés au registre à décalage.

Ces données sont alors synchronisées multiplet par multiplet dans la bascule d'attribut 14. Le premier multiplet, un multiplet de caractère est alimenté à cette bascule et ensuite dans la bascule de caractère 13 au transfert du

premier multiplet de type de caractère dans la bascule 14.

La logique de commande 17 excite l'entrée de conditionnement d'écriture (WE) de la mémoire 10 de générateur de caractères et la sortie de caractères de la bascule 13 en conjonction avec une sortie de balayage de rangée, adresse la mémoire 10 pour écrire les données de la bascule d'attribut à l'emplacement adressé. Cette opération se poursuit pour le reste des données dans le registre à décalage et le cycle se poursuit pour les données de rangée de balayage restantes pour les 128 premiers caractères. L'opération est alors répétée pour les 128 caractères suivants de l'ensemble de 256 caractères. Toute cette opération se déroule dans une seule période d'effacement vertical du balayage de trame d'affichage. La figure 5 montre la chronologie de cette opération d'écriture des données de type de caractère dans la mémoire de générateur de caractères depuis la mémoire intermédiaire vidéo. Ici, les signaux d'horloge pixel, d'horloge de bascule d'attribut et d'horloge de bascule de caractère sont tous les mêmes que ceux de la figure 4. Le signal de conditionnement de sortie depuis la logique de commande 17 à l'entrée OE de la mémoire 10 reste au niveau haut (inactif), ce qui évite la lecture en sortie de la mémoire 10. Le signal de conditionnement d'écriture appliqué à l'entrée WE de la mémoire 10 démarre au niveau haut, puis passe au niveau bas (actif) pendant un cycle de caractère. L'entrée de conditionnement de sortie (OE) de bascule d'attribut 14 reste au niveau bas (actif) pour maintenir cette bascule dans un état conditionné. Comme on peut le voir sur la ligne de données, pendant chaque cycle de caractère (on se rappellera que ceci se déroule entièrement pendant les intervalles d'effacement vertical de l'affichage de trame), le code de caractère est enregistré suivi par les données de type de caractère correspondantes. Ces données de type de caractère reste dans la bascule d'attribut tandis que le signal de conditionnement d'écriture passe à l'état actif dans la dernière position du cycle de caractère si bien que ces données sont écrites dans l'emplacement défini par les

données de caractère.

Comme on l'a indiqué ci-dessus, tandis qu'un système utilisant une surface de construction de caractère de 8 x 8 a été décrit jusqu'à maintenant, on constate que la partie de mémoire des données de type de caractère de la mémoire intermédiaire vidéo est suffisamment importante pour emmagasiner quatre pages de données de type de caractère dans une surface de construction de caractère de 8 x 16.

Ceci signifie que chaque caractère est représenté par seize multiplets de données de type de caractère. A la suite de cela, le système compteur de balayages de rangée doit maintenant être adapté pour modifié les entrées d'adressage A0-A3 à la mémoire 10 de façon à ce qu'elles puissent être incrémentées jusqu'à seize. La figure 6 montre un circuit de compteur de balayages de rangée commutable entre huit et

seize étapes d'incrémentation.

La figure 6 représente un registre de balayages de rangée maximal ayant quatre étages connectés aux entrées d'un multiplexeur 31. Les quatre étages vont de l'ordre le plus bas en haut à l'ordre le plus haut en bas. Le multiplexeur en réponse à des signaux de l'unité CPU sur une ligne de sélection commute son entrée A ou son entrée B à quatre lignes de sortie qui sont appliquées comme une entrée à un circuit de comparaison 32. La sortie du circuit de comparaison est appliquée à l'entrée de données d'une bascule 33 qui reçoit aussi les signaux de synchronisation horizontale de balayage de trame à son entrée d'horloge. La sortie de bascule est appliquée à une entrée d'effacement d'un compteur 34 qui est aussi synchronisé par les signaux de synchronisation horizontale. La sortie du compteur 34 génère les signaux d'adressage A0-A3 pour la mémoire 10 de générateur de caractères (Figures 1 et 2). En outre, les sorties du compteur 34 sont renvoyées au circuit de comparaison 32 et sont utilisées pour définir des lignes de balayage spécifiques dans une rangée de caractères pour

l'adressage de la mémoire intermédiaire vidéo.

Lorsque les adresses A0-A3 démarrent à zéro, la huitième adresse dans cet ensemble est sept, ainsi ce nombre est emmagasiné dans le registre 30. L'entrée de sélection étant conditionnée pour sélectionner les entrées A, ce nombre est appliqué sans changement aux entrées du circuit de comparaison 32. L'entrée de sélection étant conditionnée pour sélectionner les entrées B, le digit d'ordre le plus bas est établi à "1" par l'entrée positive à Bl et les trois digits suivants correspondent aux trois digits binaires inférieurs du nombre sept dans le registre. En conséquence, chaque sortie du multiplexeur est un "1" binaire correspondant au chiffre 15 décimal. Lorsque l'on compte zéro comme la première adresse A0-A3, ceci donne un compte

de seize aux entrées d'adressage.

En supposant que le compteur 34 est effacé, 1 est incrémenté de un à chaque entrée de synchronisation horizontale pour donner de s comptes d'incrémentation successifs depuis zéro en augmentant aux entrées de mémoire de générateur de caractères A0-A3. Chacun de ces comptes est comparé à la sortie du multiplexeur 31 par le comparateur 32. A la détection d'égalité, le comparateur 32 applique un "1" à l'entrée de données de la bascule 33 qui, au signal de synchronisation horizontal suivant, synchronise cette entrée au compteur 34 pour restaurer le compteur. En conséquence, le compteur 34 est incrémenté par des entrées de synchronisation horizontale jusqu'à ce qu'il atteigne le nombre (soit 8, soit 16) donné par le multiplexeur 31 et est alors restauré à zéro à l'entrée de synchronisation

horizontale suivante.

Bien que la présente invention ait été plus particulièrement décrite et représentée en se référant à une réalisation particulière de celle-ci, il est é vident que l'homme de l'art pourra y apporter toutes modifications de formes et de détails sans pour autant sortir du cadre de la présente invention.

Claims

REVENDICATIONS

1. Un système d'affichage à balayage de trame comprenant un générateur de caractères à mémoire à accès aléatoire et une mémoire intermédiaire vidéo à mémoire à accès aléatoire à ports doubles comprenant des parties de mémoire, des moyens à registres à décalage de sortie et des moyens pour transférer des groupes de données des dites parties auxdits moyens à registres à décalage, lesdites parties de mémoire comprenant une première partie pour emmagasiner dans des emplacements consécutifs, des premières paires de données, chaque paire comprenant une donnée de caractère et une donnée de type de caractère d'affichage, ledit système comprenant des moyens logiques de commande comprenant des moyens pour commander lesdits moyens de transfert pour transferer une pluralité desdites premières paires de données aux moyens à registres à décalage, des moyens pour synchroniser les moyens à registres à décalage pour délivrer en sortie lesdites premières paires de données, et des moyens pour diriger la donnée de caractère d'une première paire pour adresser le générateur de caractères afin d'écrire la donnée de type de caractère de la première paire dans

l'emplacement adressé.

2. Un système d'affichage à balayage de trame selon la revendication 1 comprenant des premier et second moyens à bascule, le premier moyen à bascule étant connecté à la sortie du registre à décalage et ayant une sortie connectée à l'entrée de données dudit générateur de caractères et à l'entrée dudit second moyen à bascule, ledit second moyen à bascule ayant une sortie connectée à une entrée d'adressage dudit générateur de caractères.

3. Un système d'affichage à balayage de trame selon la revendication 2 dans lequel ledit registre à décalage est dimensionné pour retenir des données correspondant aux données de caractère et de type de caractère pour une ligne de balayage de trame complète, ladite pluralité de premières paires de données comprenant des données de caractère et de type de caractère pour au moins une ligne de balayage d'affichage complète et lesdits moyens de commande répondant à des moyens de retraçage horizontal de balayage de trame pour assurer ledit transfert pendant le retraçage horizontal du

balayage de trame d'affichage.

4. Un système d'affichage à balayage de trame selon la revendication 2 comprenant un moyen à compteur de balayages de rangée connecté à une autre entrée d'adressage du générateur de caractères correspondant aux digits d'adressage d'ordre le plus bas pour délivrer des séries d'adresses différentes pour l'écriture de données de type de caractères relatives à des lignes de balayage de trame différentes des caractères d'affichage dans le générateur de caractères.

5. Un système d'affichage à balayage de trame selon la revendication 1 dans lequel ladite mémoire intermédiaire vidéo comprend une seconde partie pour l'emmagasinage dans des emplacements consécutifs de secondes paires de données, chaque paire comprenant une donnée de caractère et une donnée d'attribut, ledit système comprend des moyens de traitement vidéo répondant aux données de type de caractère et aux données d'attribut pour générer des données vidéo pour l'affichage, et lesdits moyens logiques de commande comprennent des moyens pour commander lesdits moyens de transfert pour transférer une pluralité desdites secondes paires de données aux moyens à registre à décalage pour synchronisation par lesdits moyens de synchronisation afin de délivrer en sortie lesdites secondes paires de données, et pour commander lesdits moyens de direction pour diriger les données de caractère d'une seconde paire de données pour adresser le générateur de caractère de l'emplacement désiré, et pour diriger les données de type de caractère récupérées et les données d'attribut de la seconde paire auxdits moyens de traitement vidéo pour générer

des données d'affichage vidéo correspondantes.

6. Un système d'affichage à balayage de trame selon la revendication 5 comprenant des premier et second moyens à bascule, le premier moyen à bascule étant connecté à la sortie du registre à décalage et ayant une sortie connectée à une entrée des moyens de traitement vidéo et à l'entrée du second moyen à bascule, ledit second moyen à bascule ayant une sortie connectée à une entrée

d'adressage du générateur de caractères.

7. Un système d'affichage à balayage de trame selon la revendication 6 dans lequel lesdits moyens logiques de commande répondent à des signaux d'effacement vertical de balayage de trame pour limiter ledit transfert desdites secondes paires de données au registre à décalage à la période d'effacement vertical du balayage

de trame.

8. Un système d'affichage à balayage de trame selon la revendication 6 comprenant des moyens de comptage de balayages de rangées connectés à une autre entrée d'adressage du générateur de caractère correspondant aux digits d'adressage d'ordre le plus bas pour fournir différentes séries d'adresses pour la lecture de données de type de caractère relatives à différentes lignes de balayage de trame des caractères d'affichage

à partir du générateur de caractères.

9. Un système d'affichage à balayage de trame selon la revendication 4 ou 8 dans lequel lesdits moyens de comptage de balayages de rangée comprennent des moyens pour produire des données de balayage de rangée maximales, un circuit de comparaison pour recevoir lesdites données de balayage de rangée maximales à une première entrée, une bascule ayant une entrée de données connectée à la sortie du dudit circuit de comparaison et une entrée d'horloge connectée pour recevoir de synchronisation horizontale de balayage de trame, un circuit de comptage ayant une entrée d'effacement connectée à la sortie de ladite bascule, une entrée de comptage connectée pour recevoir lesdits signaux de synchronisation horizontale et une sortie connectée à une seconde entrée dudit circuit de comparaison et à ladite autre entrée d'adressage du

générateur de caractères.

10. Un système d'affichage à balayage de trame selon la revendication 9 dans lequel lesdits moyens pour produire des données de balayage de rangée maximales comprennent un registre de balayage de rangée maximal ayant des sorties connectées à un multiplexeur commutable entre un premier état pour délivrer une première sortie correspondant au contenu du registre de balayages de rangée maximal et un second état pour fournir une seconde sortie ayant une valeur double de la valeur du contenu du registre de balayages de rangée maximal.

11. Un système d'affichage à balayage de trame comprenant un générateur de caractères à mémoire à accès aléatoire et une mémoire intermédiaire vidéo à mémoire à accès aléatoire à ports doubles comprenant des première et seconde parties de mémoire, ladite première partie de mémoire emmagasinant des données de caractère et des données d'attribut dans des paires d'emplacements consécutifs, ladite seconde partie de mémoire emmagasinant des données de caractère et des données de type de caractère dans des paires d'emplacements consécutifs, des moyens pour transférer des données de ladite première partie de mémoire au second des ports doubles pendant un retraçage horizontal de la trame d'affichage pour un accès ultérieur au générateur de caractères par les données de caractère et la combinaison de données de type de caractère depuis des emplacements accédés avec lesdites données d'attribut pour générer des données vidéo pour la ligne d'affichage suivant le retraçage, et pour transférer des données de ladite seconde partie de mémoire audit second des ports pendant l'effacement vertical de la trame d'affichage pour l'accès ultérieur au générateur de caractères pour y écrire des données de type de caractère.

12. Un système d'affichage à balayage de trame comprenant un générateur de caractères à mémoire à accès aléatoire et une mémoire intermédiaire video à mémoire à accès aléatoire à ports doubles comprenant une première partie de mémoire pour emmagasiner des données de caractère et d'attribut et une seconde partie de mémoire pour emmagasiner des données de caractère et de type de caractère, des moyens pour mettre à jour la mémoire intermédiaire vidéo au travers du premier des ports doubles et des moyens pour réviser l'affichage au moyen de données issues de la première partie de mémoire et pour mettre à jour le générateur de caractères au moyen de données issues de la seconde partie de mémoire au travers du second des ports doubles.