JPH03116194A - ディスブレイ制御装置 - Google Patents
ディスブレイ制御装置Info
- Publication number
- JPH03116194A JPH03116194A JP1254761A JP25476189A JPH03116194A JP H03116194 A JPH03116194 A JP H03116194A JP 1254761 A JP1254761 A JP 1254761A JP 25476189 A JP25476189 A JP 25476189A JP H03116194 A JPH03116194 A JP H03116194A
- Authority
- JP
- Japan
- Prior art keywords
- character
- display
- address
- line buffer
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ラスクスキャン型ＣＲＴディスプレイや液
晶等の各種ディスプレイ装置に文字情報を表示させるコ
ードリフレッシュ方式のディスプレイ制御装置に関する
ものである。
晶等の各種ディスプレイ装置に文字情報を表示させるコ
ードリフレッシュ方式のディスプレイ制御装置に関する
ものである。
第２図は、従来のコードリフレッシュ方式のディスプレ
イ制御装置の文字表示系の構成を示すブロック図である
。図に於て、１は表示の為のアドレスを所定の表示タイ
ミングに従って出力する表示アドレス発生回路、７は文
字コード情報が表示て読み出されるリフレッシュメモリ
、８はＲＯＭ又はＲＡＭに特定の字体の文字フォントが
文字コードに対応して格納され、上記リフレッシュメモ
リ７から読み出される文字コードにより対応する文字フ
ォントを発生するキャラクタジェネレータ、６は上記キ
ャラクタジェネレータ８の出力データを入力して、ディ
スプレイ装置に適した各種ビデオ信号を生成するビデオ
制御回路である。
イ制御装置の文字表示系の構成を示すブロック図である
。図に於て、１は表示の為のアドレスを所定の表示タイ
ミングに従って出力する表示アドレス発生回路、７は文
字コード情報が表示て読み出されるリフレッシュメモリ
、８はＲＯＭ又はＲＡＭに特定の字体の文字フォントが
文字コードに対応して格納され、上記リフレッシュメモ
リ７から読み出される文字コードにより対応する文字フ
ォントを発生するキャラクタジェネレータ、６は上記キ
ャラクタジェネレータ８の出力データを入力して、ディ
スプレイ装置に適した各種ビデオ信号を生成するビデオ
制御回路である。
次に動作について説明する。表示アドレス発生回路１は
、一定の周期で表示画面に対応したリフレッシュメモリ
７のアドレスとしてのキャラクタアドレスと、キャラク
タジェネレータ８に対する文字のラスタアドレスを出力
する。リフレッシュメモリ７には表示画面の表示位置に
対応して文字コードが書き込まれており、上記キャラク
タアドレスで指定された領域の文字コードをデータとし
て出力する。文字コードは対応する文字フォントの文字
アドレスとして、上記ラスタアドレスと共にキャラクタ
ジェネレータ８に入力され、キャラクタジェネレータ８
は文字フォントをデータとして出力する。ビデオ制御回
路６は、上記キャラクタジェネレータ８の出力データを
表示の為のビデオ信号に変換し、ディスプレイ装置に適
した信号を供給する。これにより、ディスプレイ装置の
表示画面に文字が表示される。
、一定の周期で表示画面に対応したリフレッシュメモリ
７のアドレスとしてのキャラクタアドレスと、キャラク
タジェネレータ８に対する文字のラスタアドレスを出力
する。リフレッシュメモリ７には表示画面の表示位置に
対応して文字コードが書き込まれており、上記キャラク
タアドレスで指定された領域の文字コードをデータとし
て出力する。文字コードは対応する文字フォントの文字
アドレスとして、上記ラスタアドレスと共にキャラクタ
ジェネレータ８に入力され、キャラクタジェネレータ８
は文字フォントをデータとして出力する。ビデオ制御回
路６は、上記キャラクタジェネレータ８の出力データを
表示の為のビデオ信号に変換し、ディスプレイ装置に適
した信号を供給する。これにより、ディスプレイ装置の
表示画面に文字が表示される。
従来のコードリフレッシュ方式のディスプレイ制御装置
は、以上の様に構成され、リフレッシュメモリとしてＲ
ＡＭを使用し、キャラクタジェネレータとしてＲＯＭ又
はＲＡＭを使用するのが一般的で、物理的に複数の種類
の独立したメモリが必要であり、複数のメモリアクセス
に対する制御回路が複雑になり、又、複数の種類のメモ
リを使用することにより、部品実装面積の省スペース化
、コスト低減、故障率低下環を実現することが困難であ
った。
は、以上の様に構成され、リフレッシュメモリとしてＲ
ＡＭを使用し、キャラクタジェネレータとしてＲＯＭ又
はＲＡＭを使用するのが一般的で、物理的に複数の種類
の独立したメモリが必要であり、複数のメモリアクセス
に対する制御回路が複雑になり、又、複数の種類のメモ
リを使用することにより、部品実装面積の省スペース化
、コスト低減、故障率低下環を実現することが困難であ
った。
この発明は、上記の様な問題点を解消する為になされた
もので、リフレッシュメモリとキャラクタジェネレータ
とを共用化したメモリを設けることにより、装置全体と
しての部品点数の低減、省スペース化、コスト低減、及
び故障率低下による信頬性の向上を図れるディスプレイ
制御装置を提供することを目的とする。
もので、リフレッシュメモリとキャラクタジェネレータ
とを共用化したメモリを設けることにより、装置全体と
しての部品点数の低減、省スペース化、コスト低減、及
び故障率低下による信頬性の向上を図れるディスプレイ
制御装置を提供することを目的とする。
この発明に係るディスプレイ制御装置は、文字コードを
出力するリフレッシュメモリと文字フォントを発生する
キャラクタジェネレータとの機能を有する共用メモリ４
と、この共用メモリ４に格納された文字コードを指定す
るためのキャラクタアドレス及び文字フォントを指定す
るためのラスタアドレスを発生する表示アドレス発生回
路１と、上記共用メモリ４が出力する文字コードを格納
するラインバッファ５と、上記表示アドレス発生回路１
からのキャラクタアドレスと上記ラインバッファ５から
の文字コードとを切り換え上記共用メモリ４に出力する
アドレスセレクタ３と、上記共用メモリ４からの文字フ
ォントによりビデオ信号を出力するビデオ制御回路６と
、上記表示アドレス発生回路１からのラスタアドレスに
基づいて上記ラインバッファ５に対してリード／ライト
を行なわせるためのリード／ライトアクセス制御信号を
出力するラインバッファ制御回路２とを備えたことを特
徴とするものである。
出力するリフレッシュメモリと文字フォントを発生する
キャラクタジェネレータとの機能を有する共用メモリ４
と、この共用メモリ４に格納された文字コードを指定す
るためのキャラクタアドレス及び文字フォントを指定す
るためのラスタアドレスを発生する表示アドレス発生回
路１と、上記共用メモリ４が出力する文字コードを格納
するラインバッファ５と、上記表示アドレス発生回路１
からのキャラクタアドレスと上記ラインバッファ５から
の文字コードとを切り換え上記共用メモリ４に出力する
アドレスセレクタ３と、上記共用メモリ４からの文字フ
ォントによりビデオ信号を出力するビデオ制御回路６と
、上記表示アドレス発生回路１からのラスタアドレスに
基づいて上記ラインバッファ５に対してリード／ライト
を行なわせるためのリード／ライトアクセス制御信号を
出力するラインバッファ制御回路２とを備えたことを特
徴とするものである。
共用メモリ４は文字コードを出力するりフレッシュメモ
リと文字フォントを発生するキャラクタジェネレータと
の機能を有する。表示アドレス発生回路１は共用メモリ
４に格納された文字コードを指定するためのキャラクタ
アドレス及び文字フォントを指定するためのラスタアド
レスを発生する。ラインバッファ５は共用メモリ４が出
力する文字コードを格納する。アドレスセレクタ３は表
示アドレス発生回路１からのキャラクタアドレスと上記
ラインバッファ５からの文字コードとを切り換え共用メ
モリ４に出力する。ビデオ制御回路６は共用メモリ４か
らの文字フォントによりビデオ信号を出力する。ライン
バッファ制御回路２は表示アドレス発生回路１からのラ
スタアドレスに基づいてラインバッファ５に対してリー
ド／ライトを行なわせるためのリード／ライトアクセス
制御信号を出力する。
リと文字フォントを発生するキャラクタジェネレータと
の機能を有する。表示アドレス発生回路１は共用メモリ
４に格納された文字コードを指定するためのキャラクタ
アドレス及び文字フォントを指定するためのラスタアド
レスを発生する。ラインバッファ５は共用メモリ４が出
力する文字コードを格納する。アドレスセレクタ３は表
示アドレス発生回路１からのキャラクタアドレスと上記
ラインバッファ５からの文字コードとを切り換え共用メ
モリ４に出力する。ビデオ制御回路６は共用メモリ４か
らの文字フォントによりビデオ信号を出力する。ライン
バッファ制御回路２は表示アドレス発生回路１からのラ
スタアドレスに基づいてラインバッファ５に対してリー
ド／ライトを行なわせるためのリード／ライトアクセス
制御信号を出力する。
第１図はこの発明の一実施例に係るディスプレイ制御装
置の文字表示系の構成を示すブロック図である。図にお
いて、４は文字コードを出力するリフレッシュメモリと
文字フォントを発生するキャラクタジェネレータとの機
能を有する共用メモリ、■は共用メモリ４に格納された
文字コードを指定するためのキャラクタアドレス及び文
字フォントを指定するためのマスクアドレスを発生する
表示アドレス発生回路、５は共用メモリ４が出力する文
字コードを格納するラインバッファ、３は表示アドレス
発生回路１からのキャラクタアドレスとラインバッファ
５からの文字コードとを切り換え共用メモリ４に出力す
るアドレスセレクタ、６は共用メモリ４からの文字フォ
ントによりビデオ信号を出力するビデオ制御回路、２は
表示アドレス発生回路１からのマスクアドレスに基づい
てラインバッファ５に対してリード／ライトを行なわせ
るためのり−ド／ライトアクセス制御信号を出力すると
共にアドレスセレクタ３の切換条件信号及びビデオ制御
回路６のイネーブル制御信号を出力するラインバッファ
制御回路である。上記共有メモリ４は、従来例でのりフ
レッシェメモリ７及びキャラクタジェネレータ８の記憶
容量の和以上の記憶容量を有するｌチップで構成される
。なお、共有メモリ４を複数のチップで構成してもよい
が、部品点数の低減などを図るには１チツプで共有メモ
リ４を構成する方が望ましい。上記ラインバッファ５は
１水平表示文字数分の記憶容量を持つレジスタ等で構成
される。
置の文字表示系の構成を示すブロック図である。図にお
いて、４は文字コードを出力するリフレッシュメモリと
文字フォントを発生するキャラクタジェネレータとの機
能を有する共用メモリ、■は共用メモリ４に格納された
文字コードを指定するためのキャラクタアドレス及び文
字フォントを指定するためのマスクアドレスを発生する
表示アドレス発生回路、５は共用メモリ４が出力する文
字コードを格納するラインバッファ、３は表示アドレス
発生回路１からのキャラクタアドレスとラインバッファ
５からの文字コードとを切り換え共用メモリ４に出力す
るアドレスセレクタ、６は共用メモリ４からの文字フォ
ントによりビデオ信号を出力するビデオ制御回路、２は
表示アドレス発生回路１からのマスクアドレスに基づい
てラインバッファ５に対してリード／ライトを行なわせ
るためのり−ド／ライトアクセス制御信号を出力すると
共にアドレスセレクタ３の切換条件信号及びビデオ制御
回路６のイネーブル制御信号を出力するラインバッファ
制御回路である。上記共有メモリ４は、従来例でのりフ
レッシェメモリ７及びキャラクタジェネレータ８の記憶
容量の和以上の記憶容量を有するｌチップで構成される
。なお、共有メモリ４を複数のチップで構成してもよい
が、部品点数の低減などを図るには１チツプで共有メモ
リ４を構成する方が望ましい。上記ラインバッファ５は
１水平表示文字数分の記憶容量を持つレジスタ等で構成
される。
次に動作について説明する。表示アドレス発生回路１が
出力するマスクアドレスが例えば表示文字の先頭マスク
を示している時、共用メモリ４はリフレッシュメモリと
しての動作を行なう。ラインバッファ制御回路２は、表
示アドレス発生回路１からマスクアドレスを入力し、こ
の信号をデコードして先頭マスクか否かの判定を行ない
、先頭マスクである場合、その１水平表示周期の間共用
メモリ４に表示アドレス発生回路１からのキャラクタア
ドレスが入力される様、アドレスセレクタ３への切換条
件信号を出力する。共用メモリ４はキャラクタアドレス
を入力することにより、表示画面に対応した文字コード
を出力する。ラインバッファ制御回路２は更に、この期
間の共用メモリ４が出力する文字コードをラインバッフ
ァ５に書き込む様、ライトイネーブル信号やライトクロ
ック信号等の書き込み制御信号（ライトアクセス制’ｆ
ｌ（８号）をラインバッファ５に出力すると共に、ビデ
オ制御回路６に対しては、ディセーブル信号を出力して
、ディスプレイ装置に対して出力するビデオ信号をマス
クする。
出力するマスクアドレスが例えば表示文字の先頭マスク
を示している時、共用メモリ４はリフレッシュメモリと
しての動作を行なう。ラインバッファ制御回路２は、表
示アドレス発生回路１からマスクアドレスを入力し、こ
の信号をデコードして先頭マスクか否かの判定を行ない
、先頭マスクである場合、その１水平表示周期の間共用
メモリ４に表示アドレス発生回路１からのキャラクタア
ドレスが入力される様、アドレスセレクタ３への切換条
件信号を出力する。共用メモリ４はキャラクタアドレス
を入力することにより、表示画面に対応した文字コード
を出力する。ラインバッファ制御回路２は更に、この期
間の共用メモリ４が出力する文字コードをラインバッフ
ァ５に書き込む様、ライトイネーブル信号やライトクロ
ック信号等の書き込み制御信号（ライトアクセス制’ｆ
ｌ（８号）をラインバッファ５に出力すると共に、ビデ
オ制御回路６に対しては、ディセーブル信号を出力して
、ディスプレイ装置に対して出力するビデオ信号をマス
クする。
表示アドレス発生回路ｌが出力するマスクアドレスが先
頭マスク以外を示している時、共用メモリ４はキャラク
タジェネレータとして動作する。
頭マスク以外を示している時、共用メモリ４はキャラク
タジェネレータとして動作する。
この時ラインバッファ制御回路２は、共用メモリ４にラ
インバッファ５に格納されている文字コードをアドレス
として入力される様、アドレスセレクタ３に切換条件信
号を出力する。共用メモリ４は文字コードを入力するこ
とにより、予め格納されている文字フォントを出力する
。更にラインバッファ制御回路２は、ラインバッファ５
に対し、先頭マスク時に書き込まれた文字コードを表示
画面に対応して出力させる様、リードイネーブル信号や
リードクロック等の各種読出し制御信号（リードアクセ
ス制御信号）を出力し、ビデオ制御回路６へは、イネー
ブル信号を出力して共用メモリ４が出力する文字フォン
トをディスプレイ装置に出力する様制御する。
インバッファ５に格納されている文字コードをアドレス
として入力される様、アドレスセレクタ３に切換条件信
号を出力する。共用メモリ４は文字コードを入力するこ
とにより、予め格納されている文字フォントを出力する
。更にラインバッファ制御回路２は、ラインバッファ５
に対し、先頭マスク時に書き込まれた文字コードを表示
画面に対応して出力させる様、リードイネーブル信号や
リードクロック等の各種読出し制御信号（リードアクセ
ス制御信号）を出力し、ビデオ制御回路６へは、イネー
ブル信号を出力して共用メモリ４が出力する文字フォン
トをディスプレイ装置に出力する様制御する。
以上説明したようにこの実施例のディスプレイ制御装置
は、１水平表示分の文字コードを格納するラインバッフ
ァを使用することにより、１種類のＲＡＭなどのメモリ
で、リフレッシュメモリとキャラクタジェネレータの２
種類の機能を共用化できる。そして、リフレッシュメモ
リとキャラクタジェネレータの共用メモリは、先づ表示
アドレス発生回路が出力するキャラクタアドレスにより
リフレッシュメモリとしてアクセスされ、そのデータは
ラインバッファに格納される。次いで、次行の文字を表
示するまでの間、ラインバッファはリフレッシュメモリ
として動作し周期的に文字コードを出力し、共用メモリ
はこれを受けてキャラクタジェネレータとしてアクセス
される。これらを表示画面のフォーマットに従った行数
分繰り返し動作することにより、ディスプレイ装置に文
字を表示することができる。
は、１水平表示分の文字コードを格納するラインバッフ
ァを使用することにより、１種類のＲＡＭなどのメモリ
で、リフレッシュメモリとキャラクタジェネレータの２
種類の機能を共用化できる。そして、リフレッシュメモ
リとキャラクタジェネレータの共用メモリは、先づ表示
アドレス発生回路が出力するキャラクタアドレスにより
リフレッシュメモリとしてアクセスされ、そのデータは
ラインバッファに格納される。次いで、次行の文字を表
示するまでの間、ラインバッファはリフレッシュメモリ
として動作し周期的に文字コードを出力し、共用メモリ
はこれを受けてキャラクタジェネレータとしてアクセス
される。これらを表示画面のフォーマットに従った行数
分繰り返し動作することにより、ディスプレイ装置に文
字を表示することができる。
尚、上記実施例では、説明の簡略化の為、コードリフレ
ッシュ方式のディスプレイ制御装置のうち文字表示系の
回路のみのブロック図を示したが、罫線や表示色を制御
するアトーリビュート制御回路が付加されている装置に
も適用される。
ッシュ方式のディスプレイ制御装置のうち文字表示系の
回路のみのブロック図を示したが、罫線や表示色を制御
するアトーリビュート制御回路が付加されている装置に
も適用される。
又、上記実施例では、コードリフレッシュメモリとＲＡ
Ｍキャラクタジェネレータを共用化した場合を説明して
いるが、この他に従来例のＲＯＭキャラクタジェネレー
タを付加した装置でも同様の効果を奏する。
Ｍキャラクタジェネレータを共用化した場合を説明して
いるが、この他に従来例のＲＯＭキャラクタジェネレー
タを付加した装置でも同様の効果を奏する。
又、先頭ラスク時にラインバッファに文字コードを書き
込む場合を例で示したが、最終ラスタでもどのラスタで
書き込んでも良いし、書き込まれるラスタはプログラマ
ブル設定できるようにしても良い。又、ラインバッファ
に文字コードを書き込む際、ビデオ信号をディセーブル
にしているが、外部回路により、書き込みタイミングを
制御してビデオ信号は常にイネーブルになる様にしても
良い。又、上記実施例ではラインバッファ制御回路とア
ドレスセレクタとラインバッファとを別ブロックとして
説明したが、これらを共用メモリ制御ブロックとしてま
とめても回路量は小さくなり、部品実装面積の省スペー
ス化を図れる。
込む場合を例で示したが、最終ラスタでもどのラスタで
書き込んでも良いし、書き込まれるラスタはプログラマ
ブル設定できるようにしても良い。又、ラインバッファ
に文字コードを書き込む際、ビデオ信号をディセーブル
にしているが、外部回路により、書き込みタイミングを
制御してビデオ信号は常にイネーブルになる様にしても
良い。又、上記実施例ではラインバッファ制御回路とア
ドレスセレクタとラインバッファとを別ブロックとして
説明したが、これらを共用メモリ制御ブロックとしてま
とめても回路量は小さくなり、部品実装面積の省スペー
ス化を図れる。
以上のように本発明によれば、リフレッシュメモリとキ
ャラクタジェネレータとの機能を有する共用メモリと、
キャラクタアドレス及びラスタアドレスを発生する表示
アドレス発生回路と、共用メモリが出力する文字コード
を格納するラインバッファと、表示アドレス発注回路か
らのキャラクタアドレスとラインバッファからの文字コ
ードとを切り換え共用メモリに出力するアドレスセレク
タと、共用メモリからの文字フォントによりビデオ信号
を出力するビデオ制御回路と、表示アドレス発生回路か
らのラスタアドレスに基づいてラインバッファに対して
リード／ライトアクセス制御信号を出力するラインバッ
ファ制御回路とを備えて構成したので、装置全体として
の部品の低減、省スペース化、コスト低減、及び故障率
低下による信頼性の向上を図れるという効果が得られる
。
ャラクタジェネレータとの機能を有する共用メモリと、
キャラクタアドレス及びラスタアドレスを発生する表示
アドレス発生回路と、共用メモリが出力する文字コード
を格納するラインバッファと、表示アドレス発注回路か
らのキャラクタアドレスとラインバッファからの文字コ
ードとを切り換え共用メモリに出力するアドレスセレク
タと、共用メモリからの文字フォントによりビデオ信号
を出力するビデオ制御回路と、表示アドレス発生回路か
らのラスタアドレスに基づいてラインバッファに対して
リード／ライトアクセス制御信号を出力するラインバッ
ファ制御回路とを備えて構成したので、装置全体として
の部品の低減、省スペース化、コスト低減、及び故障率
低下による信頼性の向上を図れるという効果が得られる
。
第１図はこの発明の一実施例に係るディスプレイ制御装
置の文字表示系の構成を示すブロック図、第２図は従来
のディスプレイ制御装置の文字表示系の構成を示すブロ
ック図である。 １・・・・・・表示アドレス発生回路、２・・・・・・
ラインバッファ制御回路、３・・・・・・アドレスセレ
クタ、４・・・・・・共用メモリ、５・・・・・・ライ
ンバッファ、６・・・・・・ビデオ制御回路。
置の文字表示系の構成を示すブロック図、第２図は従来
のディスプレイ制御装置の文字表示系の構成を示すブロ
ック図である。 １・・・・・・表示アドレス発生回路、２・・・・・・
ラインバッファ制御回路、３・・・・・・アドレスセレ
クタ、４・・・・・・共用メモリ、５・・・・・・ライ
ンバッファ、６・・・・・・ビデオ制御回路。
Claims (1)
- 文字コードを出力するリフレッシュメモリと文字フォン
トを発生するキャラクタジェネレータとの機能を有する
共用メモリと、この共用メモリに格納された文字コード
を指定するためのキャラクタアドレス及び文字フォント
を指定するためのラスタアドレスを発生する表示アドレ
ス発生回路と、上記共用メモリが出力する文字コードを
格納するラインバッファと、上記表示アドレス発生回路
からのキャラクタアドレスと上記ラインバッファからの
文字コードとを切り換え上記共用メモリに出力するアド
レスセレクタと、上記共用メモリからの文字フォントに
よりビデオ信号を出力するビデオ制御回路と、上記表示
アドレス発生回路からのラスタアドレスに基づいて上記
ラインバッファに対してリード／ライトを行なわせるた
めのリード／ライトアクセス制御信号を出力するライン
バッファ制御回路とを備えたことを特徴とするディスプ
レイ制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254761A JPH03116194A (ja) | 1989-09-29 | 1989-09-29 | ディスブレイ制御装置 |
| KR1019900015249A KR940000603B1 (ko) | 1989-09-29 | 1990-09-26 | 디스플레이제어장치 |
| CA002026592A CA2026592A1 (en) | 1989-09-29 | 1990-10-01 | Display control device |
| EP90118785A EP0420291B1 (en) | 1989-09-29 | 1990-10-01 | Display control device |
| DE69021310T DE69021310T2 (de) | 1989-09-29 | 1990-10-01 | Anzeigesteuergerät. |
| US07/946,801 US5311213A (en) | 1989-09-29 | 1992-09-16 | Display control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254761A JPH03116194A (ja) | 1989-09-29 | 1989-09-29 | ディスブレイ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03116194A true JPH03116194A (ja) | 1991-05-17 |
Family
ID=17269514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254761A Pending JPH03116194A (ja) | 1989-09-29 | 1989-09-29 | ディスブレイ制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5311213A (ja) |
| EP (1) | EP0420291B1 (ja) |
| JP (1) | JPH03116194A (ja) |
| KR (1) | KR940000603B1 (ja) |
| CA (1) | CA2026592A1 (ja) |
| DE (1) | DE69021310T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100207316B1 (ko) * | 1996-08-06 | 1999-07-15 | 윤종용 | 화면상의 정보표시 장치 |
| US6680738B1 (en) | 2002-02-22 | 2004-01-20 | Neomagic Corp. | Single-block virtual frame buffer translated to multiple physical blocks for multi-block display refresh generator |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4075620A (en) * | 1976-04-29 | 1978-02-21 | Gte Sylvania Incorporated | Video display system |
| NL179417C (nl) * | 1976-06-22 | 1986-09-01 | Hollandse Signaalapparaten Bv | Inrichting voor het regelen van de helderheid waarmede videosignalen op een raster-scan-display worden afgebeeld. |
| US4422070A (en) * | 1980-08-12 | 1983-12-20 | Pitney Bowes Inc. | Circuit for controlling character attributes in a word processing system having a display |
| US4345244A (en) * | 1980-08-15 | 1982-08-17 | Burroughs Corporation | Video output circuit for high resolution character generator in a digital display unit |
| DE3138930C2 (de) * | 1981-09-30 | 1985-11-07 | Siemens AG, 1000 Berlin und 8000 München | Datensichtgerät |
| BE891911A (fr) * | 1982-01-27 | 1982-05-17 | Europ Agence Spatiale | Dispositif numerique pour commander la representation graphique de caracteres |
| US4595996A (en) * | 1983-04-25 | 1986-06-17 | Sperry Corporation | Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory |
| GB2202720B (en) * | 1987-03-27 | 1991-04-17 | Ibm | Raster scan display system with random access memory character generator |
-
1989
- 1989-09-29 JP JP1254761A patent/JPH03116194A/ja active Pending
-
1990
- 1990-09-26 KR KR1019900015249A patent/KR940000603B1/ko not_active Expired - Fee Related
- 1990-10-01 CA CA002026592A patent/CA2026592A1/en not_active Abandoned
- 1990-10-01 DE DE69021310T patent/DE69021310T2/de not_active Expired - Fee Related
- 1990-10-01 EP EP90118785A patent/EP0420291B1/en not_active Expired - Lifetime
-
1992
- 1992-09-16 US US07/946,801 patent/US5311213A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69021310D1 (de) | 1995-09-07 |
| CA2026592A1 (en) | 1991-03-30 |
| KR910006909A (ko) | 1991-04-30 |
| DE69021310T2 (de) | 1996-01-11 |
| EP0420291A3 (en) | 1991-08-14 |
| KR940000603B1 (ko) | 1994-01-26 |
| EP0420291A2 (en) | 1991-04-03 |
| EP0420291B1 (en) | 1995-08-02 |
| US5311213A (en) | 1994-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940000598B1 (ko) | 듀얼 포트 메모리를 사용한 플랫 패널 디스플레이 표시 제어장치 | |
| US4663619A (en) | Memory access modes for a video display generator | |
| JPH0429069B2 (ja) | ||
| JPH087565A (ja) | ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム | |
| US4626839A (en) | Programmable video display generator | |
| JP2931412B2 (ja) | 連続ページランダムアクセスメモリと、連続ページランダムアクセスメモリを使用するシステムおよび方法 | |
| JPH06167958A (ja) | 記憶装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| KR0166882B1 (ko) | 디지탈 콘버젼스 보정장치 | |
| KR940000603B1 (ko) | 디스플레이제어장치 | |
| KR19990007860A (ko) | 논리 연산을 이용하여 메모리에 저장된 데이터를수정하기 위한 회로, 시스템 및 방법 | |
| JPH05113768A (ja) | フレームメモリ回路 | |
| EP0242139A2 (en) | Display controller | |
| JPS648337B2 (ja) | ||
| JP2898283B2 (ja) | 表示制御装置 | |
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPH0227677B2 (ja) | ||
| JPH0416995A (ja) | デイスプレイ制御装置 | |
| JPS60262282A (ja) | イメ−ジメモリ制御方式 | |
| JPS6173190A (ja) | カ−ソル表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JP2000122630A (ja) | コードリフレッシュ方式表示システムの表示データ生成回路 | |
| JPS6330985A (ja) | 直線描画方式 | |
| JPH03179491A (ja) | 表示用メモリアクセス方式 | |
| JPS6352195A (ja) | 表示制御システム |