FR2647582A1 - Procede d'ecriture de donnees dans une memoire semiconductrice, et dispositif permettant de mettre en oeuvre ce procede - Google Patents
Procede d'ecriture de donnees dans une memoire semiconductrice, et dispositif permettant de mettre en oeuvre ce procede Download PDFInfo
- Publication number
- FR2647582A1 FR2647582A1 FR9006531A FR9006531A FR2647582A1 FR 2647582 A1 FR2647582 A1 FR 2647582A1 FR 9006531 A FR9006531 A FR 9006531A FR 9006531 A FR9006531 A FR 9006531A FR 2647582 A1 FR2647582 A1 FR 2647582A1
- Authority
- FR
- France
- Prior art keywords
- data
- writing
- write
- response
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000008569 process Effects 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 title description 4
- 230000004044 response Effects 0.000 claims description 11
- 230000015654 memory Effects 0.000 abstract description 21
- 230000007547 defect Effects 0.000 abstract 1
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000010200 validation analysis Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
Selon l'invention, non seulement l'arrivée à son terme d'une opération d'écriture de données est contrôlée par la délivrance d'un signal d'état par une mémoire, par exemple un signal d'état de fin d'écriture, mais le temps nécessaire pour l'opération d'écriture de données est contrôlé également S10, S11. Si une défaillance de la mémoire apparaît, on peut mettre fin à l'opération d'écriture de données S11 même lorsque le signal d'état de fin d'écriture n'a pas atteint un niveau représentant la fin de l'opération d'écriture de données S9. Il est donc possible d'empêcher parfaitement l'arrêt inopiné du système utilisant la mémoire.
Description
La présente invention concerne un procédé d'écriture de données dans une mémoire semiconductrice telLe que la mémoire de données d'une carte å circuit intégré et un dispositif permettant de mettre en oeuvre le procédé ; plus particulierement, elle concerne un procede d'écriture de données dans une mémoire utilisant un signal du type etat pret/etat occupé, et autres, ainsi qu'un dispositif permettant de mettre en oeuvre le procède.
Récemment, pour remplacer les mémoires mortes electrique- ment programmables (EPROM), les mémoires mortes programmables électriquement effaçables (EEPROM), que l'on peut électriquement effacer et ou l'on peut réécrire des données, ont attiré l'attention comme mémoires semiconductrices. Puisque le temps d'écriture de données dans la EEPROM est plus long que celui relatif à la EPROM, diverses améliorations ont été apportées à la
EEPROM.
EEPROM.
Selon l'une des améliorations apportées å la EEPROM, il a ete mis au point, pour réduire la charge d'un disPositif externe dans le traitement d'une operation d'écriture, une EEPROM qui délivre en sortie un signal d'etat pour informer le dispositif externe que l'écriture de données dans la EPROM a été completement réalisée. Plus spécialement, le dispositif externe peut facilement déterminer si l'operation d'écriture s'est ou non terminee par simple contrôle du signal d'état délivré par la EEPROM, après avoir envoyé les données d'écriture å la EEPROM.
Toutefois, dans cette EEPROM perfectionnée, lorsque la
EEPROM connaît une défaillance, le signal d'état ne réussit parfois pas å atteindre un niveau indiquant la fin d'une opération d'écriture de données dans la EEPROM, même si les données d'écriture ont été envoyées par le dispositif externe et que l'opération d'écriture des donnees s'est achevée. Dans ce cas, l'inconvérient est que, non seulement, le dispositif externe ne peut pas determiner si l'écriture de données dans la EEPROM stest ou non achevée, mais, de plus, il s'arrete pour L'opération d'écriture de données.
EEPROM connaît une défaillance, le signal d'état ne réussit parfois pas å atteindre un niveau indiquant la fin d'une opération d'écriture de données dans la EEPROM, même si les données d'écriture ont été envoyées par le dispositif externe et que l'opération d'écriture des donnees s'est achevée. Dans ce cas, l'inconvérient est que, non seulement, le dispositif externe ne peut pas determiner si l'écriture de données dans la EEPROM stest ou non achevée, mais, de plus, il s'arrete pour L'opération d'écriture de données.
C'est donc un but de l'invention de produire un procédé d'écriture de données, qui peut arriver au terme de L'opération d'écriture de données et qui peut empêcher entierement L'arrêt inopiné d'un système utilisant une mémoire même lorsqu'il se produit une defaillance de la mémoire, ainsi qu'un dispositif permettant de mettre en oeuvre le procédé. -
Selon un premier aspect de l'invention, il est propose un procédé d'écriture de données provenant d'un premier moyen qui sert fournir les données dans un moyen de mémorisation qui sert å emmagasiner les données, comprenant les opérations suivantes :
recevoir les données de la part du premier moyen ;
écrire les données dans le moyen de memorisation en réponse å l'operation de réception ;
compter le temps en réponse å l'opération d'écriture ;
comparer le temps compte de l'opération de comptage avec un temps prédéterminé ; et
donner, en réponse au résultat comparé de l'opération de comparaison, l'information selon laquelle l'opération d'écriture est arrivée å son terme.
Selon un premier aspect de l'invention, il est propose un procédé d'écriture de données provenant d'un premier moyen qui sert fournir les données dans un moyen de mémorisation qui sert å emmagasiner les données, comprenant les opérations suivantes :
recevoir les données de la part du premier moyen ;
écrire les données dans le moyen de memorisation en réponse å l'operation de réception ;
compter le temps en réponse å l'opération d'écriture ;
comparer le temps compte de l'opération de comptage avec un temps prédéterminé ; et
donner, en réponse au résultat comparé de l'opération de comparaison, l'information selon laquelle l'opération d'écriture est arrivée å son terme.
Selon un autre aspect de l'invention, il est propose un dispositif permettant d'écrire des données dans un moyen de memori- sation servant å mémoriser les données, ledit dispositif comprenant :
un moyen servant å fournir les données au moyen de memo- risation ;
un moyen servant å écrire dans le moyen de memorisation les données fournies par le moyen de fourniture ;
un moyen servant å indiquer un temps de début lorsque le moyen d'ecriture commence å écrire les données dans le moyen de mémorisation ;
un moyen servant à compter le temps en réponse au temps de début indique par le moyen d'indication ;
un moyen servant å comparer le temps compte par le moyen de comptage avec un temps prédéterminé ; et
un moyen servant a délivrer une information de fin d'écriture indiquant la fin d'une operation d'ecriture du moyen d'écriture en reponse å un résultat compare par le moyen de comparaison.
un moyen servant å fournir les données au moyen de memo- risation ;
un moyen servant å écrire dans le moyen de memorisation les données fournies par le moyen de fourniture ;
un moyen servant å indiquer un temps de début lorsque le moyen d'ecriture commence å écrire les données dans le moyen de mémorisation ;
un moyen servant à compter le temps en réponse au temps de début indique par le moyen d'indication ;
un moyen servant å comparer le temps compte par le moyen de comptage avec un temps prédéterminé ; et
un moyen servant a délivrer une information de fin d'écriture indiquant la fin d'une operation d'ecriture du moyen d'écriture en reponse å un résultat compare par le moyen de comparaison.
En plus de contrôler la fin de l'écriture å l'aide du signal d'état tel qu'un signal d'état de fin d'écriture délivré par la mémoire, on contrôle la durée d'ecriture des données. Par conse- quent, meme si une défaillance de la mémoire se produit et que, par consequent, le signal d'etat de fin d'ecriture n'atteint pas un niveau représentant la fin d'une opération d'écriture de données, il est possible d'arrêter L'opération d'ecriture et, par conse- quent, on peut empêcher entierement l'arrêt inopiné du système utilisant la mémoire.
La description suivante, conçue å titre d'illustration de l'invention, vise å donner une meilleure compréhension de ses caractéristiques et avantages ; elle s'appuie sur les dessins annexés, parmi lesquels :
la figure 1 est un schema de principe montrant une configuration d'un dispositif permettant d'écrire des données dans une mémoire semiconductrice selon un mode de réalisation de la présente invention ; et
les figures 2A et 2P sont des organigrammes illustrant L'opération d'écriture de données effectuée par le dispositif de l'invention.
la figure 1 est un schema de principe montrant une configuration d'un dispositif permettant d'écrire des données dans une mémoire semiconductrice selon un mode de réalisation de la présente invention ; et
les figures 2A et 2P sont des organigrammes illustrant L'opération d'écriture de données effectuée par le dispositif de l'invention.
Sur la figure 1, est représenté un schéma de principe qui montre une configuration d'un dispositif permettant d'écrire des données selon un mode de réalisation de l'invention. Ce mode de réalisation présente la configuration d'un système å microordinateur, par exemple une carte å circuit intérgré utilisant une unité centrale de traitement (CPU) du type Z80, que produit la société ZILOG. Sur cette figure, le numéro de référence 1 designe une CPU, 2 une EEPROM servant å emmagasiner diverses données, 3 une memoire morte ROM, (par exemple une ROM å masque) dans laquelle un programme d'exploitation de la CPU 1 est emmagasine, et 4 une mémoire vive (RAM) servant de memoire de travail pendant le fonctionnement de la CPU 1. Les mémoires 2, 3 et 4 sont disposées sur une carte mémoire de la CPU 1. Comme on peut le voir sur la figure 1, la CPU 1, la EEPROM 2, la ROM 3 et la RAM 4 sont connectees entre elles par un bus d'adresses de 16 bits S et un bus de données de 8 bits 6. La CPU 1 est connectée à un décodeur 7 par l'intermédiaire du bus d'adresses S. Le décodeur 7 revoit les données d'adresses AOO å A15 et un signal de demande de mémoire
MREQ de la part de la CPU 1 afin de produire un signal de validation de puce CE. Le signal de validation de puce CE est fourni aux mémoires 2, 3 et 4.
MREQ de la part de la CPU 1 afin de produire un signal de validation de puce CE. Le signal de validation de puce CE est fourni aux mémoires 2, 3 et 4.
La EEPROM 2 délivre, sur sa borne R/B, un signal d'opération d'écriture interne, c'est-å-dire un signal d'état pret/ état occupe (R/B), comme signal d'etat. Le signal R/B est fourni å une borne d'entrée d'une porte å trois états 8. La porte å trois états 8 est commandée par le signal de sortie d'un circuit OU 9, qui reçoit un signal de demande d'entree/sortie IORQ et un signal d'impulsion de lecture RD de la part de la CPU 1. Le signal d'impulsion de lecture RD est également fourni à la EEPROM 2, la
ROM 3 et la RAM 4, sur leurs entrées OE. La porte å trois états 8 passe de l'état non conducteur å L'état conducteur dans le sesl cas ou les deux signaux IORQ et RD venant de la CPU 1 prennent un niveau bas et la porte 8 transmet le signal R/B fourni å sa borne d'entrée au bit zero du bus de données 6. La CPU 1 fournit un signal d'écriture WR aux bornes de validation d'écriture WE de la
EEPROM 2 et de la RAM L.
ROM 3 et la RAM 4, sur leurs entrées OE. La porte å trois états 8 passe de l'état non conducteur å L'état conducteur dans le sesl cas ou les deux signaux IORQ et RD venant de la CPU 1 prennent un niveau bas et la porte 8 transmet le signal R/B fourni å sa borne d'entrée au bit zero du bus de données 6. La CPU 1 fournit un signal d'écriture WR aux bornes de validation d'écriture WE de la
EEPROM 2 et de la RAM L.
On va maintenant décrire, en relation avec les organigrammes des figures 2A et 2B le processus au cours duquel la CPU 1 lit une rangée de données de la RAM 4 et L'écrit dans la EEPROM 2.
Une technique de pagination est utilisée comme système de gestion de mémoire pour la EEPROM 2. Sur la figure 2A, des données d'écriture sont fournies par la RAM 4 à la EEPROM 2 via le bus de donées 6 (etape SO). L'adresse initiale (adresse initiale d'écriture) d'une région de mémorisation de la EEPROM 2 pour laquelle a été faite une demande d'écriture est soustraite de l'adresse initiale de la page faisant suite å la page å laquelle la première adresse initiale appartient, et le resultat de la SOuS- traction est conservé sous-la forme "RESULTAT 1' (état S1). Si l'on suppose que la EEPROM 2 utilisée dans le présent mode de réalisation est du type å 32 bytes/page, "RESULTAT 1" est calcule de la maniere suivante. Si l'adresse initiale d'ecriture de la Page est @A000, l'adresse initiale de la page suivante est @A020 et, par conséquent, "RESULTAT 1" est 32 bytes. En outre, si l'adresse initiale de la page est @A082, l'adresse initiale de la page suivante est @A0A0 et, par conséquent, "RESULTAT 1" est 30 bytes.
Du "nombre de bytes" des données d'écriture situées dans une rangée de données de la RAM 4 qui doivent être écrites dans la
EEPROM 2, on soustrait le nombre de bytes de "RESULTAT 1" et, alors, on emmagasine le résultat de la soustraction sous la forme "RESULTAT 2" (étape S2). Si "RESULTAT 2" est nul ou négatif (étape
S3), on utilise le "nombre de bytes" des données d'écriture comme nombre de bytes des données d'écriture d'ensemble (étape S4). Si "RESULTAT 2" ntest ni nul, ni négatif, on utilise le "RESULTAT 2 lui-meme comme nombre de bytes des données d'écriture d'ensemble (étape S5).
EEPROM 2, on soustrait le nombre de bytes de "RESULTAT 1" et, alors, on emmagasine le résultat de la soustraction sous la forme "RESULTAT 2" (étape S2). Si "RESULTAT 2" est nul ou négatif (étape
S3), on utilise le "nombre de bytes" des données d'écriture comme nombre de bytes des données d'écriture d'ensemble (étape S4). Si "RESULTAT 2" ntest ni nul, ni négatif, on utilise le "RESULTAT 2 lui-meme comme nombre de bytes des données d'écriture d'ensemble (étape S5).
A l'etape S6, on soustrait du nombre de bytes des données d'écriture le nombre de bytes des données d'écriture d'ensembLe utilise å l'étape S4 ou S5, et le résultat de la soustraction est conserve comme nouveau nombre de bytes des données d'écriture. A l'étape S7, une minuterie est prépositionnée sur une durée prédéterminée en fonction du nombre de bytes des données d'écriture. A l'étape S8, les donnees correspondant au nombre de bytes des données d'écriture d'ensemble sont écrites en séquence å partir de l'adresse initiale des données d'ecriture dans la EEPROM 2 par une procédure d'écriture de pages.
A l'étape S9 de la figure 2B, si le bit le moins significatif (LSB) des données obtenues par une instruction d'entrée d'espace d'entrée/sortie (I/O) est dans L'état pret "1", l'opra- tion d'écriture de données est arrivée a son terme et, par consé- quent, l'organigramme passe a l'étape S12. Si le bit le moins significatif est dans un état occupe "O", l'opération d'écriture de données n'est pas arrivée å son terme, si bien que la minuterie est décrémentée (étape S1û), et il est ensuite confirme si la minuterie est positionnée ou non å "O" Retape S11). Si la minuterie n'est pas positionnée à "0", l'organigramme revient à l'étape S9. Si la minuterie est positionnée à "0", l'opération d'écriture ne s'est pas terminée dans les limites d'une durée prédéterminée, et le signal (R/B) d'opération d'écriture interne de la EEPROM 2 n'est pas passe de l'état occupe å l'état prêt. On effectue donc le traitement d'erreur.
A l'etape S12, on vérifie les données a l'aide de l'adresse initiale des données d'écriture, du nombre de bytes des données d'écriture d'ensemble, et de la rangée des données d'criture, qui ont été traites å l'étape S8 antérieure. Si le resultat de la vérification est négatif (etape S13), alors on effectue le traitement d'erreur. Si le resultat de la vérification est positif (etape S13), il est détermine si le nombre de bytes qui ont été remis å jour å l'étape précédente S6 est ou non "O" (étape S14). Si le nombre de bytes est "O", l'opération d'ecriture est arrivée å son terme. Si ce n'est pas "O", l'adresse suivante de la région courante des données d'ecriture d'ensemble est alors positionnée comme adresse initiale des données d'écriture (étape
S15), puis l'organigramme revient å l'étape S1 de la figure 2A.
S15), puis l'organigramme revient å l'étape S1 de la figure 2A.
Selon L'invention, non seulement on contrôle l'arrivée å son terme de l'opération d'écriture de données à l'aide du signal
R/B, c'est-å-dire un signal d'état qui est délivre par la EEPROM 2 et @eprésente la fin de l'opération d'écriture de données, mais on contrôle également, å l'aide de la minuterie, la durée nécessaire pour achever L'opération d'écriture de données. Même lorsqu'une défaillance de la EEPROM 2 se produit et que, par conséquent, le signal R/B continue de rester dans un etat occupé, on peut mettre fin à l'opération d'écriture et on peut parfaitement empêcher L'arrêt inopiné du système utilisant la EEPROM 2.
R/B, c'est-å-dire un signal d'état qui est délivre par la EEPROM 2 et @eprésente la fin de l'opération d'écriture de données, mais on contrôle également, å l'aide de la minuterie, la durée nécessaire pour achever L'opération d'écriture de données. Même lorsqu'une défaillance de la EEPROM 2 se produit et que, par conséquent, le signal R/B continue de rester dans un etat occupé, on peut mettre fin à l'opération d'écriture et on peut parfaitement empêcher L'arrêt inopiné du système utilisant la EEPROM 2.
Dans le mode de réalisation c;-dessus, on utilise la
EEPROM 2, où le signal R/B est délivré par la borne RIB. Toutefois, par exempLe, on peut utiliser une EEPROM employant un système d'appel de données. Alors qu'une minuterie d'un type logiciel est réalisée à l'étape S10 de l'organigramme ci-dessus, cette même fonction pourrait être exécutée par une minuterie ta de type reel représentée sur la figure 1 Dans ce cas, la minuterie concrete la démarre å l'instant ou l'opration d'ecriture de données commence, å l'étape S8. En ce qu; concerne le traitement d'erreurs intervenant apres que la minuterie a été positionnee par "O' å l'étape
S11, il est souhaible de passer de l'état occupe å l'état prêt par un procédé propre au type particulier de la EEPROM 2.
EEPROM 2, où le signal R/B est délivré par la borne RIB. Toutefois, par exempLe, on peut utiliser une EEPROM employant un système d'appel de données. Alors qu'une minuterie d'un type logiciel est réalisée à l'étape S10 de l'organigramme ci-dessus, cette même fonction pourrait être exécutée par une minuterie ta de type reel représentée sur la figure 1 Dans ce cas, la minuterie concrete la démarre å l'instant ou l'opration d'ecriture de données commence, å l'étape S8. En ce qu; concerne le traitement d'erreurs intervenant apres que la minuterie a été positionnee par "O' å l'étape
S11, il est souhaible de passer de l'état occupe å l'état prêt par un procédé propre au type particulier de la EEPROM 2.
Comme décrit en détail, selon l'invention, on peut produire un procédé d'écriture de données dans une mmoire sem;- conductrice ou l'operation d'écriture de données peut prendre fin même lorsqu'une défaillance de la mémoire se produit, et, par conséquent, on peut parfaitement empecher l'arrêt inopiné du système utilisant la mémoire.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du procédé et du dispositif dont la description vient d'être donnée å titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.
Claims (5)
- donner, en réponse au résultat comparé par l'opération de comparaison (S11), l'information (S9) selon laquelle l'opération d'écriture (S8) est arrivée à son terme.comparer (S11) le temps compté dans l'opération de comptage (S10) avec un temps prédéterminé ; etcompter (S10) le temps en réponse å l'opération d'écriture (S8) ;ecrire (S8) les données dans le moyen de mémorisation (2) en réponse à l'opération de réception (S0) ;recevoir (SO) les données en provenance du premier moyenREVENDICATIONS 1. Procédé d'écriture de données, å partir d'un premier moyen (4) servant à fournir les données, dans un moyen de mémorisation (2) servant å emmagasiner les données, caractérisé en ce qu'il comprend les opérations suivantes :
- 2. Procède selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant å déterminer (S6) la quantité de données devant être écrites dans le moyen de mémorisation (2).
- 3. Procédé selon la revendication 2, caractérisé en ce qu'il comprend en outre l'opération consistant å fixer (S7) le temps prédéterminé en réponse à la quantité de données prédéterminées dans l'opération de détermination (S6).
- 4. Procédé selon la revendication 1, caractérisé en ce que l'opération d'information comprend l'opération consistant à délivrer un signal d'erreur lorsque le temPs compte dans l'opération de comptage (S10) est plus long que le temps prédé- terminé de l'opération de comparaison (S11).
- 5. Dispositif d'écriture de données dans un moyen de mémorisation (2) servant a emmagasiner les données, ledit dispositif étant caractérisé en ce qu'il comprend :un moyen (S0) servant à fournir les données au moyen de mémorisation (2) ;un moyen (S8) servant à écrire dans le moyen de mémorisation (2) les données fournies par le moyen de fourniture (SO) ;un moyen (S7) servant à indiquer un temps de début lorsque le moyen d'écriture (S8) commence à écrire les données dans le moyen de mémorisation (2) ;un moyen (1a ; S10 ; S11) servant à compter le temps en réponse au temps de début indique par le moyen d'indication (S7) ;un moyen (S11) servant à comparer le temps compte par le moyen de comptage (1a ; S10 ; S11) avec un temps prédéterminé ; etun moyen (S9) servant à délivrer une information de fin d'écriture indiquant la fin d'une opération d'ecriture du moyen d'écriture (S8) en réponse au résultat comparé par le moyen de comparaison (S11).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1131854A JPH02310642A (ja) | 1989-05-25 | 1989-05-25 | マイクロコンピュータシステムおよびデータ書込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2647582A1 true FR2647582A1 (fr) | 1990-11-30 |
| FR2647582B1 FR2647582B1 (fr) | 1997-02-07 |
Family
ID=15067676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9006531A Granted FR2647582A1 (fr) | 1989-05-25 | 1990-05-25 | Procede d'ecriture de donnees dans une memoire semiconductrice, et dispositif permettant de mettre en oeuvre ce procede |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH02310642A (fr) |
| FR (1) | FR2647582A1 (fr) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10320294A (ja) * | 1997-05-20 | 1998-12-04 | Unisia Jecs Corp | コントロールユニットおよびその異常検出方法 |
| JP2023084421A (ja) * | 2021-12-07 | 2023-06-19 | キオクシア株式会社 | 半導体装置及びその試験方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605785A1 (fr) * | 1986-10-24 | 1988-04-29 | Hitachi Ltd | Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable |
| GB2215155A (en) * | 1988-02-17 | 1989-09-13 | Intel Corp | Program/erase selection for flash memory |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52119037A (en) * | 1976-03-31 | 1977-10-06 | Hitachi Ltd | Memory device |
-
1989
- 1989-05-25 JP JP1131854A patent/JPH02310642A/ja active Pending
-
1990
- 1990-05-25 FR FR9006531A patent/FR2647582A1/fr active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605785A1 (fr) * | 1986-10-24 | 1988-04-29 | Hitachi Ltd | Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable |
| GB2215155A (en) * | 1988-02-17 | 1989-09-13 | Intel Corp | Program/erase selection for flash memory |
Non-Patent Citations (1)
| Title |
|---|
| NEW ELECTRONICS.INCORPORATING ELECTRONICS TODAY. vol. 19, no. 9, 29 Avril 1986, LONDON GB pages 48 - 52; PARKER ET AL: 'EEPROM offers enhanced page mode for fast programming' * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02310642A (ja) | 1990-12-26 |
| FR2647582B1 (fr) | 1997-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0012886B1 (fr) | Unité de commande d'entrée/sortie pour système de traitement de données | |
| FR2685520A1 (fr) | Carte a memoire rechargeable, procede de securisation et terminal d'utilisation. | |
| BE1007932A7 (fr) | Procede et circuit de memorisation et de hierarchisation d'ordres d'effacement dans un dispositif de memoire. | |
| EP0626664B1 (fr) | Système de communication avec cartes à puce | |
| FR2633749A1 (fr) | Systeme microprocesseur avec une memoire morte programmable effacable electriquement ayant une fonction de prevention des erreurs d'ecriture et circuit de memoire | |
| FR2591008A1 (fr) | Dispositif electronique portatif | |
| FR2675602A1 (fr) | Procede et dispositif de protection d'un systeme informatique. | |
| EP0618591A1 (fr) | Circuit intégré pour carte à mémoire et procédé de décomptage d'unités dans une carte à mémoire | |
| EP0735489B1 (fr) | Procédé de protection de zones de mémoires non volatiles | |
| EP0378454A1 (fr) | Carte à mémoire prépayée rechargeable | |
| CN111666082B (zh) | 一种外设固件加载方法、控制设备及计算机可读存储介质 | |
| EP0580727B1 (fr) | Circuit coupleur et son utilisation dans une carte et procede | |
| FR2647582A1 (fr) | Procede d'ecriture de donnees dans une memoire semiconductrice, et dispositif permettant de mettre en oeuvre ce procede | |
| FR2594984A1 (fr) | Element a carte de circuits integres pour dispositif de traitement de donnees | |
| WO2002084610A1 (fr) | Procede et systeme de gestion de donnes destinees a etre stockees dans une carte a puce programmable | |
| FR2605785A1 (fr) | Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable | |
| JP3651886B2 (ja) | 電子システム | |
| EP1763757A2 (fr) | Dispositif de controle de la couverture structurelle d'un logiciel et procede mettant en oeuvre le dispositif | |
| JP3179345B2 (ja) | メモリディスクのディスクコピー装置およびディスクコピー方法 | |
| EP4610984A1 (fr) | Mémoire non volatile sécurisée et circuit intégré comprenant ladite mémoire non volatile | |
| CN112256338B (zh) | Soc启动方法、装置、计算机设备及存储介质 | |
| JPS5958699A (ja) | 不揮発性ｒａｍのデ−タ保持方式 | |
| EP0694886B1 (fr) | Système d'affranchissement postal électronique ayant un programme d'exploitation rechargeable dans une mémoire flash | |
| EP1211599A1 (fr) | Microprocesseur comprenant des moyens de sauvegarde de données contextuelles lors d'un basculement dans un programme de test | |
| FR2577332A1 (fr) | Systeme de mesure de l'utilisation de logiciel d'application sur un ordinateur ou un micro-ordinateur |