FR2673326A1 - Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication. - Google Patents
Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication. Download PDFInfo
- Publication number
- FR2673326A1 FR2673326A1 FR9116243A FR9116243A FR2673326A1 FR 2673326 A1 FR2673326 A1 FR 2673326A1 FR 9116243 A FR9116243 A FR 9116243A FR 9116243 A FR9116243 A FR 9116243A FR 2673326 A1 FR2673326 A1 FR 2673326A1
- Authority
- FR
- France
- Prior art keywords
- polysilicon
- layer
- inverted
- field effect
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/605—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having significant overlap between the lightly-doped extensions and the gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Le procédé consiste à former successivement une première couche d'oxyde de grille (22), une couche de polysilicium (23) et une couche métallique (24) sur un substrat (21), former et structurer une grille en polysilicium, implanter des régions de drain et de source (25) avec une faible concentration, déposer structurer une seconde couche de polysilicium (26) et une couche d'oxyde (27) formée à basse température pour constituer une entretoise (27A) sur la paroi de la grille en polysilicium, éliminer une seconde couche de polysilicium restante (26) et appliquer une implantation ionique à haute concentration. Application notamment à la fabrication d'un transistor MOS à drain faiblement dopé.
Description
La présente invention concerne un transistor LDD
MOS à effet de champ à structure de grille en forme de T renversé et plus particulièrement un transistor LDD MOS à effet de champ en forme de T renversé comportant un transistor LDD (c'est-à-dire possédant un drain faiblement dopé), comportant une structure de grille en forme de T renversé.
MOS à effet de champ à structure de grille en forme de T renversé et plus particulièrement un transistor LDD MOS à effet de champ en forme de T renversé comportant un transistor LDD (c'est-à-dire possédant un drain faiblement dopé), comportant une structure de grille en forme de T renversé.
Ces derniers temps, on s'est intéressé à un transistor MOS à effet de champ d'une taille inférieure au micron, par exemple sous la forme d'un dispositif ayant une taille comprise entre 0,5 et 1 pin, pour réaliser un transistor LDD MOS à effet de champ possédant ce qu'on appelle la structure LDD. Le transistor LDD MOS à effet de champ présente d'excellentes performances et une excellente stabilité. En particulier, la structure LDD est largement utilisée dans un transistor à effet de champ NMOS à canal étroit afin de réduire l'effet des électrons chauds. Dans la structure LDD, on utilise une entretoise de paroi latérale constituée d'un oxyde pour réduire le champ électrique latéral maximum dans la région du canal.
Cependant, une entretoise de paroi latérale constituée d'un oxyde introduit un décalage entre la source- drain de type n et le bord de la grille en polysilicium, ce qui peut présenter plusieurs inconvénients.
Bien que l'on sache qu'une faible dose de dopage LDD ( < 10s3 cm ) est avantageuse pour réduire E max et le courant de substrat 1sub et améliorer la tension de maintien de drain, il a été indiqué que des transistors LDD, dont le drain est dopé avec une faible dose, ont une capacité très réduite de commande du courant et que de tels transistors peuvent présenter en réalité une vitesse plus élevée d'altération que les dispositifs pour lesquels on a un 1sub supérieur.Les vitesses accrues d'altération sont imputables aux charges négatives ou aux états d'interface piégés à la partie supérieure d'une région LDD faiblement dopé de type n-, qui n'est pas située directement au-dessous de la grille en polysilicium. Étant donné que cette région n'est pas soumise à une modulation directe par la grille, elle peut être aisément appauvrie par les charges piégées, ce qui entraîne un accroissement important de la résistance série source-drain, conduisant à une altération plus rapide de la commande du courant.
Un grand nombre de propositions ont été publiées pour résoudre ce problème. Une telle proposition est décrite dans l'article articulé "A NOVEL SUBMICRON LDD TRAN
SISTOR WITH INVERSE-T GATE STRUCTURE", pages 742-745, IEDM
Technical Digest 1986, IEEE. Les figures lA, 1B et 1C, annexées à la présente demande, sont des schémas illustrant une telle proposition. Comme représenté sur la figure 1A, une couche d'oxyde de grille 2, une couche de polysilicium 3 et une couche d'oxyde 4 sont formées successivement sur un substrat 1 et un traitement photolithographique est mis en oeuvre pour former une grille en polysilicium 5.Au lieu d'éliminer totalement par corrosion la couche de polysilicium 3 lors de la formation de la grille en polysilicium 5, on arrête délibérément la corrosion du polysilicium afin de laisser subsister une mince couche de polysilicium 3A, ce qui conduit à la formation d'une grille en polysilicium ayant une structure 5 de grille en forme de T renversé.On implante une dose de phosphore de type n avec une énergie appropriée pour former les régions LDD 6 de type n
Comme représenté sur la figure 1B, on dépose ensuite selon le procédé CVD (dépôt chimique en phase vapeur) une couche d'oxyde 7 et on lui applique une corrosion anisotrope pour former une entretoise de paroi latérale 7A constituée d'un oxyde, puis on met en oeuvre une corrosion plasmatique du polysilicium pour éliminer la mince couche restante de polysilicium 3A, hormis au niveau de la partie inférieure de l'entretoise de paroi latérale 7A, constituée d'un oxyde et devant être formée par structuration. On exé cute alors une implantation peu profonde d'arsenic de type n+ de manière à former une région de source-drain 8.
SISTOR WITH INVERSE-T GATE STRUCTURE", pages 742-745, IEDM
Technical Digest 1986, IEEE. Les figures lA, 1B et 1C, annexées à la présente demande, sont des schémas illustrant une telle proposition. Comme représenté sur la figure 1A, une couche d'oxyde de grille 2, une couche de polysilicium 3 et une couche d'oxyde 4 sont formées successivement sur un substrat 1 et un traitement photolithographique est mis en oeuvre pour former une grille en polysilicium 5.Au lieu d'éliminer totalement par corrosion la couche de polysilicium 3 lors de la formation de la grille en polysilicium 5, on arrête délibérément la corrosion du polysilicium afin de laisser subsister une mince couche de polysilicium 3A, ce qui conduit à la formation d'une grille en polysilicium ayant une structure 5 de grille en forme de T renversé.On implante une dose de phosphore de type n avec une énergie appropriée pour former les régions LDD 6 de type n
Comme représenté sur la figure 1B, on dépose ensuite selon le procédé CVD (dépôt chimique en phase vapeur) une couche d'oxyde 7 et on lui applique une corrosion anisotrope pour former une entretoise de paroi latérale 7A constituée d'un oxyde, puis on met en oeuvre une corrosion plasmatique du polysilicium pour éliminer la mince couche restante de polysilicium 3A, hormis au niveau de la partie inférieure de l'entretoise de paroi latérale 7A, constituée d'un oxyde et devant être formée par structuration. On exé cute alors une implantation peu profonde d'arsenic de type n+ de manière à former une région de source-drain 8.
Comme représenté sur la figure 1C, on élimine les couches d'oxyde 4, 7 hormis au niveau de l'entretoise de paroi latérale 7A, constituée d'un oxyde, en butée contre le rebord de la couche de polysilicium 3, qui permet d'achever la réalisation de la grille en polysilicium 5 avec la structure en forme de T renversé.
Il est important que, lors de la formation de la région de source-drain 8 de type n+, l'implantation de la source-drain de type nf soit autoalignée avec la grille en polysilicium 5, ce qui permet d'obtenir une valeur Ln optimale.
Cependant, on forme la grille en polysilicium 5 possédant une structure en forme de T renversé de manière que, lorsque la région de grille en polysilicium 5 est corrodée moyennant l'utilisation du masque après le dépôt de la couche de polysilicium 3, on puisse obtenir, au moyen d'une modulation de temps, une couche mince de polysilicium 3A possédant une certaine épaisseur. C'est pourquoi, ce procédé de fabrication permet difficilement de réaliser la pellicule mince 3A avec une épaisseur précise. De même, l'impureté de type n implantée dans la mince couche de polysilicium 3A influe sur la qualité des couches et sur la fiabilité de la grille en polysilicium 5, ce qui réduit grandement la fiabilité des caractéristiques du transistor
MOS à effet de champ.
MOS à effet de champ.
Une autre technique est décrite dans l'article "A
SELF-ALIGNED INVERSE-T GATE FULLY OVERLAPPED LDD DEVICE FOR
SUB-HALF MICRON CMOS", pp. 765-768, IEDM TECHNICAL DIGEST 1989, IEE. Dans cette technique, on utilise une couche tampon d'oxyde ou de TiN insérée dans une grille en polysilicium possédant une structure en forme de T renversé. A la fois l'oxyde et le TiN présentent de bonnes sélectivités de cqrrosion vis-à-vis d'une couche de polysilicium et c'est pourquoi il est possible de moduler et de rendre uniforme l'épaisseur de la couche de polysilicium.
SELF-ALIGNED INVERSE-T GATE FULLY OVERLAPPED LDD DEVICE FOR
SUB-HALF MICRON CMOS", pp. 765-768, IEDM TECHNICAL DIGEST 1989, IEE. Dans cette technique, on utilise une couche tampon d'oxyde ou de TiN insérée dans une grille en polysilicium possédant une structure en forme de T renversé. A la fois l'oxyde et le TiN présentent de bonnes sélectivités de cqrrosion vis-à-vis d'une couche de polysilicium et c'est pourquoi il est possible de moduler et de rendre uniforme l'épaisseur de la couche de polysilicium.
C'est-à-dire que, comme représenté sur la figure 2, entre une première couche de polysilicium 11 et une seconde couche de polysilicium 12, il est prévu une grille en polysilicium formée par une couche tampon 13 d'oxyde ou de
TiN. On arrête la corrosion de la couche épaisse de polysilicium au niveau de cette couche d'oxyde 13 de manière à supprimer les problèmes mentionnés précédemment. Cependant, cette couche tampon 13 est inutile pour la structure et les performances du transistor MOS à effet de champ et reste située entre les couches de polysilicium Il, 12, ce qui a un effet nuisible sur les performances du transistor
MOS à effet de champ d'une taille inférieure au micron.
TiN. On arrête la corrosion de la couche épaisse de polysilicium au niveau de cette couche d'oxyde 13 de manière à supprimer les problèmes mentionnés précédemment. Cependant, cette couche tampon 13 est inutile pour la structure et les performances du transistor MOS à effet de champ et reste située entre les couches de polysilicium Il, 12, ce qui a un effet nuisible sur les performances du transistor
MOS à effet de champ d'une taille inférieure au micron.
Un premier but de la présente invention est de fournir un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé, qui possède de hautes performances et une grande fiabilité, et un procédé pour fabriquer un tel transistor.
Un second but de la présente invention est de fournir un procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé, dont les étapes de mise en oeuvre soient simples et aisées à contrôler.
Selon un aspect de la présente invention, il est prévu un procédé consistant à former séquentiellement une première couche d'oxyde de grille, une couche de polysilicium et une couche métallique sur un substrat; structurer et former une grille en polysilicium; exécuter une implantation ionique pour former des régions de drain et de source à faible concentration; déposer et structurer une seconde couche de polysilicium et une couche d'oxyde formée à basse température de manière à former une entretoise sur la paroi latérale de ladite grille en polysilicium; et supprimer ladite seconde couche de polysilicium restante pour exécuter une implantation ionique à haute concentration.
Selon un autre aspect de la présente invention, il est prévu un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé, comportant une grille en polysilicium possédant une structure à structure de grille en forme de T renversé formée sur un substrat et équipée d'une entretoise sur sa paroi latérale; des régions de drain et de source à faible concentration formées dans la partie intérieure de ladite grille en polysilicium; et une couche de métal réfractaire formée à l'état de siliciure sur la surface de ladite grille en polysilicium.
Entre-temps, on transforme une couche de métal réfractaire située sur la couche de polysilicium de type n+ en siliciure au moyen d'une opération ultérieure de recuit, c'est-à-dire qu'on forme un composé du métal réfractaire et du silicium, comme par exemple du siliciure de tungstène (WSi2) ou du siliciure de titane (TiSi2).
D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ciaprès prise en référence aux dessins annexés, sur lesquels
- les figures 1A à 1C, dont il a déjà été fait mention, sont des schémas illustrant le procédé de fabrication d'une forme de réalisation du transistor LDD MOS à effet de champ de l'art antérieur possédant une structure de grille en forme de T renversé;
- la figure 2 représente une vue en coupe montrant une autre forme de réalisation d'un transistor LDD
MOS à effet de champ de l'art antérieur comportant une structure de grille en forme de T renversé;
- les figures 3A à 3D sont des schémas illustrant le procédé de fabrication d'un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé conforme à la présente invention; et
- la figure 3E est une vue en coupe d'une forme de réalisation préférée conforme à la présente invention.
- les figures 1A à 1C, dont il a déjà été fait mention, sont des schémas illustrant le procédé de fabrication d'une forme de réalisation du transistor LDD MOS à effet de champ de l'art antérieur possédant une structure de grille en forme de T renversé;
- la figure 2 représente une vue en coupe montrant une autre forme de réalisation d'un transistor LDD
MOS à effet de champ de l'art antérieur comportant une structure de grille en forme de T renversé;
- les figures 3A à 3D sont des schémas illustrant le procédé de fabrication d'un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé conforme à la présente invention; et
- la figure 3E est une vue en coupe d'une forme de réalisation préférée conforme à la présente invention.
Comme cela est représenté sur la figure 3A, on forme successivement une première couche d'oxyde de grille 22, une couche de polysilicium 23 de type n+ et une couche d'un métal réfractaire 24, sur un substrat 21. On forme une couche de SiO2 possédant une épaisseur d'environ 20 nm en tant que couche d'oxyde de grille 22, et on utilise du Ti ou du W comme métal réfractaire.
Comme représenté sur la figure 3B, on corrode par photolithographie la couche de polysilicium 23 de type n+ et le métal réfractaire 24 de manière à laisser subsister une partie de la grille en polysilicium et mettre à nu la première couche d'oxyde de grille 22, puis on applique une implantation d'ions d'une impureté de type n de manière à former un drain LDD 25 de type n
Ce procédé de fabrication consistant à déposer et éliminer par corrosion le métal réfractaire Ti ou W lors de la toute première étape de fabrication pour former une grille en polysilicium comprend la formation de régions de source et de drain de type n et n+ avec autoalignement de la région de la paroi latérale de la grille en polysilicium, ce qui permet de moduler la dose de dopage pour la formation du drain LDD 25 de type n et sa longueur conformément à la conception du dispositif.
Ce procédé de fabrication consistant à déposer et éliminer par corrosion le métal réfractaire Ti ou W lors de la toute première étape de fabrication pour former une grille en polysilicium comprend la formation de régions de source et de drain de type n et n+ avec autoalignement de la région de la paroi latérale de la grille en polysilicium, ce qui permet de moduler la dose de dopage pour la formation du drain LDD 25 de type n et sa longueur conformément à la conception du dispositif.
En outre, on forme le drain LDD 25 de type n audessous de la grille en polysilicium, ce qui ne réduit pas la capacité de commande du courant sous l'effet de la résistance propre du drain et améliore l'effet des porteurs chauds, sous l'effet de la réduction de la dose de type n
De façon spécifique, on forme le drain LDD 25 de type n au-dessous de la grille en polysilicium, et on peut réduire la dégradation du dispositif par le piégeage dans l'oxyde, ce qui permet d'accroître la durée de vie moyenne.
De façon spécifique, on forme le drain LDD 25 de type n au-dessous de la grille en polysilicium, et on peut réduire la dégradation du dispositif par le piégeage dans l'oxyde, ce qui permet d'accroître la durée de vie moyenne.
Comme cela est représenté sur la figure 3B, on forme une grille, une source et un drain constituant fondamentalement les éléments d'un transistor MOS à effet de champ. Comme représenté sur la figure 3C, on dépose une seconde couche de polysilicium 26 de type n+ et d'une seconde couche d'oxyde 27 sur l'ensemble de la surface, et on met en oeuvre une opération de structuration. On forme ensuite une couche d'oxyde 27 selon la technique LTO (oxydation à basse température) et on effectue la structuration de manière que la grille de polysilicium possède une structure en forme de T renversé, tout en laissant subsister la couche d'oxyde 27 en tant qu'entretoise. Comme entretoise 27A, on utilise de préférence du Ta2O5 possédant une constante diélectrique élevée afin d'accroître l'effet de champ marginal.
On peut avantageusement déterminer l'entretoise conforme à la présente invention au moyen des conditionnements de la corrosion RIE (corrosion ionique réactive) plutôt qu'au moyen de la modulation de l'épaisseur de l'oxydation LTO au moyen des sélectivités de corrosion du métal réfractaire.
Comme représenté sur la figure 3D, on élimine la seconde couche d'oxyde restante 27, hormis au niveau de la région de l'entretoise et de la couche de polysilicium 26 de type n+ formée sur la grille en polysilicium, et on applique une implantation ionique de type n+ pour former le transistor LDD MOS à effet de champ à une structure de grille en forme de T renversé.
On transforme en siliciure la couche métallique 24 mise à nu sous l'effet de l'opération de corrosion, illustrée sur la figure 3D, lors de la fabrication du dispositif considéré. Comme cela est représenté sur la figure 3E, on pourrait utiliser le transistor LDD MOS à effet de champ à structure de grille en forme de T renversé, conforme à la présente invention, pour fabriquer un transistor NMOS à effet de champ selon un procédé de fabrica tion CMOS. C'est-à-dire que l'on peut former le transistor
LDD à effet de champ à structure de grille en forme de T renversé conforme à la présente invention dans la région de puits de type P 29 en tant que région active formée à l'intérieur de la couche d'oxyde de champ 28 pour la séparation du dispositif.
LDD à effet de champ à structure de grille en forme de T renversé conforme à la présente invention dans la région de puits de type P 29 en tant que région active formée à l'intérieur de la couche d'oxyde de champ 28 pour la séparation du dispositif.
On raccorde le dispositif décrit précédemment à un transistor PMOS à effet de champ voisin de manière à former une structure CMOS et on l'applique à un dispositif de mémoire tel qu'une mémoire ROM (mémoire morte), une mémoire RAM (mémoire à accès direct) et analogue, et/ou à un dispositif à semiconducteurs utilisant un transistor MOS à effet de champ.
Ce procédé de fabrication est aisé à mettre en oeuvre et on obtient un contrôle approprié de la fabrication étant donné que le masque servant à la structuration de la grille en polysilicium est utilisé une seule fois lors de la première étape opératoire, de manière à former le drain LDD de type n et de type n+. En outre, la modulation de l'épaisseur à l'aide de la technique RIE est beaucoup plus facile à mettre en oeuvre que la modulation classique d'épaisseur au moyen de la technique LTO. Aucune couche inutile n'est formée dans la structure de grille en polysilicium, comme c'était le cas dans l'art antérieur, et on obtient un transistor LDD MOS à effet de champ à structure en forme de T renversé perfectionné, qui permet de réduire l'effet de champ électrique latéral maximum.
Claims (11)
1. Procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé, caractérisé en ce qu'il consiste à
former séquentiellement une première couche d'oxyde de grille (22), une couche de polysilicium (23) et une couche métallique (24) sur un substrat (21); structurer et former une grille en polysilicium;
exécuter une implantation ionique pour former des régions de drain et de source à faible concentration;
déposer et structurer une seconde couche de polysilicium et une couche d'oxyde (27,27A) formée à basse température de manière à former une entretoise sur la paroi latérale de ladite grille en polysilicium; et
supprimer ladite seconde couche de polysilicium restante (26) pour exécuter une implantation ionique à haute concentration.
2. Procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé selon la revendication 1, caractérisé en ce que ladite couche métallique (24) comprend un métal réfractaire.
3. Procédé selon la revendication 2, caractérisé en ce que les métaux réfractaires sont du Ti ou du W.
4. Procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé selon la revendication 1, caractérisé en ce qu'on exécute une implantation ionique à faible concentration dans ladite grille en polysicilium pour former des régions de drain et de source (25).
5. Procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé selon la revendication 1, caractérisé en ce qu'on exécute la structuration servant à former la grille en polysilicium jusqu'à la mise à nu de la première couche d'oxyde de grille (22).
6. Procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé selon la revendication 1, caractérisé en ce que ladite entretoise (27,27A) est constituée par un isolant possédant une constante diélectrique élevée.
7. Procédé selon la revendication 6, caractérisé en ce que ladite entretoise (27,27A) est formée de Ta205.
8. Procédé pour fabriquer un transistor LDD MOS à effet de champ à structure de grille en forme de T renversé selon la revendication 1, selon lequel on utilise chacune des opérations de fabrication dans un procédé de fabrication d'un transistor NMOS à effet de champ pour fabriquer une structure CMOS.
9. Transistor LDD MOS à effet de champ à structure
de grille en forme de T renversé, caractérisé en ce qu'il comporte
une grille en polysilicium possédant un structure enfose i T renversé formée sur un substrat et équipée d'une entretoise (27,27A) sur sa paroi latérale;
des régions de drain et de source à faible concen tratiaifo#n##dans la partie intérieure de ladite grille en polysilicium; et
une couche de métal réfractaire (27,27A) formée à l'état de siliciure sur la surface de ladite grille en polysilicium.
10. Transistor LDD MOS à effet de champ à structure de grille en forme de T--renversé selon la revendication 9, caractérisé en ce que le dispositif fabriqué est un transistor MOS à effet de champ avec une structure CMOS.
11. Transistor LDD comportant un substrat semiconducteur (21) sur lequel sont disposées une couche isolante de grille (22) et une grille possédant des entretoises (27,27A) au niveau de sa paroi latérale, caractérisé en ce que
ladite grille comporte une partie centrale formée d'une couche épaisse de polysilicium (23), des couches minces de polysilicium (26) formées sur des parois latérales de ladite partie centrale et de la couche d'isolant de grille (22), lesdites couches minces de polysilicium étant formées d'une manière alignée avec lesdites entretoises des parois latérales, et une couche mince (24) d'un siliciure d'un métal réfractaire formée d'une manière alignée avec ladite partie centrale, et se terminant de niveau avec lesdites couches minces de polysilicium; ;
- l'ensemble de la structure formée par ladite partie centrale formée d'une couche épaisse de silicium (23), desdites couches minces de polysilicium et de ladite couche mince (24) d'un siliciure d'un métal réfractaire possède une forme de T renversé;
- les extrémités, situées en vis-à-vis, des régions de source et de drain faiblement dopées (25) présentes dans ledit substrat (21) sont alignées avec ladite partie centrale formée de la couche épaisse de polysilicium (23); et
les extrémités, qui sont en vis-à-vis, de régions dopées de source et de drain dans ledit substrat (21) sont alignées avec lesdites entretoises (27A) des parois latérales.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910003121 | 1991-02-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2673326A1 true FR2673326A1 (fr) | 1992-08-28 |
Family
ID=19311519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9116243A Pending FR2673326A1 (fr) | 1991-02-26 | 1991-12-27 | Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication. |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH04317339A (fr) |
| DE (1) | DE4143115A1 (fr) |
| FR (1) | FR2673326A1 (fr) |
| GB (1) | GB9127093D0 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0591599A1 (fr) * | 1992-09-30 | 1994-04-13 | STMicroelectronics S.r.l. | Méthode de fabrication de dispositifs intégrés et dispositif intégré produit selon cette méthode |
| US5568418A (en) * | 1992-09-30 | 1996-10-22 | Sgs-Thomson Microelectronics S.R.L. | Non-volatile memory in an integrated circuit |
| US5798279A (en) * | 1992-09-30 | 1998-08-25 | Sgs-Thomson Microelectronics S.R.L. | Method of fabricating non-volatile memories with overlapping layers |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064027B2 (en) | 2003-11-13 | 2006-06-20 | International Business Machines Corporation | Method and structure to use an etch resistant liner on transistor gate structure to achieve high device performance |
| CN102074583B (zh) | 2010-11-25 | 2012-03-07 | 北京大学 | 一种低功耗复合源结构mos晶体管及其制备方法 |
| US9543427B2 (en) | 2014-09-04 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for fabricating the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032354A (ja) * | 1983-08-02 | 1985-02-19 | Matsushita Electronics Corp | 半導体集積回路 |
| US4808544A (en) * | 1987-03-06 | 1989-02-28 | Oki Electric Industry Co., Ltd. | LDD structure containing conductive layer between gate oxide and sidewall spacer |
| EP0355691A2 (fr) * | 1988-08-23 | 1990-02-28 | Seiko Epson Corporation | Dispositif semi-conducteur et procédé de sa fabrication |
| US4951100A (en) * | 1989-07-03 | 1990-08-21 | Motorola, Inc. | Hot electron collector for a LDD transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205759A (ja) * | 1983-04-01 | 1984-11-21 | Hitachi Ltd | Ｍｉｓ型電界効果トランジスタ |
| JPH01149449A (ja) * | 1987-12-04 | 1989-06-12 | Fujitsu Ltd | Ｃｍｏｓ半導体装置及びその製造方法 |
-
1991
- 1991-12-20 GB GB919127093A patent/GB9127093D0/en active Pending
- 1991-12-23 DE DE4143115A patent/DE4143115A1/de not_active Ceased
- 1991-12-27 FR FR9116243A patent/FR2673326A1/fr active Pending
-
1992
- 1992-01-28 JP JP4013009A patent/JPH04317339A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6032354A (ja) * | 1983-08-02 | 1985-02-19 | Matsushita Electronics Corp | 半導体集積回路 |
| US4808544A (en) * | 1987-03-06 | 1989-02-28 | Oki Electric Industry Co., Ltd. | LDD structure containing conductive layer between gate oxide and sidewall spacer |
| EP0355691A2 (fr) * | 1988-08-23 | 1990-02-28 | Seiko Epson Corporation | Dispositif semi-conducteur et procédé de sa fabrication |
| US4951100A (en) * | 1989-07-03 | 1990-08-21 | Motorola, Inc. | Hot electron collector for a LDD transistor |
Non-Patent Citations (2)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN. vol. 32, no. 3B, Août 1989, NEW YORK US pages 154 - 155; 'METHOD FOR MAKING SELF-ALIGNED, REVERSE-T GATE LDD MOSFET' * |
| PATENT ABSTRACTS OF JAPAN vol. 009, no. 150 (E-324)25 Juin 1985 & JP-A-60 032 354 ( MATSUSHITA DENSHI KOGYO KK ) 19 Février 1985 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0591599A1 (fr) * | 1992-09-30 | 1994-04-13 | STMicroelectronics S.r.l. | Méthode de fabrication de dispositifs intégrés et dispositif intégré produit selon cette méthode |
| US5464784A (en) * | 1992-09-30 | 1995-11-07 | Sgs-Thomson Microelectronics S.R.L. | Method of fabricating integrated devices |
| US5568418A (en) * | 1992-09-30 | 1996-10-22 | Sgs-Thomson Microelectronics S.R.L. | Non-volatile memory in an integrated circuit |
| US5798279A (en) * | 1992-09-30 | 1998-08-25 | Sgs-Thomson Microelectronics S.R.L. | Method of fabricating non-volatile memories with overlapping layers |
| US5977586A (en) * | 1992-09-30 | 1999-11-02 | Stmicroelectronics S.R.L. | Non-volatile integrated low-doped drain device with partially overlapping gate regions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04317339A (ja) | 1992-11-09 |
| GB9127093D0 (en) | 1992-02-19 |
| DE4143115A1 (de) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0005720B1 (fr) | Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court | |
| EP0426250B1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une grille débordant sur les portions des régions de source et de drain faiblement dopées | |
| US7348636B2 (en) | CMOS transistor having different PMOS and NMOS gate electrode structures and method of fabrication thereof | |
| FR2806832A1 (fr) | Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor | |
| EP0426251A1 (fr) | Procédé pour fabriquer un dispositif à transistors MIS ayant une électrode de grille en forme de "T" inversé | |
| FR2799304A1 (fr) | Structure de tranchee sensiblement remplie de matiere a haute conductivite | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| FR2656737A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. | |
| EP0013342A1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| EP2562804A1 (fr) | Procédé de réalisation d'un dispositif a transistors contraints par siliciuration des zones de source et de drain, et dispositif | |
| EP0635880B1 (fr) | Procédé de fabrication d'un transistor en technologie silicium sur isolant | |
| EP2120258B1 (fr) | Procédé de réalisation d'un transistor à source et drain métalliques | |
| FR3106696A1 (fr) | Procédé de formation d'espaceurs différentiels asymétriques pour des performances optimisées des mosfet et une co-intégration optimisée des mosfet et des sonos | |
| FR2673326A1 (fr) | Transistor a effet de champ ldd mos a structure de grille en forme de t renverse et procede pour sa fabrication. | |
| FR2779008A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2647267A1 (fr) | Cellule de memoire vive dynamique et procede de fabrication | |
| FR2853134A1 (fr) | Procede de fabrication d'un transistor a grille metallique, et transistor correspondant | |
| FR2957458A1 (fr) | Procede de realisation d’une electrode conductrice | |
| EP4386815B1 (fr) | Procédé de fabrication d'un transistor à effet de champ à canal sige | |
| CA2399115C (fr) | Transistor mos pour circuits a haute densite d'integration | |
| FR2791178A1 (fr) | NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION | |
| EP1328969B1 (fr) | Procédé de formation d'un transistor mos | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| EP0403368A1 (fr) | Procédé de fabrication d'un circuit integré comportant un transistor à effet de champ à double implantation |