FR2689314A1 - Circuit intégré comprenant un film isolant intercouche et procédé pour sa production. - Google Patents

Circuit intégré comprenant un film isolant intercouche et procédé pour sa production. Download PDF

Info

Publication number
FR2689314A1
FR2689314A1 FR9303686A FR9303686A FR2689314A1 FR 2689314 A1 FR2689314 A1 FR 2689314A1 FR 9303686 A FR9303686 A FR 9303686A FR 9303686 A FR9303686 A FR 9303686A FR 2689314 A1 FR2689314 A1 FR 2689314A1
Authority
FR
France
Prior art keywords
insulating film
main material
integrated circuit
particles
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9303686A
Other languages
English (en)
Other versions
FR2689314B1 (fr
Inventor
Orisaka Shinji
Noda Minoru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2689314A1 publication Critical patent/FR2689314A1/fr
Application granted granted Critical
Publication of FR2689314B1 publication Critical patent/FR2689314B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/665—Porous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/47—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising two or more dielectric layers having different properties, e.g. different dielectric constants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

L'invention concerne un circuit intégré semiconducteur. Selon l'invention, il comprend un film entrecouche (3, 7) qui est disposé entre un substrat (1) et une couche de câblage ou entre des couches inférieure et supérieure de câblage, le film isolant (3, 7) contenant des vides (10, 11) qui sont régulièrement dispersés sur tout le filin isolant. L'invention s'applique notamment aux circuits intégrés semiconducteurs à fonctionnement rapide.

Description

La présente invention se rapporte à un circuit intégré semiconducteur
comportant une intercouche utilisant des films isolants qui réduit la capacitance entre les câblages et augmente la vitesse de fonctionnement La présente invention se rapporte également à un procédé de production du circuit intégré semiconducteur. La figure 5 est une vue en coupe transversale montrant une interconnexion multicouche utilisant des films isolants d'un circuit intégré semiconducteur de l'art antérieur Sur la figure 5, le chiffre de référence 100 désigne un substrat semiconducteur Un premier film isolant 101 est disposé sur le substrat 100 et un câblage inférieur 102 est disposé sur le premier film isolant 101 Un second film isolant 103 est disposé sur le premier film isolant 101 et le câblage inférieur 102 Un câblage supérieur 104 est disposé sur le second film
isolant 103.
Un procédé de fabrication de la structure de la figure 4 est illustré aux figures 7 (a)-7 (d) Initialement, comme le montre la figure 7 (a), le premier film isolant 101 est disposé sur une surface du substrat 100 o est présent un élément semiconducteur De préférence, le film isolant 101 est déposé par dépôt chimique en phase vapeur (CVD) Alors, un trou de contact (non représenté) est formé à travers le premier film isolant 101 pour relier l'élément semiconducteur sur le substrat au câblage inférieur Alors, un film en métal est déposé sur le film isolant 101 par dépôt en phase vapeur ou analogue et il reçoit un motif comme le montre la figure 7 (b) avec pour résultat le câblage inférieur 102 Ensuite, comme le montre la figure 7 (c), le second film isolant 103 est déposé sur toute la surface de la pastille pour enfouir le câblage inférieur 102 De préférence, le film isolant 103 est déposé par CVD Alors, un trou de contact (non représenté) est formé à travers le second film isolant 103 pour relier le câblage supérieur au câblage inférieur ou l'élément semiconducteur sur le substrat Alors, comme le montre la figure 7 (d), un film en métal est déposé sur le film isolant 103 par dépôt en phase vapeur ou analogue et il reçoit un motif pour former le câblage
supérieur 104.
Dans cette structure, le premier film isolant 101 sépare électriquement le substrat 100 du câblage inférieur 102 et le second film isolant 103 sépare
électriquement le câblage inférieur 102 du câblage supérieur 104.
La figure 6 est une vue en coupe transversale montrant une interconnexion par un pont d'air d'un circuit intégré semiconducteur de l'art antérieur Sur la figure 6, un câblage supérieur 201 est supporté par des piliers 202 et est disposé sur le substrat 200 Le chiffre de référence 203 désigne des
espaces d'air entre le substrat 200 et le câblage supérieur 201.
Un procédé de production de la structure de la figure 6 est illustré aux figures 8 (a)-8 (d) Initialement, comme le montre la figure 8 (a), un vernis photosensible 204 est déposé à la surface du substrat 200 o est présent un élément semiconducteur Alors, comme le montre la figure 8 (b), le vernis photosensible 204 reçoit un motif pour former des ouvertures 205 en des positions o les piliers du câblage supérieur doivent être formés Alors, comme cela est montré à la figure 8 (c), un film en métal 206 est déposé sur toute la surface de la pastille par dépôt en phase vapeur ou analogue et il reçoit un motif pour former le câblage supérieur 201 et les piliers de support 202 Ensuite, comme le montre la figure 8 (d), le vernis photosensible 204 est éliminé pour
former des espaces d'air 203 entre le câblage supérieur 201 et le substrat 200.
Dans la structure de la figure 6, les espaces d'air 203 séparent électriquement le substrat 200 ou un câblage inférieur (non représenté) du
câblage supérieur 201.
Dans le circuit intégré semiconducteur comprenant l'interconnexion multicouche montrée à la figure 5, le film isolant intercouche a une constante diélectrique de lui-même et cette constante diélectrique est usuellement plus importante que la constante diélectrique de l'air, que le film isolant soit organique ou inorganique Dans ce cas, la capacitance entre les câblages supérieur et inférieur 102 et 104 que l'on peut voir à la figure 5 et la capacitance entre les câblages adjacents 102 et 102 ' que l'on peut voir à la figure 9 sont plus importantes que celles dans le cas o les câblages sont séparés par l'air Par conséquent, la vitesse de fonctionnement du circuit est déterminée par la capacitance entre les câblages, ce qui rend difficile une augmentation de la
vitesse de fonctionnement.
Dans la structure à pont d'air de la figure 6, les piliers 202 supportant le câblage supérieur 201 sont requis pour former les espaces d'air 203 entre le câblage supérieur et un câblage inférieur (non représenté) Dans le cas de l'interconnexion multicouche, les piliers doivent être électriquement séparés des câblages inférieurs à l'exception d'un câblage qui est le plus haut, donc la structure des interconnexions est compliquée, ce qui rend difficile le procédé de production. La présente invention a pour objet de procurer un circuit intégré semiconducteur comportant une structure d'isolement entre couches qui réduit encore la capacitance entre couches en comparaison avec le cas de l'utilisation du film isolant entre couches conventionnel et que l'on obtient par un procédé
plus facile en comparaison avec le cas de l'utilisation du pont d'air.
La présente invention a pour autre objet de procurer un procédé de
production d'un tel circuit intégré semiconducteur.
Selon un aspect de la présente invention, un circuit intégré semiconducteur comporte des vides ou bulles régulièrement dispersés dans un film isolant entre couches Par conséquent, la constante diélectrique effective du film isolant est réduite, et la capacitance entre les câblages supérieur et inférieur et la capacitance entre des câblages adjacents sont réduites, ce qui a pour résultat
un dispositif semiconducteur rapide.
Selon un autre aspect de la présente invention, un matériau principal d'un film isolant, contenant des particules comprenant un matériau différent du matériau principal, est appliqué à une surface d'une pastille o doit être formé le film isolant Alors, le matériau principal est solidifié et les particules sont sélectivement attaquées par un agent d'attaque qui attaque les particules mais n'attaque pas le matériau principal pour former le film isolant o des vides sont régulièrement dispersés Par conséquent, un film isolant ayant une faible constante diélectrique effective est formé par un procédé simple, avec pour résultat un dispositif semiconducteur rapide ayant une petite capacitance entre
les câblages.
L'invention sera mieux comprise et d'autres buts, caractéristiques, détails
et avantages de celle-ci apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est une vue en coupe transversale illustrant un interconnexion multicouche d'un circuit intégré semiconducteur selon un premier mode de réalisation de la présente invention; les figures 2 (a)-2 (e) sont des vues en coupe transversale des étapes d'un procédé de production de la structure de la figure 1; la figure 3 est une vue en coupe transversale expliquant les effets d'un film isolant entre couches du circuit intégré semiconducteur de la figure 1; la figure 4 est une vue en coupe transversale illustrant une interconnexion multicouche d'un circuit intégré semiconducteur selon un second mode de réalisation de la présente invention; la figure 5 est une vue en coupe transversale illustrant une interconnexion multicouche d'un circuit intégré semiconducteur selon l'art antérieur; la figure 6 est une vue en coupe transversale illustrant une structure à pont d'air d'un circuit intégré semiconducteur selon l'art antérieur; les figures 7 (a)-7 (d) sont des vues en coupe transversale des étapes d'un procédé de production de la structure de la figure 5; les figures 8 (a)-8 (d) sont des vues en coupe transversale des étapes d'un procédé de production de la structure de la figure 6; et la figure 9 est une vue en coupe transversale expliquant les problèmes
posés par la structure de la figure 5.
La figure 1 est une vue en coupe transversale illustrant une partie d'un circuit intégré semiconducteur selon un premier mode de réalisation de la présente invention Sur la figure 1, le chiffre de référence 1 désigne un substrat semiconducteur Un premier film isolant comme film de recouvrement (appelé ci-après premier film de recouvrement) 2 est disposé sur le substrat 1 Un premier film isolant entre couches 3 est disposé sur le premier film de recouvrement 2 Un second film isolant en tant que film de recouvrement (appelé ci-après second film de recouvrement) 4 est disposé sur le premier film isolant entre couches 3 Un câblage inférieur 5 est disposé sur le second film de recouvrement 4 Un troisième film isolant, comme film de recouvrement (que l'on appellera ci-après troisième film de recouvrement) 6 est disposé sur le câblage inférieur 5 et le second film de recouvrement 4 Un second film isolant entre couches 7 est disposé sur le troisième film de recouvrement 6 Un quatrième film isolant, comme film de recouvrement (que l'on appellera ci-après quatrième film de recouvrement) 8 est disposé sur le second film isolant entre couches 7 Un câblage supérieur 9 est disposé sur le quatrième film de recouvrement 8 Des vides 10 et 11 sont régulièrement dispersés dans le premier film isolant entre couches 3 et le second film isolant entre couches 7
respectivement.
Un procédé de production de la structure de la figure 1 est illustré aux figures 2 (a)-2 (e) Sur ces figures, les mêmes chiffres de référence que sur la figure 1 désignent des pièces identiques ou correspondantes Le chiffre de référence 15 désigne des particules mélangées dans un matériau sur le premier film isolant entre couches 3 Chaque particule 15 a un diamètre d'un ordre de grandeur inférieur au micron et elle se compose d'un matériau qui est attaqué par un agent d'attaque qui n'attaque pas le matériau du film isolant entre couches 3. Initialement, comme cela est illustré à la figure 2 (a), un film de recouvrement 2 comprenant Si Ox, Si Nx ou Si Ox Ny et d'une épaisseur de 0,1 micron ou moins est formé sur toute la surface du substrat 1 o est présent un élément semiconducteur De préférence, le film de recouvrement 2 est formé par
CVD ou pulvérisation.
Alors, comme cela est illustré à la figure 2 (b), un matériau vitreux de la série Si O 2 (bioxyde de silicium), qui se vitrifie à une basse température et qui contient des particules 15 de AI, chacune ayant un diamètre plus petit que le micron, est déposé sur le film 2 Alors, le matériau vitreux est solidifié par évaporation du solvant aux environs de 200 'C pour former le film isolant 3 A ce moment, une partie du matériau vitreux peut être vitrifiée aux alentours de
4000 C.
Subséquemment, on fait pénétrer un agent alcalin d'attaque qui n'attaque sélectivement que AI, tel que Na OH ou KOH, à travers le film isolant 3 pour éliminer les particules 15 de AI comme le montre la figure 2 (c), avec pour
résultat des vides 10 dans le film isolant 3.
Dans ce mode de réalisation, le film de recouvrement 2 sur le substrat I sert d'arrêt d'attaque pendant le processus d'attaque donc des électrodes et analogues de l'élément semiconducteur formé sur le substrat ne peuvent être
attaquées par l'agent d'attaque.
Après l'attaque, la pastille est chauffée aux alentours de 400 à 500 'C pour durcir le film isolant 3 Cette température doit être plus basse que la
température à laquelle se détériore la performance du dispositif semiconducteur.
Ensuite, comme cela est illustré à la figure 2 (d), un film de recouvrement 4 comprenant Si Ox, Si Nx ou Si Ox Ny et d'une épaisseur de 0,1 micron ou moins est formé sur toute la surface du film isolant 3 o sont formés les vides 10 Le film de recouvrement 4 couvre les vides sur la surface du film
isolant 3 pour aplatir cette surface et renforcer mécaniquement le film isolant 3.
Alors, un film en métal est déposé sur le film de recouvrement 4 par dépôt en phase vapeur ou analogue et il reçoit un motif pour former le câblage inférieur 5 comme le montre la figure 2 (e) Comme les vides 10 sur la surface du film isolant 3 sont couverts du film de recouvrement 4, la surface de la pastille est plate et la formation du motif du câblage inférieur 5 est facile à effectuer. Après formation du câblage inférieur 5, le troisième film de recouvrement 6, le second film isolant 7, le quatrième film de recouvrement 8 et le câblage supérieur 9 sont formés selon les mêmes étapes que sur les figures 2 (a) et 2 (f), avec pour résultat la structure d'interconnexion multicouche montrée à la figure 1. Selon le premier mode de réalisation de la présente invention, un matériau principal du film isolant entre couches, o sont mélangées des particules comprenant un matériau différent du matériau principal, est appliqué à la surface de la pastille o doit être formé le film isolant entre couches puis le matériau appliqué est solidifié Ensuite, les particules sont sélectivement enlevées en les attaquant par un agent d'attaque qui attaque les particules mais n'attaque pas le matériau principal De cette manière, le film isolant entre
couches o sont régulièrement dispersés des vides est formé.
On décrira les effets du film isolant entre couches selon le premier mode de réalisation Sur la figure 1, les films isolants entre couches 3 et 7 comprennent des vides 10 et 11 qui sont régulièrement dispersés dans ces films, respectivement Les vides sont identiques aux espaces d'air et leur constante diélectrique est plus petite que celle du matériau principal du film isolant entre couches Par conséquent, la constante diélectrique effective de la totalité du film isolant comprenant les vides est plus faible que celle d'un film isolant conventionnel ne contenant pas de vide En conséquence, quand le film isolant est inséré entre des câblages, il y a réduction de la capacitance entre les câblages, ce qui augmente la vitesse de fonctionnement du dispositif De plus, comme les vides sont régulièrement dispersés dans la totalité du film isolant, les vides sont présents non seulement entre le câblage supérieur et le câblage inférieur 9 et 5 mais également entre des câblages adjacents 5 et 5 ', comme on peut le voir à la figure 3 Par conséquent, la capacitance entre les câblages
supérieur et inférieur et la capacitance entre les câblages adjacents sont réduites.
De plus, comme les vides sont formés en attaquant des particules dont chacune a un diamètre inférieur au micron, le diamètre des vides à la surface du film isolant est aussi petit qu'un ordre de grandeur plus petit que le micron Par conséquent, le câblage disposé sur le film isolant ne tombe pas dans les vides, ce qui empêche la déformation et la rupture du câblage De plus, comme les vides sont formés en attaquant des particules dont chacune a un diamètre d'un ordre de grandeur plus petit que le micron, chaque vide est très petit, avec pour
résultat une résistance suffisante du film isolant qui supporte le câblage.
On décrira en détail les fonctions des films de recouvrement 2, 4, 6 et 8.
Pendant la formation des vides 10 dans le premier film isolant entre couches 3, le premier film de recouvrement 2 empêche l'agent d'attaque d'attaquer le substrat 1 et les électrodes ou analogues sur le substrat 1 Le premier film de recouvrement 2 n'a que 0,1 micron d'épaisseur ou moins S'il est trop épais, il y a augmentation de la capacitance du film 2 et l'effet de réduction de la capacitance dû aux vides diminue De plus, si un agent d'attaque qui n'attaque pas le substrat ni les électrodes ou analogues sur le substrat est utilisé,
le film 2 peut être supprimé.
Les second et quatrième films de recouvrement 4 et 8 couvrent les vides 10 à la surface du premier film isolant 3 et les vides 11 à la surface du second film isolant 7, respectivement, ce qui simplifie les formations des câblages inférieur et supérieur 5 et 9 et augmente la résistance mécanique de chaque film isolant Les second et quatrième films de recouvrement 4 et 8 sont aussi minces que ou plus minces que 0, 1 micron, pour la même raison que dans le cas du premier film de recouvrement 2 Comme chaque vide est très petit comme on l'a décrit ci- dessus, la formation de chaque câblage est relativement facile et chaque isolant a une intensité mécanique suffisante, même dans le cas de l'absence des second et quatrième films de recouvrement 4 et 8 Par conséquent, les films 4 et 8 ne sont pas nécessairement requis Cependant, quand les films 4 et 8 sont présents, la déformation et la rupture des câblages 5 et 9 sont complètement évitées et la résistance des films isolants 3 et 7 supportant les câblages est
encore accrue.
Le troisième film de recouvrement 6 empêche l'agent d'attaque dattaquer le câblage inférieur quand les vides 11 dans le second film isolant 7 sont formés par attaque Si l'on utilise un agent d'attaque qui n'attaque pas le câblage inférieur, le film 6 peut être supprimé Par exemple, lorsqu'on utilise de l'or pour le câblage inférieur 5 et que des particules comprenant de l'aluminium sont enlevées par attaque au moyen de Na OH ou KOH, comme Na OH et KOH n'attaquent pas l'or, le film 6 peut être absent Cependant, si les deuxième et troisième films de recouvrement 4 et 6 sont tous deux absents, l'agent d'attaque utilisé dans la formation des vides 11 dans le second film isolant entre défavorablement dans les vides 10 du premier film isolant 3 A ce moment, il est difficile d'enlever l'agent d&attaque se trouvant dans les vides 10 En conséquence, afin daméliorer l'efficacité et la fiabilité, il est souhaitable que soit le second film de recouvrement 4 ou bien le troisième film de recouvrement 6
soit présent.
Tandis que dans le mode de réalisation ci-dessus décrit, un matériau vitreux de la série Si O 2 qui se vitrifie à une basse température est utilisé comme matériau des premier et second films isolants 3 et 7, on peut utiliser une matière organique de Téflon (polytétrafluoréthylène), résine polyimide ou résine de polyamide Lorsqu'on utilise ces matériaux, un durcissement du film isolant est accompli entre 300 et 4001 C, ce qui est plus faible que la température à laquelle le matériau de la série Si O 2 se vitrifie Par conséquent, ces matériaux sont efficaces quand la température à laquelle se détériore la performance du
dispositif semiconducteur est faible.
Tandis que, dans le mode de réalisation ci-dessus décrit, les particules qui sont mélangées dans le matériau vitreux de la série Si O 2 comprennent de l'aluminium, les particules peuvent comprendre tout matériau tant qu'il est attaqué par un agent d'attaque qui n'attaque pas le matériau principal du film isolant Par exemple, si les particules comprennent du tantale (Ta), elles peuvent être sélectivement attaquées par un agent alcalin d'attaque tel que Na OH ou KOH Par exemple, quand on utilise, comme matériau principal du film isolant, la matière organique ci-dessus décrite de Téflon, résine de polyimide ou résine de polyamide, des particules comprenant Si O 2 peuvent être mélangées dans le matériau principal et sélectivement attaquées en utilisant de l'acide
fluorhydrique comme agent d'attaque.
La figure 4 est une vue en coupe transversale montrant une interconnexion multicouche d'un circuit intégré semiconducteur selon un second mode de réalisation de la présente invention Sur la figure 4, le chiffre de référence 21 désigne un substrat semiconducteur Un premier film isolant entre couches 22 est disposé sur le substrat 1 et un câblage inférieur 23 est disposé sur le premier film isolant 22 Un second film isolant entre couches 24 est disposé sur le câblage inférieur 23 et le premier film isolant 22 Un câblage supérieur 25 est disposé sur le second film isolant 24 Des bulles 26 et 27 sont régulièrement
dispersées dans les premier et second films isolants 22 et 24, respectivement.
Les films isolants 22 et 24 de ce second mode de réalisation ont les mêmes effets que les films isolants 3 et 7 du premier mode de réalisation En effet, dans la structure de la figure 4, les films isolants 22 et 24 contiennent les bulles 26 et 27, respectivement, et les bulles sont identiques aux espaces d'air et leur constante diélectrique est plus faible que celle du matériau principal du film isolant Par conséquent, une constante diélectrique effective de la totalité du film isolant contenant les bulles est plus faible qu'une constante diélectrique d'un film isolant ne contenant pas de bulle En conséquence, quand le film isolant est inséré entre les câblages 23 et 25, la capacitance entre les câblages est réduite et ainsi la vitesse de fonctionnement du dispositif est accrue De plus, comme les bulles sont régulièrement dispersées sur tout le film isolant comme les vides du premier mode de réalisation, les capacitances non seulement entre les câblages supérieur et inférieur mais également entre des câblages adjacents
sont réduites.
Dans ce second mode de réalisation, si le diamètre de chaque bulle est d'un ordre de grandeur plus petit que le micron, la résistance du film isolant
supportant le câblage est accrue.
Selon un aspect de la présente invention, un circuit intégré semiconducteur comprend des vides ou bulles qui sont régulièrement dispersés dans un film isolant entre couches Par conséquent, la constante diélectrique effective du film isolant est réduite, et ainsi la capacitance entre les câblages supérieur et inférieur et la capacitance entre des câblages adjacents sont réduites,
avec pour résultat un dispositif semiconducteur rapide.
Selon un autre aspect de la présente invention, un matériau principal d'un film isolant o les particules comprenant un matériau différent du matériau principal est appliqué sur une surface d'une pastille o le film isolant doit être formé Alors, le matériau principal est solidifié et les particules sont sélectivement attaquées par un agent d'attaque qui attaque les particules mais n'attaque pas le matériau principal pour former le film isolant o des vides sont régulièrement dispersés De cette manière, le film isolant ayant une faible constante diélectrique effective est formé par un procédé simple, avec pour résultat un dispositif semiconducteur rapide ayant une faible capacitance entre
les câblages.
Comme cela est évident de la description qui précède, selon la présente
invention, un circuit intégré semiconducteur contient des vides ou bulles qui sont régulièrement dispersés dans un film isolant entre couches Par conséquent, une constante diélectrique effective du film isolant est réduite, et la capacitance entre les câblages supérieur et inférieur et la capacitance entres des câblages
adjacents sont réduites, ce qui donne un dispositif semiconducteur rapide.
De plus, selon la présente invention, un matériau principal d'un film isolant o sont contenues des particules comprenant un matériau différent du matériau principal, est appliqué sur une surface d'une pastille o doit être formé le film isolant Alors, le matériau principal est solidifié et les particules sont sélectivement attaquées par un agent d'attaque qui attaquent les particules mais n'attaque pas le matériau principal pour former le film isolant o sont
2689314
régulièrement dispersés des vides Par conséquent, on forme, par un procédé simple, un film isolant ayant une faible constante diélectrique effective, avec pour résultat un dispositif semiconducteur rapide ayant une faible capacitance
entre des câblages.
il

Claims (8)

REVENDICATIONS
1 Circuit intégré semiconducteur caractérisé en ce qu'il comprend un film isolant entre couches ( 3, 7) qui est disposé entre un substrat ( 1) et une couche de câblage ou entre des couches inférieure et supérieure de câblage, ledit film isolant ( 3, 7) comportant des vides ( 10, 11) régulièrement dispersés dans toute film isolant. 2 Circuit intégré selon la revendication 1, caractérisé en ce que des particules ( 15), comprenant un matériau différent du matériau principal du film isolant, sont mélangées dans le matériau principal et les vides sont formés en attaquant sélectivement les particules par un agent d'attaque qui attaque les
particules mais n'attaque pas le matériau principal.
3 Circuit intégré selon la revendication 2, caractérisé en ce que le matériau principal est un matériau vitreux de la série Si O 2 (bioxyde de silicium)
qui est vitrifié à basse température.
4 Circuit intégré selon la revendication 2, caractérisé en ce que le matériau principal est un matériau organique de polytétrafluoréthylène, résine
de polyimide ou résine de polyamide.
Procédé de production d'un circuit intégré semiconducteur selon la revendication 1, caractérisé en ce qu'il consiste à: appliquer un matériau principal du film isolant, o se trouvent des particules comprenant un matériau différent du matériau principal, sur une surface de la pastille o le film isolant devra être formé, et solidifier le matériau principal; et attaquer sélectivement les particules par un agent d'attaque qui attaque
les particules mais n'attaque pas le matériau principal.
6 Procédé selon la revendication 5, caractérisé en ce que chaque
particule a un diamètre plus petit que le micron.
7 Procédé selon la revendication 5, caractérisé en ce que le matériau principal est un matériau vitreux de la série Si O 2 (bioxyde de silicium) qui est
vitrifié à basse température.
8 Procédé selon la revendication 7, caractérisé en ce que les particules comprennent de l'aluminium ou du tantale et l'agent d'attaque est Na OH ou KOH. 9 Procédé selon la revendication 5, caractérisé en ce que le matériau principal est une matière organe de polytétrafluoréthylène, résine de polyimide
ou résine de polyamide.
12 2689314
Procédé selon la revendication 5, caractérisé en ce qu'un film isolant mince, qui n'est pas attaqué par l'agent d'attaque, est formé sur une surface de la pastille o doit être disposé le film isolant entre couches et ensuite le matériau
principal est appliqué.
11 Circuit intégré semiconducteur caractérisé en ce qu'il comprend un film isolant entre couches ( 22, 24) disposé entre un substrat et une couche de câblage ou entre des couches inférieure et supérieure de câblage, ledit film isolant comportant des bulles ( 26, 27) qui sont régulièrement dispersées dans
tout le film isolant.
FR9303686A 1992-03-31 1993-03-30 Circuit intégré comprenant un film isolant intercouche et procédé pour sa production. Expired - Fee Related FR2689314B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4109210A JPH05283542A (ja) 1992-03-31 1992-03-31 半導体集積回路装置及びその製造方法

Publications (2)

Publication Number Publication Date
FR2689314A1 true FR2689314A1 (fr) 1993-10-01
FR2689314B1 FR2689314B1 (fr) 1994-10-21

Family

ID=14504395

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9303686A Expired - Fee Related FR2689314B1 (fr) 1992-03-31 1993-03-30 Circuit intégré comprenant un film isolant intercouche et procédé pour sa production.

Country Status (4)

Country Link
US (1) US5468685A (fr)
JP (1) JPH05283542A (fr)
FR (1) FR2689314B1 (fr)
GB (1) GB2266181B (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
US5488015A (en) * 1994-05-20 1996-01-30 Texas Instruments Incorporated Method of making an interconnect structure with an integrated low density dielectric
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material
US5785787A (en) 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
JPH08172132A (ja) * 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
JP2809131B2 (ja) * 1995-05-11 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5942802A (en) 1995-10-09 1999-08-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of producing the same
US5835987A (en) * 1995-10-31 1998-11-10 Micron Technology, Inc. Reduced RC delay between adjacent substrate wiring lines
US5994776A (en) * 1996-01-11 1999-11-30 Advanced Micro Devices, Inc. Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP2853661B2 (ja) * 1996-06-27 1999-02-03 日本電気株式会社 半導体集積回路装置の製造方法
JPH10125777A (ja) * 1996-10-17 1998-05-15 Nec Corp 半導体装置の製造方法
JPH1117005A (ja) * 1997-06-20 1999-01-22 Nec Corp 半導体装置及びその製造方法
JPH1140665A (ja) * 1997-07-18 1999-02-12 Nec Corp 半導体集積回路およびその製造方法
JPH1140558A (ja) * 1997-07-22 1999-02-12 Sony Corp 誘電体膜の製造方法
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JP2921759B1 (ja) 1998-03-31 1999-07-19 株式会社半導体理工学研究センター 半導体装置の製造方法
US6060383A (en) * 1998-08-10 2000-05-09 Nogami; Takeshi Method for making multilayered coaxial interconnect structure
JP2000340651A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 低誘電率膜の製造法
US6251798B1 (en) * 1999-07-26 2001-06-26 Chartered Semiconductor Manufacturing Company Formation of air gap structures for inter-metal dielectric application
JP4640878B2 (ja) * 2000-06-21 2011-03-02 富士通株式会社 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
DE102007020888A1 (de) 2007-05-04 2008-11-06 Micro Systems Engineering Gmbh & Co. Kg Keramisches Substratmaterial, Verfahren zur Herstellung und Verwendung desselben sowie Antenne oder Antennenarray
DE102007049172A1 (de) 2007-10-13 2009-04-16 Micro Systems Engineering Gmbh & Co. Kg Mikroreaktor und Verfahren zur Herstellung eines solchen sowie Verfahren zur Herstellung eines Substrats für einen Mikroreaktor
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
DE102008043352A1 (de) * 2008-10-31 2010-05-06 Micro Systems Engineering Gmbh Keramisches Substratmaterial, Verfahren zur Herstellung und Verwendung desselben sowie Antenne oder Antennenarray
CN115863395A (zh) * 2023-01-04 2023-03-28 长鑫存储技术有限公司 半导体结构、半导体结构的制备方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61268043A (ja) * 1985-05-23 1986-11-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS63208248A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置
EP0333132A2 (fr) * 1988-03-15 1989-09-20 Nec Corporation Dispositif à semiconducteur ayant une structure de circuit multicouche à faible capacitance parasite

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5731144A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Mamufacture of semiconductor device
JPS5945946A (ja) * 1982-09-06 1984-03-15 Toyota Central Res & Dev Lab Inc 中空糸状多孔質ガラスの製造法
JPS60168214U (ja) * 1984-04-18 1985-11-08 株式会社　潤工社 伝送線路
US4781968A (en) * 1986-02-28 1988-11-01 Digital Equipment Corporation Micro-electronics devices and methods of manufacturing same
DE3751502T2 (de) * 1986-03-11 1996-02-15 Kanegafuchi Chemical Ind Elektrische oder elektronische Anordnung mit einer dünnen Schicht aus Polyimid.
JPH0744178B2 (ja) * 1988-12-02 1995-05-15 日本電気株式会社 半導体装置の製造方法
JPH02206120A (ja) * 1989-02-06 1990-08-15 Nec Corp アルミニウム系配線
US5393712A (en) * 1993-06-28 1995-02-28 Lsi Logic Corporation Process for forming low dielectric constant insulation layer on integrated circuit structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61268043A (ja) * 1985-05-23 1986-11-27 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS63208248A (ja) * 1987-02-24 1988-08-29 Nec Corp 半導体装置
EP0333132A2 (fr) * 1988-03-15 1989-09-20 Nec Corporation Dispositif à semiconducteur ayant une structure de circuit multicouche à faible capacitance parasite

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 11, no. 122 (E-500)16 Avril 1987 & JP-A-61 268 043 ( NIPPON TELEGR & TELEPH CORP ) *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 498 (E-698)24 Décembre 1988 & JP-A-63 208 248 ( NEC CORP ) *

Also Published As

Publication number Publication date
FR2689314B1 (fr) 1994-10-21
JPH05283542A (ja) 1993-10-29
GB2266181B (en) 1995-08-23
GB2266181A (en) 1993-10-20
GB9306232D0 (en) 1993-05-19
US5468685A (en) 1995-11-21

Similar Documents

Publication Publication Date Title
FR2689314A1 (fr) Circuit intégré comprenant un film isolant intercouche et procédé pour sa production.
EP0638933B1 (fr) Procédé d&#39;interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP3781969B1 (fr) Fabrication de méta-surfaces optiques métalliques
EP2144369B1 (fr) Résonateur à ondes de volume
EP1970950B1 (fr) Procédé de fabrication d&#39;une structure d&#39;interconnexions à cavités d&#39;air pour circuit intégré
EP3944294B1 (fr) Procédé de réalisation d&#39;une zone d&#39;individualisation d&#39;un circuit intégré
FR2736205A1 (fr) Dispositif detecteur a semiconducteur et son procede de formation
EP1321430A1 (fr) Circuit intégré comportant un composant auxiliaire, par example un composant passif ou un microsystème électromécanique, disposé au-dessus d&#39;une puce électronique, et procédé de fabrication correspondant
JP2010508167A (ja) マイクロマシンデバイスの製造方法
FR2991503A1 (fr) Dispositif a semiconducteur a separation dielectrique et procede de fabrication
EP2232597B1 (fr) Procede de fabrication de capteurs a couche de co-polymere p(vdf-trfe) et capteur correspondant
EP0611203A1 (fr) Détecteur thermique comprenant un isolant thermique en polymère expansé
EP4191458A1 (fr) Procédé de réalisation d&#39;une zone d&#39;individualisation d&#39;un circuit intégré
EP4454438A1 (fr) Procédé de formation d&#39;un dispositif comprenant du graphène
EP0951067B1 (fr) Circuit intégré avec couche d&#39;arrêt et procédé de fabrication associé
EP4280274A1 (fr) Procédé de réalisation d&#39;une zone d&#39;individualisation d&#39;un circuit intégré
EP4280275A1 (fr) Procédé de réalisation d&#39;une zone d&#39;individualisation d&#39;un circuit intégré
EP4623466A1 (fr) Procédé de fabrication d&#39;un empilement comprenant une couche isolante
EP4280264A1 (fr) Procédé de réalisation d&#39;une zone d&#39;individualisation d&#39;un circuit intégré
FR3009128A1 (fr) Procede de realisation d&#39;un plot conducteur sur un element conducteur
JPH0691086B2 (ja) 半導体装置の製造方法
FR3089016A1 (fr) Procede de test electrique d’au moins un dispositif electronique destine a etre colle par collage direct
CA2409232A1 (fr) Procede de fabrication d&#39;un composant electronique incorporant un micro-composant inductif
KR100356621B1 (ko) 반도체 소자의 제조 방법 및 이를 이용한 반사형 마이크로액정 표시 장치용 기판의 제조 방법
FR3155627A1 (fr) Dispositif microélectronique obtenu par intégration 3d et procédé de réalisation correspondant

Legal Events

Date Code Title Description
ST Notification of lapse