FR2697108A1 - Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur. - Google Patents

Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur. Download PDF

Info

Publication number
FR2697108A1
FR2697108A1 FR9312492A FR9312492A FR2697108A1 FR 2697108 A1 FR2697108 A1 FR 2697108A1 FR 9312492 A FR9312492 A FR 9312492A FR 9312492 A FR9312492 A FR 9312492A FR 2697108 A1 FR2697108 A1 FR 2697108A1
Authority
FR
France
Prior art keywords
layer
group
compound
deposition
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9312492A
Other languages
English (en)
Other versions
FR2697108B1 (fr
Inventor
Sakuma Yoshiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2697108A1 publication Critical patent/FR2697108A1/fr
Application granted granted Critical
Publication of FR2697108B1 publication Critical patent/FR2697108B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/102—Apparatus for forming a platelet shape or a small diameter, elongate, generally cylindrical shape [e.g., whisker, fiber, needle, filament]

Abstract

Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur qui comprend les étapes de: recouvrement de la surface d'un semiconducteur composite (11, 12) contenant un élément du groupe V (12) par un élément du groupe III (14) selon une épaisseur d'une ou plusieurs monocouches; et formation d'un second semiconducteur composite contenant un élément du groupe V (16a, 16b) différent dudit élément du groupe V (12), sur ledit élément du groupe III (14), tout en utilisant ledit élément du groupe III (14) en tant que film de protection pour empêcher la désorption dudit élément du groupe V (12).

Description

PROCEDE DE DEPOT D'UN SEMICONDUCTEUR COMPOSITE
FORMANT UN DISPOSITIF A SEMICONDUCTEUR
La présente invention concerne un procédé de dépôt pour un semiconducteur composite destiné à constituer des dispositifs à semiconducteur et plus particulièrement un procédé de dépôt pour un semiconducteur présentant une hétérostructure destiné à constituer des dispositifs à semiconducteur composites tels que des dispositifs optiques, par exemple un laser semiconducteur ou une photodiode, ainsi que des dispositifs électroniques, par exemple un transistor à mobilité électronique élevée (appelé aussi HEMT) ou un transistor à effet de champ métal-semiconducteur (appelé aussi
MESFET).
Des dispositifs électroniques et des dispositifs optiques qui utilisent des semiconducteurs composites du groupe 111-V ont été activement développés. Pour la fabrication de ces dispositifs, l'hétérostructure qui constitue différents semiconducteurs et qui est inévitablement obtenue par croissance cristalline. Par exemple, dans un laser à retour distribué (appelé aussi laser DFB), sur le réseau de diffraction cristallin formé sur la surface d'une couche semiconductrice, le cristal du semiconducteur doit être obtenu par croissance sans détruire la conformation du réseau de diffraction cristallin.
Lors du dépôt du semiconducteur formant une hétérostructure, puisque la température de dépôt optimum dépend des types des matériaux, la température doit être modifiée souvent pendant le dépôt. En outre, dans le cas où le dépôt est réalisé sans modification de la température, en commutant les gaz source, la couche semiconductrice déjà déposée est soumise à des températures élevées.
De façon courante, dans une couche semiconductrice composite du groupe 111-V, une partie des composants, soit essentiellement l'atome de l'élément du groupe V, est facilement désorbé à l'intérieur d'une certaine plage de température de la croissance cristalline. Par conséquent, lorsqu'un semiconducteur présentant une autre composition est déposé dessus sans précaution particulière, une partie du cristal est dissociée thermiquement, d'où la génération d'irrégularités sur la surface cristalline, ce qui détériore la morphologie de la couche semiconductrice et abaisse la caractéristique abrupte du changement de composition au niveau de l'interface hétérogène.
Par exemple, le réseau de diffraction cristallin qui constitue un laser à retour distribué (laser DFB) est détruit du fait de la dissociation thermique, et la détérioration thermique du cristal constitue une entrave à l'amélioration des performances du dispositif.
Classiquement, lors du processus de chauffage d'un semiconducteur composite du groupe Ill-V, pour empêcher la détérioration thermique du cristal semiconducteur, le gaz source de l'élément du groupe V tel que l'arsenic (As) ou le phosphore (P) est présent dans une atmosphère entourant le semiconducteur déposé selon une quantité suffisante.
En particulier, lorsqu'un dépôt en phase vapeur est réalisé en modifiant la température de dépôt ou en commutant des gaz source, un élément du groupe V est appliqué pour empêcher la détérioration thermique du cristal. Le procédé est décrit par exemple dans la référence suivante
[ 1 ] H. Kamei et H. Hayashi, Journal of Crystal Growth 107, 1991, pages 567-572, North-Holland.
Maintenant, des processus de dépôt d'une couche en InGaAs sur une couche en InP sont décrits par report à la figure 1 ainsi qu'aux figures 2A à 2D. La figure 1 représente une séquence d'applications de gaz dans un cristal déposé et les figures 2A à 2D représentent les états des couches obtenues par croissance selon la séquence de la figure 1.
Tout d'abord, comme représenté sur la figure 2A, du triméthylindium (appelé par la suite TNln) et de la phosphine (PH3) sont appliqués sur un substrat en InP 101 afin de déposer une couche en InP 102. Ensuite, comme représenté sur la figure 2B, l'alimentation en TMln est arrêtée et la couche en InP 102 est soumise à un environnement de PH3. Ensuite, comme représenté sur la figure 2C, l'alimentation de gaz est commutée du PH3 à l'arsine (AsH3) afin de soumettre la couche en InP 102 à une atmosphère d'AsH3. Ensuite, un gaz mixte constitué par de l'AsH3, du TMln et du triéthylgallium (appelé par la suite TEGa) est appliqué sur la surface de la couche en InP 102. Ainsi, comme représenté sur la figure 2D, une couche en InGaAs 103 est déposée sur la couche en InP 102.
Dans ce procédé, par exemple, comme représenté sur la figure 2C, du phosphore (P) est désorbé depuis la surface de la couche en InP 102, ou bien il est substitué par de l'arsenic (As).
Afin d'empêcher ce phénomène, on peut considérer qu'il convient de raccourcir le temps d'alimentation en AsH3.
Cependant, même si le temps de commutation des gaz est raccourci, puisque le P contenu dans la couche en InP 102 réagit avec l'As ou avec l'AsH3 contenu dans l'atmosphère, il est difficile d'empêcher la désorption du P depuis la couche en InP 102 qui est essentiellement générée et aussi d'empêcher la réaction entre le P et l'As, d'où une limitation dans la caractéristique abrupte du changement de composition au niveau de l'interface hétérogène.
En outre, comme cela résultat d'un examen de photoluminescence, en faisant varier le temps d'alimentation en
AsH3 sur la périphérie de la couche en InP, cette variation étant concrétisée par une augmentation du temps d'alimentation en AsH3, le pic de l'intensité de photoluminescence est décalé sur le côté d'énergie de photon inférieure et la largeur de ligne de la photoluminescence est agrandie. Ceci est rapporté par la référence [2] qui suit. Par conséquent, il apparaît qu'un allongement du temps d'alimentation en AsH3 ne permet pas de stabiliser la surface de l'lnP.
[2] J. Hergeth et suivants, Journal of Crystal Growth 107, 1991, pages 537-542, North-Holland.
En outre, même lors du dépôt de la couche en InP sur la couche en InGaAs, la désorption de l'As de la couche en InGaAs ainsi que la réaction de l'As et du P avec le PH3 ne peuvent pas être évitées.
Un objet de la présente invention consiste à proposer un procédé de dépôt pour un semiconducteur composite qui, lors d'un processus thermique pour la croissance cristalline d'un semiconducteur du groupe 111-V, permette d'empêcher la désorption de l'atome d'un élément du groupe V constituant le semiconducteur, à partir de la surface du cristal et de son voisinage, ainsi que la réaction avec l'atome d'un autre élément du groupe V dans une atmosphère entourant une ou plusieurs monocouches cristallines.
Selon la présente invention, un mono-atome d'un élément du groupe III ou une ou plusieurs molécules (le nombre de molécules n'est pas limité- à un nombre entier et on peut par exemple avoir 1,4 ou 1,6 molécules) d'un composé contenant un élément du groupe III est déposé sur un premier semiconducteur et un second semiconducteur est déposé dessus, ce qui permet d'empêcher la détérioration thermique de la première couche semiconductrice.
Le présent inventeur a trouvé ce qui suit. Dans le cas où l'atome d'un élément du groupe V tel que l'As ou que le P contenu dans une couche semiconductrice est soumis à un certain environnement, l'atome est significativement désorbé par rapport à la couche semiconductrice, à des températures élevées. Cependant, dans le cas où la surface de la couche semiconductrice est recouverte par un élément du groupe III tel que l'ln, la désorption d'un élément du groupe V constituant la couche semiconductrice est significativement atténuée.
Par conséquent, lors de la croissance cristalline du semiconducteur ou lors d'un autre processus thermique, en recouvrant la surface la plus supérieure du cristal semiconducteur considéré en tant que sous-couche à l'aide d'un élément du groupe III pour empêcher la désorption de l'atome d'un élément du groupe V ainsi que la réaction entre les éléments du groupe V, il est possible d'empêcher la détérioration du cristal et de maintenir la caractéristique de transition abrupte de la composition au niveau de l'hétéro-interface.
La présente invention sera mieux comprise à la lumière de la description qui suit que l'on lira en relation avec les dessins annexés parmi lesquels
la figure 1 représente une séquence des commutations d'une alimentation en gaz pour le dépôt d'un film du système
InAs/lnGaAs selon l'art antérieur
les figures 2A à 2D sont des vues en coupe transversale qui représentent le dépôt d'un film du système InAs/lnGaAs selon l'art antérieur
la figure 3 représente une séquence des commutations d'une alimentation en gaz pour expliquer le principe de la présente invention
la figure 4 représente une caractéristique qui montre la relation qui lie le temps de purge par l'hydrogène lors de la séquence de la figure 3 avec la vitesse de croissance de l'lnAs
la figure 5 est une vue simplifiée d'un exemple de construction d'un appareil de croissance épitaxiale
la figure 6 représente une séquence des commutations d'une alimentation en gaz pour le dépôt d'une structure à puits quantique unique d'un système InAs/lnP selon l'exemple 1 de la présente invention
les figures 7A à 7F sont des vues en coupe transversale qui représentent le dépôt de la structure à puits quantique unique du système InAs/lnP selon l'exemple 1 de la présente invention
la figure 8 est une vue qui représente la relation qui lie la photoluminescence de la structure à puits quantique unique formée au moyen de l'exemple 1 de la présente invention et la longueur d'onde
la figure 9 est séquence des commutations d'une alimentation en gaz pour le dépôt d'une structure à puits quantique unique d'un système InAs/lnP selon l'art antérieur
les figures 10A à 10F sont des vues en coupe qui représentent le dépôt de la structure à puits quantique unique du système InAs/lnP selon la séquence de la figure 9
la figure 11 est une vue qui représente la relation qui lie la photoluminescence du système InAs/lnP selon l'art antérieur et la longueur d'onde
les figures 12A à 12D sont des vues en coupe transversale qui représentent le dépôt de InAs/lnP selon l'exemple 2 de la présente invention ; et
la figure 13 est une vue qui représente la relation qui lie la durée d'alimentation en AsH3 selon l'exemple 2 de la présente invention et le pic de photoluminescence.
La figure 3 représente une séquence des commutations d'une alimentation en gaz source lors de la formation d'une couche en InAs au moyen d'une épitaxie de couche atomique (ciaprès appelée "ALE") qui utilise du TMln et de l'AsH3.
Cette séquence représente la croissance épitaxiale d'une couche en InAs présentant une "homo-structure" en appliquant en alternance un gaz TMln et un gaz AsH3 et dans cette séquence, lors de la commutation de ces gaz, le gaz source présent avant la commutation est purgé à l'aide d'hydrogène. Dans ce cas, la température de dépôt est établie à 4000 C.
Les temps de purge par hydrogène pour le gaz TMln et pour le gaz AsH3 sont modifiés indépendamment. Il résulte de cela qu'en fonction de la différence entre les temps de purge par hydrogène, on obtient une variation de la vitesse de croissance de l'lnAs, comme cela est représenté sur la figure 4. En outre, sur la figure 4, l'unité "MC/C" portée sur l'axe des ordonnées est une abréviation de "monocouchesicycle".
Au vu du résultat qui précède, dans l'état où de l'As est exposé au milieu ambiant au niveau de la surface la plus supérieure, cette exposition s'accompagnant d'une augmentation du temps de purge par hydrogène, I'As est largement désorbé depuis la couche en InAs, d'où l'obtention d'une vitesse de croissance de l'lnAs réduite. En outre, la condition de surface d'un film fabriqué dans un tel état n'a pas la préférence.
A l'opposé, comme cela est représenté dans la relation qui lie le temps de purge par hydrogène après alimentation en TMln et la vitesse de croissance de l'lnAs, en recouvrant la surface la plus supérieure de l'atome As avec de l'ln, l'abaissement de la vitesse de croissance de l'lnAs due à la purge par l'hydrogène n'est jamais observé et la condition de surface obtenue a la préférence.
Le résultat peut être généralisé pour les semiconducteurs composites du groupe 111-V. On peut dire que dans un semiconducteur composite du groupe Ill-V, un élément du groupe
V présente une pression de vapeur plus élevée qu'un élément du groupe III et tend à être désorbé.
Du point de vue microscopique, parmi les éléments du groupe V, un élément présent sur la surface la plus supérieure du cristal est différent du point de vue de l'énergie d'activation de désorption d'un élément présent sous cette surface. La raison en est que le nombre de liaisons de couplage de l'élément du groupe
V situé sur la surface la plus supérieure est inférieur au nombre de liaisons de couplage de l'élément du groupe V dans la masse.
Par conséquent, lors du processus thermique incluant la croissance cristalline d'un semiconducteur, du point de vue de la désorption d'un élément du groupe V ou d'une substitution entre des éléments du groupe V, en mettant à nu ou exposant au milieu ambiant un élément du groupe III situé sur la surface la plus supérieure de la couche de croissance, il est possible d'empêcher la détérioration du cristal et de maintenir la caractéristique abrupte de la variation de la composition de l'hétéro-interface.
Des expérimentations ont été effectuées afin d'examiner pleinement la condition de dépôt de l'las et de l'lnP au moyen d'une épitaxie de couche atomique. Il résulte de cela qu'il a été trouvé qu'un atome d'As ou qu'un atome de P situé sur la surface la plus supérieure est significativement désorbé. Cependant, dans l'état où un élément du groupe III tel que de l'ln est déposé sur la surface la plus supérieure, la désorption d'un élément du groupe III recouvert d'ln est significativement atténuée. Le résultat expérimental est décrit au moyen des exemples qui suivent.
(Exemple 1)
La figure 5 est une vue schématique d'un mode de construction d'un exemple d'un appareil de dépôt de film utilisé dans la présente invention.
Un appareil de dépôt chimique en phase vapeur basse pression du type à cheminée de vapeur 1 inclut une chambre de réaction 3 entourée par une bobine haute fréquence 2 ; un tube d'introduction de gaz 4 connecté à un orifice d'introduction de gaz de la chambre de réaction 3 ; deux connecteurs 5 et 6 connectés au tube d'introduction de gaz 4 ; un suscepteur 7 destiné à supporter une plaquette W à l'intérieur de la chambre de réaction 3 ; et un tube d'évacuation connecté au tube de réaction 3.
Le premier collecteur 5 présente une structure destinée à réaliser une alimentation en TMln et en hydrogène dans la chambre de réaction 3 et le second collecteur présente une structure permettant de réaliser une alimentation soit en AsH3, en PH3 et en hydrogène dans la chambre de réaction 3. En outre, des vannes de réglage de débit d'écoulement de gaz (non représentées) sont respectivement montées sur les côtés amont de gaz de ces collecteurs 5 et 6 pour régler les débits d'écoulement des gaz introduits dans la chambre de réaction 3.
Il est maintenant décrit un exemple de fabrication d'un "puits quantique unique" (ci-après appelé un "SQW") du système
InAs/lnP dans lequel une monocouche d'lnAs est appliquée au puits quantique en utilisant l'appareil de dépôt chimique en phase vapeur basse pression.
La figure 6 représente une séquence des commutations de l'alimentation en gaz de réaction lors du dépôt de puits quantique unique ; et les figures 7A à 7G représentent des structures de couche lors de processus de dépôt de SQW.
Tout d'abord, dans la chambre de réaction 3, un substrat en InP 11 est supporté par le suscepteur 7 afin d'être dirigé dans l'orifice d'introduction de gaz. Le gaz contenu dans la chambre de réaction 3 est évacué par l'intermédiaire du conduit d'évacuation 8 pour voir sa pression réduite. Ensuite, du gaz est introduit dans la chambre de réaction 3 en relation avec la séquence représentée sur la figure 6 tout en maintenant la pression interne à 15 Torr.
Comme représenté sur la figure 7A, un gaz mixte constitué par du TMln et par PH3 est appliqué sur la surface du substrat en InP 11 et une couche en InP 12 en tant que couche barrière du SQW est déposée selon une épaisseur d'environ 200 nm à une température de dépôt de 6000 C au moyen d'un dépôt chimique en phase vapeur d'organo-métalliques (ci-après appelé "MOCVD"), après quoi l'alimentation en gaz mixte est arrêtée. Du TMln est introduit au moyen d'un gaz porteur d'hydrogène.
Au cours de la phase où l'alimentation en gaz mixte est arrêtée, le gaz mixte est purgé à l'aide du gaz hydrogène pendant 0,1 seconde.
Ensuite, du TMln est alimenté par impulsion sur la couche en InP 12 et, comme représenté sur la figure 7B, une couche en
In 13a est déposée selon une monocouche par l'intermédiaire du procédé ALE. Ainsi, après que la surface de la couche en InP 12 est recouverte de la couche en In 13a, la température dans la chambre de réaction 3 est abaissée de 6000 C à 500 C tandis que le gaz hydrogène est alimenté. Lors du processus d'abaissement de la température, puisque la couche en InP 12 est recouverte par la couche en In 13a, du P n'est pas désorbé depuis la surface. La raison en a déjà été décrite.
Puis comme représenté sur la figure 7C, de l'AsH3 est appliqué par impulsion sur la couche en In 13a et une couche en
As 13b est déposée sur la couche en In 13a selon une monocouche par l'intermédiaire du procédé ALE, après quoi l'alimentation en
AsH3 est arrêtée. La couche en As 13b et la couche en In 13a située dessous constituent une couche en InAs 14 formée par une molécule. La couche en InAs 14 forme la couche de puits du SQW.
Après que la couche en As 13b est déposée selon une monocouche, l'As H3 est purgé par hydrogène pendant 0,1 seconde.
Directement après la purge, comme représenté sur la figure 7D, du TMln est appliqué par impulsion pour former une couche en In 15a sur la surface la plus supérieure, selon une monocouche.
Ensuite, la température dans la chambre de réaction 3 est à nouveau augmentée jusqu'à 6000 C tout en alimentant le gaz hydrogène. Dans ce cas, I'As n'est pas non plus désorbé du fait de la présence de la couche en In 15a.
Puis du PH3 est appliqué sur la surface de la couche en In 15a et une couche en P 15b est déposée sur la surface de la couche en In 15a selon une monocouche. Ainsi, comme représenté sur la figure 7E, une couche en InP 16a est formée. Ensuite, comme représenté sur la figure 7F, du PH3 et du TMln sont appliqués afin de déposer une couche en InP 16b.
En outre, au moyen de l'utilisation du procédé ALE, chaque élément pris parmi l'ln, I'As et le P est formé selon une monocouche par l'intermédiaire d'un mécanisme d'autolimitation.
L'échantillon de cristal décrit ci-avant est examiné quant à son spectre de photoluminescence à une température de 4,2 K.
Comme représenté sur la figure 8, la luminescence très forte est observée au voisinage d'une longueur d'onde de 1000 nm, ce qui montre que le puits quantique constitué par la couche en InAs 14 présentant une épaisseur d'une molécule n'est pas affecté par la commutation des gaz et par la variation de la température. En outre, des pleines largeurs au demi maximum (ci-après appelées "FWHM") du spectre tel que représenté sur la figure 8 valent 11 meV. En outre, au moyen d'une autre expérimentation, un
FWHM de 8 meV est obtenu. Le FWHM de l'las de ce mode de réalisation est inférieur au FWHM de l'lnAs d'une épaisseur d'une molécule selon l'art antérieur. La valeur dans l'art antérieur est par exemple représentée sur la figure 3 de la référence suivante, c'est-à-dire que le FWHM de l'las vaut 14 meV.
[ 3 ] Eric Tournie et suivants, Applied Physics Letter 61(7), 17 août 1992, pages 846-848.
La raison pour laquelle le FWHM de l'lnAs dans ce mode de réalisation est faible est que, puisque la commutation des gaz est réalisée d'une manière telle que la couche en InP en tant que semiconducteur composite du groupe III-V est recouverte par la couche en In 13a constituée par une molécule et que la couche en
InAs 14 d'une monocouche est recouverte par la couche en In 15a constituée par une monocouche, que les couches en In 13a et 15a jouent le rôle de films de protection de telle sorte que le P ou l'As n'est pas désorbé lors de la purge par hydrogène et en outre, dans l'alimentation du gaz contenant un élément du groupe V, la substitution entre les éléments du groupe V n'est pas réalisée, d'où la formation de la couche de puits présentant une cristallinité excellente.
Maintenant, par comparaison avec l'art antérieur, les processus de formation d'un puits quantique en InAs au moyen du procédé MOCVD sont décrits.
La figure 9 présente une séquence des commutations pour l'application de gaz source lors du procédé MOCVD ; et les figures 10A à 10F représentent les états de dépôt des films.
Tout d'abord, comme représenté sur la figure 10a, une couche en In 12 est déposée sur une couche en InP 11 à 6000 C et la température dans la chambre de réaction 3 est réduite jusqu'à 5000 C dans une atmosphère de PH3. Le PH3 est ensuite purgé par l'hydrogène et il est commuté en AsH3. Ainsi, comme représenté sur la figure 10B, la couche en InP 12 est exposée dans une atmosphère dans laquelle l'élément du groupe V est pleinement présent. Ensuite, comme représenté sur la figure 10C, du TMln est ajouté à l'AsH3 afin de déposer une couche en InAs 17 d'une molécule au moyen du procédé MOCVD.
Après que le dépôt de la couche en InAs 17 est terminé, comme représenté sur la figure 1 OD, l'alimentation en TMln est arrêtée et la température est augmentée jusqu'à 6000 C tandis que l'alimentation en AsH3 est poursuivie, et l'AsH3 est purgé par de l'hydrogène.
Ensuite, comme représenté sur la figure 1 OE, la surface de la couche en InAs 17 est exposée au PH3 et le gaz mixte constitué par du PH3 et par du TMln est introduit et, comme représenté sur la figure 10F, une couche en InP 18 est formée.
Le spectre de photoluminescence de cet échantillon de l'art antérieur à une température de 4,2 K, comme cela est représenté sur la figure 11, révèle une intensité de photoluminescence extrêmement faible par comparaison avec ce mode de réalisation.
Dans l'échantillon selon l'art antérieur, après la formation de la couche en InAs 17 en tant que puits quantique, lorsque l'As H3 est purgé par de l'hydrogène à 6000 C, I'As est désorbé de la couche en InAs 17 en détruisant le puits quantique et en outre, lorsque le gaz de réaction est commuté de l'AsH3 au PH3, I'As est remplacé par du P en détruisant le puits quantique, en résultat de quoi l'intensité de photoluminescence est rendue plus faible.
Comme décrit ci-avant, selon la présente invention, une couche de protection en un élément du groupe III est déposée sur la surface d'un film semiconducteur au niveau duquel un élément du groupe V est exposé de telle sorte que la détérioration du cristal due à la désorption de l'élément du groupe V puisse être empêchée. Ce procédé de dépôt de semiconducteur est extrêmement efficace pour la fabrication de dispositifs à semiconducteur qui utilisent lthétérojonction excellente et un film extrêmement mince.
(Exemple 2)
Dans cet exemple, la relation qui lie la durée pendant laquelle une couche en InP recouverte d'une couche en In est exposée dans une atmosphère d'AsH3 et le pic de photoluminescence est décrite.
Tout d'abord, comme représenté sur la figure 12A, une couche en InP 22 est formée sur un substrat en InP 21, après quoi le gaz de réaction est purgé par de l'hydrogène et du PH3 est appliqué afin de déposer une couche en P 23 constituée par une monocouche sur la couche en InP 22, le PH3 est purgé par le gaz hydrogène pendant 0,1 seconde. Ensuite, comme représenté sur la figure 12B, le TMln est appliqué pour former une couche en In 24 sur la couche en P 23, selon une monocouche. Puis le TMln est purgé.
Ensuite, comme représenté sur la figure 12C, de l'AsH3 est appliqué sur la couche en In 24 afin de déposer une couche en
As 25 dessus puis l'AsH3 est purgé par de l'hydrogène. Ensuite, comme représenté sur la figure 12D, du gaz TMln est appliqué sur la-couche en As 25 afin de former une couche en In 26 sur la couche en As 25 selon une monocouche. Après la purge par l'hydrogène, du PH3 est appliqué sur la couche en In 26 afin de former une couche en P 27 selon une monocouche. En outre, une couche en InP est formée en appliquant un gaz mixte constitué par du TMln et par du PH3.
Pour la structure de couche mentionnée ci-avant, une pluralité d'échantillons obtenus moyennant la condition consistant en ce que le temps d'alimentation en AsH3 est modifié lors du dépôt de la couche en As sont examinés quant à la longueur d'onde correspondant au pic de la photoluminescence, ce qui donne les résultats tels que représentés sur la figure 13.
La longueur d'onde n'est pas modifiée même lorsque le temps d'alimentation en AsH3 est supérieur à 5 secondes. Par conséquent, en alimentant I'AsH3 pendant plus de 5 secondes, l'élément du groupe V qui se trouve sous la couche en As 25 n'est pas désorbé ou n'est pas remplacé par l'autre élément du groupe
V. Par conséquent, il est révélé que la couche en In empêche la désorption de l'élément du groupe V ainsi que la réaction entre les éléments du groupe V et la rugosité de surface de la couche semiconductrice peut être atténuée.
A l'opposé, selon l'art antérieur dans lequel la couche en
InP n'est pas recouverte par de I'ln, par exemple, au moyen de la description concernant la figure 2 de la référence [2] décrite ciavant, à l'aide d'une augmentation du temps d'alimentation en
AsH3 de l'ordre de la seconde, la rugosité de la morphologie de surface de l'lnP est observée.
(Autres exemples)
Dans les exemples présentés ci-avant, un élément du groupe lil est déposé selon une monocouche pour former la structure à puits quantique unique ; cependant, une ou plusieurs monocouches peuvent être déposées. En outre, en tant qu'élément du groupe III, de l'AI, du Ga et autre peuvent être utilisés en plus de l'ln.
En outre, dans les exemples présentés ci-avant, lors de la formation de la couche en In, du TMln est utilisé ; cependant du triéthylindium ou du triisobuthylindium ou autre peuvent être utilisés. C'est-à-dire que lors de la formation de la couche constituée par un élément du groupe III, un gaz contenant au moins un type de composé méthyl, de composé éthyl, de composé triisobuthyl, de composé buthyl tertiaire, de chlorure et de composé amino combinés à l'élément du groupe III est appliqué sur la surface du cristal pendant une durée spécifiée pour ainsi former le film de protection constitué par un atome d'un élément du groupe III.
En outre, lorsque l'atome d'un élément du groupe III est appliqué sous la forme d'un matériau organique, l'atome peut rester sur la surface à l'état moléculaire combiné à la matière organique contenue dans le matériau source. A cet instant, l'épaisseur de la couche vaut une couche moléculaire ou plusieurs couches moléculaires telles que les couches moléculaires 1.1, 1.2 et 1.3.

Claims (10)

REVENDICATIONS
1. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'une ou plusieurs monocouches d'un élément du groupe lil sur un cristal présentant un élément du groupe V qui est mis à nu ; et
chauffage dudit cristal à une température qui est égale ou supérieure à une température de dépôt dudit élément du groupe 111.
2. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'un gaz source utilisé pour le dépôt dudit élément du groupe III comprend un gaz contenant au moins un type de composé parmi un composé méthyl, un composé éthyl, un composé triisobuthyl, un composé buthyl tertiaire, un chlorure et un composé amino, ledit type de composé étant combiné audit élément du groupe III.
3. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur selon la revendication 1, caractérisé en ce que ledit élément du groupe III est déposé au moyen d'une épitaxie en couche atomique en utilisant un mécanisme d'auto-limitation.
4. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'une ou plusieurs couches moléculaires d'un composé contenant un élément du groupe III sur un cristal présentant un élément du groupe V qui est mis à nu ; et
chauffage dudit cristal à une température qui est égale ou supérieure à une température de dépôt desdites couches moléculaires.
5. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur selon la revendication 4, caractérisé en ce qu'un gaz source utilisé pour le dépôt de ladite une couche moléculaire ou desdites plusieurs couches moléculaires comprend un gaz contenant au moins un type de composé parmi un composé méthyl, un composé éthyl, un composé triisobuthyl, un composé buthyl tertiaire, un chlorure, un composé amino, ledit type de composé étant combiné audit élément du groupe III.
6. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur selon la revendication 4, caractérisé en ce que ladite une ou lesdites plusieurs couches moléculaires sont déposées au moyen d'une épitaxie en couche atomique en utilisant un mécanisme d'auto-limitation.
7. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'une première couche cristalline contenant un premier élément du groupe V
formation d'une couche de protection, constituée soit par une ou plusieurs monocouches d'un élément du groupe III, soit par une ou plusieurs couches moléculaires contenant un élément du groupe III, sur ladite première couche cristalline ; et
formation d'une seconde couche cristalline sur ladite couche de protection en utilisant un gaz contenant un second élément du groupe V différent dudit premier élément du groupe
V.
8. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la température de dépôt qui règne depuis le dépôt de ladite première couche cristalline jusqu'au dépôt d'une seconde couche cristalline est modifiée.
9. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'une première couche barrière quantique contenant un premier élément du groupe V
séquentiellement, dépôt d'un élément du groupe III selon une ou plusieurs monocouches et d'un second élément du groupe V selon une ou plusieurs monocouches, lesquelles forment un puits quantique, sur ladite première couche barrière quantique au moyen d'une épitaxie en couche atomique ; et
formation d'une seconde couche barrière quantique contenant ledit premier élément du groupe V sur ledit puits quantique.
10. Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'une première couche barrière quantique contenant un premier élément du groupe V
séquentiellement, dépôt d'une ou plusieurs couches moléculaires contenant un élément du groupe Il et d'une ou plusieurs couches moléculaires contenant un second élément du groupe V sur ladite première couche barrière quantique au moyen d'une épitaxie en couche atomique ; et
formation d'une seconde couche barrière quantique contenant ledit premier élément du groupe V sur ledit puits quantique.
FR9312492A 1992-10-20 1993-10-20 Procede de depot d'un semiconducteur composite formant un dispositif a semiconducteur. Expired - Fee Related FR2697108B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28200592A JP3137767B2 (ja) 1992-10-20 1992-10-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2697108A1 true FR2697108A1 (fr) 1994-04-22
FR2697108B1 FR2697108B1 (fr) 1996-07-26

Family

ID=17646903

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9312492A Expired - Fee Related FR2697108B1 (fr) 1992-10-20 1993-10-20 Procede de depot d'un semiconducteur composite formant un dispositif a semiconducteur.

Country Status (3)

Country Link
US (2) US5429068A (fr)
JP (1) JP3137767B2 (fr)
FR (1) FR2697108B1 (fr)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI100409B (fi) * 1994-11-28 1997-11-28 Asm Int Menetelmä ja laitteisto ohutkalvojen valmistamiseksi
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6905547B1 (en) * 2000-12-21 2005-06-14 Genus, Inc. Method and apparatus for flexible atomic layer deposition
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6998579B2 (en) 2000-12-29 2006-02-14 Applied Materials, Inc. Chamber for uniform substrate heating
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7211508B2 (en) 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
FI20106181A0 (fi) * 2010-11-11 2010-11-11 Pekka Laukkanen Menetelmä substraatin muodostamiseksi ja substraatti
JP6206190B2 (ja) * 2014-01-07 2017-10-04 三菱電機株式会社 半導体レーザ装置および電界吸収型光変調器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250603A1 (fr) * 1985-12-09 1988-01-07 Nippon Telegraph and Telephone Corporation Procede de formation d'une fine pellicule de semiconducteur compose
JPH01290221A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 半導体気相成長方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2149534B (en) * 1983-11-08 1986-12-10 Cowells Sewerage Systems Limit Liquid level control system
SE449883B (sv) * 1984-02-10 1987-05-25 Waertsilae Oy Ab Anordning vid ett vakuumtransportsystem for vetskor t ex vakuumavloppssystem
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
GB2162207B (en) * 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
JPS6483597A (en) * 1987-09-25 1989-03-29 Nec Corp Method for vapor growth of compound semiconductor
US4931132A (en) * 1988-10-07 1990-06-05 Bell Communications Research, Inc. Optical control of deposition of crystal monolayers
US5270247A (en) * 1991-07-12 1993-12-14 Fujitsu Limited Atomic layer epitaxy of compound semiconductor
US5296088A (en) * 1991-08-08 1994-03-22 Fujitsu Limited Compound semiconductor crystal growing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250603A1 (fr) * 1985-12-09 1988-01-07 Nippon Telegraph and Telephone Corporation Procede de formation d'une fine pellicule de semiconducteur compose
JPH01290221A (ja) * 1988-05-18 1989-11-22 Fujitsu Ltd 半導体気相成長方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LONGENBACH K F ET AL: "Modulated beam epitaxial growth of high quality GaAs single quantum wells at low temperature", APPLIED PHYSICS LETTERS, 12 AUG. 1991, USA, vol. 59, no. 7, ISSN 0003-6951, pages 820 - 822 *

Also Published As

Publication number Publication date
JPH06132236A (ja) 1994-05-13
US5503105A (en) 1996-04-02
FR2697108B1 (fr) 1996-07-26
JP3137767B2 (ja) 2001-02-26
US5429068A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
FR2697108A1 (fr) Procédé de dépôt d'un semiconducteur composite formant un dispositif à semiconducteur.
US6498111B1 (en) Fabrication of semiconductor materials and devices with controlled electrical conductivity
FR2604296A1 (fr) Procede de depot de films minces semi-conducteurs composes iii-v ou ii-vi sur un substrat par decomposition thermique
US6518082B1 (en) Method for fabricating nitride semiconductor device
FR2701599A1 (fr) Procédé de croissance d'un semiconducteur composite.
EP0477096B1 (fr) Procédé d'épitaxie sélective et de gravure de matèriau III-V ou II-VI dans un même bâti de croissance OMCVD
CN100559619C (zh) 具有可控制导电性的半导体材料及器件的制造
US7575946B2 (en) Method for making compound semiconductor and method for making semiconductor device
JP3458625B2 (ja) 半導体の成長方法
US6259122B1 (en) Group III nitride semiconductor light-emitting device having anticracking feature
JP3778769B2 (ja) 化合物半導体表面の安定化方法、それを用いた半導体レーザ素子の製造方法、および半導体レーザ素子等の半導体素子
FR2743197A1 (fr) Dispositif a semi-conducteur a structure mesa et procede de fabrication d'un tel dispositif
Tsang Ga 0.47 In 0.53 As/InP double-heterostructure and multiquantum well lasers grown by chemical beam epitaxy
EP2064374A1 (fr) Procede pour la croissance de nitrure d' indium
FR2724488A1 (fr) Methode de dopage par du beryllium, element optique semi-conducteur, et methode de fabrication de l'element optique semi-conducteur
JP2008510298A (ja) 窒化物を用いたレーザーダイオード、並びに該レーザーダイオードの製造方法
US20060039430A1 (en) Method of fabricating semiconductor device
US7151061B1 (en) Method of selective post-growth tuning of an optical bandgap of a semi-conductor heterostructure and products produced thereof
FR2632452A1 (fr) Procede de realisation de couches epitaxiales
EP1517368B1 (fr) Protection de la surface du SiC par une couche de GaN
JP4256698B2 (ja) 多層薄膜製造装置及び製造方法
Nishida et al. GaInNAs/GaAs multiple-quantum-well grown by metalorganic chemical vapor deposition using nitrogen carrier gas
JPH11238685A (ja) 化合物半導体の結晶成長方法
JPH08130188A (ja) ｐ型ＩＩ−ＶＩ族化合物半導体の作製方法
JP2006261409A (ja) 多層薄膜製造装置

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20110630